專利名稱：制作多晶硅－多晶硅/mos疊層電容器的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到BiCMOS，即雙極型與互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)器件，特別是涉及到其電容器元件包含多晶硅-多晶硅(Poly-Poly)/金屬氧化物半導(dǎo)體(MOS)疊層電容器的BiCMOS器件。本發(fā)明還提供了一種制作多晶硅-多晶硅/MOS疊層電容器的方法，其工序能被組合到各種不同的BiCMOS集成方案之中。
在半導(dǎo)體器件制造領(lǐng)域中，CMOS(互補(bǔ)型金屬氧化物半導(dǎo)體)和BiCMOS(雙極型器件和互補(bǔ)型金屬氧化物半導(dǎo)體)工藝已經(jīng)被廣泛地應(yīng)用于把高度復(fù)雜的模擬-數(shù)字子系統(tǒng)集成到單一芯片上。在這樣的子系統(tǒng)中，通常需要高精度電容器。
有幾種電容器可供使用，包括多晶硅-多晶硅電容器、MOS電容器(在本領(lǐng)域中也稱作擴(kuò)散多晶硅電容器)、以及金屬-金屬電容器。為了滿足目前這一代集成器件對高精度電容器的要求，多晶硅-多晶硅電容器已越來越多地被采用。
盡管具有高精度，多晶硅-多晶硅電容器仍然是高成本和理想電容器特性之間的一個(gè)折中，因?yàn)樗喈?dāng)容易制作，而且具有比MOS電容器更好的電特性，但其電特性要次于金屬-金屬電容器。然而，制作金屬-金屬電容器遠(yuǎn)難于制作多晶硅-多晶硅電容器。
加之，多晶硅-多晶硅電容器被認(rèn)為具有比MOS電容器更線性的V-C關(guān)系。MOS電容器的介質(zhì)來自熱生長在高摻雜擴(kuò)散區(qū)上的氧化物。相反，多晶硅-多晶硅電容器的介質(zhì)一般是CVD淀積的氧化物，而且，可靠性的要求使得到的氧化物的厚度比熱氧化物能夠?qū)崿F(xiàn)的更厚。因此，一般來說MOS電容器比多晶硅-多晶硅電容器可得到更大的電容量。
從上述有關(guān)多晶硅-多晶硅電容器的提示看來，假如能做出具有更好的單位面積電容量的多晶硅-多晶硅電容器，將是極其有利的。在本發(fā)明中，借助于把多晶硅-多晶硅電容器層疊到MOS電容器的頂部上達(dá)到了此目的。這樣的電容器在集成和混合的信號應(yīng)用中極為有用。
本發(fā)明的一個(gè)目的是提供一種BiCMOS器件，它包含至少一個(gè)層疊在其中的多晶硅-多晶硅/MOS電容器。
本發(fā)明的另一個(gè)目的是提供一種具有與之相關(guān)的大電容量的多晶硅-多晶硅/MOS疊層電容器。
本發(fā)明的再一個(gè)目的是提供一種具有與之相關(guān)的高電壓的多晶硅-多晶硅/MOS疊層電容器。
本發(fā)明還有一個(gè)目的是提供一種能夠用可容易地組合到現(xiàn)有的BiCMOS工藝方案中的工藝步驟制造的多晶硅-多晶硅疊層電容器。
在本發(fā)明中，借助于在MOS電容器頂部上制作多晶硅-多晶硅電容器，利用此MOS電容器的頂部電極作為多晶硅-多晶硅電容器的基底電極，實(shí)現(xiàn)了這些和其它的目的以及好處。
在本發(fā)明的一種情況下，提供了一種具有上述特性的多晶硅-多晶硅疊層電容器。具體地說，本發(fā)明的多晶硅-多晶硅/MOS疊層電容器包含在其表面中形成有第一導(dǎo)電型區(qū)的半導(dǎo)體襯底；制作在覆蓋所述第一導(dǎo)電型區(qū)的所述半導(dǎo)體襯底上的柵氧化物；至少制作在所述柵氧化層上的第一多晶硅層，所述第一多晶硅層被N或P型摻雜劑摻雜；制作在所述第一多晶硅層上的介質(zhì)層；以及制作在所述介質(zhì)層上的第二多晶硅層，所述第二多晶硅層被相同或不同于第一多晶硅層的摻雜劑摻雜。
要指出的是，第一多晶硅層用作MOS電容器的頂部電極以及多晶硅-多晶硅電容器的基底平板，即基底電極。
在本發(fā)明的一個(gè)實(shí)施方案中，或者第一多晶硅層或者第二多晶硅層包含SiGe。
在本發(fā)明的一個(gè)極優(yōu)選的實(shí)施方案中，第二多晶硅層包含SiGe。
在本發(fā)明的另一個(gè)實(shí)施方案中，第二多晶硅層和第一導(dǎo)電型區(qū)被耦合到第一電接點(diǎn)，而第一多晶硅層被耦合到第二電接點(diǎn)。在這樣的并聯(lián)連線結(jié)構(gòu)中，本發(fā)明的多晶硅-多晶硅/MOS疊層電容器以大電容量的電容器的形式進(jìn)行工作，因?yàn)榀B層電容器的總電容量等于分立電容器，即MOS電容器和多晶硅-多晶硅電容器的電容量之和。
在本發(fā)明的再一個(gè)實(shí)施方案中，要不電容器的第一多晶硅層，要不電容器的第二多晶硅層，被耦合到第一電接點(diǎn)，而第一導(dǎo)電型區(qū)被耦合到第二個(gè)電接點(diǎn)。在這樣一種串聯(lián)連線結(jié)構(gòu)中，本發(fā)明中的多晶硅-多晶硅/MOS疊層電容器作為高壓電容器而工作，因?yàn)樵趦蓚€(gè)電容器之間存在倒數(shù)電容量關(guān)系。
要指出的是，本發(fā)明中的多晶硅-多晶硅/MOS疊層電容器被用作BiCMOS器件中的元件。因此，本發(fā)明中的多晶硅-多晶硅/MOS疊層電容器可以結(jié)合BiCMOS器件中常見的常規(guī)互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件、雙極型器件、電容器或任何其它類似的器件而被使用。
本發(fā)明的另一種情況涉及到上面確定的多晶硅-多晶硅/MOS疊層電容器的制造工藝。本發(fā)明的工藝能夠容易地被插入到現(xiàn)有的BiCMOS工藝方案中，以便提供其中至少包括本發(fā)明的多晶硅-多晶硅/MOS疊層電容器作為器件元件之一的BiCMOS器件。具體地說，本發(fā)明的方法包含如下步驟(a)在含有第一導(dǎo)電型區(qū)的半導(dǎo)體襯底上制作氧化層，所述氧化層覆蓋所述第一導(dǎo)電型區(qū)；(b)在至少所述氧化層上制作第一多晶硅層，所述多晶硅層被N或P型摻雜劑摻雜；(c)在所述第一多晶硅層上制作介質(zhì)層；以及(d)在所述介質(zhì)層上制作第二多晶硅層，所述第二多晶硅層被相同或不同于第一多晶硅層的摻雜劑摻雜。
上述方法可以包括一個(gè)在上述步驟(d)之后的連線工序和/或一個(gè)鈍化工序。連線工序可包括并聯(lián)連線或串聯(lián)連線。在并聯(lián)連線中，多晶硅-多晶硅電容器的頂部電極，即第二多晶硅層，通過第一電接點(diǎn)被耦合到MOS電容器的基底平板，即第一導(dǎo)電型區(qū)，而第一多晶硅層被耦合到第二電接點(diǎn)。在串聯(lián)連線中，多晶硅-多晶硅電容器的頂部電極或多晶硅-多晶硅電容器的基底平板被耦合到第一電接點(diǎn)，而第一導(dǎo)電型區(qū)被耦合到第二電接點(diǎn)。


圖1～4說明了在制作本發(fā)明的多晶硅-多晶硅/MOS疊層電容器時(shí)，本發(fā)明所采用的各個(gè)工藝步驟。要指出的是，為了清晰起見，圖中只示出一個(gè)BiCMOS器件的電容器區(qū)，而對雙極型器件區(qū)和CMOS器件區(qū)則作了省略。
參照本申請的附圖，現(xiàn)在要對提供多晶硅-多晶硅/MOS疊層電容器及其制作方法的本發(fā)明進(jìn)行更詳細(xì)的敘述。要指出的是，在附圖中相似和相應(yīng)的組成部分用相似的參考號表示。
首先參照圖4，它顯示了本發(fā)明的的多晶硅-多晶硅/MOS疊層電容器的一個(gè)基本結(jié)構(gòu)。要指出的是，圖中所示的疊層電容器代表BiCMOS器件中的一個(gè)器件區(qū)。包括雙極型器件區(qū)和CMOS器件區(qū)的其它器件區(qū)可與圖4所示的多晶硅-多晶硅/MOS疊層電容器相毗連而制作。為簡單起見，BiCMOS結(jié)構(gòu)的其它器件區(qū)已被省略了。
具體地說，圖4中的多晶硅-多晶硅/MOS疊層電容器包含半導(dǎo)體襯底10，它包括溝槽隔離區(qū)14和制作在兩個(gè)溝槽隔離區(qū)之間的襯底中的第一導(dǎo)電型區(qū)12。雖然這里描繪并敘述了溝槽隔離區(qū)，但本發(fā)明也設(shè)想了其它類型的隔離區(qū)，比如用眾所周知的工藝技術(shù)所制造的LOCOS(硅局部氧化)。溝槽隔離區(qū)可以含有對溝槽底部和側(cè)墻進(jìn)行襯墊的襯墊材料以及介電填充材料。多晶硅-多晶硅/MOS疊層電容器還含有制作在襯底表面上以覆蓋區(qū)12的氧化層16。第一多晶硅層(N或P摻雜的)18至少被形成于氧化層16上；介質(zhì)層20被形成于第一多晶硅層18上；而第二多晶硅層(N或P摻雜的)22形成于介質(zhì)層20上。在圖4中，顯示了第二多晶硅層22頂部的一部分上以及第二多晶硅層22和介質(zhì)層20的側(cè)墻上的可選的隔層24。可選的隔層24包括氮化物隔層，這是采用快速熱化學(xué)汽相淀積(RTCVD)技術(shù)制作的，其淀積溫度大約是700℃，以及用其它技術(shù)所形成的氮化物隔層。
在圖4所示的疊層電容器結(jié)構(gòu)中，參考號12、16和18代表MOS電容器的元件，而參考號18、20和22則代表多晶硅-多晶硅電容器的元件。參考號18，即第一多晶硅層，是MOS電容器和多晶硅-多晶硅電容器所共用的公用元件。因此，第一多晶硅層用作MOS電容器的頂部電極以及多晶硅-多晶硅電容器的基底平板。
現(xiàn)在參照下面的敘述來對用于制作圖4中的多晶硅-多晶硅/MOS疊層電容器的方法和材料作更詳細(xì)的描述。圖1示出了可以用于本發(fā)明的步驟(a)中的起始半導(dǎo)體結(jié)構(gòu)。具體地說，圖1所示的起始結(jié)構(gòu)含有半導(dǎo)體襯底10，它帶有溝槽隔離區(qū)14和第一導(dǎo)電型區(qū)12，即高摻雜區(qū)。這里用“高摻雜”這個(gè)詞來表示摻雜劑的濃度約為1×1019原子/cm3或更高。根據(jù)所要制作的器件，區(qū)12中的摻雜劑可以是N或P型摻雜劑。在本發(fā)明的優(yōu)選實(shí)施方案中，區(qū)12是一個(gè)重?fù)诫s的N+區(qū)。圖1中的結(jié)構(gòu)還含有制作在襯底表面上以覆蓋第一導(dǎo)電型區(qū)的氧化層16。
襯底10由任何半導(dǎo)體材料構(gòu)成，包括但不限于Si、Ge、SiGe、GaAs、InAs、InP以及其它Ⅲ/Ⅴ族化合物半導(dǎo)體。本發(fā)明也設(shè)想了含有相同或不同半導(dǎo)體材料的層狀襯底，例如Si/SiGe或Si/SiO2/Si(SOI)。在這些半導(dǎo)體材料中，襯底最好由Si組成。按照最終的BiCMOS結(jié)構(gòu)中要出現(xiàn)的MOS器件的類型，襯底可以是p型襯底或n型襯底。
在圖1所示的結(jié)構(gòu)中，薄氧化層16是用本領(lǐng)域中眾所周知的一般工序來形成的。例如，區(qū)12是用常規(guī)離子注入制作的，溝槽隔離區(qū)14則用本領(lǐng)域中眾所周知的溝槽隔離技術(shù)制作。由于這些工藝步驟是本領(lǐng)域中眾所周知的，故這里對其不作詳細(xì)敘述。要指出的是，在制作BiCMOS器件的任何時(shí)候，都可采用下述用以制作多晶硅-多晶硅/MOS電容器的工藝步驟。就是說，在任何工藝步驟中，都可以把制作本發(fā)明的多晶硅-多晶硅/MOS疊層電容器的下述工序結(jié)合到任何現(xiàn)有技術(shù)的BiCMOS工藝方案中。
氧化層16是用常規(guī)的淀積工藝在襯底表面上形成的，比如化學(xué)汽相淀積(CVD)、等離子體增強(qiáng)CVD、濺射等，或者可以熱生長氧化層16。
在制作氧化層之后，就在氧化層16之上制作第一多晶硅層1 8(見圖2)。這樣，所形成的第一多晶硅層就把氧化層包圍，即密封起來。第一多晶硅層18是重?fù)诫s層。具體地說，第一多晶硅層18包含濃度約為1×1019原子/cm3～5×1021或更高的N或P型摻雜劑。更優(yōu)選的是，第一多晶硅層中的雜質(zhì)濃度約為1×1020～1×1021原子/cm3。在本發(fā)明的一個(gè)實(shí)施方案中，第一多晶硅層含有SiGe。在本發(fā)明的另一個(gè)實(shí)施方案中，第一多晶硅層是一個(gè)重?fù)诫s的N+層。
圖2所示的第一多晶硅層是用本領(lǐng)域中眾所周知的常規(guī)淀積技術(shù)形成的，這包括但不限于CVD、等離子體增強(qiáng)CVD、濺射、甩涂、蒸發(fā)以及其它類似的淀積工藝?？梢圆捎贸Ｒ?guī)的離子注入工序，在淀積多晶硅層之后進(jìn)行摻雜，或者可采用常規(guī)的原位摻雜淀積工藝進(jìn)行原位摻雜。在形成(摻雜的或不摻雜的)多晶硅層之后，也可以用包括光刻和刻蝕的常規(guī)圖形化技術(shù)對多晶硅層進(jìn)行圖形化。工藝流程中的這一工序所采用的刻蝕是反應(yīng)離子刻蝕(RIE)工藝，它在消除多晶硅時(shí)相對于SiO2具有很高的選擇性。此時(shí)，可用化學(xué)濕法工藝來清除氧化層16的任何暴露部分。
本發(fā)明中的第一多晶硅層18的厚度并不重要，但第一多晶硅層的厚度一般大約是1000～2000。再要強(qiáng)調(diào)的是，第一多晶硅層是MOS電容器的頂部電極，也是多晶硅-多晶硅電容器的基底平板。
本發(fā)明的下一步示于圖3。具體地說，圖3說明了介質(zhì)層20在第一多晶硅層18表面上的形成?？梢圆捎萌魏纬Ｒ?guī)淀積技術(shù)，比如CVD、等離子體增強(qiáng)CVD、濺射、蒸發(fā)、甩涂和其它類似技術(shù)來形成介質(zhì)層。任何能夠用作第一多晶硅層和第二多晶硅層之間的介質(zhì)的適當(dāng)材料，均可用作本發(fā)明中的介質(zhì)層20。此介質(zhì)可以是高介質(zhì)常數(shù)(k＞7)或低介質(zhì)常數(shù)(k=7或更小)材料?？捎糜诒景l(fā)明中的示范性介質(zhì)材料包括但不限于SiO2、Si3N4、聚酰胺、聚酰亞胺、含硅聚合物、鈦酸鍶鋇、TiO2、Ta2O5，以及其它類似的介質(zhì)材料。
在本發(fā)明的一個(gè)實(shí)施方案中，介質(zhì)層20是一種高溫氧化物，例如采用2000年2月24日提出的專利申請序號為09/512721的共同未決和共同轉(zhuǎn)讓的美國專利申請中所敘述的方法制作的氧化物。其內(nèi)容此處結(jié)合為參考。具體地說，采用上述美國專利申請所述的快速熱CVD工藝來制作高溫氧化物。
介質(zhì)層的厚度根據(jù)后面要制作的器件的電容量要求而改變。然而一般來說，介質(zhì)層20的厚度大約是30～1000，以大約100～200最好。
然后，如圖4所示，在介質(zhì)層20上形成第二多晶硅層22。與第一多晶硅層18一樣，第二多晶硅層22也是重?fù)诫s層，含有濃度約為1×1019原子/cm3或更高的N或P型摻雜劑。第二多晶硅層中的摻雜劑濃度約為1×1020～1×1021原子/cm3更好。第二多晶硅層中的摻雜劑可以相同或不同于第一多晶硅層。在本發(fā)明的優(yōu)選實(shí)施方案中，第二多晶硅層中的摻雜劑不同于第一多晶硅層中的摻雜劑。在本發(fā)明的另一個(gè)高度優(yōu)選的實(shí)施方案中，第二多晶硅層含有SiGe(N或P摻雜的)。在本發(fā)明的再一個(gè)實(shí)施方案中，第二多晶硅層是P+重?fù)诫s的SiGe層。
圖4中所示的第二多晶硅層是采用本領(lǐng)域中眾所周知的常規(guī)技術(shù)所形成的，包括但不限于CVD、等離子體增強(qiáng)CVD、濺射、甩涂、蒸發(fā)以及其它類似淀積工藝?？梢栽诘矸e多晶硅層之后，用常規(guī)離子注入工序進(jìn)行摻雜，或者，可采用常規(guī)原位摻雜淀積工藝進(jìn)行原位摻雜。形成第二多晶硅層(摻雜或不摻雜的)之后，也可采用包括光刻和刻蝕的常規(guī)圖形化技術(shù)，對多晶硅層進(jìn)行圖形化。用于工藝流程中這一步的刻蝕工序，在清除多晶硅時(shí)相對于介質(zhì)材料有高度選擇性。
第二多晶硅層22的厚度對于本發(fā)明并不重要，可以相同于或不同于第一多晶硅層。具體地說，第二多晶硅層的厚度大約是500～3000。要指出的是，第二多晶硅層是多晶硅-多晶硅電容器的頂部電極。
圖4還示出了用常規(guī)淀積技術(shù)和刻蝕制作的可選的氮化物隔層24。這一可選的氮化物隔層也可以用RTCVD技術(shù)來制作，其淀積溫度約為700℃。本發(fā)明中這一步所采用的刻蝕工序在清除氮化物時(shí)相對于多晶硅有高度選擇性。
作成多晶硅-多晶硅/MOS疊層電容器之后，可以進(jìn)行制作BiCMOS器件其它區(qū)域的其它工藝步驟。
可以用在本領(lǐng)域熟練人員眾所周知的連線技術(shù)，對圖4所示的疊層電容器進(jìn)行連線，以便形成大電容量電容器或高壓電容器。具體地說，大電容量電容器可以這樣形成，即把第二多晶硅層22和區(qū)12耦合到第一電接點(diǎn)，并把第一多晶硅層，例如層18，耦合到可對第一多晶硅層加偏置的第二電接點(diǎn)。在這一并聯(lián)連線結(jié)構(gòu)中，疊層電容器的電容量等于MOS電容器和多晶硅-多晶硅電容器的電容量之和。
或者，可以這樣形成高壓電容器，即把第二多晶硅層22或第一多晶硅層18耦合到第一電接點(diǎn)，并把MOS電容器的基底平板，即區(qū)12，耦合到第二電接點(diǎn)。在優(yōu)選方案中，第二多晶硅層22被耦合到第一電接點(diǎn)，區(qū)12被耦合到第二電接點(diǎn)，而第一多晶硅層18是一個(gè)浮置的多晶硅層。在這些串聯(lián)布線結(jié)構(gòu)中，兩個(gè)電容器之間具有倒數(shù)的電容量關(guān)系，而所得到的疊層電容器可應(yīng)用于比分開使用單個(gè)電容器時(shí)具有更高的電壓的應(yīng)用中。
雖然根據(jù)優(yōu)選實(shí)施方案已經(jīng)描述了本發(fā)現(xiàn)，但本技術(shù)領(lǐng)域熟練人員能夠理解，可以做出形式和細(xì)節(jié)方面的上述和其它的改變而不偏離本發(fā)明的構(gòu)思與范圍。因此，認(rèn)為本發(fā)明并不局限于所敘述和說明過的準(zhǔn)確形式和細(xì)節(jié)，而仍在所附權(quán)利要求的范圍之中。
權(quán)利要求
1．一種多晶硅-多晶硅/MOS疊層電容器，包含其表面內(nèi)形成有第一導(dǎo)電型區(qū)的半導(dǎo)體襯底；形成于所述半導(dǎo)體襯底上并覆蓋所述第一導(dǎo)電型區(qū)的柵氧化物；形成于至少所述氧化層上的第一多晶硅層，所述第一多晶硅層被N或P型摻雜劑摻雜；形成于所述第一多晶硅層上的介質(zhì)層；以及形成于所述介質(zhì)層上的第二多晶硅層，所述第二多晶硅層被相同或不同于第一多晶硅層的摻雜劑摻雜。
2．權(quán)利要求1的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述半導(dǎo)體襯底是選自Si、Ge、SiGe、GaAs、InAs、InP、Si/SiGe以及Si/SiO2/Si的半導(dǎo)體材料。
3．權(quán)利要求1的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述半導(dǎo)體襯底包含溝槽隔離區(qū)。
4．權(quán)利要求1的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述第一導(dǎo)電型區(qū)是高摻雜區(qū)，所含摻雜劑濃度約為1×1019原子/cm3或更高。
5．權(quán)利要求1的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述摻雜劑是N型摻雜劑。
6．權(quán)利要求1的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述第一多晶硅層具有大約1×1019原子/cm3或更高的摻雜劑濃度。
7．權(quán)利要求6的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述摻雜劑濃度約為1×1020～1×1021原子/cm3。
8．權(quán)利要求1的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述第一多晶硅層包含SiGe。
9．權(quán)利要求1的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述第一多晶硅層包含N+多晶硅。
10．權(quán)利要求1的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述第一多晶硅層的厚度約為1000～2000。
11．權(quán)利要求1的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述介質(zhì)層包含高介質(zhì)常數(shù)材料，其介質(zhì)常數(shù)大于7。
12．權(quán)利要求1的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述介質(zhì)層包含一種低介質(zhì)常數(shù)材料，其介質(zhì)常數(shù)為7或更低。
13．權(quán)利要求1的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述介質(zhì)材料包含高溫氧化物。
14．權(quán)利要求1的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述介質(zhì)層的厚度約為30～1000。
15．權(quán)利要求1的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述第二多晶硅層包含SiGe。
16．權(quán)利要求15的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述第二多晶硅層包含P+SiGe。
17．權(quán)利要求1的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述第二多晶硅層的摻雜劑濃度約為1×1019原子/cm3或更高。
18．權(quán)利要求17的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述摻雜劑濃度約為1×1020～1×1021原子/cm3。
19．權(quán)利要求1的多晶硅-多晶硅/MOS疊層電容器，其特征在于還包含至少形成在介質(zhì)層和第二多晶硅層的暴露的側(cè)壁上的氮化物隔層。
20．權(quán)利要求1的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述第二多晶硅層和所述第一導(dǎo)電型區(qū)被耦合到第一電接點(diǎn)，而所述第一多晶硅層被耦合到第二電接點(diǎn)。
21．權(quán)利要求1的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述第二多晶硅層或所述第一多晶硅層被耦合到第一電接點(diǎn)，而所述第一導(dǎo)電型區(qū)被耦合到第二電接點(diǎn)。
22．權(quán)利要求21的多晶硅-多晶硅/MOS疊層電容器，其特征在于所述第二多晶硅層被耦合到所述第一電接點(diǎn)，而所述第二多晶硅層是一個(gè)浮置的多晶硅層。
23．一種BiCMOS器件，包含至少權(quán)利要求1的疊層電容器。
24．權(quán)利要求23的BiCMOS器件，其特征在于還包含至少一個(gè)CMOS器件和至少一個(gè)雙極型器件。
25．一種多晶硅-多晶硅/MOS疊層電容器，包含其表面內(nèi)形成有N+區(qū)的半導(dǎo)體襯底；形成于所述半導(dǎo)體襯底上并覆蓋所述N+區(qū)的柵氧化物；形成于至少所述柵氧化物層上的N+多晶硅層；形成于所述N+多晶硅層上的介質(zhì)層；以及形成于所述介質(zhì)層上的P+SiGe多晶硅層。
26．一種制造多晶硅-多晶硅/MOS疊層電容器的方法，包含如下步驟(a)在包含第一導(dǎo)電型區(qū)的半導(dǎo)體襯底表面上形成氧化層，所述氧化層覆蓋所述第一導(dǎo)電型區(qū)；(b)在至少所述氧化層上形成第一多晶硅層，所述第一多晶硅層被N或P型摻雜劑摻雜；(c)在所述第一多晶硅層上形成介質(zhì)層；以及(d)在所述介質(zhì)層上形成第二多晶硅層，所述第二多晶硅層被相同或不同于第一多晶硅層的摻雜劑摻雜。
27．權(quán)利要求26的方法，其特征在于用選自CVD、等離子體增強(qiáng)CVD、或?yàn)R射的淀積工藝來形成所述氧化層。
28．權(quán)利要求26的方法，其特征在于所述氧化層是用熱生長工藝形成的。
29．權(quán)利要求26的方法，其特征在于所述第一多晶硅層是用淀積工藝和離子注入步驟形成的。
30．權(quán)利要求26的方法，其特征在于所述第一多晶硅層是用原位摻雜淀積工藝形成的。
31．權(quán)利要求26的方法，其特征在于所述介質(zhì)層是一種用快速熱化學(xué)汽相淀積工藝形成的高溫氧化物。
32．權(quán)利要求26的方法，其特征在于所述第二多晶硅層是用淀積工藝和離子注入步驟形成的。
33．權(quán)利要求26的方法，其特征在于所述第二多晶硅層是用原位摻雜淀積工藝形成的。
34．權(quán)利要求26的方法，其特征在于還包含至少在所述介質(zhì)層和所述第二多晶硅層的暴露的側(cè)壁上形成氮化物隔層。
35．權(quán)利要求34的方法，其特征在于所述氮化物隔層是用快速熱化學(xué)汽相淀積工藝在大約700℃下形成的。
36．權(quán)利要求26的方法，其特征在于還包含連線工序。
37．權(quán)利要求36的方法，其特征在于采用了并聯(lián)或串聯(lián)的連線步驟。
全文摘要
一種可用作BiCMOS器件中的元件的多晶硅－多晶硅/MOS疊層電容器,它包含其表面內(nèi)形成有第一導(dǎo)電型區(qū)的半導(dǎo)體襯底;形成于所述半導(dǎo)體襯底上并覆蓋所述第一導(dǎo)電型區(qū)的柵氧化物;形成于至少所述柵氧化層上的第一多晶硅層,所述第一多晶硅層被N或P型摻雜劑摻雜;形成于所述第一多晶硅層上的介質(zhì)層;以及形成于所述介質(zhì)層上的第二多晶硅層,所述第二多晶硅層被相同或不同于第一多晶硅層的摻雜劑摻雜。
文檔編號H01L21/822GK1318869SQ0111662
公開日2001年10月24日 申請日期2001年4月16日 優(yōu)先權(quán)日2000年4月17日
發(fā)明者D·D·庫爾鮑赫, J·S·頓恩, S·A·斯特安格 申請人:國際商業(yè)機(jī)器公司