專利名稱：閃存的制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種閃存的制造方法，特別是關(guān)于一種閃存中自行對準(zhǔn)漏極的制造方法，以形成具有相同控制柵極信道長度的閃存。
非揮發(fā)性內(nèi)存已應(yīng)用在各種電子組件的使用上，如儲存結(jié)構(gòu)資料、程序資料及其它可以重復(fù)存取的資料。而在可程序非揮發(fā)內(nèi)存上，最近更是強調(diào)可電除且可編程只讀存儲器(EEPROMs)，其為個人計算機中與電子設(shè)備所廣泛采用的內(nèi)存組件。傳統(tǒng)的可電除且可編程只讀存儲器系以浮置閘(floating gate)晶體管結(jié)構(gòu)來完成，其具有可寫入、可抹除和可保存資料的優(yōu)點，但也有存取速度較慢的缺點。然而，近來發(fā)展的閃存結(jié)構(gòu)的可電除且可編程只讀存儲器，已具有較快的存取速度。
以閃存來說，閃存在存取資料中，比任何其它種類的非揮發(fā)性內(nèi)存例如可電除且可編程只讀存儲器于讀取及寫入操作，具有較先進的效能表現(xiàn)。閃存的高速操作效益，已被認(rèn)為非常適用于可攜式計算裝置、蜂巢式電話或數(shù)字靜止照相機等。一般來說，閃存包括兩種類，例如NAND型其記憶單元串聯(lián)漏極，以及NOR型其記憶單元并聯(lián)漏極。如大家所熟知，NOR型閃存在資料存取中更具有競爭速度，使得NOR型比NAND型在高頻內(nèi)存系統(tǒng)中更加有利。
通常閃存的快閃記憶單元具有兩個柵極結(jié)構(gòu)，一為浮置柵極，另一為控制柵極。浮置柵極用來儲存電荷，控制柵極則用來控制資料存取，其中浮置柵極位于控制柵極下方，其通常處于『浮置』的狀態(tài)，并沒有與任何線路相接，控制柵極則通常與字符線相接，而因控制柵極形成的位置可以大致分為堆棧式與分離式柵極兩種。
一般公知在制作分離式柵極閃存時，分別以兩層多晶硅層做為浮置柵極與控制柵極的材料，由于分離式柵極閃存的信道由兩部分組成，一為控制柵極信道、一為浮置柵極信道，其中浮置柵極信道的長度通常相當(dāng)固定，而控制柵極的下的控制柵極信道長度，通常決定了此閃存的電性表現(xiàn)，以及所生產(chǎn)組件的大小。


圖1至圖7是公知分離式柵極閃存的制作流程圖。
首先請先參照圖1，提供具有淺溝道隔離結(jié)構(gòu)101(請參照圖4)的基底100，于此基底100上形成一層閘氧化層102，再于閘氧化層102上形成一層已經(jīng)過摻雜的第一多晶硅層104以做為浮置柵極114(請參照圖5)的材料，在形成第一多晶硅層104之后，接著形成一層氮化硅層106于第一多晶硅層104上。
接著請參照圖2，將一已經(jīng)過圖案化的光阻108覆蓋于氮化硅層106上，此光阻層108具有一開口110用以定義出浮置柵極114(請參照圖5)的位置，最后以此光阻層108為罩幕，將未受光阻層108保護的氮化硅層106移除至暴露出第一多晶硅層104為止。
接著請參照圖3，在氮化硅層106移除之后，將光阻層108剝除，接著以氮化硅層106為罩幕，將暴露出的第一多晶硅層104氧化成多晶硅氧化層(poly-oxide)112，由于氮化硅層106的緣故，第一多晶硅層104在兩側(cè)的氧化作用會被抑制，因此導(dǎo)致靠近氮化硅層106兩側(cè)的多晶硅氧化層112出現(xiàn)尖端(peak)的形狀。
接著請參照圖4，圖4為圖3中的IV-IV剖面，由IV-IV剖面可看出基底100具有淺溝道隔離結(jié)構(gòu)101，接著將淺溝道隔離結(jié)構(gòu)101上方的多晶硅氧化層112移除至暴露出第一多晶硅層104為止，使多晶硅氧化層112分隔成數(shù)個部分。
接著請參照圖5，將氮化硅層106移除，再以多晶硅氧化層112為罩幕，將多晶硅氧化層112下方以外的第一多晶硅層104移除至暴露出閘氧化層102為止，以形成浮置柵極114。
接著請參照圖6，在浮置柵極114形成之后，于浮置柵極114上依序形成一層介電層116、一層第二多晶硅層118以及一層頂蓋氮化硅層120，最后在以一經(jīng)圖案化的光阻122為罩幕，定義出第二多晶硅層118的寬度，此第二多晶硅層118的寬度對控制柵極信道的長度有直接的影響。根據(jù)上述，控制柵極信道的長度會受到組件設(shè)計規(guī)則(design rule)的影響。除此之外，因為控制柵極信道會形成于第二多晶硅層118與閘氧化層102接觸位置下方的基底100，因此公知微影制程的誤對準(zhǔn)(misalignment)將會直接影響到控制柵極信道的長度?？刂茤艠O信道的長度由于同時受限組件設(shè)計規(guī)則以及公知微影制程的誤對準(zhǔn)，所以控制柵極信道的長度會因?qū)?zhǔn)的偏差而變長或是變短，因此無法達到一致的控制柵極信道長度。
最后請參照圖7，同樣以光阻122為罩幕進行源極124以及漏極126的離子植入步驟，最后進行回火步驟，以形成源極、漏極的淺接面。
公知控制柵極信道的長度會同時受到組件設(shè)計規(guī)則以及公知微影制程時誤對準(zhǔn)的影響，因此控制柵極信道的長度會較難控制，在控制柵極信道的長度控制不易而變長或變短的情況下，使得所生產(chǎn)組件的控制柵極信道長度不一致，因而有不同的電性表現(xiàn)。
公知因為控制柵極定義有誤對準(zhǔn)的困擾，故使得其制程裕度(process window)變得很小。
一般公知尚有其它的制作方法，例如在定義浮置柵極114時就將漏極126一起定義，但是由于后續(xù)制程仍須經(jīng)過多次的高溫回火步驟，會使得漏極126的植入離子在基底中擴散，其中水平方向上的擴散將造成控制柵極信道長度的縮短，影響產(chǎn)品的電性表現(xiàn)，而垂直方向上的擴散會造成無法形成淺接面，不符合現(xiàn)今制程的要求。
本發(fā)明提出一種漏極自行對準(zhǔn)的方法，利用漏極位置的自行對準(zhǔn)，使控制柵極信道的長度不會因微影制程的誤對準(zhǔn)偏差有所變動，具有一致性。
本發(fā)明提出的一種方法簡述如下提供一基底，于基底上形成數(shù)個浮置柵極結(jié)構(gòu)，兩個浮置柵極間隔下方的基底，可定義為源極或是漏極與控制柵極信道區(qū)域，其中較寬間隔下方的基底做為漏極與控制柵極信道，而較窄間隔下方的基底做為源極，接著形成一介電層于基底與浮置柵極的側(cè)壁上，再形成多晶硅層覆蓋于介電層與浮置柵極上，之后再依序形成頂蓋層與緩沖層覆蓋于多晶硅層上，其中寬度較大的間隔由于上述多層的覆蓋，會在間隔上方產(chǎn)生一寬度較小的凹陷處(recess)，以此凹陷處會自行對準(zhǔn)于間隔的中央處(即漏極的預(yù)定位置)，之后再以數(shù)道微影、蝕刻制程形成控制柵極，即完成組件的制作。
為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合所附圖，作詳細(xì)說明圖面說明圖1至圖7是公知分離式柵極閃存的制作流程圖。
圖8至圖14是依照本發(fā)明較佳實施例的分離式柵極閃存的制作流程圖。
附圖標(biāo)記說明100 基底
101 淺溝道隔離結(jié)構(gòu)102 閘氧化層104 第一多晶硅層106 氮化硅層108 光阻110 開口112 多晶硅氧化層114 浮置柵極116 介電層118 第二多晶硅層120 頂蓋氮化硅層122 光阻層124 源極126 漏極200 基底202a、202b、202c、202d浮置柵極204、202b、202c 之間寬度較窄的間隔206、202a、202b 之間寬度較寬的間隔208 介電層210 多晶硅層212 頂蓋層214 緩沖層216 凹陷處218 氮化硅層220 多晶硅氧化層
221 開口結(jié)構(gòu)222 光阻層224 控制柵極226 預(yù)定的漏極位置228 預(yù)定的源極位置230 預(yù)定的控制柵極信道長度圖8至圖14是依照本發(fā)明較佳實施例的分離式柵極閃存的制作流程剖面圖。
首先請先參照圖8，提供一基底200，于基底200上形成數(shù)個浮置柵極結(jié)構(gòu)202a、202b、202c及202d，其中，在浮置柵極202b、202c之間形成較寬的間隔(gap)204，而在間隔204下方的基底200部分，預(yù)定為后續(xù)形成漏極與控制柵極信道的區(qū)域。在浮置柵極202a、202b及202c、202d的間較窄的間隔206，其下方的基底200部分預(yù)定為后續(xù)形成源極的區(qū)域。
同樣請參照圖8，浮置柵極結(jié)構(gòu)202a、202b、202c及202d是由一介電層208包覆且與外界絕緣，此介電層208例如是以低壓化學(xué)氣相沉積方式(LPCVD)沉積一層二氧化硅，接著再形成多晶硅層210覆蓋于介電層208與浮置柵極202a、202b、202c及202d上，之后再依序形成第一頂蓋層212與緩沖層214覆蓋于多晶硅層210上，此第一頂蓋層212的材質(zhì)例如為氮化硅，而緩沖層214的材質(zhì)例如為多晶硅。其中，寬度較大的間隔204由于上述多晶硅層210、第一頂蓋層212與緩沖層214的覆蓋，會在間隔204的上方產(chǎn)生一明顯的凹陷處216，此凹陷處216會自行對準(zhǔn)于間隔204的中央，即后續(xù)形成漏極的預(yù)定位置。而較窄的間隔206上方的凹陷較不明顯。
本實施例中強調(diào)凹陷處216會自行對準(zhǔn)于間隔204的中央，即所謂漏極的預(yù)定位置，而漏極預(yù)定位置226兩側(cè)則為控制柵極信道的預(yù)定位置，由于凹陷處216會自行對準(zhǔn)間隔204的中央，因此漏極兩側(cè)的預(yù)留長度(控制柵極信道長度)也會一致。
接著請參照圖9，形成一層第二頂蓋層218于緩沖層214上，此第二頂蓋層218的材質(zhì)例如為氮化硅，之后將第二頂蓋層218回蝕刻，將凹陷處216部分的第二頂蓋層218留下來，而其它部分包括間隔206上方的第二頂蓋層218都被移除。由于間隔206上方的凹陷不明顯，因此，只將凹陷處216部分的第二頂蓋層218保留很容易達成。
至于凹陷處216部分的第二頂蓋層218所占的的寬度，僅與后續(xù)形成漏極接觸(drain contact)的寬度有關(guān)，并不會影響到組件中控制柵極信道長度之一致性，也就是說，只要凹陷處216對準(zhǔn)于間隔204的中間，即可以達到兩側(cè)控制柵極信道長度一致的目的。
接著請參照圖10，以凹陷處216殘留的第二頂蓋層218為罩幕，將未受第二頂蓋層218覆蓋的緩沖層214氧化，緩沖層214氧化后形成多晶硅氧化層220(poly-oxide)，接著再以多晶硅氧化層220為罩幕，將凹陷處216下方的第二頂蓋層218與未被氧化的緩沖層214完全移除，以形成一開口結(jié)構(gòu)221，此開口結(jié)構(gòu)221的位置亦會對準(zhǔn)于漏極的位置。
在上述圖10中，以第二頂蓋層218為罩幕，形成多晶硅氧化層220的方法，亦可以由其它方法取代，例如在圖8中不形成第二頂蓋層218于緩沖層214上，而采用大角度的氧離子植入于緩沖層214中，由于植入角度的關(guān)系，氧離子并無法有效的植入于緩沖層214中間的凹陷區(qū)域216，故后續(xù)在進行高溫氧化時，中間凹陷處216并不會被氧化，可達到與上述相同的漏極自行對準(zhǔn)效果。
接著請參照圖11，以一經(jīng)過圖案化的光阻222覆蓋于預(yù)定的控制柵極與漏極位置上，將未受光阻222保護的多晶硅氧化層220移除至暴露出其下的第一頂蓋層212為止。
接著請參照圖12，在多晶硅層220移除之后，將光阻222剝除，并將未受多晶硅氧化層220覆蓋的第一頂蓋層212移除至暴露出多晶硅層210為止。
接著請參照圖13，在第一頂蓋層212移除之后，將多晶硅氧化層220移除，而多晶硅氧化層220移除之后會暴露出形狀有如尖角般的未氧化緩沖層214。
最后請參照圖14，將暴露出的未氧化緩沖層214與未受第一頂蓋層212覆蓋的多晶硅層210一起移除，即形成控制柵極224，而兩控制柵極224的間所暴露出的位置即為漏極的預(yù)定位置226，而位置則為源極的預(yù)定位置228，在漏極的預(yù)定位置226兩側(cè)的長度會一致，此長度相當(dāng)于控制柵極信道長度230。之后的制程，例如于源極的預(yù)定位置226、漏極預(yù)定位置228進行源極、漏極區(qū)域的植入步驟，形成源極、漏極接觸(S/D contact)并非屬于本發(fā)明的重點，故不加贅述。
因此，本發(fā)明的特征為利用漏極位置的自行對準(zhǔn)，可以使每個組件中的控制柵極信道長度一致。
本發(fā)明強調(diào)凹陷處會自行對準(zhǔn)間隔的中央，即漏極的預(yù)定位置，以達到漏極預(yù)定位置兩側(cè)長度一致的目的，至于凹陷處所占的的寬度僅跟后續(xù)所形成漏極接觸(drain contact)的寬度有關(guān)，并不會影響到組件中控制柵極信道長度之一致性。
本發(fā)明中凹陷處會自行對準(zhǔn)間隔的中央，即漏極的預(yù)定位置，故有較佳的制程裕度。
本發(fā)明可以有效地解決公知因微影制程的誤對準(zhǔn)所造成控制柵極信道長度的變動，本發(fā)明的漏極位置為自行對準(zhǔn)，因此控制柵極信道的長度不會受到微影制程誤對準(zhǔn)的影響。
雖然本發(fā)明已以一較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種更動與潤飾，因此本發(fā)明的保護范圍當(dāng)以權(quán)利要求書范圍所界定為準(zhǔn)。
權(quán)利要求
1.一種閃存的制造方法，其特征在于其至少包括提供一基底，其中基底具有復(fù)數(shù)個浮置柵極，且這些浮置柵極之間分別以一寬度與二寬度相間隔；形成一多晶硅層、一頂蓋層與一緩沖層于該基底上，其中該寬度上方的該緩沖層具有一明顯的凹陷處；進行一大角度的氧離子植入，將氧離子布值于凹陷處以外的緩沖層，并進行一回火步驟將緩沖層氧化，以于該凹陷處以外形成一氧化緩沖層；將未受氧化緩沖層覆蓋的該頂蓋層與緩沖層移除，以形成一開口結(jié)構(gòu)；以及定義一控制柵極的位置，并將控制柵極位置以外的氧化緩沖層、一頂蓋層及多晶硅層移除，再將控制柵極上方的氧化緩沖層移除，以同時形成控制柵極與漏極接觸位置。
2.根據(jù)權(quán)利要求1所述的閃存的制造方法，其特征在于其中頂蓋層的材質(zhì)為氮化硅。
3.根據(jù)權(quán)利要求1所述的閃存的制造方法，其特征在于其中緩沖層材質(zhì)為多晶硅。
4.根據(jù)權(quán)利要求1所述的閃存的制造方法，其特征在于其中開口結(jié)構(gòu)自行對準(zhǔn)一寬度間隔的中央位置。
5.根據(jù)權(quán)利要求1所述的閃存的制造方法，其特征在于其中一寬度大于二寬度。
6.一種閃存的制造方法，其特征在于其至少包括提供一基底，其中基底具有復(fù)數(shù)個浮置柵極，且這些浮置柵極之間分別以一寬度與二寬度相間隔；形成一多晶硅層、一頂蓋層與一緩沖層于該基底上，其中一寬度上方的緩沖層具有一明顯的凹陷處；形成一二頂蓋層于該緩沖層上，并進行二頂蓋層的回蝕刻，使凹陷處中殘留二頂蓋層，并將凹陷處以外的緩沖層氧化，以形成一氧化緩沖層；將未受該氧化緩沖層覆蓋的二頂蓋層與緩沖層移除，以形成一開口結(jié)構(gòu)；以及定義一控制柵極的位置，并將該控制柵極位置以外的氧化緩沖層、一頂蓋層及多晶硅層移除，再將該控制柵極上方的該氧化緩沖層移除，以同時形成一控制柵極與一漏極接觸位置。
7.根據(jù)權(quán)利要求6所述的閃存的制造方法，其特征在于其中頂蓋層的材質(zhì)為氮化硅。
8.根據(jù)權(quán)利要求6所述的閃存的制造方法，其特征在于其中二頂蓋層的材質(zhì)為氮化硅。
9.根據(jù)權(quán)利要求6所述的閃存的制造方法，其特征在于其中緩沖層材質(zhì)為多晶硅。
10.根據(jù)權(quán)利要求6所述的閃存的制造方法，其特征在于其中開口結(jié)構(gòu)自行對準(zhǔn)一寬度間隔的中央位置。
11.根據(jù)權(quán)利要求6所述的閃存的制造方法，其特征在于其中該開口結(jié)構(gòu)自行對準(zhǔn)一寬度間隔的中央位置。
12.一種閃存的制造方法，其特征在于其至少包括提供一基底，其中基底具有復(fù)數(shù)個浮置柵極，且這些浮置柵極之間分別以一寬度與二寬度相間隔；形成一多晶硅層、一頂蓋層及一緩沖層于該基底上，其中一寬度上方的該緩沖層具有一凹陷處，該凹陷處自行對準(zhǔn)于漏極接觸位置；定義一控制柵極的位置，并將該控制柵極以外的緩沖層、頂蓋層多晶硅層移除，以形成該控制柵極與源極/漏極接觸。
13.根據(jù)權(quán)利要求12所述的閃存的制造方法，其特征在于其中頂蓋層的材質(zhì)為氮化硅。
14.根據(jù)權(quán)利要求12所述的閃存的制造方法，其特征在于其中緩沖層材質(zhì)為多晶硅。
15.根據(jù)權(quán)利要求12所述的閃存的制造方法，其特征在于其中一寬度大于二寬度。
16.根據(jù)權(quán)利要求12所述的閃存的制造方法，其特征在于其中凹陷處定義為漏極接觸位置的方式包括形成一二頂蓋層于該緩沖層上；進行該二頂蓋層的回蝕刻步驟，使二頂蓋層于該凹陷處中殘留；以凹陷處中的二頂蓋層為罩幕，將緩沖層氧化，以形成一氧化緩沖層；以及以氧化緩沖層為罩幕，將未受氧化緩沖層覆蓋的二頂蓋層與緩沖層移除，以形成一開口結(jié)構(gòu)。
17.根據(jù)權(quán)利要求12所述的閃存的制造方法，其特征在于其中凹陷處定義為漏極接觸位置的方式包括進行一大角度的氧離子植入，將氧離子布值于該凹陷處以外的緩沖層中；進行一回火步驟將凹陷處以外的緩沖層氧化，以形成一氧化緩沖層；以及以氧化緩沖層為罩幕，將緩沖層移除，以形成一開口結(jié)構(gòu)。
18.根據(jù)權(quán)利要求16或17所述的閃存的制造方法，其特征在于其中開口結(jié)構(gòu)的位置為漏極接觸位置。
全文摘要
一種閃存的制造方法,提供一基底,在基底上形成數(shù)個浮置柵極結(jié)構(gòu),其中浮置柵極由介電層所包覆,且浮置柵極之間的間隔主要是作為源極或是漏極與控制柵極信道的預(yù)定位置。接著再形成多晶硅層覆蓋于介電層與浮置柵極上,之后再依序形成頂蓋層與緩沖層覆蓋于多晶硅層上。其中浮置柵極之間較大的間隔,由于上述多層的覆蓋將造成明顯的凹陷處,此凹陷處會自行對準(zhǔn)較大間隔的中央處,使得兩旁預(yù)留的控制柵極信道長度一致。之后再以數(shù)道微影、蝕刻制程同時形成控制柵極、漏極與源極的位置。
文檔編號H01L21/70GK1379462SQ01110528
公開日2002年11月13日 申請日期2001年4月10日 優(yōu)先權(quán)日2001年4月10日
發(fā)明者黃水欽 申請人:華邦電子股份有限公司