專利名稱：不易失存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及不易失存儲器，特別是涉及把強(qiáng)介電體用于柵極部的單電子晶體管存儲器。
圖8示出歷來的單電子晶體管存儲器的剖視結(jié)構(gòu)圖。對單電子晶體管的不易失存儲器件的嘗試，有靠例如如圖8中所示的，在單電子晶體管與其柵極間把浮置電極81平面配置在基板上的結(jié)構(gòu)而成功的例子等(參照Chen等的Appl.Phys.Lett.71,2038,1997,S.Tiwari等的Appl.Phys.Lett.68,1377(1996)或L.Guo等的Tech.Dig.Int.Electron Devices Meet.,541(1993))。這些存儲器動作利用Fowler-Nordheim(FN)電子發(fā)射來進(jìn)行讀出·寫入。此一結(jié)構(gòu)具有存儲器在高溫下也可以容易地保持儲存內(nèi)容這樣的特征。
作為寫入動作，首先源極1·漏極2間電壓設(shè)置為0，接著在柵極7上施加電壓，如果超過規(guī)定電壓則成為F/N型電子發(fā)射。借此在浮置電極81與島電極3之間產(chǎn)生柵極電場，控制源極1·漏極2間電流。接著作為讀取動作，首先如果在源極1·漏極2之間施加偏置電位則電子在絕緣層4、5產(chǎn)生隧道效應(yīng)，蓄積在島電極3內(nèi)。測量此時的源極1·漏極2間電流，借此能夠高靈敏度地讀取儲存信息。
但是，由于FN型電子發(fā)射在柵極與浮置電極間的壁壘層電子產(chǎn)生隧道效應(yīng)而需要比較高的電場強(qiáng)度，所以消耗電力加大，無法避免電場應(yīng)力對壁壘層引起的劣化，改寫次數(shù)有限。此外，歷來比較大的電阻分量使響應(yīng)速度也有極限(約ms)。也就是說，在歷來的單電子存儲器中由于通過電荷在柵極絕緣膜產(chǎn)生隧道效應(yīng)而動作，所以器件的提高可靠性、降低消耗電力、高速動作等有困難。
本發(fā)明的目的在于，把強(qiáng)介電體用于柵極部，實現(xiàn)避免電荷的柵極絕緣膜隧道效應(yīng)現(xiàn)象的元件動作，借此實現(xiàn)器件的提高可靠性、降低消耗電力、高速動作。
更詳細(xì)地說，本發(fā)明的目的如下。
·作為儲存寫入和擦除機(jī)構(gòu)利用強(qiáng)介電體的極化，借此靠原子級的極化響應(yīng)，使高速動作成為可能。
·把單電子晶體管用于電荷的讀出，借此使微少電荷·低消耗電力下的動作成為可能。
·電流沒有必要在柵極絕緣膜產(chǎn)生隧道效應(yīng)，借此使高耐久性(主要取決于強(qiáng)介電體的耐久性)、器件尺寸的微小化成為可能。
·用已被確認(rèn)的半導(dǎo)體制造方法(3層保護(hù)膜并且3角度AI蒸氣沉積法(參照Y.Nakamula等的Jpn.J.Appl.Phys.35.1465(1996))等)，借此不需要絕緣膜(膜厚方向·水平方向)的精密控制，蒸氣沉積的AI電極的質(zhì)量不容易受其積層表面的影響，與Si的強(qiáng)介電體存儲器工藝相比，使制造工藝容易簡便。
·作為柵極層結(jié)構(gòu)設(shè)置低介電率層(SiO2)，借此阻止強(qiáng)介電體膜的高介電率引起的柵極電容的增加。
·把強(qiáng)介電體層成長用在下部金屬柵極上，借此來提高強(qiáng)介電體層的平坦性·結(jié)晶性。
·設(shè)置擴(kuò)散壁壘層，借此在強(qiáng)介電體層的熱處理過程中防止強(qiáng)介電體成分向Si的熱擴(kuò)散。
·此外，采用積層結(jié)構(gòu)，借此提高器件的集成度。
在本發(fā)明中作為解決這些課題的手段，主要是把強(qiáng)介電體用于不易失存儲器(特別是單電子晶體管存儲器)的電荷蓄積部。在不易失存儲器中，如果在電容部分用強(qiáng)介電體材料，則由于寫入靠強(qiáng)介電體的極化翻轉(zhuǎn)，所以成為非常高速的動作速度(幾納秒)，此外由于也不需要電子在壁壘層產(chǎn)生隧道效應(yīng)用的高電場，所以在降低消耗電力和提高耐久性方面非常有效。
如果用本發(fā)明的第1解決手段，則提供一種不易失存儲器，設(shè)有柵極，配置在前述柵極上的強(qiáng)介電體層，以及配置在前述強(qiáng)介電體層上，分別經(jīng)由絕緣層夾在源極和漏極之間，與前述柵極電氣上結(jié)合的島電極。
如果用本發(fā)明的第2解決手段，則提供一種不易失存儲器，設(shè)有柵極，配置在前述柵極上的強(qiáng)介電體層，配置在前述強(qiáng)介電體層上的低介電率層，以及配置在前述低介電率層上，分別經(jīng)由絕緣層夾在源極和漏極之間，與前述柵極電氣上結(jié)合的島電極。
如果用本發(fā)明的第3解決手段，則提供一種不易失存儲器，設(shè)有配置在前述柵極上的強(qiáng)介電體層，配置在前述強(qiáng)介電體層上的上部柵極，配置在前述強(qiáng)介電體層上的低介電率層，以及配置在前述低介電率層上，分別經(jīng)由絕緣層夾在源極和漏極之間，與前述柵極電氣上結(jié)合的島電極。
附圖的簡要說明

圖1是用來說明根據(jù)本發(fā)明的強(qiáng)介電體單電子晶體管存儲器的動作原理的剖視圖。
圖2是根據(jù)本發(fā)明的強(qiáng)介電體單電子晶體管存儲器的第1實施例的剖視圖。
圖3是根據(jù)本發(fā)明的強(qiáng)介電體單電子晶體管存儲器的第1實施例的等效電路圖。
圖4是根據(jù)本發(fā)明的強(qiáng)介電體單電子晶體管存儲器的第2實施例的剖視圖。
圖5是根據(jù)本發(fā)明的強(qiáng)介電體單電子晶體管存儲器的第3實施例的剖視圖。
圖6是根據(jù)本發(fā)明的強(qiáng)介電體單電子晶體管存儲器的第2和第3實施例的等效電路圖。
圖7是根據(jù)本發(fā)明的強(qiáng)介電體單電子晶體管存儲器的電流·電壓特性圖。
圖8是歷來的單電子晶體管存儲器的剖視結(jié)構(gòu)圖。
實施發(fā)明的最佳形態(tài)(1)本發(fā)明的基本構(gòu)成圖1示出用來說明根據(jù)本發(fā)明的強(qiáng)介電體單電子晶體管存儲器的動作原理的剖視圖。此一器件設(shè)有源極1，漏極2，島電極3，絕緣層4和5，強(qiáng)介電體層6，柵極7，基板8。
在源極1·漏極2間施加規(guī)定的偏置電壓，如果使柵極電壓變化，則按照幾十nm以下的尺寸的島電極3內(nèi)量化的靜電能級，源極1·漏極2間電流離散地流過。此時的源極1·漏極2間電流的通·斷可以通過在柵極7施加1/2單元電荷來實現(xiàn)，單電子晶體管具有高的電流靈敏度特性。如果靠柵極電壓在強(qiáng)介電體層6上引發(fā)極化，則其電場加在島電極3上?？梢酝ㄟ^單電子動作高靈敏度地測定此時的源極1·漏極2間的電流。電荷的保持通過強(qiáng)介電體層6內(nèi)的極化來進(jìn)行，即使去除電源也能夠保持儲存內(nèi)容。強(qiáng)介電體層6的極化方向也可以由源極1·漏極2間電流的大小來判定。
(2)第1實施例圖2中示出根據(jù)本發(fā)明的強(qiáng)介電體單電子晶體管存儲器的第1實施例的剖視圖。此一存儲器設(shè)有在基板8上形成的擴(kuò)散壁壘層10，在擴(kuò)散壁壘層10上形成的柵極7，在柵極7和擴(kuò)散壁壘層10上形成的強(qiáng)介電體層6，在強(qiáng)介電體層6上形成的源極1和漏極2，在源極1和漏極2之間形成的島電極3，島電極3與源極1之間的絕緣層4，以及島電極3與漏極2之間的絕緣層5。
島電極3、源極1和漏極2，可以用例如Al和Ti來形成。源極1和漏極2用具有例如幾十mm左右的寬度和厚度的金屬來形成。此外，島電極3按例如幾十nm以下的尺寸來形成。絕緣層4、5可以用例如氧化Al或氧化Ti來形成。包含Al的島電極3、源極1、漏極2的單電子晶體管在同一平面上形成。強(qiáng)介電體層6可以用例如PbTiO3,PbZrxTi1-xO3,(Pb,Sr)TiO3,(Pb1-YSrY)(Ti1-x)ZrxO3,SrBi2Ta2O9,BaTiO3,Bi3Ti4O12,LiNbO3,SrBi2TaxNb1-xO9，中的某一種來形成。強(qiáng)介電體層6例如介電率ε＞100。強(qiáng)介電體層6在本例子中與島電極3、源極1、漏極2區(qū)域相接，而且遍及柵極7和柵極7周圍的擴(kuò)散壁壘層10地相接。
柵極7用例如Pt或RhOx來形成，配置在強(qiáng)介電體層6之下，控制向島電極3的電子的出入。柵極7膜厚可以制成例如實質(zhì)上50nm以下。柵極7配置于在基板上形成的擴(kuò)散壁壘層10上。再者，由于如果施加?xùn)艠O電位，則柵極電位也使電荷蓄積于島電極3，所以通常的單電子晶體管可以設(shè)置消除此一引發(fā)的電荷用的另一個柵極。擴(kuò)散壁壘層10可以制成例如實質(zhì)上20nm以上的TiOx的膜厚。
圖3中示出根據(jù)本發(fā)明的強(qiáng)介電體單電子晶體管存儲器的第1實施例的等效電路圖。由于柵極電壓直接加在強(qiáng)介電體層6上，所以柵極層的膜厚僅考慮強(qiáng)介電體層6，在以下條件下來確定。
①經(jīng)由強(qiáng)介電體層6施加的柵極電壓Vg有時超過強(qiáng)介電體內(nèi)部的極化所需要的最低電位。此次也可以假定強(qiáng)介電體的耐壓極限(Ec)=50kV/cm來估計此一最低電位。此一條件為
Vg＞Ec×膜厚(dg)根據(jù)膜厚dg，最低所需Vg的值由Ec與dg之積給出。如果按此一條件，則雖然如果極力減小膜厚則可以降低柵極電壓，消耗電力也可以降低，但是有必要還考慮器件工藝上的以下條件。
②根據(jù)薄膜成長上的制約，最小膜厚為dg＞1000(例如PbTiO3或者PbZrxTi1-xO3的場合)dg＞2000(例如SrBi2Ta2O9=SBT的場合)因而，估計的柵極電壓在1000下為0.5V，在2000下為1.0V。但是在此一實施例中，柵極電容加大，例如在PbTiO3(ε～500)的場合為Cg～1300aF，在SBT(ε～200)的場合為Cg～500aF，與歷來的金屬結(jié)合型單電子晶體管的柵極電容～10-1aF以下(參照Nakamura等的Jpn.J.Appl.Phys.35,L1465,1996)相比大3個數(shù)量級以上。由于單電子晶體管的動作極限溫度由kT=e2/2C來求出，所以在上述柵極電容中，為了單電子晶體管的讀取動作，mK以下的動作溫度是必要的。(再者，‘～’表示‘’。)(3)第2實施例圖4中示出根據(jù)本發(fā)明的強(qiáng)介電體單電子晶體管存儲器的第2實施例的剖視圖。此一存儲器設(shè)有在基板上形成的擴(kuò)散壁壘層10，在擴(kuò)散壁壘層10上形成的柵極7，在柵極和擴(kuò)散壁壘層10上形成的強(qiáng)介電體層6，在強(qiáng)介電體層6上形成的低介電率層12，在低介電率層12上形成的源板1和漏極2，在源極1與漏極2之間形成的島電極3，島電極3與源極1之間的絕緣層4，以及島電極3與漏極2之間的絕緣層5。
低介電率層12，可以用例如SiO2或Si3N4來形成。低介電率層12(例如ε～4的SiO2)的作用，阻止強(qiáng)介電體膜的高介電率引起的柵極電容的增加，進(jìn)而極力降低從島電極3漏電的電力線引起的電容分量，防止單電子晶體管的動作極限溫度(kT=e2/2C)的降低。其他構(gòu)成要素與第1
一般來說強(qiáng)介電體容易產(chǎn)生微尺寸的晶粒。另一方面，在平坦的金屬膜上容易單晶化。根據(jù)這些性質(zhì)，如圖4中所示，在強(qiáng)介電體的形成中途在基板上存在著階梯敷層的場合，據(jù)信僅在金屬柵極上形成單晶引起的晶粒，在金屬柵極以外的擴(kuò)散壁壘層上形成結(jié)晶性差而不表現(xiàn)出強(qiáng)介電性的層。因而，由于僅金屬柵極上的強(qiáng)介電體的晶粒部分被極化，所以集成化的場合的鄰接的元件的分離，能夠以金屬柵極的尺寸為元件單位，集成化是可能的。
(4)第3實施例圖5中示出根據(jù)本發(fā)明的強(qiáng)介電體單電子晶體管存儲器的第3實施例的剖視圖。此一存儲器設(shè)有在基板上形成的擴(kuò)散壁壘層10，在擴(kuò)散壁壘層10上形成的下部金屬柵極14，在下部金屬柵極14和擴(kuò)散壁壘層10上形成的強(qiáng)介電體層6，在強(qiáng)介電體層6上形成的低介電率層12，在強(qiáng)介電體層2上形成的上部金屬柵極15，在低介電率層12上形成的源極1和漏極2，在源極1與漏極2之間形成的島電極3，島電極3與源極1之間的絕緣層4，以及島電極3與漏極2之間的絕緣層5。
與第2實施例的不同之處在于，在強(qiáng)介電體層6的上部和下部配置Pt等的上部金屬柵極15和下部金屬柵極14。低介電率層12(例如ε～4的SiO2)的作用，阻止強(qiáng)介電體膜的高介電率引起的柵極電容的增加，進(jìn)而極力降低從島電極3漏電的電力線引起的電容分量，防止單電子晶體管的動作極限溫度(kT=e2/2C)的降低。此外，強(qiáng)介電體層6包含晶粒部分61和非結(jié)晶部分62。
在第2實施例中，雖然使下部的柵極上的單晶晶粒與一個單電子晶體管元件相對應(yīng)，僅靠下部的柵極引起強(qiáng)介電體的極化而進(jìn)行寫入動作，但是實際上僅靠下部的柵極的形狀來進(jìn)行晶粒尺寸的形狀控制未必能說是容易的，有時可以預(yù)期晶粒尺寸或晶粒間的邊界產(chǎn)生分散，寫入時的電場分布不均勻等引起的寫入出錯。因此在第3實施例中，在任意的單電子晶體管元件的正下方，為了更有效地進(jìn)行蓄積電荷的區(qū)域的限定，新追加上部金屬柵極15，僅使夾在上部和下部金屬柵極14和15間的強(qiáng)介電體層6的晶粒部分61極化，進(jìn)行寫入操作。結(jié)果，即使強(qiáng)介電體晶粒尺寸或其邊界多少變形，電場強(qiáng)度分布也更集中，能夠更準(zhǔn)確地產(chǎn)生限定于單電子晶體管的正下方的極化，進(jìn)而提高元件的分離，可以抑制集成化的場合的誤動作。
(5)柵極層的膜厚和材料的確定方法強(qiáng)介電體層6的材料的選擇和膜厚，第2和第3實施例一起按以下的考慮來確定。
圖6中示出根據(jù)本發(fā)明的強(qiáng)介電體單電子晶體管存儲器的第2和第3實施例的等效電路圖。也就是說，這是圖4和圖5中所示的單電子晶體管的等效電路。這里，忽略源極1、漏極2各電極與接地間電容，僅考慮柵極電容。等效電路的特征在于柵極7與島電極3間成為兩個串聯(lián)電容器(C1、C2)。確定膜厚(d1、d2)的條件如下所示。
①經(jīng)由C1、C2施加的柵極電壓Vg(=V1+V2)之內(nèi)，V2超過強(qiáng)介電體層6內(nèi)部的極化所需要的最低電位。此次假定強(qiáng)介電體的耐壓極限(Ec)=50kV/cm來估計此一最低電位。此一條件為V2＞Ec×膜厚(d2)根據(jù)膜厚d2，最低所需V2的值由Ecd2給出。
②根據(jù)薄膜成長上的制約，最小膜厚為d2＞1000(例如PbTiO3或者PbZrxTi1-xO3的場合)
d2＞2000(例如SrBi2Ta2O9=SBT的場合)d1＞100(SiO2的自然氧化膜厚以上)在這些條件下，找出使V1+V2最小的d1和d2的組合。
由于柵極電壓Vg為Vg=V1+V2=V2(V1/V2+1)所以可以根據(jù)在條件1中給出V2與C1、C2之比給出V1/V2的來計算。根據(jù)C1、C2的介電率和膜厚，成為Vg=Ecd2(ε2d1/ε1d2+1)=Ec(ε2d1/ε1+d2)(1)這里，d1、d2的選定取決于在式(1)中對Vg貢獻(xiàn)的大小，由于根據(jù)介電率的大小關(guān)系(ε2＞＞ε1)，實際上(第1項)＞＞(第2項)，所以d1的貢獻(xiàn)大。因而雖然可以使d1減少，但是因為條件②的限制而存在著極限。在條件②下，選擇現(xiàn)實的d1、d2的組合時由式(1)所求出的Vg如果追求成為實用上妥當(dāng)?shù)姆秶?0V以下的條件則成為以下所示。
·在PbTiOx(ε2～500)的場合為d1=100,d2=1000,Vg=6.8V·在SBT(ε2～200)的場合為d1=200,d2=2000,Vg=6.0V在上述膜厚條件下，作為把島電極3假定成點(diǎn)電荷的場合的粗略的估計，單電子晶體管的島電極3柵極電容為0.2aF，強(qiáng)介電體層6的抗電場施加時所蓄積的電荷量為～1.2aC(=8e,SBT的場合)，～1.4aC(=9e,PbTiOx的場合)，所引發(fā)的極化為0.4μC/cm2(SBT的場合)，0.5μC/cm2(PbTiOx的場合)。因此，不僅是與歷來的單電子晶體管(參照Chen等的Appl.Phys.Lett.71,2038,1997或Nakamura等的Jpn.J.Appl.Phys.35,L1465,1996)或強(qiáng)介電體的特性(參照上本康裕，應(yīng)用物理第67卷，第11號，1257,1998或Mihara等的Jpn.J.Appl.Phys.34.5233,1995)相差甚遠(yuǎn)的值，而且是能夠充分動作的范圍。
(6)動作說明像以上這樣確定的器件結(jié)構(gòu)的存儲器動作說明如下。圖7中示出根據(jù)本發(fā)明的強(qiáng)介電體單電子晶體管存儲器的電流·電壓特性圖。第1～第3實施例進(jìn)行基本上同樣的動作。
單電子晶體管固有的特征在于以電子數(shù)個單位讀取源極1·漏極2間電流。在單電子晶體管中，靜電電容C非常小，靜電電容C的數(shù)量級接近于電子電荷的數(shù)量級。在把柵極電壓固定的場合，源極1·漏極2間的電流·電壓特性成為階梯形，一邊重復(fù)與比例恒定，電流值一邊上升。在這種狀態(tài)下，不清楚是否進(jìn)行電子數(shù)個單位的讀出。因此，使柵極電壓變化。此時源極1·漏極2間電位保持恒定。
如果使柵極電位變化，則可以控制源極1·漏極2間電流。也就是說，在某個柵極電位下可以使源極1·漏極2間電流流過(圖7的高狀態(tài))，此外在某個柵極電位下可以阻止源極1·漏極2間電流(圖7的低狀態(tài))。高狀態(tài)與低狀態(tài)的數(shù)相當(dāng)于島電極3內(nèi)的量化能級。于是，掃描柵極電位而判定高(通)和低(斷)。
在本發(fā)明的場合，靠柵極7的施加電壓使蓄積在強(qiáng)介電體層6上的電荷一口氣掃描柵極直到某個恒定電位。但是，在本發(fā)明的場合成為破壞讀出，因為讀取后以前的電荷不再蓄積，所以給出新的柵極電位而把電荷蓄積于強(qiáng)介電體層6(寫入)，可以保持到下次讀出。
作為寫入的具體的動作，首先源極1·漏極2間電壓設(shè)定成0，接著在柵極7上施加電壓Vg，如果強(qiáng)介電體層6的電位V2增大到抗電場以上，則在強(qiáng)介電體層6上引起極化，產(chǎn)生的內(nèi)部電荷Qg作為不易失電荷蓄積起來(寫入)。在第1實施例中，強(qiáng)介電體層6的電場作為柵極電場直接加在島電極3上，控制源極1·漏極2間電流。另一方面，在第2和第3實施例中，內(nèi)部電荷Qg分別與強(qiáng)介電體層6和低介電率層12同量，低介電率層12的電場作為柵極電場直接加在島電極3上，控制源極1·漏極2間電流。
接著，如果作為讀取的具體的動作，首先在源極1·漏極2間施加偏置電位，則電子在絕緣層4、5上產(chǎn)生隧道效應(yīng)而蓄積在島電極3內(nèi)。由于此一蓄積電荷產(chǎn)生的靜電勢能在nm尺度的島電極3內(nèi)量化，所以可觀測的源極1·漏極2間電流Isd反映量化能量，對于柵極電位周期性變化。源極1·漏極2間電流Isd對柵極電位的周期波形成為例如圖7那樣，根據(jù)與寫入動作時所引發(fā)的內(nèi)部電荷Qg相對應(yīng)的柵極電位，可以讀取儲存信息的0(低)或1(高)。0和1的判定也可以使讀取的周期尖峰的數(shù)對應(yīng)于0、1，如果噪聲低，則個別地對應(yīng)于尖峰，還能夠進(jìn)行多值儲存。在此一場合，可以把原理上相當(dāng)于1/2單元電荷的柵極電壓=e/2Cg作為最小單位來測定源極1·漏極2間電流Isd，能夠高靈敏度地讀取。
此外，擦除動作在柵極7上施加與寫入時相反電壓來進(jìn)行。以上雖然主要針對單電子晶體管存儲器進(jìn)行了說明，但是本發(fā)明也可以運(yùn)用于這些以外的不易失存儲器。
工業(yè)實用性如果用本發(fā)明，則像以上這樣，把強(qiáng)介電體用于柵極部，避免電荷的柵極絕緣膜隧道效應(yīng)現(xiàn)象的元件動作，借此可以實現(xiàn)器件的提高可靠性、降低消耗電力、高速動作。
更詳細(xì)地說，本發(fā)明達(dá)到如下效果。
·作為儲存寫入和擦除機(jī)構(gòu)利用強(qiáng)介電體的極化，借此靠原子級的極化響應(yīng)，使高速動作成為可能。
·把單電子晶體管用于電荷的讀出，借此使微少電荷·低消耗電力下的動作成為可能。
·由于電流沒有必要在柵極絕緣膜產(chǎn)生隧道效應(yīng)，所以使高耐久性(主要取決于強(qiáng)介電體的耐久性)、器件尺寸的微小化成為可能。
·用已被確認(rèn)的半導(dǎo)體制造方法(3層保護(hù)膜并且3角度AI蒸氣沉積法(參照Y.Nakamura等的Jpn.J.Appl.Phys.35.1465(1996))等)，借此不需要絕緣膜(膜厚方向·水平方向)的精密控制，蒸氣沉積的AI電極的質(zhì)量不受其積層表面的影響，與Si的強(qiáng)介電體存儲器工藝相比，使制造工藝變得容易簡便。
·作為柵極層結(jié)構(gòu)設(shè)置低介電率層(SiO2)，借此可以阻止強(qiáng)介電體膜的高介電率引起的柵極電容的增加。
·把強(qiáng)介電體層成長用在下部金屬柵極上，借此可以提高強(qiáng)介電體層的平坦性·結(jié)晶性。
·設(shè)置擴(kuò)散壁壘層，借此可以在強(qiáng)介電體層的熱處理過程中防止強(qiáng)介電體成分向Si的熱擴(kuò)散。
·此外，采用積層結(jié)構(gòu)，借此可以提高器件的集成度。
權(quán)利要求
1．一種不易失存儲器，設(shè)有柵極，配置在前述柵極上的強(qiáng)介電體層，以及配置在前述強(qiáng)介電體層上，分別經(jīng)由絕緣層夾在源極和漏極之間，與前述柵極電氣上結(jié)合的島電極。
2．一種不易失存儲器，設(shè)有柵極，配置在前述柵極上的強(qiáng)介電體層，配置在前述強(qiáng)介電體層上的低介電率層，以及配置在前述低介電率層上，分別經(jīng)由絕緣層夾在源極和漏極之間，與前述柵極電氣上結(jié)合的島電極。
3．一種不易失存儲器，設(shè)有柵極，配置在前述柵極上的強(qiáng)介電體層，配置在前述強(qiáng)介電體層上的上部柵極，配置在前述強(qiáng)介電體層上的低介電率層，以及配置在前述低介電率層上，分別經(jīng)由絕緣層夾在源極和漏極之間，與前述柵極電氣上結(jié)合的島電極。
4．如權(quán)利要求3中所述的不易失存儲器，其特征在于，其中前述強(qiáng)介電體層包括在前述柵極上形成的晶粒部分，和在前述柵極以外的位置上形成的非結(jié)晶部分。
5．如權(quán)利要求1至權(quán)利要求4中的任一項中所述的不易失存儲器，其特征在于，其中設(shè)有在基板上形成的擴(kuò)散壁壘層，前述柵極配置在前述擴(kuò)散壁壘層上。
6．如權(quán)利要求5中所述的不易失存儲器，其特征在于，其中前述擴(kuò)散壁壘層被指定成實質(zhì)上20nm以上的TiOx的膜厚。
7．如權(quán)利要求1至權(quán)利要求6中的任一項中所述的不易失存儲器，其特征在于，其中前述柵極用Pt或RhOx來形成。
8．如權(quán)利要求1至權(quán)利要求7中的任一項中所述的不易失存儲器，其特征在于，其中前述強(qiáng)介電體層用PbTiO3,PbZrxTi1-xO3,(Pb,Sr)TiO3,(Pb1-YSrY)(Ti1-x)ZrxO3,SrBi2Ta2O9,BaTiO3,Bi3Ti4O12,LiNbO3,SrBi2TaxNb1-xO9，中的某一種來形成。
9．如權(quán)利要求2至權(quán)利要求9中的任一項中所述的不易失存儲器，其特征在于，其中前述低介電率層用SiO2或Si3N4來形成。
10．如權(quán)利要求8或9中所述的不易失存儲器，其特征在于，其特征在于，前述強(qiáng)介電體層用PbZrxTi1-x或(Pb1-YSrY)(Ti1-x)ZrxO3來形成，其膜厚實質(zhì)上為100nm左右，而且前述低介電率層用SiO2或Si3N4來形成，其膜厚實質(zhì)上為10nm以下。
11．如權(quán)利要求8或9中所述的不易失存儲器，其特征在于，其特征在于，前述強(qiáng)介電體層用SrBi2Ta2O9來形成，其膜厚實質(zhì)上為200nm左右，而且前述低介電率層用SiO2或Si3N4來形成，其膜厚實質(zhì)上為20nm以下。
12．如權(quán)利要求1至權(quán)利要求11中任一項所述的不易失存儲器，其特征在于，其中前述島電極，源極和漏極用Al或Ti來形成。
13．如權(quán)利要求1至權(quán)利要求12中任一項所述的不易失存儲器，其特征在于，其中前述強(qiáng)介電體層與前述島電極、源極、漏極區(qū)域相接，而且遍及前述柵極和前述柵極周圍的擴(kuò)散壁壘層地相接。
全文摘要
實現(xiàn)器件的提高可靠性、降低消耗電力、高速動作。如果在源極(1)·漏極(2)間給出某個偏置電壓并使柵極電壓變化,則按照在島電極(3)內(nèi)量化的靜電能級,在源極(1)·漏極(2)間離散地流過電流。此時的源極(1)·漏極(2)間電流的通·斷可以通過在柵極上施加1/2單元電荷來進(jìn)行。如果靠柵極電壓在強(qiáng)介電體層(6)上引發(fā)極化,則其電場加在島電極(3)上?？梢愿哽`敏度地測定此時的源極(1)·漏極(2)間的電流。電荷的保持靠強(qiáng)介電體層6內(nèi)的極化來進(jìn)行,即使去除電源也能夠保持儲存內(nèi)容。
文檔編號H01L29/78GK1322379SQ00802054
公開日2001年11月14日 申請日期2000年9月8日 優(yōu)先權(quán)日1999年9月30日
發(fā)明者大塚洋一, 曾根純一, 蔡兆申, 中村泰信, 安井孝成 申請人:科學(xué)技術(shù)振興事業(yè)團(tuán), 日本電氣株式會社