具有軟錯(cuò)誤紊亂免疫的易失性存儲(chǔ)器元件的制作方法
【專利說(shuō)明】具有軟錯(cuò)誤紊亂免疫的易失性存儲(chǔ)器元件
[0001]本申請(qǐng)是分案申請(qǐng)，原申請(qǐng)的申請(qǐng)日為2010年01月19日，申請(qǐng)?zhí)枮?01080020510.5，發(fā)明名稱為“具有軟錯(cuò)誤紊亂免疫的易失性存儲(chǔ)器元件”。本申請(qǐng)要求2009年3月19日提交的美國(guó)專利申請(qǐng)12/407，762和2010年I月13日提交的專利申請(qǐng)12/686，597的優(yōu)先權(quán)。
技術(shù)領(lǐng)域
[0002]本發(fā)明涉及易失性存儲(chǔ)器元件，更具體地涉及呈現(xiàn)軟錯(cuò)誤紊亂免疫的非易失性存儲(chǔ)器元件。集成電路經(jīng)常包含易失性存儲(chǔ)器元件。通常的易失性存儲(chǔ)器元件是基于交叉耦合反相器(鎖存器)。
【背景技術(shù)】
[0003]易失性存儲(chǔ)器元件僅在集成電路帶電時(shí)保持?jǐn)?shù)據(jù)。在失去電力的事件中，易失性存儲(chǔ)器元件中的數(shù)據(jù)丟失。盡管諸如基于電可擦寫可編程只讀存儲(chǔ)器技術(shù)的存儲(chǔ)器元件的非易失性存儲(chǔ)器元件不以這種方式承受數(shù)據(jù)丟失，但是經(jīng)常不期望或者能夠?qū)⒎且资源鎯?chǔ)器元件制造作為給定集成電路的一部分。結(jié)果，經(jīng)常使用易失性存儲(chǔ)器元件。例如靜態(tài)隨即存取存儲(chǔ)器(SRAM)芯片包含SRAM單元，其為一種類型的易失性存儲(chǔ)器元件。易失性存儲(chǔ)器元件還用于可編程邏輯器件集成電路。
[0004]易失性存儲(chǔ)器元件承受稱為軟錯(cuò)誤紊亂的現(xiàn)象。軟錯(cuò)誤紊亂事件是由于宇宙射線和集成電路和封裝中的輻射性雜質(zhì)造成的。宇宙射線和輻射性雜質(zhì)產(chǎn)生諸如中子和阿爾法粒子的高能原子粒子。存儲(chǔ)器元件包含從構(gòu)圖的晶體管襯底形成的晶體管和其它部件。當(dāng)原子粒子沖擊存儲(chǔ)器元件中的硅時(shí)，產(chǎn)生電子一一空穴對(duì)。電子一一空穴對(duì)創(chuàng)建導(dǎo)電路徑，其可造成存儲(chǔ)器元件中的帶電節(jié)點(diǎn)放電并且存儲(chǔ)器元件的狀態(tài)翻轉(zhuǎn)。如果，例如存儲(chǔ)器元件中存儲(chǔ)“ I ”，則軟錯(cuò)誤紊亂事件將造成“ I ”變?yōu)椤癘”。
[0005]集成電路中的紊亂事件損壞存儲(chǔ)器元件中存儲(chǔ)的數(shù)據(jù)并且可對(duì)系統(tǒng)性能具有嚴(yán)重后果。在諸如遠(yuǎn)程安裝電信設(shè)備的特定系統(tǒng)應(yīng)用中，維修故障設(shè)備非常繁重。除非可編程邏輯器件和其它集成電路對(duì)軟錯(cuò)誤紊亂事件呈現(xiàn)良好的免疫力，否則它們不適用于這些類型的應(yīng)用。同時(shí)，應(yīng)小心以確保集成電路上不要過(guò)多電路區(qū)域被易失性存儲(chǔ)器元件消耗，并且易失性存儲(chǔ)器元件呈現(xiàn)良好的性能特征。
[0006]因此期望能夠改進(jìn)諸如可編程邏輯器件集成電路的集成電路中的易失性存儲(chǔ)器元件的軟錯(cuò)誤紊亂性能。

【發(fā)明內(nèi)容】

[0007]提供一種具有存儲(chǔ)器元件的集成電路。集成電路可以是可編程集成電路、存儲(chǔ)器芯片、和任何其它適當(dāng)?shù)募呻娐?。存?chǔ)器元件可以用作靜態(tài)隨即存取存儲(chǔ)器(SRAM)或者在可編程集成電路中存儲(chǔ)器單元可以用作配置隨即存取存儲(chǔ)器(CRAM)。每個(gè)存儲(chǔ)器元件可以具有一對(duì)地址晶體管和4個(gè)晶體管對(duì)。每個(gè)晶體管對(duì)可以具有位于各個(gè)輸出節(jié)點(diǎn)處的串聯(lián)的η溝道和p溝道晶體管。來(lái)自輸出節(jié)點(diǎn)的輸出信號(hào)可以提供到兩個(gè)不同的晶體管柵極，從而晶體管對(duì)用作具有分布式輸入的類似反相器電路。這種類型的排列允許存儲(chǔ)器元件呈現(xiàn)對(duì)軟錯(cuò)誤紊亂事件的良好的免疫力?？梢允褂醚a(bǔ)償數(shù)據(jù)線進(jìn)行數(shù)據(jù)寫入操作。邏輯零值可以布置在補(bǔ)償數(shù)據(jù)線上以寫入邏輯I到存儲(chǔ)器元件。在這些邏輯I寫入操作期間，通過(guò)地址晶體管將邏輯零驅(qū)動(dòng)到第二和第四晶體管對(duì)的節(jié)點(diǎn)?？梢允褂迷跀?shù)據(jù)寫入操作期間容易傳遞邏輯零值的η溝道晶體管實(shí)現(xiàn)地址晶體管?？梢酝ㄟ^(guò)驅(qū)動(dòng)邏輯I到第二和第四地址晶體管的輸出節(jié)點(diǎn)進(jìn)行清除操作。在這些操作期間，地址晶體管可以在傳遞邏輯I值上具有困難。為了確保清除操作成功，可以使用清除線來(lái)在清除期間暫時(shí)斷電(弱化)一些或者全部晶體管部件。斷電的晶體管對(duì)呈現(xiàn)很小的錯(cuò)流，其降低存儲(chǔ)器陣列中的清除電流中的涌動(dòng)。當(dāng)存儲(chǔ)器元件被清除時(shí)，清除線可以用于對(duì)存儲(chǔ)器元件重供電。
[0008]本發(fā)明的進(jìn)一步特征、本質(zhì)和各種優(yōu)點(diǎn)將從所附的附圖和優(yōu)選實(shí)施方式的隨后詳細(xì)描述中變得明顯。
【附圖說(shuō)明】
[0009]圖1是根據(jù)本發(fā)明的實(shí)施方式的可以包含隨機(jī)存取存儲(chǔ)器單元的例示集成電路的圖；
[0010]圖2是根據(jù)本發(fā)明的實(shí)施方式的存儲(chǔ)器單元的例示陣列的圖；
[0011]圖3是根據(jù)本發(fā)明的實(shí)施方式的存儲(chǔ)器單元的圖；
[0012]圖4是根據(jù)本發(fā)明的實(shí)施方式的涉及清除圖3所示的類型的存儲(chǔ)器單元的陣列的例示步驟的流程圖；
[0013]圖5是根據(jù)本發(fā)明的實(shí)施方式的涉及將數(shù)據(jù)寫入清除的圖3所示的類型的存儲(chǔ)器單元的陣列的例示步驟的流程圖；圖6是根據(jù)本發(fā)明的實(shí)施方式的具有真實(shí)和補(bǔ)償清除線的例示存儲(chǔ)器單元的圖；
[0014]圖7是根據(jù)本發(fā)明的實(shí)施方式的涉及清除圖3所示的類型的存儲(chǔ)器單元的陣列的例示步驟的流程圖；
[0015]圖8是根據(jù)本發(fā)明的實(shí)施方式的涉及將數(shù)據(jù)寫入清除的圖3所示的類型的存儲(chǔ)器單元的陣列的例示步驟的流程圖；
[0016]圖9是根據(jù)本發(fā)明的實(shí)施方式的可用于存儲(chǔ)器單元的例示布局的俯視圖；圖10是示出根據(jù)本發(fā)明的實(shí)施方式的可用于控制存儲(chǔ)器元件陣列的電路圖。
【具體實(shí)施方式】
[0017]集成電路經(jīng)常包括易失性存儲(chǔ)器元件的陣列。這些存儲(chǔ)器元件陣列可用于在數(shù)據(jù)處理操作期間存儲(chǔ)數(shù)據(jù)。在諸如可編程邏輯器件的可編程集成電路中，存儲(chǔ)器元件的陣列可以被加載用于配置可編程邏輯電路的配置數(shù)據(jù)。用于存儲(chǔ)針對(duì)可編程集成電路的配置數(shù)據(jù)的存儲(chǔ)器單元有時(shí)稱為配置隨機(jī)存取存儲(chǔ)器(CRAM)單元。用于其它類型的隨機(jī)存取存儲(chǔ)器(RAM)陣列的存儲(chǔ)器單元有時(shí)稱為RAM單元。
[0018]從CRAM單元和其它RAM單元形成的存儲(chǔ)器陣列可被輻射沖擊擾亂。這種類型的擾亂稱為軟錯(cuò)誤紊亂事件。軟錯(cuò)誤紊亂事件是當(dāng)諸如中子和阿爾法粒子的高能原子粒子沖擊存儲(chǔ)器單元的一部分時(shí)造成的。當(dāng)原子粒子沖擊形成存儲(chǔ)器單元的娃時(shí)，產(chǎn)生電子--空穴對(duì)。電子一一空穴對(duì)可擾亂存儲(chǔ)器單元中的各個(gè)節(jié)點(diǎn)上的電荷由此造成存儲(chǔ)器元件改變狀態(tài)(例如，從一翻轉(zhuǎn)到零或者相反地)。
[0019]為了減少或者消除軟錯(cuò)誤紊亂事件，以及由此提高集成電路可靠性，可形成具有多個(gè)冗余的類似互聯(lián)反相器電路的存儲(chǔ)器元件。在輻射沖擊事件中，互聯(lián)反相器電路可提供用作恢復(fù)反饋源極的信號(hào)。具有這些互聯(lián)反相器電路的存儲(chǔ)器元件因此對(duì)軟錯(cuò)誤紊亂事件有抵抗力。這種類型的存儲(chǔ)器元件(單元)可以包含任何合適數(shù)量的晶體管。用一個(gè)適當(dāng)?shù)呐帕校總€(gè)存儲(chǔ)器元件可以包含10個(gè)晶體管。
[0020]存儲(chǔ)器元件可以用于任何適當(dāng)?shù)氖褂么鎯?chǔ)器的集成電路。這些集成電路可以是存儲(chǔ)器芯片、具有存儲(chǔ)器陣列的數(shù)字信號(hào)處理電路、微處理器、具有存儲(chǔ)器陣列的專用集成電路、存儲(chǔ)器元件用作配置存儲(chǔ)器的可編程集成電路、或者任何其它適當(dāng)?shù)募呻娐?。為了清楚，可以有時(shí)在可編程邏輯器件集成電路的上下文中描述本發(fā)明。然而，這僅是為了例示。根據(jù)本發(fā)明的實(shí)施方式的存儲(chǔ)器單元可以用于任何適當(dāng)?shù)碾娐?。在諸如存儲(chǔ)器芯片或者需要存儲(chǔ)器來(lái)存儲(chǔ)處理數(shù)據(jù)的其它電路的集成電路上，存儲(chǔ)器元件可以執(zhí)行靜態(tài)隨機(jī)存取存儲(chǔ)器(RAM)單元的功能并且有時(shí)稱為SRAM單元。在可編程邏輯器件集成電路的上下文中，存儲(chǔ)器元件可用于存儲(chǔ)配置數(shù)據(jù)因此有時(shí)在此上下文中稱為隨機(jī)存取存儲(chǔ)器(CRAM)單元。
[0021]圖1示出諸如可編程邏輯器件或者具有存儲(chǔ)器的其它可編程集成電路的例示集成電路10。
[0022]器件10可以具有輸入/輸出電路12，其用于驅(qū)動(dòng)信號(hào)離開(kāi)器件10的以及用于從其它裝置經(jīng)過(guò)輸入/輸出針腳14接收信號(hào)。諸如全局或者本地豎直和水平導(dǎo)電線和總線的互聯(lián)資源極16可以用于引導(dǎo)器件10上的信號(hào)?；ヂ?lián)資源極16包括固定互聯(lián)器(導(dǎo)電線)和可編程互聯(lián)器(即，各個(gè)固定互聯(lián)器之間的可編程連接)?？删幊踢壿?8可以包括組合和順序邏輯電路?？删幊踢壿?8可以配置以執(zhí)行專用邏輯功能。與互聯(lián)資源極相關(guān)聯(lián)的可編程處理器可以本認(rèn)為是可編程邏輯器件18的一部分。
[0023]可編程邏輯器件10包含易失性存儲(chǔ)器元件20，其可使用針腳14和輸入/輸出電路12加載配置數(shù)據(jù)(也稱為編程數(shù)據(jù))。當(dāng)被加載時(shí)，存儲(chǔ)器元件均提供對(duì)應(yīng)的靜態(tài)控制輸出信號(hào)，其控制可編程邏輯18中的相關(guān)聯(lián)的邏輯部件的狀態(tài)。如果期望，則存儲(chǔ)器元件20可以用于SRAM型存儲(chǔ)器陣列(例如，以在器件10的操作期間存儲(chǔ)用于處理電路的數(shù)據(jù))。
[0024]每個(gè)存儲(chǔ)器元件20可以由被配置以形成雙狀態(tài)電路的多個(gè)晶體管形成。用一種適當(dāng)?shù)耐緩剑褂醚a(bǔ)償金屬氧化物半導(dǎo)體(CMOS)集成電路技術(shù)來(lái)形成存儲(chǔ)器元件20，因此在此作為示例描述基于CMOS的存儲(chǔ)器元件實(shí)現(xiàn)。如果期望，可以使用其它集成電路技術(shù)來(lái)形成存儲(chǔ)器元件和其中使用該存儲(chǔ)器元件來(lái)形成存儲(chǔ)器陣列的集成電路。
[0025]存儲(chǔ)器元件可以從外部可擦寫可編程只讀存儲(chǔ)器或者控制芯片或者其它適當(dāng)?shù)臄?shù)據(jù)源極經(jīng)過(guò)針腳14和輸入/輸出電路12進(jìn)行加載。被加載的CRAM存儲(chǔ)器元件20可以提供靜態(tài)控制信號(hào)，其應(yīng)用于可編程邏輯18中的電路元件(例如金屬氧化物半導(dǎo)體晶體管)的端子(例如，柵極)以控制這些元件(例如，以打開(kāi)或者關(guān)閉特定晶體管)以及由此配置可編程邏輯18中的邏輯。電路元件可以是晶體管，諸如傳輸晶體管、復(fù)用器的一部分、查找表、邏輯陣列、AND、OR、NAND和NOR邏輯柵極等。
[0026]存儲(chǔ)器元件20可以以陣列模式排列。在通常的現(xiàn)代可編程邏輯器件中，每個(gè)芯片上可以存在數(shù)百萬(wàn)個(gè)存儲(chǔ)器元件20。在編程操作期間，存儲(chǔ)器元件的陣列被用戶(例如，邏輯設(shè)計(jì)者)提供配置數(shù)據(jù)。當(dāng)被加載了配置數(shù)據(jù)時(shí)，存儲(chǔ)器元件20選擇性地控制可編程邏輯18中的電路的一部分，以及由此訂制其功能從而其能夠按照期望操作。
[0027]可以使用任何適當(dāng)?shù)募軜?gòu)組織器件10的電路。例如，可以按照更大的可編程邏輯區(qū)域的一系列行和列來(lái)組織可編程邏輯器件10的邏輯，每個(gè)可編程邏輯區(qū)域包含多個(gè)更小的邏輯區(qū)域。器件10的邏輯資源極可以被諸如相關(guān)聯(lián)的豎直和水平導(dǎo)體的互聯(lián)資源極16互聯(lián)。這些導(dǎo)體可以包括基本上在整個(gè)器件10上展開(kāi)的全局導(dǎo)電線，諸如在器件10的一半或者四分之一展開(kāi)的半線或者四分之一線的分?jǐn)?shù)線，特定長(zhǎng)度的折疊線(例如，足以互聯(lián)多個(gè)邏輯區(qū)域)，更小的邏輯線，或者任何其它適當(dāng)?shù)幕ヂ?lián)資源極排列。如果期望，則可以在更多個(gè)級(jí)別或者層中排列器件10的邏輯，其中多個(gè)大區(qū)域互聯(lián)以形成更大的邏輯部分。另外其它器件排列可以使用不按照行和列排列的邏輯。當(dāng)在陣列中排列存儲(chǔ)器元件20時(shí)，可以使用水平和豎直導(dǎo)體和相關(guān)聯(lián)的控制電路以存取存儲(chǔ)器元件。控制電路可以例如用于清除全部或者一些存儲(chǔ)器元件?？刂齐娐愤€可以將數(shù)據(jù)寫入存儲(chǔ)器元件并且可以從存儲(chǔ)器元件讀取數(shù)據(jù)。例如，在CRAM陣列中，存儲(chǔ)器元件可以被加載配置數(shù)據(jù)。在器件10在系統(tǒng)中用于常規(guī)操作之前，可以接著從陣列讀出所加載的配置數(shù)據(jù)以確認(rèn)合適的數(shù)據(jù)加載操作。
[0028]任何適當(dāng)?shù)拇鎯?chǔ)器陣列架構(gòu)可以用于存儲(chǔ)器元件20。圖2示出一種適當(dāng)?shù)呐帕?。如圖2所示，器件10中可以存在存儲(chǔ)器單元20的陣列28。圖2的例示陣列中僅有三行和三列元件20，但是總體而言陣列28中可以由成百上千個(gè)行和列。陣列28可以是給定器件10上的多個(gè)陣列中的一個(gè)，可以子陣列(大陣列的一部分)，或者是任何其它適當(dāng)?shù)拇鎯?chǔ)器元件20的組。每個(gè)存儲(chǔ)器元件可以在對(duì)應(yīng)的輸出路徑38提供對(duì)應(yīng)