專利名稱：非易失存儲器器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種非易失存儲器器件。
為了跟上非易失存儲器的應(yīng)用近年來向諸如閃速EEPROM和閃速存儲卡方面的延伸，需要對這種非易失存儲器進行研制和開發(fā)。
通常，在使用作為消息存儲媒體的諸如EEPROM和閃速EEPROM的非易失半導(dǎo)體存儲器件的過程中，需要克服的一個最困難的缺點是這種存儲器每個比特(二進制位)的高成本。并且，為將這種非易失存儲器應(yīng)用于便攜式產(chǎn)品，需要低功耗的非易失存儲器芯片。為了降低每個比特的成本，正在開展使每個單元具有多個比特的實際研究。
傳統(tǒng)非易失存儲器的存儲密度以一對一方式對應(yīng)于一定數(shù)量的存儲單元。多比特單元在一個存儲單元中存儲兩個比特以上的數(shù)據(jù)。由此，增加了在相同芯片區(qū)域上數(shù)據(jù)的密度而又沒有減少存儲單元的尺寸。
為了實現(xiàn)多比特單元，在每個存儲單元上，大于2的閾值電壓電平應(yīng)當被進行編程。例如，為了在每個單元內(nèi)存儲兩個比特的數(shù)據(jù)，相應(yīng)的單元必須以22、即4個閾值電平進行編程。這里，4個閾值電平分別對應(yīng)于00、01、10和11的邏輯狀態(tài)。
在多級電平程序中，最至關(guān)重要的問題是相應(yīng)的閾值電壓電平的靜態(tài)分布。分布值大約是0.5V。
當通過精確調(diào)節(jié)相應(yīng)的閾值電平而減少分布時，可以對更多的電平進行編程，從而又增加每個單元中的比特數(shù)量。為了減少電壓分布，存在有一種使用重復(fù)編程和和檢驗的編程方法。
根據(jù)這種方法，一系列的電壓脈沖被施加給所述單元，以便以希望的閾值電平對非易失存儲器進行編程。為了檢驗一個單元是否達到了所希望的閾值電平，在相應(yīng)的編程電壓脈沖之間進行一個讀出操作。
在檢驗期間，當被檢驗的閾值電平達到了所希望的閾值電平時，編程停止。對于重復(fù)編程和檢驗的這種方法，由于程序電壓的脈沖寬度有限，所以很難減少閾值電平的錯誤分布。另外，需要使用附加的電路執(zhí)行重復(fù)編程和檢驗的算法，這又增加了芯片外圍電路的區(qū)域。再有，這種重復(fù)的方法延長了編程時間。為了克服這個缺點，SunDisk有限公司的R.Cernea在1996年6月6日授權(quán)的美國專利No 5,422,842中建議了一種同時進行編程和檢驗的方法。


圖1A示出了由Cernea建議的非易失存儲器的符號和電路。如圖1A所示，非易失存儲單元由控制柵1、浮置柵2、源極3、溝道區(qū)域4和漏極5組成。
當足以引起編程的電壓被施加給控制柵1和漏極5時，電流在漏極5和源極3之間流動。這個電流與一個基準電流進行比較，當這個電流達到了等于或小于所述基準電流的值時，產(chǎn)生編程完成信號，上述過程示于圖1B。
在與現(xiàn)有技術(shù)編程相同的時間內(nèi)對編程狀態(tài)的自動檢驗在某種程度上可以彌補重復(fù)程序檢驗的缺點。
但是，R.Cernea既沒有建議使用用于操作編程的單獨的程序柵(PROGRAM GATE)，也沒有建議使用下述的結(jié)構(gòu)，即在這種結(jié)構(gòu)中，用于對編程電流和檢測(或檢驗)電流的通路彼此完全分開。再有，利用施加給存儲單元控制柵的電壓是不能調(diào)節(jié)閾值電平的。因此，要使編程和檢測操作都處于各自的最佳化是困難的。編程和監(jiān)視的電流未分開引起對單元的閾值電壓直接的控制。在1991年8月27日授權(quán)的美國專利No 5,043,940中披露了一種方法，該方法用于執(zhí)行多級電平編程，在該方法中，施加給存儲單元每一端的電壓是固定的，而用于相應(yīng)電平的基準電流是變化的。在這些方法中，如圖1B所示，用于檢測的基準電流和單元閾值電壓之間的關(guān)系既不是顯然的，也不是線性的。
因此，類似于前述現(xiàn)有技術(shù)的電流受控型編程方法具有一個缺點，就是不容易執(zhí)行直接和有效地多級電平控制。
為了消除這些問題，該發(fā)明人建議了一種電壓受控型編程方法(美國專利申請No 08/542,651)，在這種方法中，借助于施加給一個單元控制柵的電壓，可以獲得對所述單元閾值電壓的精確控制。根據(jù)這種方法，一個單元閾值電壓的移動與該控制柵電壓的移動精確的一致。因此，閾值電壓可以被進行最理想的調(diào)節(jié)。但是，在這種方法中，晶體管的溝道在編程一開始即被導(dǎo)通(即反向)，從而使在其中有電流流過，并且在編程進行的過程中，漏極電流一直在減小，直到當編程停止時，該漏極電流達到預(yù)定基準電流為止，這樣做的結(jié)果是在編程開始時流過的電流最大，此后減小。由此，要求很高的啟動功耗。
同時，EEPROM和閃速EEPROM的單元結(jié)構(gòu)可以根據(jù)浮置柵在溝道區(qū)域上的位置被分成兩種類型。
第一種類型是簡單疊柵式結(jié)構(gòu)，在這種結(jié)構(gòu)中，浮置柵完全覆蓋在溝道區(qū)域上；第二種類型是分割溝道結(jié)構(gòu)，在這種結(jié)構(gòu)中，浮置柵僅覆蓋源極和漏極之間溝道區(qū)域的一部分。其上不具有浮置柵的溝道區(qū)域被叫做選擇晶體管，這個選擇晶體管和浮置柵晶體管串聯(lián)在一起構(gòu)成了一個存儲單元。
分割溝道型單元也被根據(jù)形成選擇晶體管的方法分成兩種類型。
這些類型是其中浮置柵晶體管的控制柵和選擇晶體管的柵極被集成為一個的歸并分割柵(merged-split-gate)單元，和其中浮置柵晶體管的控制柵與選擇晶體管的柵極相互分開的分割柵單元。引入選擇晶體管的目的是為了避免過擦除的問題，并使得無觸點虛擬接地陣列的形成更加容易。此外，引入分割柵單元的目的是使來自源的熱電子注入更加容易。
圖2A示出了傳統(tǒng)的簡單疊層?xùn)判头且资Т鎯卧?，圖2B示出了傳統(tǒng)的分割溝道型非易失存儲單元。圖2A和2B示出了傳統(tǒng)非易失存儲單元的結(jié)構(gòu)并示出了相關(guān)的擦除處理。在圖2A中，標號6表示控制柵，標號7表示浮置柵，標號8表示源極，標號9表示漏極，標號10表示溝道區(qū)域和標號11表示用于在擦除中使用的一個柵極。在圖2B中，標號13表示控制柵，標號14表示浮置柵，標號15表示源極，標號16表示漏極，標號17表示溝道區(qū)域和標號18表示用于在擦除中使用的一個柵極。
參看圖2A和2B，由于擦除柵11和18是一些在編程操作中不需要的柵，所以，圖2A和2B中所示傳統(tǒng)單元中的每一個都變成了與雙多柵極結(jié)構(gòu)相同的結(jié)構(gòu)。總之，在到目前為止的所有現(xiàn)有技術(shù)中，由于只利用控制柵、源極和/或漏電極進行編程，所以，在一個存儲單元內(nèi)執(zhí)行程序電流和檢驗(或檢測)電流通路的分離是困難的，這就產(chǎn)生了很難進行直接和有效多級電平控制的缺點。
分割溝道單元使用熱電子注入方式作為編程方法，其中，歸并分割柵單元使用漏極側(cè)熱電子注入方法，分割柵單元使用源極側(cè)熱電子注入方式。與其它的EEPROM類似，都使用了FN一隧道進行擦除。
使用熱電子注入機理的分割溝道單元比起隧道的情況在編程工作電流方面具有更大的功耗。并且，歸并分割柵單元在執(zhí)行兩次將不同種類的離子注入漏極區(qū)以更好地進行熱載流子注入方面是有困難的，分割柵單元在使選擇晶體管和浮置柵晶體管之間的氧化膜的厚度最佳化從而使能更好的進行熱載流子注入以及使最初讀出電流適當流動并避免由于氧化膜老化而引起的讀出電流減小方面是有困難的。
再有，在傳統(tǒng)的分割溝道單元中，電子注入(編程＝數(shù)據(jù)寫入)是通過靠近一個溝道的氧化柵薄膜注入熱載流子加以執(zhí)行的，電子擦除(數(shù)據(jù)刪除)或者是通過除選擇柵或控制柵以外的第三柵極執(zhí)行的，或者是通過靠近一個溝道的氧化柵薄膜執(zhí)行的，或者是通過控制柵執(zhí)行的。
再有，雖然由同一個發(fā)明人提供的非易失存儲單元和對該單元進行編程的方法(美國專利申請No 08/537,327)是一個適用于電壓控制型編程方法應(yīng)用的元件，但是，它還具有關(guān)于編程功耗的缺點。
因此，本發(fā)明的目的就是要提供一種非易失存儲器件，它基本上可以排除由于相關(guān)技術(shù)的限制和缺點而引起的一個或多個問題。
本發(fā)明的一個目的就是要提供一種非易失存儲器件，這種非易失存儲器件不僅允許在兩級電平或多級電平編程期間對編程進行同時檢驗，而且在編程的最初階段啟動電平被關(guān)斷，并在編程期間監(jiān)視溝道狀態(tài)，和在所述單元被關(guān)斷以后在預(yù)定的溝道狀態(tài)下停止編程。
本發(fā)明的另一個目的就是要提供一種非易失存儲裝置，在該非易失存儲裝置中，借助于在兩級電平或多級電平編程期間施加到控制柵上的電壓調(diào)節(jié)每個閾值電平，并且，每個閾值電平和施加到控制柵上的相應(yīng)電壓彼此具有線性關(guān)系。
本發(fā)明的再一個目的就是要提供一種經(jīng)過改善的分割溝道型非易失存儲裝置，該非易失存儲裝置使用隧道進行編程和擦除。
本發(fā)明的再一個目的就是要提供一種非易失存儲裝置，該非易失存儲裝置使編程中的電流損失最小，并允許編程和閾值電壓狀態(tài)監(jiān)視。
本發(fā)明其它特性和優(yōu)點將在下面的描述中體現(xiàn)出來，這些特性或優(yōu)點中的有些可在本描述中看到，有些可以通過本發(fā)明的實踐學(xué)到。本發(fā)明的這些目的和其它的優(yōu)點可以通過在所寫說明書和權(quán)利要求書以及附圖中特別指出的結(jié)構(gòu)實現(xiàn)和達到。
為了實現(xiàn)這些和其它的優(yōu)點和根據(jù)本發(fā)明的目的，作為實施例和大致的描述，非易失存儲裝置包括以預(yù)定間隔在行方向上配置的多個程序/選擇線，和在與程序/選擇線成直角的列方向上以預(yù)定間隔配置的多個比特線。多個控制線與所述比特線同方向地被配置在靠近比特線處。多個比特線和多個程序/選擇線形成了多個方形部分的一個矩陣。在每個方形部分中配置有一個單元，并且，用于同一行上多個單元的控制柵被共同地連接到相應(yīng)的控制線上，用于同一列上多個單元的程序/選擇線被共同地連接到相應(yīng)的程序/選擇線上，并且，靠近在行方向上其它單元的源(或漏)極的多個單元的每一個的漏(或源)極被共同地連接到相應(yīng)的比特線上。
應(yīng)當理解，前述的一般描述和下面的詳細描述都是舉例和解釋性的，并將對所要求的發(fā)明做進一步的解釋。
附圖被用于提供對本發(fā)明的進一步理解，并構(gòu)成本說明書的一部分，所述附圖示出了本發(fā)明的最佳實施例，并與說明書一起解釋附圖的原理。
在這些附圖中圖1A示出了最普通的非易失存儲單元；圖1B的曲線用于解釋圖1A所示非易失存儲單元的自動檢驗編程原理；圖2A示出了現(xiàn)有技術(shù)簡單疊層?xùn)沤Y(jié)構(gòu)的非易失存儲單元；圖2B示出了現(xiàn)有技術(shù)分割溝道結(jié)構(gòu)的非易失存儲單元；圖3A示出了根據(jù)本發(fā)明一個最佳實施例的非易失存儲單元；圖3B示出了從其功能角度來看的圖3A所示非易失存儲單元；圖3C示出了從編程角度來看的在圖3A所示非易失存儲單元中的電流通路；圖4示出了用于對非易失存儲單元進行編程的電流檢測方法的過程；圖5A-5H示出了在圖4不同節(jié)點處的波形；圖6的流程圖示出了根據(jù)本發(fā)明的單電平或多級電平編程處理；圖7A示出了圖3A所示非易失存儲單元的電容等效電路；圖7B示出了將被進行編程的閾值電平和相應(yīng)施加的控制柵電壓之間的關(guān)系，以及在多級電平編程中用于每一電平的最初浮置柵電壓和基準電流之間的關(guān)系；圖7C示出了在多級電平編程中一個晶體管的導(dǎo)通/截止點以及編程結(jié)束點和漏極電流之間的關(guān)系；圖8A用于解釋使用根據(jù)本發(fā)明的電壓檢測方法對非易失存儲單元進行編程的過程；
圖8B示出了表示圖8A所示電壓檢測器另一個實施例的電路；圖9A示出了根據(jù)本發(fā)明一個最佳實施例的非易失存儲裝置的電路；圖9B示出了饋送給圖9A所示非易失存儲裝置中多個線內(nèi)每一個線的電壓的表格。
下面，參照附圖對本發(fā)明的最佳實施例進行描述，這些附圖僅示出了本發(fā)明的一些例子。
圖3A示出了根據(jù)本發(fā)明一個最佳實施例的非易失存儲單元的電路，包括一個程序/選擇柵極，用于選擇用于使用外部提供的電荷載流子的一電平編程和至少兩級電平的多級電平編程的一個單元；一個浮置柵，用于存儲在擦除過程中使用的電荷載流子并用于在編程過程中向編程/選擇柵提供電荷載流子；一個控制柵，用于控制在編程過程中從浮置柵向程序/選擇柵提供電荷載流子的量；和一個具有浮置柵、程序/選擇柵、溝道區(qū)域、源極和漏極的晶體管單元，用于在擦除過程中經(jīng)過溝道區(qū)域在浮置柵中存儲電荷載流子并用于在編程過程中檢驗從浮置柵提供給程序/選擇柵的電荷載流子的數(shù)量。
圖3B的電路從功能的角度上示出了圖3A所示非易失存儲單元，包括程序/選擇柵31；在擦除過程中被充電到最高閾值電壓的浮置柵32，用于存儲負電荷(電子)，和在編程過程中將存儲的負電荷提供給程序/選擇柵；一個控制柵33，用于控制從浮置柵32向用于編程的程序/選擇柵31提供電荷的量；一個在擦除過程中被充電到最高閾值電壓的存儲晶體管34，用于在浮動?xùn)?2中存儲電子；和一個選擇晶體管35，用于在編程的最初階段電平選擇一個單元并檢驗從浮動?xùn)?2向程序/選擇柵31所提供的電子數(shù)量。
參看圖3B，存儲晶體管34包括浮置柵32、源極36、漏極37和在源極36和漏極37之間的溝道區(qū)域38。選擇晶體管包括程序/選擇柵31、漏極37和溝道區(qū)域38。由于選擇晶體管35和存儲晶體管34共享另一個溝道區(qū)域38、源極36和漏極37，所以，圖3A和圖3B是相同的。圖3B中的隧道二極管TD僅將從浮置柵32中抽取的電荷載流子提供給程序/選擇柵31。
從對圖3A所示的非易失存儲單元進行編程的角度來講，圖3C所示的系統(tǒng)使用控制柵33、程序/選擇柵31和浮置柵32執(zhí)行兩級電平或多級電平編程，并監(jiān)視在兩級電平或多級電平編程期間從浮置柵32經(jīng)過選擇晶體管35中的溝道區(qū)域38提供給程序/選擇柵31的負電荷的數(shù)量，以檢驗編程的完成。因此，控制柵33，浮動?xùn)?2和程序/選擇柵31僅執(zhí)行兩級電平或多級電平編程的功能，另一方面，選擇晶體管35僅執(zhí)行監(jiān)視從浮置柵32饋給程序/選擇柵31的電荷數(shù)量的功能。以及在包含有多個單元的非易失存儲裝置中，程序/選擇柵31還被用做一個裝置，該裝置用于選擇編程中的多個單元。即用于編程的區(qū)域與用于檢驗的區(qū)域被完全分割開來，在擦除過程中，這兩個區(qū)域經(jīng)過浮置柵32連接起來，而在編程過程中，這兩個區(qū)域經(jīng)過在用于編程的單元選擇過程中的程序/選擇柵連接起來。實際上，在制造非易失存儲單元的過程中，位于編程區(qū)域內(nèi)的浮置柵32和程序/選擇柵31形成了一個具有允許在兩者之間配置隧道的薄電解質(zhì)層的隧道二極管。因此，通過經(jīng)過隧道二極管的隧道機理執(zhí)行編程。與此相比較，如已經(jīng)解釋過的，現(xiàn)有技術(shù)的非易失存儲單元不能使用程序/選擇柵31，和經(jīng)過晶體管34的漏極37和溝道區(qū)域38與檢驗一起執(zhí)行編程。因此，從這個角度來看，本發(fā)明與現(xiàn)有技術(shù)是有區(qū)別的。
下面將解釋用于執(zhí)行對圖3A-3C所示非易失存儲單元進行兩級電平或多級電平編程的方法。在這個解釋中，所述編程被規(guī)定為是數(shù)據(jù)寫入操作，而擦除被規(guī)定為是將處于一個擦除塊內(nèi)的所有數(shù)據(jù)引入到一個相同的狀態(tài)。因此，擦除字可以被規(guī)定用于至少2比特或更多比特的數(shù)據(jù)塊，數(shù)據(jù)擦除可以是一個狀態(tài)，在該狀態(tài)下，非易失存儲單元的閾值電壓或高或低，并且，擦除可以被規(guī)定為或者是將電子注入到浮置柵中，或者是從所述浮置柵中抽取電子。在本發(fā)明中，閾值電壓最高的狀態(tài)被規(guī)定為擦除。
在對非易失存儲單元進行編程的方法中，有電壓檢測方法和電流檢測方法。首先解釋電流檢測方法。
圖4示出了一種用于對非易失存儲單元進行編程的電流檢測方法的過程。圖4所示包括第一電源39、第二電源40、第三電源41、第四電源42、電流檢測器43和圖3A-3B所示的非易失存儲單元100。未解釋的符號Ps表示從外部施加的第i級電平編程開始信號，VST表示編程停止信號。
第一電源39向非易失存儲單元100的控制柵33提供電壓Vc，i(i＝0，1，2......，n-1)，用于在多級電平編程期間第i級電平的多級電平編程。因此，電壓Vc，i具有隨每一電平編程變化的值。第二電源40向程序/選擇柵31提供電壓Vps用于兩級電平或多級電平的編程。這個電壓Vps總是恒定的正電壓。第三電源41包括一個在漏極37處的電位VD，用于在兩級電平或多級電平編程期間監(jiān)視編程狀態(tài)，即用于監(jiān)視漏極37處的電流ID，i(t)，第四電源42向電源42提供電壓VS。所述電壓VS是地電壓或低于VD的電壓。未解釋的符號ID，i(t)是流經(jīng)漏極37的電流。
在第i級閾值電平編程期間，當流經(jīng)漏極37的電流ID，i(t)達到一個基準電流值IREF(例如，閾值電壓Ith)時，電流檢測器43發(fā)出一個編程停止信號VST。時間Tpi表示完成編程的時間。電流檢測器43的基準電流IREF取決于非易失存儲單元的電子特性。這個基準電流IREF可以被規(guī)定為是閾值電壓Ith。在漏極37處的電流ID，i(t)可以被重新規(guī)定為是取決于時間的電流值。這個電流ID，i(t)表示在第i級電平編程期間由在浮置柵32處的電壓VF，i(t)確定的在漏極37處的電流，這個電流具有與在編程的最初階段處溝道的關(guān)斷狀態(tài)(＝亞閾狀態(tài))相一致的非常小的漏電流，并且當編程進行時保持這種關(guān)斷狀態(tài)，直到電流值急劇增加使所述溝道導(dǎo)通為止。當增加的電流值達到電流檢測器43的基準電流IREF時，電流檢測器43產(chǎn)生一個編程停止信號VTS。
在前述的基礎(chǔ)上，參考圖4、5A-5H和6解釋用于采用漏極電流檢測兩級電平或多級電平編程的過程。
圖5A-5H示出了圖4中不同節(jié)點處的波形，圖6的流程圖示出了根據(jù)本發(fā)明的兩級電平或多級電平編程過程。假定將要被編程的單元在編程之前處于擦除狀態(tài)，在這個時間的擦除狀態(tài)是最高電平。并且，進一步假定在圖3A，3B和3C和4中示出的在該單元的晶體管是N型FET(場效應(yīng)晶體管)，且其中的每一個都具有在一個P型基片上形成的n型溝道。當然，這些晶體管也可以假定是具有在n型基片上形成的P型溝道的P型FET。在這種情況下，如果被施加電壓的極性被相反設(shè)置并且相應(yīng)節(jié)點的符號和閾值電壓被以相反方式規(guī)定的話，那么，可以執(zhí)行與上述情況相同的操作。
根據(jù)如圖5A所示的用于兩級電平或多級電平編程的外部編程開始信號PS的施加，設(shè)定提供給控制柵33的正電壓VC，i以用于第i級電平編程。在與設(shè)定正電壓VC，i的同時，電流檢測器43準備對在浮置柵32處的電荷數(shù)量的變化進行檢驗。在施加圖5A所示編程開始信號Ps的同時，圖5B所示的正電壓Vps和圖5C所示的負電壓VC，i被從第一電源39和第二電源40分別提供給控制柵33和程序/選擇柵31。因此，隧道電壓Vtun，i(t)在程序/選擇柵31和浮置柵32之間被充電，從而將負電荷從浮置柵32提供給程序/選擇柵，以用于第i級電平的編程。即，電子開始從浮置柵32被抽取從隧道向程序/選擇柵31。
在分別向控制柵33和程序/選擇柵31施加電壓VC，i和Vps的同時，或者是在施加這些電壓之后，分別來自第三電源41和第四電源42的漏極電壓Vd和源極電壓Vs被施加給漏極37和源極36。電流檢測器43被驅(qū)動。在將電壓VC，i、Vps和Vd分別施加給控制柵33、程序/選擇柵31和漏極37的基礎(chǔ)上，圖5D所示在浮置柵上用于第i級閾值電平編程的電壓VF，i(t)被充電。此時，VC，i和Vps被提供，從而使最初浮置柵電壓VF，i關(guān)斷FET的溝道區(qū)域38，即，在浮置柵32處，最初電壓低于閾值電壓VFTH。
因此，在最初階段沒有電流流過漏極37。當進行編程時，電子被從浮置柵32中抽取出來以增加浮置柵電壓VF，i(t)。當浮置柵電壓達到圖5D所示的閾值電壓VFTH時，圖5E所示的電流ID，i(t)流過漏極37，由于在編程進行過程中電子從浮置柵32向程序/選擇柵31流動，所以，該電流在最初階段最小，然后隨著浮置柵電壓的增加而增加。在第i級閾值電平編程期間，電流檢測器43監(jiān)視這個漏極電流ID，i(t)。當該漏極電流ID，i(t)達到圖5E所示的預(yù)定值IREF(例如，閾值電壓)時，將它作為第i級閾值電平編程的操作被完成，如圖5F所示，產(chǎn)生一個編程停止信號VST。
這里，雖然已經(jīng)解釋了電流檢測器43監(jiān)視在所述漏極處的電流ID，i(t)，但是，還可以解釋在圖5D所示的編程過程中實際監(jiān)視在浮置柵32處的電壓或電荷量的變化。并且，對電流ID，i(t)的監(jiān)視還可以被解釋為對在溝道區(qū)域38內(nèi)導(dǎo)電性的監(jiān)視。
參看圖4，編程停止信號VST被施加給第一和第二電源39和40，響應(yīng)這個編程停止信號VST，第一和/或第二電源39和40分別向控制柵33和程序/選擇柵31提供負電壓VC，i和正電壓Vps。即，一旦在時間t＝tp，i處檢測到電流ID，i(t)高于閾值電流Ith，那么，第i級閾值電平編程便被完成。因此，時間tp，i表示第i級閾值電平被編程的時間。
在這種情況下，如圖5E所示，當漏極電流ID，i(t)達到所述基準電流IREF時，浮置柵電壓達到與所述基準電流IREF相應(yīng)的基準電壓VFREF。因此，基準電流IREF實際上被預(yù)先設(shè)置成與在浮置柵32處的閾值電壓VFTH相對應(yīng)的值，該值是在制造非易失存儲器時確定的。即，參看圖3，由于用于檢驗的存儲場效應(yīng)晶體管34包括浮置柵32和源極36，所以，這個閾值電壓VFTH實際上對應(yīng)于溝道區(qū)域38的閾值電壓。應(yīng)當注意，編程完成時間、即，總是浮置柵電壓達到閾值電壓VFTH的時間，對于任何閾值電平編程來講都是相同的。這是特性之一，該特性使得本發(fā)明區(qū)別于R.Cernea的現(xiàn)有技術(shù)。
圖5H示出了當?shù)趇級閾值電平分別是一和二時，在控制柵33處閾值電壓VCTH，1和VCTH，2的變化。圖5H還示出了在多級電平編程期間，隨著電平階次的增加在控制柵33處閾值電壓VCTH，i的減小，這是通過在編程期間減小電壓VC，i執(zhí)行的。這里，第一和第二電平編程時間tp，1和tp，2不同于其它電平的原因是由于各電平的控制柵電壓VC，i和閾值電壓VCTH，i是不同的。
同時，圖5G示出了在當所述第i級閾值電平分別是第一和第二電平時的情況下，從最初的電荷量QF，0(0)到第一閾值電平編程被完成時的電荷量QF，1(tp，1)和到第二閾值電平編程被完成時的電荷量QF，2(tp，2)在浮置柵32處的電荷量的變化?？梢钥吹?，當在浮置柵32處的電壓VF，1(t)和VF，2(t)達到了浮置柵32處與基準電流IREF(t＝tp.1，t＝tp，2)對應(yīng)的基準電壓VFREF時，在浮置柵32處的電荷量分別從最初量QF，0(0)減小到量QF，1(tp，1)和量QF，2(tp，2)。在完成了編程以后，QF，1(tp，1)和QF，2(tp，2)的值被保持。
圖7A示出了圖3A所示非易失存儲器的電容等效電路。
參看圖7A，下面將解釋在從第一電源39施加給控制柵33的電壓VC，i和相應(yīng)電平閾值電壓之間的關(guān)系，這個關(guān)系體現(xiàn)了本發(fā)明的特殊效果。圖7A示出了圖3A所示非易失存儲器的電容等效電路。在圖7A中，CC表示在控制柵33和浮置柵32之間的電容，CPS表示在程序/選擇柵31浮置柵32之間的電容，CD表示在漏極37和浮置柵32之間的電容，和CS表示在源極36和浮置柵32之間的電容。
這些電容的和CT可用下述等式(1)表示CT＝CC+Cps+CD+CS+CB.............(1)各個電容的耦合系數(shù)可由下述等式(2)規(guī)定αC＝CC/CT，αC＝CC/CT，dps＝Cps/CT，αS＝CS/CT和αB＝CB/CT................(2)在這種情況下，為方便起見，假定所述基片和源極電壓是地電壓。
參見圖7A，編程期間在浮置柵32處的電壓可以利用下述等式(3)表示VF(t)＝αCVC+αpsVps+αDVD(t)+QF(t)/CT＝dC[VC-VCTH(t)]+αPVPαDVD(t).........(3)其中，QF(t)表示在浮置柵32處的電荷量。在編程過程中，在控制柵33處的閾值電壓VCTH(t)用下述等式(4)規(guī)定VCTH(t)=QF(t)CC...(4)]]>換言之，在等式(4)中，VCTH(t)表示在時間t時在控制柵33處測量的閾值電壓移動。所述閾值電壓移動涉及到在控制柵處測量到的閾值電壓，并且是由累積在浮置柵處的電荷引起的。當漏極電流ID(t)達到在電流檢測器43處的基準電流IREF(例如，閾值電流Ith)時，在控制柵33處測量的閾值電壓VCTH(t)被規(guī)定為在控制柵33處的電壓。如所解釋的，閾值電流Ith可以被任意規(guī)定(例如，Ith＝1μA)。在浮置柵32處的閾值電壓VFTH是如圖3所示由浮置柵32、源極36和漏極37組成的存儲場效應(yīng)晶體管的固有閾值電壓，該閾值電壓取決于在制造圖3所示非易失存儲單元過程中諸如溝道離子注入和柵絕緣器厚度等制造條件。因此，浮置柵32的閾值電壓VFTH總是一個常數(shù)。但是，在控制柵33處的閾值電壓VFTH取決于在浮動?xùn)?2處電荷QF的數(shù)量。
如已經(jīng)解釋的，當在浮置柵32的電壓VF(t)減小到在浮置柵32處的基準電壓VFRFF(例如，閾值電壓VFTH)時，每一電平的編程都被強迫停止。值得注意的是，在漏極電壓VD是恒定的情況下，電流ID(t)取決于在浮置柵32處的電壓，并與在浮置柵32處的電壓VF，i具有一對一的匹配關(guān)系。因此，與每一電平相關(guān)的編程停止時間點對應(yīng)于電流ID(t)達到閾值電流Ith的時間點，還對應(yīng)于編程被完成時的時間點tp。因此，在每個閾值電平編程的過程中，當編程完成時在浮置柵32處的電壓VF(tp)可以由下述等式表示VF(tp)＝VFTH＝αC[VC-VCTH(tP)]+αPSVPS+αdVd(tp)......(5)
考慮到從第一電源39提供給控制柵33的電壓Vc來重新安排等式(5)，得到下述等式(6)VCTH(tp)=VC+αPSVPS+αDVD-VFREFαC]]>＝VC+V1——————(6)其中，V1被規(guī)定為V1=αPSVPS+αDVD-VFREFαC......(7)]]>如果對下述三個參數(shù)、即程序/選擇柵電壓Vps、漏極電壓VD和基準電壓VFREF進行調(diào)節(jié)，以使在每個電平編程完成時V1是個固定的常數(shù)，那么，控制柵電壓Vc的移動和閾值電壓VCTH的移動之間的關(guān)系彼此是線性的。
使V1成為一個固定常數(shù)的最簡單的方式是將程序/選擇柵電壓Vps和漏極電壓VD中的每一個作為固定常數(shù)提供給每一電平編程，并使得基準電壓VFREF成為一個常數(shù)以用于每個電平編程。使基準電壓VFREF成為一個常數(shù)與使基準電流IREF成為一個常數(shù)是一樣的。但是，如等式(5)所表達的那樣，只有在程序/選擇柵電壓Vps和漏極電壓VD中的每一個電壓的值在完成每個電平編程時分別都是相同的情況下，它才滿足所述目的。也就是說，雖然程序/選擇柵電壓Vps和漏極電壓VD可以根據(jù)時間變化，但是，只有當它們在完成每個電平編程時的值分別相同時，它才適用于所述目的。從等式(5)還可以看到，在每個電平的控制柵電壓VC也可以是根據(jù)時間變化的。在這種情況下，等式(5)中的VC是每個電平編程完成時的值。
如上面所解釋的，通過使V1成為一個常數(shù)以用于每個電平編程，控制柵電壓VC，i需要第i級閾值電平編程可以根據(jù)等式(6)做如下表示VCTH，I＝VC，i+V1(其中i＝0，1，2，3....n-1).....(8)從這個等式可以看到，將要被編程的閾值電平和施加給相應(yīng)閾值電平的控制柵電壓具有斜率為1的線性關(guān)系。類似的，根據(jù)等式(4)，浮置柵32處的電荷量與控制柵電壓也呈線性關(guān)系。
如上所述，由于V1是個常數(shù)，所以，在多級電平編程期間施加給控制柵33的電壓的第i級電平移動ΔVC，i可以直接用下述等式表示ΔVC，i＝ΔVCTH，i.............(9)從等式(8)和(9)可以看出，在兩級電平或多級電平編程中，通過控制柵電壓的移動可以精確地控制閾值電壓的移動。可以知道，當?shù)仁?7)中所示的常數(shù)被設(shè)定為零時，控制柵電壓正好變成了所述的閾值電壓。
在上述結(jié)論被應(yīng)用于非易失存儲器的編程時，可以有下述兩種監(jiān)視編程的方法。
第一種方法是溝道ON-TO-OFF(通-斷)方法，在該方法中，在編程的最初階段溝道被導(dǎo)通，以使最大漏極電流流過，和在編程進行過程中電子被注入到浮置柵，以使得浮置柵電壓隨著漏極電流的隨后減小而減小，直到當編程停止時所述漏極電流達到預(yù)定電流為止。
第二種方法是與溝道ON-TO-OFF(通-斷)方法相反的溝道OFF-TO-ON(斷-通)方法，在該方法中，電壓被施加給每個電極，它不僅用于在編程的最初階段使溝道截止，即不僅使浮置柵電壓降低到低于浮置柵閾值電壓VFTH，而且用于使到漏極的電子到達浮置柵。因此，當進行編程時，在浮置柵內(nèi)的電壓上升，并達到所述溝道導(dǎo)通時在結(jié)束處高于浮置柵閾值電壓VFTH的電壓。編程停止點可以是溝道被導(dǎo)通的瞬間，也可以是在所述導(dǎo)通以后的任意時間。也就是說，基準電流可以是閾值電流，也可以是大于閾值電流的任意值。
在大于兩級電平的多級電平編程中，當對應(yīng)于每一電平的控制柵電壓變化時，每個電平編程的最初浮動?xùn)烹妷阂彩亲兓摹＿@個過程示于圖7B。這里，對于每一電平編程來講，VFREF(或IREF)是個常數(shù)，而當所述電平降低階數(shù)時VC，i減小。和在導(dǎo)通之前的漏極電流為零，導(dǎo)通點和編程結(jié)束點取決于一個晶體管的特性。這個過程示于圖7C。
有關(guān)ON-TO-OFF方法將由同一個發(fā)明人在美國專利申請No.08/542,651中進行描述。本發(fā)明僅涉及到前述的OFF-TO-ON方法，以及很容易應(yīng)用該OFF-TO-ON方法的新非易失存儲單元、裝置和存儲陣列。與ON-TO-OFF方法相比較，可以知道，該OFF-TO-ON方法可以具有非常小的功耗。和，在與閾值電壓相對應(yīng)的ON瞬間被檢測為編程停止點的情況下，可以非常簡單地實現(xiàn)一個讀出放大器。
通過上述的理論推論，即，在OFF-TO-ON方法的編程過程中，當從處于最高電平的擦除狀態(tài)向多個相應(yīng)閾值電平中的一個閾值電平的移動ΔVCTH，i被確定時，和每一電平相關(guān)的編程可以通過施加一個通過減去從在編程中使用的已知最高電平VC，0值到所需電平的移動ΔVCTH，i而獲得的值作為控制柵電壓，而后等待利用一個檢測電路(在該實施例的情況下是電流檢測器43)實現(xiàn)自動完成編程。
企圖在編程中使用隧道機理的情況下，一個正電壓被施加到選擇/程序柵31上，一個負電壓被施加到控制柵33上，一個足以監(jiān)視(讀出)漏極37和源極36間的最小電壓(例如，1V)使選擇晶體管35導(dǎo)通并建立足以引起浮置柵32和程序/選擇柵31間隧道的電場。由于隧道的狀態(tài)(導(dǎo)電性)被監(jiān)視，即，在編程期間漏電流是可能的，所以，選擇晶體管34將導(dǎo)通。
下面，解釋用于確定在最高電平編程中使用的控制柵電壓VC，0和基準電流IREF的方法。
一旦一個給定存儲單元所希望的最高電平電壓VCTH，0、選擇/程序柵電壓VPS、漏極電壓VD、源極電壓VS和基片電壓VB被確定，就可以從等式(7)和(8)中導(dǎo)出下述兩個參數(shù)，即VC，0和基準電壓VFREF。當選擇/程序柵電壓VPS、漏極電壓VD和源極電壓VS被固定時，所述VFREF以一對一的方式和所述IREF相對應(yīng)。然后，在存儲單元被調(diào)節(jié)到所希望的最高電平電壓VCTH，0之后，VC，0、VPS、VD、VS和VB被施加到存儲單元上，并測量出最初漏極電流IG，0(0)。在這種情況下，考慮到編程時間來確定VC，0。一旦VC，0被確定，就可以利用前述的方法來確定IREF?？梢岳贸笆鲆酝獾母鞣N方法來測量IREF。
在到目前為止的解釋當中，其中V1被表示為等式(7)的情況被設(shè)置為一個固定的常數(shù)。如果對等式(7)的參數(shù)進行調(diào)節(jié)，以如等式(8)所示的那樣使V1對每個電平編程來講都是個變量，那么，控制柵電壓VC，i和相應(yīng)的閾值電壓VCTH，i之間將呈現(xiàn)非線性關(guān)系。因此，控制柵電壓的移動和相應(yīng)閾值電壓的移動將具有彼此不同的值。在這種情況下，經(jīng)驗上只有當控制柵電壓VC，i和相應(yīng)的閾值電壓VCTH，i之間呈非線性關(guān)系時，才能通過適當?shù)恼{(diào)節(jié)用于每個電平的基準電流IREF，使用于每個電平的閾值電壓可以被編程到所希望的值。
到目前為止，已經(jīng)解釋了用于單電平和多級電平編程的方法。
下面利用在前面作為例子的N型晶體管來解釋使用前述編程方法的擦除方法。
如已經(jīng)規(guī)定的，在本發(fā)明的編程方法中，擦除就是電荷載流子(或電子)向所述浮置柵的注入。因此，所述擦除可以利用熱載流子注入或隧道進行。
在本發(fā)明中，擦除狀態(tài)意味著閾值電壓處于最高、即VCTH，0的情況。換言之，在給定擦除塊內(nèi)的所有非易失存儲單元都在最高電平處進行編程。因此，可以根據(jù)下述步驟執(zhí)行擦除操作。
首先，進行電子注入，以使得在所選塊內(nèi)所有單元的閾值電平高于0電平，即VCTH，0。然后，利用其中控制柵33的電壓為VC，0的電平零，對所有所選擇的單元進行編程。這里，如已經(jīng)解釋過的，VC，0可以取任何適當?shù)闹怠?br> 到目前為止的實施例中，盡管是以N型晶體管為例的，但是，在把本發(fā)明的編程方法用到P型晶體管的情況下，只要把所施加電壓的極性交換一下，可以獲得相同的結(jié)果。但是，在這種情況下，由于電子注入引起的浮置柵電壓的減小使得所述晶體管脫離截止而變成導(dǎo)通。因此，在P型晶體管的情況下，電壓將被施加給每個柵極和端口，從而使得在最初階段溝道被關(guān)閉，并隨著時間的流逝電子被注入到所述浮置柵中。
到目前為止已經(jīng)在不考慮編程機理的情況下解釋了本發(fā)明的概念，可以知道，本發(fā)明的概念適用于可用等式(3)表示的任何一種編程機理。
到目前為止所解釋的是根據(jù)電流檢測方法的編程過程。
下面參考圖8A和圖8B來解釋根據(jù)電壓檢測方法的編程過程。根據(jù)電壓檢測方法的編程過程與根據(jù)電流檢測方法的編程過程實際上幾乎是相同的。圖8A用于解釋本發(fā)明使用電壓檢測方法的編程過程，除了使用電壓檢測器44代替了圖4所示電流檢測器43以外，這個編程過程與圖4所示實際相同。
最簡單形式的電壓檢測器44包括一個基準電源45和一個連接在基準電源45和漏極37之間的電阻46?；蛘?，這個電壓檢測器44可以包括一個基準電源和一個連接在該基準電源和所述漏極之間的二極管。因此，電壓檢測器44在編程過程中監(jiān)視漏極37的電壓。在監(jiān)視過程中，在檢測到浮置柵32處的電壓VF，i達到給定閾值電壓VFTH時的漏極電壓VD，TH的基礎(chǔ)上，電壓檢測器44發(fā)出一個編程停止信號VST。在整個所有電平編程的過程中，漏極電壓VD，TH是一個恒定值。與電流檢測方法類似，如果第一電源39和/或第二電源40不再響應(yīng)這個編程停止信號VST而停止提供控制柵電壓VC，i和程序柵電壓VP，那么，編程結(jié)束。
下面將解釋由到目前為止已經(jīng)解釋過的經(jīng)過改善的非易失存儲單元構(gòu)成的非易失存儲裝置的最佳實施例。圖9A示出了一個由經(jīng)過改善的非易失存儲單元構(gòu)成的非易失存儲裝置，圖9B是一個表，它一般性地示出了饋送給圖9A所示非易失存儲裝置中多個線內(nèi)每一個線的電壓。
參看圖9A，本發(fā)明由經(jīng)過改善的非易失存儲單元構(gòu)成的非易失存儲裝置包括多個在行方向上彼此以一定間隔隔開配置的程序/選擇線51；多個在與所述多個程序/選擇線51成直角的列方向上彼此以一定間隔隔開配置的比特線52以使所述程序/選擇線51和比特線52形成多個方塊的矩陣；多個控制線53以逐一匹配的方式配置在與比特線相同的列方向上，并靠近所述比特線52；多個單元54，其中的每一個單元被安置在一個方塊內(nèi)，并且，這些單元中的每一個單元具有一個源極、一個漏極、一個溝道區(qū)域、一個選擇/程序柵，用于選擇一個與編程相關(guān)的單元并借助于所接收的電荷載流子執(zhí)行編程、一個浮置柵，用于在隧道二極管擦除中借助經(jīng)過所述溝道區(qū)域的隧道存儲電荷載流子，并用于在編程中經(jīng)過隧道二極管向程序/選擇柵提供所存儲的載流子、和一個控制柵，用于控制從浮置柵向程序/選擇柵提供電荷載流子量；其中，配置在相同行上的多個單元的多個程序/選擇柵被共同地連接到多個程序/選擇線中的一個線上，配置在相同列上的多個單元的多個控制柵被共同地連接到多個控制線中的一個線上，與配置在相鄰行上的多個單元的多個漏極(或源極)一起，配置在相同行上的多個單元的多個源極(或漏極)被共同地連接到多個比特線中的一個線上。
圖9B示出了一個表，該表示出了當圖9A所示非易失存儲裝置分別工作于編程模式、擦除模式和讀出模式時所要求電壓的條件。
首先，關(guān)于圖9A所示非易失存儲裝置工作于編程模式，10V被施加給被選擇的程序/選擇線，0V被施加給未選擇的程序/選擇線，-6V～-3V被施加給被選擇的控制柵線，5V被施加給未被選擇的控制柵線，1V被施加給被選擇的第n個比特線BLn，0V被施加給被選擇的第(n-1)個比特線BLn-1，1V被施加給未被選擇的比特線(BLm中的一個比特線，用于m≥n+1)，0V被施加給其它未被選擇的比特線(BLm中的其它比特線，用于m≥n+1)。
本發(fā)明的非易失存儲裝置能夠以兩種類型的機理被擦除。其中之一是隧道機理，另一種是熱載流子注入機理。應(yīng)用隧道機理可有兩種擦除模式，其一是使用所述程序/選擇線執(zhí)行擦除，其二是利用所述比特線執(zhí)行擦除。
關(guān)于非易失存儲裝置使用程序/選擇線在擦除模式下的操作，-8V被施加給被選擇的程序/選擇線，0V被施加給未被選擇的程序/選擇線，8V被施加給被選擇的控制線，0V被施加給未被選擇的控制線，0V被施加給基片。所有被選擇和未被選擇的比特線都是浮置的。
關(guān)于非易失存儲裝置使用比特線在擦除模式下的操作，0V被施加給被選擇的程序/選擇線51，0V被施加給未被選擇的程序/選擇線51，10V被施加給被選擇的控制線53，0V被施加給未被選擇的控制線53，-5V被施加給被選擇的比特線52，和0V被施加給基片。和，所有未被選擇的比特線都是浮置的。
通過漏極或源極可以執(zhí)行應(yīng)用熱載流子注入機理的擦除模式。
關(guān)于通過漏極55執(zhí)行擦除模式，5V被施加給被選擇的程序/選擇線51，0V被施加給未被選擇的程序/選擇線51，12V被施加給被選擇的控制線53，0V被施加給未被選擇的控制線53，7V被施加給被選擇的比特線52，和0V被施加給基片。未被選擇的比特線52是浮置的。
關(guān)于通過源極應(yīng)用熱載流子注入機理執(zhí)行非易失存儲裝置的擦除模式，2V被施加給被選擇的程序/選擇線51，0V被施加給未被選擇的程序/選擇線51，10V被施加給被選擇的控制線53，0V被施加給未被選擇的控制線53，5V被施加給被選擇的比特線52，0V被施加給基片。未被選擇的比特線52是浮置的。
關(guān)于圖9所示非易失存儲裝置工作于讀出模式，一個直流(DC)電源VCC被施加到被選擇的程序/選擇線51，0V被施加到未被選擇的程序/選擇線51，所述直流電源VCC被施加到被選擇的控制線53，0V被施加到未被選擇的控制線53，1V被施加到被選擇的比特線52。1V被施加到未被選擇的比特線(BLm中的一個比特線，用于m≥n+1)，和0V被施加到未被選擇的其它比特線(BLm的其它比特線，用于m≥n+1)。
圖9B所示的電壓可以根據(jù)非易失存儲單元的結(jié)構(gòu)特性和電參數(shù)(例如，耦合比、隧道絕緣膜的厚度)改變。
如上所述，本發(fā)明在下述方面是有優(yōu)點的。
首先，只有執(zhí)行每個閾值電平編程所需的控制柵電壓的變化有助于單電平或多級電平的編程。
其次，由于多個閾值電壓電平中的每一個電平和相應(yīng)多個控制柵電壓中的每一個電壓呈線性關(guān)系，并且閾值電壓的移動與控制柵電壓的移動相同，所以，精確調(diào)節(jié)每個電平閾值電壓的移動是可能的。
第三，同時在非易失存儲單元內(nèi)執(zhí)行編程和檢驗本身免除了對單獨用于檢驗編程的電路的需要，這對于加快編程速度有幫助。
第四，由于當單元從截止變成導(dǎo)通時編程停止，所以，功耗非常小。
第五，不需要在擦除之前進行預(yù)編程。
第六，在本發(fā)明中，多級電平編程的精度、即被編程閾值電壓的誤差分布僅僅是由制造非易失存儲器時固定的參數(shù)和所施加的偏壓精確確定的。因此，本發(fā)明非易失存儲器的相應(yīng)電平的誤差分布與大量的編程/擦除周期無關(guān)。即使在編程期間，該存儲器也與在氧化層中電荷的收集、溝道遷移率、比特線電阻和不穩(wěn)定或不可預(yù)見的電參數(shù)無關(guān)。
第七，本發(fā)明用于對非易失存儲器進行編程的方法中利用控制柵電壓的電壓受控型比起電流受控型能夠更容易、更精確地執(zhí)行多級電平編程。
第八，利用只用于讀出的低電壓(例如，-1V)對源極和漏極充電就能夠使其工作，這對于減小所述單元的尺寸是有好處的。
前面關(guān)于本發(fā)明最佳實施例的描述只用于示意和解釋的目的，并沒有試圖使它成為窮舉式的或試圖將本發(fā)明限制到所披露的嚴格形式上，根據(jù)上面的技術(shù)可以作出多種修改和變化，或從本發(fā)明的實踐當中獲得多種修改和變化。上述的實施例僅是為了解釋本發(fā)明的原理而選擇和描述的，使得本專業(yè)技術(shù)領(lǐng)域內(nèi)的普通技術(shù)人員可以利用在各個實施例中的本發(fā)明和具有各種修改的本發(fā)明的實際應(yīng)用適用于所希望的特殊用途。下面這一點是希望的，即權(quán)利要求以及與這些權(quán)利要求實質(zhì)相同的內(nèi)容確定了本發(fā)明的范圍。
權(quán)利要求
1.一種非易失存儲裝置，包括在行方向上彼此以一定間隔隔開配置的多個程序/選擇線；在與所述多個程序/選擇線呈直角的列方向上彼此以一定間隔隔開配置的多個比特線，以形成一個具有多個方塊的矩陣；以一對一匹配方式在與所述比特線相同的列方向上配置并與所述比特線相鄰的多個控制線；多個單元，其中的每一個單元配置在多個方塊中的每一個方塊之內(nèi)，這些單元中的每一個都包括一個源極、一個漏極、一個溝道區(qū)域、一個選擇/程序柵，用于選擇一個編程的單元并借助于所接收的電荷載流子執(zhí)行編程，一個浮置柵，用于在遂道二極管的擦除中借助于經(jīng)過溝道區(qū)域的隧道存儲電荷載流子，并在編程中將所存儲的電荷載流子經(jīng)過隧道二極管提供給程序/選擇柵、和一個控制柵，用于控制從浮置柵提供給程序/選擇柵的電荷載流子的數(shù)量；其中，在相同行上配置的多個單元中的多個程序/選擇柵被共同地連接到多個程序/選擇線中的一個程序/選擇線上，在相同列上配置的多個單元中的多個控制柵被共同地連接到多個控制線中的一個控制線上，和在相同行上配置的多個單元中的多個源極(或漏極)與在相鄰行上配置的多個單元中的多個漏極(或源極)一起被共同連接到多個比特線中的一個比特線上。
2.根據(jù)權(quán)利要求1所述的非易失存儲裝置，其中，在所述非易失存儲裝置工作于編程模式時，10V電壓被施加到被選擇的程序/選擇線上，0V電壓被施加到未被選擇的程序/選擇線上，-6V～-3V電壓被施加到被選擇的控制柵線上，5V電壓被施加到未被選擇的控制柵線上，1V電壓被施加到被選擇的第n個比特線BLn上，0V電壓被施加到被選擇的第(n-1)個比特線BLn-1上，1V電壓被施加到未被選擇的比特線(多個BLm中的一個比特線，用于m≥n+1)上，0V電壓被施加到其它未被選擇的比特線(BLm的其它個比特線，用于m≥n+1)上。
3.如權(quán)利要求1所述的非易失存儲裝置，其中，在非易失存儲裝置工作于使用應(yīng)用隧道機理的程序/選擇線的擦除模式時，-8V電壓被施加到被選擇的程序/選擇線上，0V電壓被施加到未被選擇的程序/選擇線上，8V電壓被施加到被選擇的控制線上，0V電壓被施加到未被選擇的控制線上，和0V電壓被施加到基片上，并且，所有的比特線都是浮置的。
4.如權(quán)利要求1所述的非易失存儲裝置，其中，對于非易失存儲裝置經(jīng)過應(yīng)用隧道機理的比特線工作于擦除模式，0V電壓被施加到被選擇的程序/選擇線上，0V電壓被施加到來被選擇的程序/選擇線上，10V電壓被施加到被選擇的控制線上，0V電壓被施加到未被選擇的控制線上，-5V電壓被施加到被選擇的比特線上，和0V電壓被施加到基片上，并且，未被選擇的比特線都是浮置的。
5.如權(quán)利要求1所述的非易失存儲裝置，其中，對于應(yīng)用于熱載流子機理經(jīng)過多個漏極執(zhí)行非易失存儲裝置的擦除模式，5V電壓被施加到被選擇的程序/選擇線上，0V電壓被施加未被選擇的程序/選擇線上，12V電壓被施加到被選擇的控制線上，0V電壓被施加到未被選擇的控制線上，7V電壓被施加到被選擇的比特線上，和0V電壓被施加到基片上，并且，未被選擇的比特線是浮置的。
6.如權(quán)利要求1所述的非易失存儲裝置，其中，在執(zhí)行經(jīng)過應(yīng)用熱載流子注入機理的多個源極的非易失存儲裝置的擦除模式的過程中，2V電壓被施加到被選擇的程序/選擇線上，0V電壓被施加到未被選擇的程序/選擇線上，10V電壓被施加到被選擇的控制線上，0V電壓被施加到未被選擇的控制電線上，5V電壓被施加到被選擇的比特線上，0V電壓被施加到基片上，以及未被選擇的比特線是浮置的。
7.如權(quán)利要求1所述的非易失存儲裝置，其中，在非易失存儲裝置工作于讀出模式過程中，一個直流(DC)電壓被施加到被選擇的程序/選擇線上，0V電壓被施加到未被選擇的程序/選擇線上，所述直流(DC)電壓被施加到被選擇的控制線上，0V電壓被施加到未被選擇的控制線上，1V電壓被施加到被選擇的比特線上，1V電壓被施加到未被選擇的比特線(BLm中的一個比特線，用于m≥n+1)上，0V被施加到未被選擇的其它比特線(BLm的其它比特線，用于m≥n+1)上。
全文摘要
非易失存儲裝置,在行方向有定間隔的程序/選擇線,在與程序/選擇線呈直角的列方向有定間隔的多個比特線,形成多個方塊矩陣,與比特線同列方向上一對一匹配并與比特線相鄰的多個控制線,多個單元,在一個方塊內(nèi)的一個單元有源極,漏極,溝道區(qū)域,選擇/程序柵,浮置柵,控制柵,其中,同行上的多個單元中多個程序/選擇柵共同接到一個程序/選擇線上,同列上的多個單元中多個控制柵共同接到一個控制線上,同行上的多個單元中多個源極(漏極)與相鄰行上的多個單元中漏極(源極)共同接到一個比特線上。
文檔編號G11C16/34GK1178378SQ9710108
公開日1998年4月8日 申請日期1997年2月13日 優(yōu)先權(quán)日1996年10月1日
發(fā)明者崔雄林 申請人:Lg半導(dǎo)體株式會社