專利名稱：非易失存儲器分塊結構及冗余性的制作方法
技術領域：
本發(fā)明涉及計算機存儲器領域，特別是，本發(fā)明涉及包括供各個塊和各冗余塊使用的局部譯碼器的分塊電可擦可編程非易失存儲器，當一個塊被發(fā)現(xiàn)有故障時，這個有故障的塊不影響其它的塊并可被一個冗余塊代替。
背景技術：
一種現(xiàn)有技術的快速可擦電可編程只讀存儲器(“快速EPROM”)被組織成行和列。存儲單元被放置在字線和位線的交點處。通過將一定數(shù)量的列分組成一個塊，快速EPROM可以具有成塊結構?？焖貳PROM可以由用戶編程。一旦被編程，快速EPROM便保存它的數(shù)據(jù)，直到被電擦除擦掉為止?？梢酝瑫r向一存儲塊中所有單元的源極提供很高的擦除電壓。這導致了一個塊擦除。通過將所述擦除電壓同時施加到快速EPROM所有存儲單元的源極上，快速EPROM還可以具有一個全區(qū)域擦除。快速EPROM被擦除的塊或區(qū)域然后可以利用新數(shù)據(jù)再編程。
一種現(xiàn)有技術的快速EPROM通常包括多個冗余存儲單元。所述冗余存儲單元被用于替換主存儲器陣列中有故障的單元。

圖1示出了現(xiàn)有技術的用于快速EPROM的一個冗余方案。
如能從圖1所看到的，快速EPROM包括被組成一定數(shù)量存儲塊BLOCK0到BLOCKn的一個主存儲器。每個塊包括多個字線和多個位線。所述一個塊的位線只在所述塊內延伸而所述字線由所有塊共享。存儲陣列11每個塊的陣列結構示于圖2。
如圖2所示，存儲陣列11的塊25包括位線21a和21b以及字線22a和22b。塊25代表塊BLOCK0到BLOCKn中每一個的陣列結構。字線22a和22b超出塊25延伸而位線21a和21b只在塊25內延伸。存儲單元25a和25c具有它們連接到字線22a的控制柵極和存儲單元25b和25d具有它們連接到字線22b的控制柵極。單元25a和25b的漏極連接到位線21a和單元25c和25d的漏極連接到位線21b。單元25a-25d原源極連接到電源線23。
回過來看圖1，存儲陣列11的每個塊還包括一定數(shù)量的冗余列。例如，BLOCK0具有冗余列12和BLOCKn具有冗余列12n。一個塊中的每個冗余列都能夠替換那個塊中一個有故障的列。
由于存儲列陣11的字線延伸到陣列11的所有塊，所以，需要延伸到陣列11所有塊的一個冗余行去替換存儲陣列11的一個有故障的行。如能從圖1所看到的，存儲陣列11包括冗余行13。當發(fā)現(xiàn)存儲陣列11的行有故障時，冗余行13被用于替換所述有故障的行。
但是，這種現(xiàn)有技術冗余方案的缺點是這種冗余配置有時不可能替換在主存儲陣列中有故障的單元。例如，如能從圖2所看到的，當字線22a經(jīng)過一個錯誤連線27被與位線21b短路時，圖1所示的冗余方案不能替換所述有故障的行。這是由于當有故障的行被短路到一起時，冗余行只能替換在主陣列中有故障的行。如果只發(fā)現(xiàn)主存存儲陣列的一個行有故障，該有故障的行將影響與所述有故障行相鄰行的存儲操作。
此外，所述現(xiàn)有技術冗余方案的其他缺點還在于當一個塊具有比所提供冗余列的數(shù)量更多的故障列時，即使其它塊可有未使用的冗余列，那個塊也根本不可能簡單地被現(xiàn)有技術冗余方案所補救。通常，在一個快速EPROM中，一個塊所具有冗余列的數(shù)量是有限的。這是因為在一個給定快速EPROM中冗余行和列越多，快速EPROM就越大。
當不能夠利用現(xiàn)有技術的冗余方案穩(wěn)定在主存儲陣列中的一個或多個故障時，所述的快速EPROM就必須報廢。報廢快速EPROM芯片的數(shù)量通常要影響快速EPROM的整個制造成本。當每硅晶片報廢快速EPROM以數(shù)目增加時，快速EPROM的整個制造成本也因此而增加。
發(fā)明概要本發(fā)明的特征之一是允許(1)一個非易失存儲器的冗余塊替換存儲器的故障塊和(2)故障塊不影響存儲器的其它塊。
一個非易失存儲器包括一個全局線。在所述存儲器中也包括多個塊和一個冗余塊，每個塊具有多個耦合到存儲單元上的多條局部線和耦合到全局線和局部線上的一個譯碼器，用于當撤消禁止時選擇多個局部線中的一個耦合到全局線上，而當被禁止時，將局部線和全局線隔絕，使得當多個塊中的一個被發(fā)現(xiàn)是故障塊時，故障塊不影響全局線和能夠被所述冗余塊替換。
非易失存儲器包括一個全局線。多個塊和一個冗余塊被包括在所述存儲器中，其中的每個塊具有(1)一個耦合到全局線上的局部譯碼器和(2)多條耦合到多個存儲單元和所述局部譯碼器上的局部線。一個所選擇塊的局部譯碼器對一個地址譯碼以便將所述全局線連接到所述多條局部線的一條被選擇局部線上，同時，未被選擇塊中每一個塊的局部譯碼器不將所述全局線連接到未被選擇塊中每一個塊的任意局部線上，從而當所述塊的一個被發(fā)現(xiàn)有故障時，該有故障的塊可以被所述冗余塊替換而不影響其它塊。
附圖概述舉例說明本發(fā)明，本發(fā)明不受附圖的限制，其中，相同的標示表示類似元件，其中圖1示出了具有若干存儲器塊的快速EPROM的現(xiàn)有技術的冗余配置；圖2示出了在圖1所示快速EPROM多個塊中一個塊的故障；圖3示出了使用本發(fā)明一個實施例的快速EPROM的方框圖；圖4示出了具有局部譯碼器的圖3所示快速EPROM的一種陣列結構；圖5示出了具有局部譯碼器的圖3所示快速EPROM的另一種陣列結構。
詳細說明圖3示出了實現(xiàn)本發(fā)明一個實施例的快速EPROM30的電路方框圖?？焖貳PROM30包括由用于在多個地址處存儲數(shù)據(jù)的浮置柵快速EPROM單元構成的存儲器陣列31。對一個實施例來講，存儲器陣列31存儲8M位(“兆位”)數(shù)據(jù)。對另一個實施例來講，存儲器陣列31能夠小于或大于8M位。
另外，快速EPROM30可以是其它類型的非易失存儲器。例如，快速EPROM30可以簡單地是一個EPROM(“電可編程只讀存儲器”)。
快速EPROM30可以用于任何一種計算機系統(tǒng)或數(shù)據(jù)處理系統(tǒng)。其中使用了快速EPROM30的計算機系統(tǒng)可以是個人計算機、筆記本電腦、膝上型電腦、個人輔助/通信器、小型計算機、工作站、大型計算機、多處理器計算機或任一其它類型的計算機。另外，其中使用了快速EPROM30的系統(tǒng)可以是一個打印系統(tǒng)、蜂窩電話系統(tǒng)、數(shù)字應答系統(tǒng)或其它數(shù)據(jù)存儲系統(tǒng)。
對一個實施例來講，快速EPROM30使用MOS電路和快速EPROM30的所有電路位于一個單一的半導體基片上。
對一個實施例來講，存儲陣列31的每個存儲單元一次能夠存儲一位數(shù)據(jù)。對另一實施例來講，存儲陣列31的每個存儲單元一次能夠存儲多位數(shù)據(jù)。
存儲陣列31被分成從BLOCK0到BLOCKn若干個塊和從34到34i的若干個冗余塊。塊BLOCK0到BLOCKn中的每一個塊都包括一個局部譯碼器。例如，塊BLOCK0包括局部譯碼器32和塊BLOCK1包括局部譯碼器33。另外，冗余塊34到34i中的每一個冗余塊都包括一個冗余局部譯碼器。例如，冗余塊34包括冗余局部譯碼器35和冗余塊34i包括冗余局部譯碼器35i。塊BLOCK0到塊BLOCKn中的每一個塊和冗余塊34到34i中的每一個冗余塊都包括若干條位線和局部字線(圖3中未示出)。所述塊的位線只在那個特定塊中延伸和一個塊的局部字線只在所述塊內延伸。例如，位線43到43i只在塊BLOCK0中延伸和位線45到45i只在塊BLOCKn中延伸。存儲單元被放置在局部字線和位線的交點處。存儲陣列31的所有位線都被連接到Y選通電路42上。
塊BLOCK0到BLOCKn和冗余塊34-34i中的每一個都被連接到相應塊的局部譯碼器上。另外，存儲陣列31還包括若干條全局字線48到48n。全局字線48到48i被連接到局部譯碼器32到32n和冗余局部譯碼器35到35i中的每一個上。全局字線48到48i經(jīng)過所有塊BLOCK0-BLOCKn和冗余塊34-34i延伸。但是，全局字線48-48n并沒有被實際連接到存儲陣列31每個塊的局部字線上而是經(jīng)過那個塊的相應局部譯碼器可以被電連接到每個塊的局部字線上。例如，局部譯碼器32允許全局字線48-48n被連接到塊BLOCK0的局部字線上和冗余局部譯碼器35能夠使全局字線48-48n被連接到冗余塊34的局部字線上。
另外，存儲陣列31可以被構成得使塊BLOCK0到BLOCKn和冗余塊34-34i中的每一個具有若干條字線和局部位線。字線只在所述塊內延伸和局部位線只在所述塊內延伸。一個塊的局部位線被連接到那個塊的局部譯碼器上。另外，存儲陣列31包括若干條經(jīng)過存儲陣列31所有塊延伸的全局位線。所述全局位線被連接到多個塊中每一個塊的局部譯碼器上。然后，所述全局位線被經(jīng)過選通電路42連接到Y譯碼器39上。
圖3并沒有示出存儲陣列31每個塊內的局部字線。圖4示出了包括將在后面詳述的局部譯碼器和局部字線的存儲陣列31每個塊的一個陣列結構。圖5示出了包括也將在后面詳述的局部譯碼器和局部字線的存儲陣列31每個塊的另一個陣列結構。
參看圖4，塊61和塊62可以是圖3所示存儲陣列31中塊BLOCK0-BLOCKn和冗余塊34-34i的任一兩個相鄰塊。如從圖4可以看到的，塊61和62中的每一個包括局部譯碼器63和64中的一個。全局字線48到48h被連接到局部譯碼器63和64的每一個上。
塊61包括位線70到70m和局部字線71到71n。塊62包括位線80到80m和局部字線81到81n。塊61包括一個公共電源線73和塊62包括一個公共電源線83。公共電源線73和83中的每一個被連接到擦除開關36的一個擦除開關上(見圖3)。另外，塊61和62中的每一個包括在那個塊的位線和局部字線交點處安置的若干個EPROM單元。圖4示出了用于塊61的單元74a到75c和用于塊62的單元84a到85c。一個塊中的每個單元都具有連接到一個位線上的漏極、連接到一個局部字線上的控制柵極和連接到那個塊公共電源線上的源極。例如，單元71具有連接到位線70上的漏極，連接到局部字線71上的控制柵極和連接到電源線73上的源極。應當注意，塊61和62每一個中的所述單元并沒有被實際連接到全局字線48-48n上，位線70-70m和80-80m然后被連接到Y選通電路42上(見圖3)。一個塊內的每個局部字線被連接到那個塊的局部譯碼器上。例如，局部字線71-71n被連接到塊61的局部譯碼器63上和局部字線81-81n被連接到塊62的局部譯碼器64上。
如能從圖4所看到并根據(jù)本發(fā)明的一個實施例，譯碼器63和64中的每一個都包括若干個一對一譯碼器，其中的每一個都是由一個選擇晶體管形成的。例如，局部譯碼器63包括若干個選擇晶體管76至76n，其中的每一個晶體管都被連接在全局字線48-48n中的一個和局部字線71-71n中的一個之間。類似地，局部譯碼器64包括若干個選擇晶體管86到86n，其中的每一個被連接在全局字線48-48n中的一個和局部字線81-81n中的一個之間。這表明譯碼器63和64中的每一個能夠有選擇地將全局字線48-48n連接到相應塊的相應局部字線上。例如，當晶體管76-76n導通時，全局字線48-48n被連接到塊61的局部字線71-71n上。類似地，當局部譯碼器64的晶體管86-86n導通時，全局字線48-48n中的每一個被連接到局部字線81-81n的相應一條上。在這種情況下，當全局字線48-48n中的一條是被選擇的字線時，局部譯碼器64的選擇晶體管還使相應的局部字線成為被選擇的字線。
由于圖4所示局部譯碼器63和64中的每一個只包括一對一譯碼器，所以，局部譯碼器63和64中的每一個都不能夠接受來自總線43的任何一個附加地址位。在這種情況下，總線43不被連接到局部譯碼器63-64上。
如能從圖4所看到的，局部譯碼器63選擇晶體管67-76n中的每一個都由在線78上施加的塊選擇信號BSm控制導通和截止。另外，局部譯碼器64選擇晶體管86-86n中的每一個都由在線88上施加的塊選擇信號Bsn控制導通和截止。線78和88被連接到塊譯碼器37(圖3)上以接收相應的塊選擇信號BSm和BSn。
應當注意，圖4僅僅示出了本發(fā)明關于局部譯碼器63和64的一個實施例。另外，局部譯碼器63和64可以由其它類型的譯碼器實現(xiàn)。例如，局部譯碼器63和64的每一個可以包括若干個二對四譯碼器，其中的每一個被連接到全局字線48-48n中的兩條和局部字線中的四條上，用于對從兩個全局字母接收的選擇數(shù)據(jù)譯碼以選擇四條局部字母中的一條。當發(fā)生這種情況時，用于那個局部譯碼器的塊選擇信號被連接到所述局部譯碼器的每一個二對四譯碼器上，以起動二對四譯碼器中的每一個。另外，一個塊的局部譯碼器可以由若干個三對八譯碼器實現(xiàn)，其中的每一個被連接到全局字線48-48n中的三條和那個塊內局部字線的八條上。此外，圖5示出了圖3所示局部譯碼器32-32n和35-35n的其它實施例。另外，可以使用其它類型的譯碼方案。
如從圖4所看到的，利用局部譯碼器63使全局字線48-48N和局部字線71-71n絕緣并利用局部譯碼器64使全局字線48-48n和與局部字線81-81n絕緣。當局部譯碼器63被塊選擇信號BSm起動時，全局字線48-48n被電連接到局部字線71-71n上。類似地，當局部譯碼器64被塊選擇信號BSn起動時，全局字線48-48n被電連接到局部字線81-81n上。
根據(jù)本發(fā)明的一個實施例，存儲陣列31一個塊中的每一個局部字線都是由一個連續(xù)的多晶硅帶形成的，該連續(xù)多晶硅帶還沿著那個塊內的一個行形成了快速EPROM單元的控制柵。例如，局部字線71是由也形成快速EPROM單元74a到75a中每一個的控制柵的多晶硅帶形成的。另外，塊62的局部字線81n是由也形成快速EPROM單元84c到85c中每一個的控制柵的一個多晶硅帶形成的。全局字線48-48n中的每一個是由位于用于形成存儲陣列31每個位線的第一金屬層之上的第二金屬層形成的。塊內的第一金屬層在用于形成那個塊內局部字線的多晶硅帶之上。
通過使全局字線48-48n與塊61的局部字線71-71n和塊62的局部字線81-81N絕緣，全局字線48-48N與存儲陣列31的每一個塊相隔離并當存儲陣列31的一個塊被選擇連接到全局字線48-48n以用于存儲操作時不干擾存儲陣列31的其它塊。例如，當選擇晶體管76將全局字線48連接到塊61的局部字線71上以用于編程操作時，在全局字線48上施加的一個高編程電壓Vpp不會干擾未被選擇塊62的存儲單元84a-85a。換言之，當被選擇的塊執(zhí)行一個編程操作時，存儲陣列31中未被選擇塊的存儲單元不會遭受任何選通干擾。另外，由于全局字線48-48n沒有被實際連接到存儲陣列31每個塊內的存儲單元上并且是在每個塊局部字線之上的若干個層，所以，當在一個塊內它的相應局部字被發(fā)現(xiàn)有故障時，全局字線48-48n中的每一個都不受影響。例如，如果塊61的局部字線71被發(fā)現(xiàn)有故障，不會影響全局字線48-48n中的任何一個。這是由于局部譯碼器63使局部字線71-71n和全局字線48-48n相互隔離的緣故。接下來這又使塊62的局部字線81-81n中的每一個根本不受沿局部字線71故障的影響。如上所述，局部字線71的故障可以是到位線70-70m中一個的短路或到局部字線49的短路。如已知的，有故障的字線通常影響存儲單元中與它相鄰行的存儲操作。當發(fā)生這種情況時，局部字線71被認為是有故障的字線。通過使一個塊的局部字線和全局字線絕緣，存儲陣列31一個塊內的故障基本上與其它塊絕緣。因此，這允許使用冗余塊來替換故障塊而不會影響其它塊的存儲操作。另外，這還允許使用反之現(xiàn)有技術冗余方案不能補救的冗余塊來替換故障塊。
當塊61是塊BLOCK0到BLOCKn中的一個和塊62是冗余塊34-34i中的一個時，通過在應當確認用于塊61的BSm塊選擇信號時確認Bsn塊選擇信號，塊62能夠被用于替換塊61。
參看圖5，該圖示出了用于所述局部譯碼器的另一結構。如能從圖5中看到的，塊101和111可以是圖3所示塊BLOCK0-BLOCKn和冗余塊34-34i中的任一兩個相鄰塊和局部譯碼器100和110可以是局部譯碼器32-32i和35-35i中的任一兩個。塊101被連接到局部譯碼器100和塊111被連接到局部譯碼器110。圖5只示出了用于說明的兩個全局字線48和48i。如能從圖5看到的，每個全局字線經(jīng)過局部譯碼器被連接到一個塊內若干條局部字線上。例如，全局字線48經(jīng)過局部譯碼器100連接到塊101若干條局部字線90上并經(jīng)過局部譯碼器110連接到塊111若干條局部字線92上。類似地，全局字線48i經(jīng)過局部譯碼器100連接到塊101若干條局部字線91上并經(jīng)過局部譯碼器110連接到塊111若干條局部字線93上。每個局部字線被連接到一個塊內存儲單元行的控制柵上。雖然圖5沒有示出每個塊內的存儲單元，但是很明顯，塊101和110中每一個的陣列結構可以很容易地根據(jù)圖4獲得。
如能從圖5看到的，局部譯碼器100和110中的每一個包括一個地址譯碼器和若干個“與”門。每個“與”門被連接到一條全局字線和所述地址譯碼器的選擇線上。例如，地址譯碼器100a包括若干條選擇線109，其中的每一條選擇線被連接到“與”門102到102n中的一個和“與”門105到105n中的一個上。類似地，地址譯碼器110a包括若干條選擇線119，其中的每一條選擇線被連接到“與”門112到112n中的一個和“與”門115到115n中的一個上。譯碼器100a和110a兩者都接收X地址的一部分。譯碼器100a被塊選擇信號BSm起動和譯碼器100a被塊選擇信號BSn起動。在這個實施例中，譯碼器100a和110a中的每一個還被連接到圖3所示的總線43以接收部分X地址和全局X譯碼器38接收X地址的其余部分。對一個實施例而言，譯碼器100a和110a接收X地址若干個最低有效位，全局X地址譯碼器38接收該地址的其余部分。
在另一個實施例中，分別利用其它類型的邏輯電路代替“與”門102-102n、112-112n和115-115n。
當例如全局字線48是一條被選擇全局字線和塊101是一個用于存儲操作的被選擇塊時，BSm信號起動譯碼器100a，同時BSn信號起動譯碼器110a。然后，譯碼器100a譯碼經(jīng)過總線43接收的地址位并選擇選擇線109中的一條。例如，當譯碼器100a選擇選擇線109a時，“與”門102因此而被起動將所選擇的全局字線48連接到局部字線90a上。雖然“與”門105也被起動，但是，由于全局字線48i沒有被選擇，所以，“與”門105不能選擇相應的局部字線。同時，譯碼器110a被禁止和不能選擇選擇線119中的任何一條線，從而所有的“與”門112-112n被阻塞和局部字線92不能被連接到被選擇全局字線48上。
回過來參看圖3，全局字線48-48N也被連接到快速EPROM30的X譯碼器38上。X譯碼器38是存儲陣列31的行譯碼器。X譯碼器38從總線43接收一個行地址以選擇全局字線48-48n中的一條或產(chǎn)生一個選擇數(shù)據(jù)加到全局字線48-48n的至少一條上。但是，X譯碼器38不選擇存儲陣列31每個塊內的任何一條局部字線。
對一個實施例來講，X譯碼器38選擇全局字線48-48n中被選擇的一條字線以用于每個所施加的地址。對另一個實施例來講，X譯碼器38產(chǎn)生加到全局字線48-48n中兩條或多條字線上的一個選擇數(shù)據(jù)以用于每個所施加的地址。
另外，快速EPROM30包括一個Y譯碼器39和塊譯碼器37。Y譯碼器39被連接到Y選通電路42上。Y譯碼器39通過Y選通電路42從總線43接收一個用于選擇位線一個字節(jié)(即8位)的列地址或從所選存儲陣列31的塊中接收位線的一個字(即16位)。
塊譯碼器37選擇一個用于每個所施加地址的被選擇塊。塊譯碼器37通過起動能選擇塊的局部譯碼器選擇所述的被選擇塊。塊譯碼器37是通過產(chǎn)生塊選擇信號BS0-BSn中一個適當?shù)男盘栕龅竭@點的。另外，塊譯碼器37通過起動其塊具有塊選擇信號RBS0-RBSi中一個的相應冗余局部譯碼器起動冗余塊34-34i中的一個。塊譯碼器37還被連接到總線43上以用于接收所述塊地址。對一個實施例來講，快速EPROM30的塊地址是在Y譯碼器39中所接收列地址的一部分。塊譯碼器37經(jīng)過若干條塊選擇線49到49s輸出塊選擇信號BS0到BSn和RBS0到RBSi。另外，塊選擇線49-49s還被連接到擦除開關36上。
擦除開關36包括若干開關，其中的每個開關都被耦合到塊BLOCK0-BLOCKn和冗余塊34-34i中一個塊的公共電源線上。擦除開關36中的每一個開關在存儲操作(即讀出、編程和擦除操作)期間根據(jù)來自選擇線49-49s中一個的塊選擇信號可選擇地將Vss(即地)或Vpp(擦除)電壓連接到其相關塊的公共電源線上。
塊選擇信號BS0到BSn和RBS0到RBSn中的每一個都被加到塊BLOCK0-BLOCKn和冗余塊34-34i中一個的局部譯碼器上。例如，塊選擇BS0信號被加到局部譯碼器32上和塊選擇RBS0被加到冗余局部譯碼器35上。當BS0信號被塊譯碼器37確認時，局部譯碼器32被起動以從全局字線48-48n接收所選擇的數(shù)據(jù)從而選擇塊BLOCK0的一個局部字線。當RBS0被塊譯碼器37確認時，冗余局部譯碼器35被起動以從全局字線48-48n接收所選擇的數(shù)據(jù)從而選擇冗余塊34的一個局部字線。
快速EPROM30還包括一個比較邏輯40和一個連接到該比較邏輯40上的CAM(“可按內容尋址存儲器”)組41。CAM組41包括若干CAM單元組，每個單元組用做存儲數(shù)據(jù)的存儲器。對一個實施例來講，CAM組41中的每個組寬14位和CAM組41包括8個CAM組。對另外的實施例來講，CAM組41的數(shù)量可以大于或小于8和每個CAM組可以多于或少于14位。
CAM組41的每一組被用于激活一個用于替換故障塊的冗余塊。當CAM組41的一個CAM組被用于激活用于替換塊BLOCK0-BLOCKn中故障塊的一個冗余塊時，那個CAM組存儲故障塊的塊地址和用于替換所述故障塊的冗余塊的塊地址。例如，如果發(fā)現(xiàn)塊BLOCK1有故障和需要用冗余塊34i來替換，塊BLOCK1的塊地址和冗余塊34i的塊地址被存儲在CAM組41的一個CAM組中。無論什么時候在總線上被施加有一個用于尋址快速EPROM30的地址，那個地址還被施加到比較邏輯40上。
在讀操作期間，塊譯碼器37確認所有塊選擇BS1-BSn和RBs0-RBSi信號以加速讀操作。另外，在一個用于為快速EPROM30加電的設備上，比較邏輯40使塊譯碼器37禁止存儲陣列31所有故障塊的塊選擇信號。在讀操作期間，當接收一個地址時，比較邏輯40將輸入的地址和存儲在CAM組41中所有故障塊的塊地址相比較。如果輸入的地址直接指向塊BLOCK1和BLOCK1被利用冗余塊34i替換(即比較邏輯檢測到一個匹配)，那么，比較邏輯40將使Y譯碼器39作用于冗余塊34I的塊地址而不是輸入的地址。
在編程期間，當一個地址被施加到總線43上時，比較邏輯40將輸入的地址和存儲在CAM組41中的所有故障塊的塊地址相比較。如果輸入的地址直接指向塊BLOCK1和BLOCK1被利用冗余塊34i替換(即比較邏輯檢測到一個匹配)，那么，比較邏輯40將使塊譯碼器37不作用于輸入的地址上。另外，比較邏輯40將冗余塊34i的塊地址施加到塊譯碼器37上，以便起動冗余局部譯碼器35i而不是起動局部譯碼器33。另外，比較邏輯40還使Y譯碼器39作用于冗余塊34i的塊地址上而不是作用于輸入地址的塊地址上。在擦除操作期間，由于Y地址僅僅包含一個被選擇塊的塊地址，比較邏輯40不使Y譯碼器起作用。
當塊譯碼器37在塊BLOCK1被尋址時由比較邏輯40控制對冗余塊34i進行訪問時，塊譯碼器37確認塊選擇RBSi信號并去確認塊選擇BS1信號。這是通過傳統(tǒng)的方法和電路進行的。比較邏輯40可以是任何一種已知的比較邏輯。
在前面的描述中，參考特定實施例對本發(fā)明進行了描述。但是很明顯，可以對上述實施例做出各種修改和變化而不脫離本發(fā)明的精神和范圍。因此，所做的說明和附圖僅被認為是說明性質而不作為對本發(fā)明的限制。
權利要求
1.一種非易失存儲器，包括(A)一條全局線；(B)多個存儲塊和一個冗余塊，每一個塊包括(i)多條局部線；(ii)一個耦合到所述全局和局部線上的譯碼器，用于當該譯碼器被起動時根據(jù)一個地址信息選擇性地將所述全局線耦合到一個局部線上，并用于當該譯碼器被禁止時使所述局部線和所述全局線絕緣，從而使當存儲塊中的一個發(fā)生故障時，所述故障塊不影響所述全局線并能夠被所述冗余塊所替換；(C)一個用于當對所述故障塊尋址時禁止故障塊譯碼器和起動冗余塊譯碼器的電路。
2.如權利要求1所述的非易失存儲器，其特征是存儲塊和冗余塊中的每一個還包括多個可被電擦除和編程的存儲單元，和存儲單元中的每一個一次存儲多個數(shù)據(jù)位。
3.如權利要求1所述的非易失存儲器，其特征是所述非易失存儲器是一個電可編程和擦除的存儲器。
4.如權利要求1所述的非易失存儲器，其特征是所述非易失存儲器被用于數(shù)據(jù)處理系統(tǒng)。
5.如權利要求1所述的非易失存儲器，其特征是所述全局線是一條全局字線和所述局部線是多條局部字線。
6.如權利要求1所述的非易失存儲器，其特征是所述全局線是一條全局位線和所述局部線是多條局部位線。
7.一種非易失存儲器，包括(A)多條全局線，其中的每條線是由非易失存儲器的一個地址選擇的；(B)多個存儲塊和一個冗余塊，其中的每個包括(i)多條局部線；(ii)多個選擇晶體管，其中的每一個都被用于根據(jù)塊選擇信號將所述多條全局線中的一條耦合到所述多條局部線中的一條上，其中，所述冗余塊可以替換存儲塊中的故障塊；(C)一個用于當對所述故障塊尋址時禁止故障塊的選擇晶體管和起動冗余塊的選擇晶體管的電路。
8.如權利要求7所述的非易失存儲器，其特征是當在多個塊的一個塊內所選擇的晶體管沒有被那個塊的塊選擇信號導通時，在那個塊中的局部線與所述全局線絕緣。
9.如權利要求7所述的非易失存儲器，其特征是所述存儲塊和冗余塊中的每一個還包括多個可被電擦除和可編程的存儲單元，和存儲單元中的每一個用于一次存儲多個數(shù)據(jù)位。
10.如權利要求7所述的非易失存儲器，其特征是所述非易失存儲是一個電可編程和擦除存儲器。
11.如權利要求7所述的非易失存儲器，其特征是所述非易失存儲器被用于數(shù)據(jù)處理系統(tǒng)。
12.如權利要求7所述的非易失存儲器，其特征是所述全局字線和所述局部線是局部字線。
13.如權利要求7所述的非易失存儲器，其特征是所述全局線是全局位線和所述局部線是局部位線。
14.一種非易失存儲器，包括(A)一條全局線；(B)多個塊和冗余塊，每個塊包括(i)多條局部線；(ii)耦合到所述全局線和所述局部線上的一個局部譯碼器，用于當所述局部譯碼器被一個塊選擇信號起動時對一個地址譯碼以便將多條局部線中一條被選擇的局部線連接到所述全局線上和用于當所述局部譯碼器被禁止時使所述局部線和全局線絕緣，從而當所述多個塊中的一個塊是故障塊時，該故障塊不影響所述全局線并能夠被所述冗余塊替換；(C)一個用于當對故障塊尋址時禁止故障塊的局部譯碼器和起動冗余塊局部譯碼器的電路。
15.如權利要求14所述的非易失存儲器，其特征是每一塊和冗余塊的局部譯碼器還包括(i)用于接收所述地址的一個譯碼器；(ii)多個邏輯電路，其中的每一個電路都被耦合到所述全局線、所述多條局部線的一條線和所述譯碼器上。
16.如權利要求14所述的非易失存儲器，其特征是所述全局線是一條全局字線和所述局部線是局部字線。
17.如權利要求14所述的非易失存儲器。其特征是所述全局線是一條全局位線和所述局部線是局部位線。
全文摘要
非易失存儲器包括一條全局線(48—48n)。多個存儲塊(BLOCK0－BLOCKn)和一個冗余塊(34—34i)也包括在所述存儲器內。每一個塊都具有多條局部線和一個譯碼器(32—32n),用于當譯碼器(32—32n)被起動時選擇性地將所述全局線(48—48n)連接到所述局部線的一條上并用于當譯碼器(32—32n)被禁止時使所述局部線和所述全局線(48—48n)絕緣。當多個塊(BLOCK0－BLOCKn)中的一個塊被發(fā)現(xiàn)是故障塊時,利用冗余塊(34—34i)替換所述故障塊。提供了一個電路,用于當對故障塊尋址時禁止所述故障塊的譯碼器(32—32n)和起動冗余塊(34—34i)的譯碼器(35—35i)。
文檔編號G11C8/12GK1183162SQ96193584
公開日1998年5月27日 申請日期1996年4月25日 優(yōu)先權日1995年4月28日
發(fā)明者O·W·容羅思, M·D·溫斯頓 申請人:英特爾公司