相關申請的交叉引用

本申請要求于2015年12月24日提交的韓國專利申請第10-2015-0186777號的權益，其主題通過引用并入在此。

發(fā)明構思涉及半導體設備，并且更具體地，涉及執(zhí)行一個或多個封裝后修復(postpackagerepair，ppr)操作的半導體設備。

背景技術：

半導體存儲器設備通常包括一個或多個存儲器單元陣列(例如，二維和/或三維)，該存儲器單元陣列包括以行和列的矩陣布置的存儲器單元。存儲器設備通常包括所謂的“冗余存儲器單元”，其可用于在功能上替換在存儲器單元陣列的存儲器單元當中所識別的(一個或多個)壞存儲器單元。常見的是用冗余存儲器單元的行(“冗余行”)替換包含一個或多個壞存儲器單元的存儲器單元的行。需要用相應的冗余行替換存儲器單元的行的步驟集合可稱為“修復操作”。在這種情境下，ppr操作是指在存儲器設備已被封裝之后執(zhí)行的修復操作。

隨著現(xiàn)代存儲器設備的集成密度增加，并且半導體制造工藝變得更加精細，單個存儲器單元故障已經(jīng)增加。在ppr操作中，具有少至單個位故障的壞行可以由冗余行來替換。然而，由于連接到冗余行的存儲器單元將存儲未知數(shù)據(jù)，所以用冗余行對壞行的盲替換可能將額外的位誤差引入到在壞行中存儲(或試圖存儲)的數(shù)據(jù)中。

技術實現(xiàn)要素：

發(fā)明構思的實施例提供了能夠執(zhí)行避免將額外位誤差引入到存儲數(shù)據(jù)中的各種封裝后修復(ppr)操作的存儲器設備和存儲器系統(tǒng)。

根據(jù)發(fā)明構思的一方面，提供了一種存儲器設備，其從存儲器控制器接收指定與壞字線相關聯(lián)的壞行的壞行地址、以及正常封裝后修復(ppr)命令和快速ppr(sppr)命令中的一個命令。存儲器設備包括：存儲器單元陣列，其包括連接到字線和位線的存儲器單元、以及連接到冗余字線和位線的冗余存儲器單元；以及控制邏輯，其被配置成控制由存儲器設備進行的ppr操作的執(zhí)行?？刂七壿嫲╬pr控制電路，該ppr控制電路響應于正常ppr命令而在正常ppr操作期間將壞行地址編程到非易失性存儲器，并且響應于快速ppr命令而在快速ppr操作期間將壞行地址編程到易失性存儲器，并且用與冗余字線相關聯(lián)的冗余行替換在存儲器單元陣列中的壞行。

根據(jù)發(fā)明構思的一方面，提供了一種存儲器設備，其從存儲器控制器接收指定與壞位線相關聯(lián)的壞列的壞列地址，以及正常封裝后修復(ppr)命令和快速ppr(sppr)命令中的一個命令。該存儲器設備包括：存儲器單元陣列，其包括連接到字線和位線的存儲器單元，以及連接到冗余位線和字線的冗余存儲器單元，以及控制邏輯，該控制邏輯被配置成控制由存儲器設備進行的ppr操作的執(zhí)行?？刂七壿嫲╬pr控制電路，該ppr控制電路響應于正常ppr命令而在正常ppr操作期間將壞列地址編程到非易失性存儲器，并且響應于快速ppr命令而在快速ppr操作期間將壞列地址編程到易失性存儲器，并且用與冗余位線相關聯(lián)的冗余列替換在存儲器單元陣列中的壞列。

根據(jù)發(fā)明構思的一方面，提供了一種操作存儲器設備的方法。該方法包括：響應于接收的ppr命令和壞地址，進入正常封裝后修復(ppr)模式或快速ppr模式中的一個模式；在壞地址存儲裝置中存儲壞地址；以及將數(shù)據(jù)寫入到替換由壞地址選擇的存儲器單元的冗余存儲器單元。

附圖說明

從結合附圖的以下詳細描述中將更清楚地理解發(fā)明構思的實施例，在附圖中：

圖1是圖示根據(jù)發(fā)明構思的實施例的包括封裝后修復(ppr)控制電路的存儲器系統(tǒng)的框圖；

圖2是進一步圖示由圖1的存儲器系統(tǒng)100和存儲設備120執(zhí)行ppr操作的時序圖；

圖3是在一個示例中概括根據(jù)發(fā)明構思的實施例的可由存儲器設備執(zhí)行的包括行復制操作的ppr操作的流程圖；

圖4a和圖4b是在不同示例中圖示圖1的存儲器設備120的相應框圖；

圖5是圖示可用于實現(xiàn)圖1、圖4a和圖4b的壞地址存儲裝置415的方法的一個示例的示圖；

圖6和圖7是圖示對圖3的行復制操作的不同方法的相應框圖；

圖8和圖9是根據(jù)發(fā)明構思的實施例在一個示例中共同圖示包括已知數(shù)據(jù)寫入操作的ppr操作的流程圖以及框圖；

圖10a是列出地址信號與各種ppr操作之間關系的表，而圖10b是進一步圖示根據(jù)發(fā)明構思的實施例的可由存儲器系統(tǒng)和存儲器設備執(zhí)行的各種ppr操作的時序圖；

圖11是示出根據(jù)實施例的包括ppr控制電路的多芯片封裝的示圖；

圖12是示出根據(jù)移動系統(tǒng)的實施例應用包括ppr控制電路的存儲器設備的示例的框圖；以及

圖13是示出根據(jù)計算系統(tǒng)的實施例應用包括ppr控制電路的存儲器設備的示例的框圖。

具體實施方式

發(fā)明構思的實施例將參考附圖在一些額外細節(jié)中描述。然而，發(fā)明構思可能以許多不同的形式體現(xiàn)，并且不應解釋為僅限于所圖示的實施例。反過來，提供這些實施例以使得本公開將是徹底和完整的，并且將向本領域的普通技術人員充分地傳達發(fā)明構思的范圍。在整個書面描述和附圖中，相同的參考數(shù)字和標記將用于表示相同或相似的元件。

圖1是圖示根據(jù)發(fā)明構思的實施例連接到包括封裝后修復(ppr)控制電路的存儲器系統(tǒng)100的主機50的框圖。

參考圖1，存儲器系統(tǒng)100響應于從主機50接收的各種輸入/輸出(i/o)請求，執(zhí)行至少寫入操作和讀取操作。在圖1中，存儲器系統(tǒng)100通常包括存儲器控制器110和存儲器設備120。

主機50可以是電子設備，諸如計算機、膝上型計算機、智能電話、智能平板、智能tv和上網(wǎng)本。主機50可結合運行一個或多個操作系統(tǒng)52的一個或多個應用54的執(zhí)行，來訪問存儲器系統(tǒng)100。

在響應于主機請求的讀取/寫入操作或其它存儲器訪問操作的執(zhí)行期間，存儲器系統(tǒng)100可以從存儲器控制器110向存儲器設備120提供封裝后修復命令(例如，如下文所述的ppr和/或sppr命令)和相關聯(lián)的壞地址(例如，在故障地址地圖(faultaddressmap)或fam中列出的壞地址)。在所圖示實施例的上下文中，“ppr命令”(或“正常ppr命令”)是響應于在非易失性存儲器中存儲的壞地址fam而導致封裝后修復操作的執(zhí)行的命令。因此，與發(fā)明構思的實施例相一致的ppr命令可導致(1)在存儲器系統(tǒng)100的非易失性存儲器中的壞地址fam的存儲，以及(2)參考非易失性存儲的壞地址的封裝后修復操作的執(zhí)行。與此相反，“sppr命令”(或“快速ppr命令”)是響應于存儲器系統(tǒng)100的易失性存儲器中存儲的壞地址而導致封裝后修復操作的執(zhí)行的命令。因此，與發(fā)明構思的實施例相一致的sppr命令可導致(1)在易失性存儲器中的壞地址的存儲，以及(2)參考易失性存儲的壞地址的封裝后修復操作的執(zhí)行。

關于上述，本領域的技術人員將認識到，可以在裸片(或芯片)封裝到半導體存儲器設備中之前執(zhí)行某些“預封裝”壞存儲器單元校正(或修復)操作。與此相反，在裸片已經(jīng)封裝到半導體存儲器設備中之后，可以執(zhí)行某些其它“封裝后”壞存儲器單元修復操作。參考所圖示實施例在此描述的發(fā)明構思涉及封裝后類型的壞存儲器單元修復操作。

關于上述，還應當注意的是，由于施加到存儲器系統(tǒng)100的電力損失，與ppr命令對應并且存儲在非易失性存儲器中的壞地址將不會(例如)丟失。然而，如果存儲器系統(tǒng)100的電力丟失，則與sppr命令對應并且暫時存儲在易失性存儲器中的壞地址可能丟失(或變得無效)。因此，響應于sppr命令執(zhí)行的壞存儲器單元修復操作可稱為“軟修復操作”，而響應于ppr命令執(zhí)行的壞存儲器單元修復操作可稱為“硬修復操作”。

參考圖1，存儲器設備120可以包括多個存儲體(bank)，其中每一個存儲體包括相關于字線和位線的矩陣連接的存儲器單元。假定這個字線和位線的布置，冗余存儲器單元可連接到一個或多個冗余字線和/或一個或多個冗余位線。因此，能夠通過針對存儲器設備120的特定存儲體的讀取/寫入操作來訪問的存儲器單元可以相關于在多個字線當中的字線、在多個位線當中的位線、在多個冗余字線當中的冗余字線和/或在多個冗余位線當中的冗余位線而被不同地訪問。

存儲器設備120可以根據(jù)接收的封裝后修復(ppr/sppr)命令的類型在非易失性存儲器或易失性存儲器中存儲壞地址。存儲器設備120可以在功能上用冗余字線替換由壞地址指定(或選擇)的壞字線?？商娲鼗蚋郊拥兀鎯ζ髟O備120可以用冗余位線替換由壞地址指定的壞位線。

圖1的存儲器設備120包括ppr控制電路400，該ppr控制電路400控制例如在存儲器設備120的ppr操作執(zhí)行中的存儲器設備120，所述ppr操作使得能夠?qū)?shù)據(jù)寫入到(例如)連接到替換壞字線的冗余字線的冗余存儲器單元(以及使得能夠從(例如)連接到替換壞字線的冗余字線的冗余存儲器單元讀取數(shù)據(jù))。

根據(jù)一實施例，存儲器設備120可響應于ppr/sppr命令，在ppr控制電路400的控制下執(zhí)行內(nèi)部存儲體復制操作，以使得連接到第一存儲體內(nèi)指定的壞字線的存儲器單元的數(shù)據(jù)被從第一存儲體讀取(即由與第一存儲體相關聯(lián)的感測放大器檢測到并放大)，并寫入到連接到冗余字線的冗余存儲器單元。

根據(jù)另一實施例，存儲器設備120可以響應于ppr/sppr命令，在ppr控制電路400的控制下執(zhí)行內(nèi)部存儲體復制操作，以使得連接到在第一存儲體內(nèi)指定的壞字線的存儲器單元的數(shù)據(jù)被從第一存儲體讀取(即由與第一存儲體相關聯(lián)的感測放大器檢測到并放大)，傳遞(或傳送)到讀取/寫入電路，然后寫入到連接到與第一存儲體不同的第二存儲體的冗余字線的冗余存儲器單元。

根據(jù)又一實施例，存儲器設備120可以響應于ppr/sppr命令，在ppr控制電路400的控制下執(zhí)行ppr操作，以使得數(shù)據(jù)被寫入到連接到替換由壞地址指定的壞位線的冗余位線的冗余存儲器單元。

根據(jù)又一實施例，存儲器設備120可以響應于ppr/sppr命令，在ppr控制電路400的控制下將全“0”或全“1”數(shù)據(jù)寫入到連接到替換壞字線的冗余字線的冗余存儲器單元。

圖2是在一個示例中進一步圖示可以由圖1的存儲器設備120執(zhí)行的ppr操作的時序圖。

參考圖1和圖2，在時間t0，模式寄存器命令mrs4和地址信號(例如，a13)的組合使存儲器系統(tǒng)120進入ppr模式。例如，模式寄存器命令mrs4可用于指示ppr模式并且地址信號a13可被輸入為邏輯‘1’，從而使存儲器設備120進入ppr模式。

在緊隨t0的時間t1(即，可以由時間模式值tmod設定的持續(xù)時間)，共同指示壞存儲器單元位置的存儲體組地址bg_f、存儲體地址ba_f以及行地址ra_f與激活命令act一起輸入。也就是說，存儲體組地址bg_f、存儲體地址ba_f以及行地址ra_f可用于指示由存儲器設備120可選擇的壞地址fam。在本示例的上下文中，應當注意的是，在存儲器設備120的初始化期間，時間模式值tmod可以相關于在mrs命令與非mrs命令之間允許的最小時間段來定義，其中時間模式值tmod因此可定義在存儲器設備120可進入ppr模式之前所需的最小時段。

在于時間t1之后可由時間trcd(例如，ras到cas的延遲時間)定義的時間t2，存儲體組地址bg_f、存儲體地址ba_f以及有效地址(valid)與寫入命令wra一起輸入到存儲器設備120。存儲器設備120可以不關心存儲體組地址bg_f、存儲體地址ba_f以及有效地址與寫入命令wra一起輸入。

在緊隨時間t2的時間t3，存儲器設備120可確定數(shù)據(jù)暫記區(qū)dq的邏輯狀態(tài)是否為‘0’。如果數(shù)據(jù)暫記區(qū)dq的邏輯狀態(tài)為‘0’，則對應的存儲器設備120可以是目標。如果數(shù)據(jù)暫記區(qū)dq的邏輯狀態(tài)為‘1’，則對應的存儲器設備120可能不是目標。在此，術語‘目標’可指在存儲器系統(tǒng)100中的多個存儲器設備當中執(zhí)行ppr操作的存儲器設備。在時間t2與時間t3之間的時段可通過寫入延遲wl來定義，而寫入延遲wl可包括cas寫入延遲cwl、附加延遲al等。

在于時間t3的存儲器設備120之后，并且在確定存儲器設備120是目標時，存儲器設備120可以將壞地址(fam)輸入與激活命令act一起存儲在壞地址存儲裝置415中(參見下文描述的圖4)。壞地址存儲裝置415可以包括諸如反熔絲的非易失性存儲器，以及諸如觸發(fā)器的易失性存儲器。編程時間tpgm可以指將壞地址fam編程到壞地址存儲裝置415的非易失性存儲器所需的最小時間段。

在壞地址被編程到壞地址存儲裝置415的非易失性存儲器之后，預充電命令pre在時間t4輸入，并且存儲器設備120處于激活狀態(tài)。在時間t5，地址信號a13可作為邏輯‘0’與模式寄存器命令mrs4一起輸入，以便退出ppr模式。在時間t4與時間t5之間的編程時間tpgm_exit可以指退出ppr模式所需的最小時間段。

在圖2中所圖示的ppr操作期間，正常編程(即，使用正常ppr操作)壞地址到壞地址存儲裝置415的非易失性存儲器所需的(正常)編程時間tpgm可以在幾百毫秒到幾秒之間變化。在一定條件下，主機50的操作系統(tǒng)52可確定正常編程時間tpgm是超時規(guī)范違反。為防止這個發(fā)生，存儲器設備120可以利用sppr(或快速ppr)操作，該sppr(或快速ppr)操作在(快速)編程時間tpgm期間將壞地址暫時存儲在壞地址存儲裝置415的易失性存儲器中。該替代方法假定根據(jù)發(fā)明構思的實施例與sppr操作相關聯(lián)的快速編程(或?qū)懭?時間tpgm只需要約幾十納秒。

在執(zhí)行ppr/sppr操作之后，通過存儲在壞地址存儲裝置415中的壞地址指定的壞行可以通過用冗余行替換它來修復。然而，連接到冗余行的存儲器單元將存儲具有未定義或未知狀態(tài)的數(shù)據(jù)。在這種情況下，可旨在(例如)修復包括少至單個壞存儲器單元(或單個位故障)的壞行的冗余行可取而代之造成多位故障。為了防止該結果，存儲器設備120可以執(zhí)行行復制操作以及寫入(或編程)操作，其將全0、全1、或0和1的一些已知模式有效地寫入到冗余行的存儲器單元。這個行復制操作和已知數(shù)據(jù)寫入操作的功能組合可由ppr控制電路400控制。

在下文中，參考圖3、圖4a、4b、圖5、圖6、圖7、圖8、圖9、圖10a和10b(含“圖3至圖10”)，用于圖1的ppr控制電路400的可能的系統(tǒng)配置和操作將相關于發(fā)明構思的實施例在一些額外的細節(jié)中描述。

圖3是在一個示例中概括根據(jù)發(fā)明構思的實施例可由存儲器系統(tǒng)執(zhí)行的包括行復制操作的ppr操作的流程圖。

參考圖1、圖3和圖4，存儲器設備120從存儲器控制器110接收ppr/sppr命令(s310)。ppr/sppr命令使存儲器設備120將由存儲器控制器110提供的壞地址存儲在壞地址存儲裝置415中。在這方面，ppr/sppr命令的性質(zhì)和/或配置可以根據(jù)在主機50與存儲器系統(tǒng)100之間的接口和/或協(xié)議來確定。

響應于ppr/sppr命令，存儲器設備120的ppr控制電路400可以執(zhí)行請求的ppr操作(s320)。如參考圖2在上面所述，ppr控制電路400可以以如下方式執(zhí)行ppr操作：存儲器設備120進入相應的ppr模式，選擇壞地址以及激活命令act，接收寫入命令，響應于寫入命令通過檢查數(shù)據(jù)暫記區(qū)dq來確定存儲器設備120是否是目標，當存儲器設備120被確定為是目標時寫入/編程壞地址到壞地址存儲裝置415，在完成寫入/編程操作之后接收預充電命令，并退出ppr模式。

除了上面描述的ppr操作之外，ppr控制電路400可以進一步相對于被指定替換壞行的冗余行執(zhí)行行復制操作。用于將數(shù)據(jù)寫入冗余行的存儲器單元的行復制操作的可能實施例在下文中將參考圖6和圖7以一些附加細節(jié)進行描述。

圖4a和圖4b是根據(jù)發(fā)明構思的實施例圖示包括ppr控制電路400的存儲器設備120的相應框圖。

參考圖4a和圖4b，存儲器設備120包括控制邏輯410、地址緩沖器420以及存儲器單元陣列430。

控制邏輯410可用于控制存儲器設備120的操作。因此，控制邏輯410可以生成存儲器設備120執(zhí)行各種操作(諸如寫入操作、讀取操作、ppr操作等)所需的控制信號。控制邏輯410可以包括：命令解碼器411，其解碼從存儲器控制器110接收的命令cmd；模式寄存器413，其通過提供模式設定信號來設定(或定義)用于存儲器設備120的操作模式；以及ppr控制電路400，其根據(jù)由模式設定信號指示的定義的ppr/sppr模式來控制ppr操作的執(zhí)行。

命令解碼器411可(例如)解碼寫入啟用信號/we、行地址選通信號/ras、列地址選通信號/cas、芯片選擇信號/cs、時鐘clk以及時鐘啟用信號cke，以便生成與命令cmd對應的內(nèi)部命令信號。地址緩沖器420可從存儲器控制器接收地址信號addr，其包括存儲體組地址bg、存儲體地址ba、行地址ra以及列地址ca。讀取操作或?qū)懭氩僮骺梢韵嚓P于基于地址信號addr指定的存儲器單元陣列430中的存儲器單元(或存儲器單元組)來執(zhí)行。

進入到ppr/sppr模式可由模式寄存器命令(例如，圖2的mrs4)以及用于進入ppr/sppr模式的施加到地址緩沖器420的地址信號控制，所述模式寄存器命令指導命令解碼器411將模式寄存器413設定在ppr/sppr模式中。根據(jù)一些實施例，進入ppr/sppr模式可以使用單個地址信號(例如，圖2的地址信號a13)來控制。

ppr控制電路400可以包括壞地址存儲裝置415以及感測和鎖存單元417。壞地址存儲裝置415可用于存儲施加到地址緩沖器的壞地址(例如，以故障地址地圖或fam的形式存儲的地址)以及由命令解碼器411施加的激活命令。壞地址存儲裝置415可包括響應于ppr命令而永久存儲壞地址的非易失性存儲器，以及響應于sppr命令而暫時存儲壞地址的易失性存儲器。感測和鎖存單元417可用于讀取存儲在壞地址存儲裝置415中的壞地址(或fam)，以便生成根據(jù)指示的ppr/sppr模式來控制ppr操作的執(zhí)行的修復控制信號ctrl1至ctrl3。

如在圖5中所示，壞地址存儲裝置415的非易失性存儲器可以在某些實施例中使用包括反熔絲512的反熔絲陣列來實現(xiàn)。反熔絲512可以通過具有與熔絲設備傳統(tǒng)相關聯(lián)的那些電性能相反的電性能的電阻式電熔絲設備來體現(xiàn)。也就是說，當反熔絲512未被編程時，反熔絲512將表現(xiàn)出高電阻，而當反熔絲512被編程時，反熔絲512將表現(xiàn)出低電阻。

反熔絲512通常具有其中電介質(zhì)單元被設置在導體之間的結構，其中反熔絲512通過使用施加到導體的高電壓破壞電介質(zhì)單元來編程。作為編程反熔絲512的結果，設置在電介質(zhì)的兩個相對側上的導體短路，并且反熔絲512表現(xiàn)出低電阻。

在像圖5中所圖示的實施例這樣的某些實施例中，反熔絲512包括耗盡型mos晶體管，該耗盡型mos晶體管包括源極4和漏極5。在初始狀態(tài)中，在連接到柵電極3的第一節(jié)點6與公共連接到源極4和漏極5的第二節(jié)點7之間的電阻是非常高的，因為第一節(jié)點6和第二節(jié)點7由柵極氧化物層分隔開。其結果是，第一節(jié)點6與第二節(jié)點7之間的狀態(tài)實質(zhì)上是不導電的(例如，邏輯“低”狀態(tài)或未編程狀態(tài))。

反熔絲512可以通過使用擊穿電壓破壞在第一節(jié)點6與第二節(jié)點7之間的柵極氧化物層而不可反轉(zhuǎn)地從非導電狀態(tài)切換到導電狀態(tài)。當柵極氧化物層被破壞時，在第一節(jié)點6與第二節(jié)點7之間的電阻基本上是導電的(例如，邏輯“高”狀態(tài)或編程狀態(tài))。通過破壞柵極氧化物層編程反熔絲512所需的時間段可以對應于在發(fā)明構思的某些實施例中圖2的編程時間tpgm。

為了減少將壞地址存儲在壞地址存儲裝置415中所需的時間，ppr控制電路400可以支持sppr操作。如上所述，與幾百毫秒或更多毫秒相比較，這種替代的壞地址存儲方法——其中壞地址被暫時寫入到易失性存儲器而不是永久地編程到非易失性存儲器——可能只花幾十納秒。

在發(fā)明構思的某些實施例中，壞地址存儲裝置415的非易失性存儲器可包括電子熔絲陣列、nand閃速存儲器、nor閃速存儲器、磁性隨機存取存儲器(mram)、自旋力矩轉(zhuǎn)移mram(stt-mram)、電阻式隨機存取存儲器(reram)以及相變隨機存取存儲器(pram)中的一個。

在圖4a和圖4b中，存儲器單元陣列430包括一個或多個存儲體bank0和bank1，其中存儲體bank0和bank1分別包括由字線wl0至wlm以及位線bl0至bln連接的存儲器單元mc。冗余存儲器單元rc可以連接到冗余字線rwl0和rwl1(圖4a)和/或冗余位線rbl0和rbl1(圖4b)。在圖4a的實施例中，存儲器單元mc和冗余存儲器單元rc共享位線bl0至bln，并且可以通過使用共同的列地址來訪問。雖然為了圖示方便僅在圖4a中示出了兩(2)個冗余字線rwl0和rwl1，但可以使用任何合理數(shù)量的冗余字線。

在正常讀取/寫入操作期間，存儲器單元陣列430的存儲體bank0和bank1中的每一個存儲體可以基于輸入的行地址(ira)連接到用于選擇字線wl0至wlm中的至少一個字線的行解碼器和字線驅(qū)動器，并且可基于輸入的列地址(ica)連接到用于選擇位線bl0至bln中的一個位線的列解碼器和列選擇電路。

在ppr操作期間，存儲器單元陣列430可以被控制來根據(jù)修復控制信號ctrl1至ctrl3將連接到響應于壞地址而選擇的壞字線(fwl)的存儲器單元中存儲的數(shù)據(jù)寫入(或復制)到連接到冗余字線(rwl)的存儲器單元中。如果輸入的行地址被假定為是訪問壞存儲器單元的地址，則存儲器單元陣列430可通過響應于輸入的行地址取而代之選擇冗余字線rwl，來在功能上用冗余存儲器單元替換壞存儲器單元。

參考圖4b，與圖4a的存儲器單元陣列430相比較，在存儲器單元陣列430a中，存儲體bank0和bank1中的每一個存儲體包括連接到字線wl0至wlm和位線bl0至bln的存儲器單元mc，以及包括連接到字線wl0至wlm和一個或多個冗余位線rbl0和rbl1的冗余存儲器單元rc。

在圖4b中，ppr控制電路400再次被假定為包括壞地址存儲裝置415和感測和鎖存單元417。壞地址存儲裝置415可用于存儲與由命令解碼器411施加的激活命令一起被施加到地址緩沖器420的壞地址。壞地址存儲裝置415可以包括響應于ppr命令而永久性存儲壞地址的非易失性存儲器，以及響應于ppr命令而暫時存儲壞地址的易失性存儲器。感測和鎖存單元417可用于(例如從fam)讀取在壞地址存儲裝置415中存儲的壞地址，并且生成根據(jù)指定的ppr/sppr模式來控制ppr操作的執(zhí)行的修復控制信號ctrl1至ctrl3。

圖4b的存儲器單元陣列430a可以執(zhí)行ppr操作，在該ppr操作期間存儲在連接到壞位線且響應于修復控制信號ctrl1至ctrl3通過壞列地址選擇的存儲器單元中的數(shù)據(jù)被寫入(或復制)到連接到冗余位線rbl的冗余存儲器單元。根據(jù)一些實施例，ppr操作也可將已知數(shù)據(jù)模式(例如，全“0”數(shù)據(jù)、全“1”數(shù)據(jù)或已知模式的數(shù)據(jù)值)寫入(或編程)到連接到冗余位線rbl的冗余存儲器單元。

在圖4b中的存儲器設備120的前面描述中，如果輸入的列地址是訪問壞位線的地址，則存儲器單元陣列430a可以通過取而代之選擇冗余位線rbl在功能上用冗余存儲器單元替換壞存儲器單元。

圖6和圖7是進一步示出可相關于在圖3的流程圖中概括的方法的步驟(s320)而使用的行復制操作的相應框圖。

參考圖1、圖3和圖6，存儲器設備120包括ppr控制電路400，其響應于由控制邏輯410接收的ppr/sppr命令來選擇性執(zhí)行ppr操作。ppr控制電路400可執(zhí)行ppr操作，其中存儲器設備120進入定義的ppr模式，選擇壞地址(例如，使用fam)以及激活命令act，接收寫入命令，基于寫入命令通過檢查數(shù)據(jù)暫記區(qū)dq來確定存儲器設備120是否是目標，當存儲器設備120是目標時將所選擇的壞地址編程到壞地址存儲裝置415，在完成編程操作之后接收預充電命令，并退出ppr模式。

ppr控制電路400可用于生成第一修復控制信號ctrl1，該第一修復控制信號ctrl1導致相關于存儲器單元陣列430的行復制操作的執(zhí)行?？蓤?zhí)行行復制操作以使得存儲在連接到第一存儲體bank0中的壞行地址所指定的壞字線(fwl)的存儲器單元中的數(shù)據(jù)被讀取(即，由感測放大器440感測到、檢測到且放大)，并且之后將所得“讀取數(shù)據(jù)”寫入(或編程)到連接到第一存儲體bank0的冗余字線的冗余存儲器單元。因此，響應于第一修復控制信號ctrl1執(zhí)行的第一行復制操作可以對應于內(nèi)部存儲體復制操作。

參考圖7，響應于由控制邏輯410接收的ppr/sppr命令，ppr控制電路400可生成第二修復控制信號ctrl2，其導致行復制操作執(zhí)行到存儲器單元陣列430?？梢詧?zhí)行根據(jù)第二修復控制信號ctrl2的行復制操作，以使得連接到第一存儲體bank0中的與壞行地址對應的壞字線(fwl)的存儲器單元所存儲的數(shù)據(jù)被感測放大器440讀取。所得的讀取數(shù)據(jù)被傳遞(或傳送)到跟第一存儲體bank0與第二存儲體bank1之間的主管(competent)數(shù)據(jù)路徑相關聯(lián)的讀取/寫入電路450。從讀取/寫入電路450可將復制的數(shù)據(jù)寫入(或編程)到連接到第二存儲體bank1的冗余字線(rwl)的冗余存儲器單元。因此，響應于第二修復控制信號ctrl2執(zhí)行的第二行復制操作可以對應于存儲體間的復制操作。

參考圖2、圖4、圖6和圖7，與第一和第二修復控制信號ctrl1和ctrl2對應的第一和第二行復制操作可以在時間t3與時間t4之間執(zhí)行，在時間t3，壞地址被存儲在壞地址存儲裝置415中，而在時間t4，預充電命令pre被接收到。

圖8是在一個示例中概括根據(jù)發(fā)明構思的實施例可由存儲器系統(tǒng)執(zhí)行的包括數(shù)據(jù)寫入操作的ppr操作的流程圖。圖9是進一步圖示可相關于在圖8的流程圖中概括的方法的步驟(s820)而使用的寫入操作的框圖。圖8和圖9的數(shù)據(jù)寫入操作被假定為寫入全‘0’數(shù)據(jù)，但是發(fā)明構思的其它實施例可以在這方面寫入任何已知的數(shù)據(jù)模式。

參考圖1、圖2、圖4和圖8，存儲器設備120從存儲器控制器110接收ppr/sppr命令(s810)。如由存儲器控制器110提供的ppr/sppr命令導致壞行地址被存儲在存儲器設備120的壞地址存儲裝置中。ppr控制電路400響應于ppr/sppr命令來執(zhí)行ppr操作(s820)。

如參考圖2在上面描述的，ppr控制電路400可以執(zhí)行ppr操作，以使得存儲器設備120進入ppr模式，選擇壞地址fam以及激活命令act，接收寫入命令，基于寫入命令通過檢查數(shù)據(jù)暫記區(qū)dq來確定存儲器設備120是否是目標，當存儲器設備120是目標時將與激活命令act一起施加的壞地址編程到壞地址存儲裝置415，在完成編程操作之后接收預充電命令，并退出ppr模式。

除了上述的ppr操作之外，ppr控制電路400可以進一步執(zhí)行數(shù)據(jù)寫入操作，借此使全‘0’數(shù)據(jù)被寫入到冗余行。

參考圖9，響應于由控制邏輯410接收的ppr/sppr命令，ppr控制電路400可生成第三修復控制信號ctrl3，其導致針對存儲器單元陣列430的指定冗余行的已知數(shù)據(jù)模式寫入操作的執(zhí)行。在此，作為示例，可執(zhí)行根據(jù)第三修復控制信號ctrl3的已知數(shù)據(jù)寫入操作，以使得全‘0’數(shù)據(jù)被讀取/寫入電路450寫入到連接到替換第一存儲體bank0的壞字線(fwl)的冗余字線(rwl)的冗余存儲器單元中的至少一些(以及可能全部的)冗余存儲器單元。

參考圖2、圖8和圖9，響應于第三修復控制信號ctrl3執(zhí)行的已知數(shù)據(jù)寫入操作可以在時間t3與時間t4之間執(zhí)行，在時間t3，壞地址被編程到壞地址存儲裝置415，而在時間t4，預充電命令pre被接收到。

然而在這點上應該注意的是，關于冗余字線(或冗余位線)構成的已知數(shù)據(jù)模式的寫入被執(zhí)行，而無論寫入(或編程)到壞字線(或壞位線)的存儲器單元的實際數(shù)據(jù)如何。在這種情況下且在沒有進一步的考慮的情況下，用冗余字線對壞字線的替換將可能引入多個數(shù)據(jù)誤差到現(xiàn)由冗余字線rwl存儲的數(shù)據(jù)中。在這種情形下，因為主機50——其比存儲器設備120具有更高級別的硬件性能——可用于使用主管形式的誤差校正和/或檢測來校正(或更新)由冗余字線的存儲器單元存儲的數(shù)據(jù)。例如，主機50可以使用參考存儲在存儲器系統(tǒng)100的另一存儲器設備中的復制組數(shù)據(jù)的校驗和方法或一些其它常規(guī)理解的糾錯碼(ecc)方法來檢測/校正位誤差。

圖10a是列出各種ppr操作模式與相應的地址信號之間的關系的表。圖10b是在另一示例中進一步圖示可以使用圖10a中所圖示的關系的可由圖1的存儲器設備120執(zhí)行的ppr操作的時序圖。

參考圖1、圖2、圖10a和圖10b，各種ppr操作可以由圖1的存儲器系統(tǒng)100來執(zhí)行。示例包括：包括行復制操作的ppr操作，包括行復制操作的sppr操作，包括全‘0’數(shù)據(jù)寫入操作的ppr操作，以及包括全‘0’數(shù)據(jù)寫入操作的sppr操作。在圖10a的表中，使用地址位a14和a15制定在這四個示例之間的命令差異。參考地址位a14和a15的邏輯值，可確定四個ppr操作中的一個ppr操作。在此再次地，全‘0’數(shù)據(jù)寫入操作用作可在發(fā)明構思的各種實施例中使用的不同已知數(shù)據(jù)寫入操作的一個示例。

參考圖10b并且與圖2的時序圖相比較地，三個地址信號被與模式寄存器命令mrs4一起輸入，以便進入特定的ppr模式。例如，地址信號a13、a14和a15被輸入。由于地址信號a13為‘1’，因此存儲器設備進入ppr模式，其特定性質(zhì)由地址信號a14和a15的值進一步確定。

從這個角度，在圖10b中圖示的方法除了在時間t5相關于地址信號a13、a14和a15從ppr模式退出以外與在圖2中圖示的方法相同。

圖11是圖示根據(jù)發(fā)明構思的實施例的包括存儲器系統(tǒng)的多芯片封裝的透視圖，該存儲器系統(tǒng)包括ppr控制電路。多芯片封裝是包括相同類型或各種類型的堆疊的多個半導體芯片的半導體封裝。

參考圖11，多芯片封裝1100可包括在堆疊的存儲器層1110、1120、1130和1140下方的存儲器緩沖器1102。存儲器層1110、1120、1130和1140可以構成稱為通道的多個獨立接口。存儲器層1110、1120、1130和1140可以分別包括兩個通道1111-1112、1121-1122、1131-1132以及1141-1142。通道1111、1112、1121、1122、1131、1132、1141和1142包括獨立的存儲器存儲體并且獨立計時。

在圖11的所圖示實施例中，多芯片封裝1100包括構成8個通道的四(4)個堆疊的存儲器層1110、1120、1130和1140。從兩個到八個的存儲器層可以堆疊在多芯片封裝1100中，其中存儲器層1110、1120、1130和1140中的每一個存儲器層可以包括從一個到四個的通道。根據(jù)實施例，單個通道可以分布在多個存儲器層1110、1120、1130和1140上。

存儲器緩沖器1102可以提供信號分發(fā)功能，用于從存儲器控制器110(圖1)接收命令、地址、時鐘和數(shù)據(jù)，以及向存儲器層1110、1120、1130和1140提供接收到的命令、接收到的地址、接收到的時鐘以及接收到的數(shù)據(jù)。由于存儲器緩沖器1102緩沖全部命令、地址、時鐘和數(shù)據(jù)，因此存儲器控制器110可以通過僅驅(qū)動存儲器緩沖器1102的負載而與存儲器層1110、1120、1130和1140進行接口連接。

存儲器緩沖器1102以及存儲器層1110、1120、1130和1140可以經(jīng)由硅通孔(tsv)而彼此交換信號。存儲器緩沖器1102可以經(jīng)由形成在多芯片封裝1100的外表面上的導電單元(例如焊料球)與外部存儲器控制器通信。

存儲器層1110、1120、1130和1140的通道1111、1112、1121、1122、1131、1132、1141和1142可以包括ppr控制電路400。通道1111、1112、1121、1122、1131、1132、1141和1142中的每一個通道可以基于ppr/sppr命令通過使用ppr控制電路400來將壞地址fam存儲到壞地址存儲裝置415。壞地址存儲裝置415可以包括非易失性存儲器或易失性存儲器。壞地址存儲裝置415可執(zhí)行ppr操作，用于將數(shù)據(jù)寫入到連接到用于替換基于壞行地址選擇的壞字線的冗余字線的冗余存儲器單元，或?qū)?shù)據(jù)寫入到連接到用于替換基于壞列地址選擇的壞位線的冗余位線的冗余存儲器單元。連接到壞字線的存儲器單元的數(shù)據(jù)或者數(shù)據(jù)‘0’或‘1’可以經(jīng)由內(nèi)部存儲體復制操作或存儲體間復制操作被寫入到冗余存儲器單元。

圖12是圖示根據(jù)發(fā)明構思的實施例包括ppr控制電路的移動系統(tǒng)1200的框圖。移動系統(tǒng)1200可包括經(jīng)由總線1202彼此連接的應用處理器1210、連接性單元1220、第一存儲器設備1230、第二存儲器設備1240、用戶界面1250以及電源1260。第一存儲器設備1230可以是易失性存儲器，而第二存儲器設備1240可以是非易失性存儲器。

移動系統(tǒng)1200可以是任意的移動系統(tǒng)，諸如移動電話、智能電話、個人數(shù)字助理(pda)、便攜式多媒體播放器(pmp)、數(shù)碼相機、音樂播放器、便攜式游戲控制臺以及導航系統(tǒng)。

應用處理器1210可以執(zhí)行提供因特網(wǎng)瀏覽、游戲、運動圖片等的應用。應用處理器1210可以包括單個處理器核或多個處理器核。例如，應用處理器1210可包括雙核、四核、六核等。此外，應用處理器1210可進一步包括布置在應用處理器1210內(nèi)部或外部的高速緩沖存儲器。

連接性單元1220可以使得能夠與外部設備進行無線和/或有線通信。例如，連接性單元1220可以提供以太網(wǎng)通信、近場通信(nfc)、射頻識別(rfid)通信、移動電信、存儲卡通信或通用串行總線(usb)通信，其中連接性單元1220可包括基帶芯片組，并且可以支持包括gsm、grps、wcdma和hsxpa的通信協(xié)議。

作為易失性存儲器的第一存儲器設備1230可存儲經(jīng)應用處理器1210處理的數(shù)據(jù)作為寫入數(shù)據(jù)，或可充當工作存儲器。第一存儲器設備1230可以包括用于執(zhí)行ppr操作的ppr控制電路1232。ppr控制電路1232可以響應于如上所述的ppr/sppr命令而將壞地址存儲到壞地址存儲裝置(例如，fam)1234。因此，壞地址存儲裝置1234可以包括非易失性存儲器和易失性存儲器。壞地址存儲裝置1234可以執(zhí)行包括已知數(shù)據(jù)寫入功能的ppr操作，該已知數(shù)據(jù)寫入功能針對連接到替換壞字線的冗余字線的冗余存儲器單元，或者連接到替換壞位線的冗余位線的冗余存儲器單元。各種ppr操作可以有效提供內(nèi)部存儲體復制操作或存儲體間復制操作。

作為非易失性存儲器的第二存儲器設備1240可以存儲用于引導移動系統(tǒng)1200的引導圖像。例如，第二存儲器設備1240可包括電可擦除/可編程只讀存儲器(eeprom)、閃速存儲器、相變隨機存取存儲器(pram)、電阻隨機存取存儲器(rram)、納米浮柵存儲器(nfgm)、聚合物隨機存取存儲器(poram)、磁隨機存取存儲器(mram)、鐵電隨機存取存儲器(fram)等。

用戶界面1250可以包括諸如鍵盤和觸摸屏的一個或多個輸入設備，和/或諸如揚聲器和顯示設備的一個或多個輸出設備。電源1260可為移動系統(tǒng)1200供應操作電壓。此外，根據(jù)一些實施例，移動系統(tǒng)1200可進一步包括相機圖像處理器(cip)，并且可以進一步包括存儲設備，諸如固態(tài)驅(qū)動器(ssd)、硬盤驅(qū)動器(hdd)和cd-rom。

圖13是圖示根據(jù)發(fā)明構思的實施例的包括存儲器系統(tǒng)的計算機系統(tǒng)1300的框圖。

參考圖13，計算機系統(tǒng)1300包括處理器1310、輸入/輸出集線器1320、輸入/輸出控制器集線器1330、存儲器設備1340以及圖形卡1350。根據(jù)一些實施例，計算機系統(tǒng)1300可以是任意的計算系統(tǒng)，諸如個人計算機(pc)、服務器計算機、工作站、膝上型計算機、移動電話、智能電話、個人數(shù)字助理(pda)、便攜式多媒體播放器(pmp)、數(shù)碼相機、數(shù)字電視(tv)、機頂盒、音樂播放器、便攜式游戲機以及導航系統(tǒng)。

處理器1310可以執(zhí)行各種計算功能，諸如特定計算或任務。例如，處理器1310可以是微處理器或中央處理單元(cpu)。根據(jù)一些實施例，處理器1310可以包括單個處理器核或多個處理器核。例如，處理器1310可以包括雙核、四核、六核等。此外，盡管圖13示出了包括單個處理器1310的計算機系統(tǒng)1300，但是計算機系統(tǒng)1300根據(jù)一些實施例可以包括多個處理器。此外，處理器1310可以進一步包括布置在處理器1310的內(nèi)部或外部的高速緩沖存儲器。

處理器1310可包括控制存儲器設備1340的操作的存儲器控制器1311。包括在處理器1310中的存儲器控制器1311可以稱為集成存儲器控制器(imc)。根據(jù)一些實施例，存儲器控制器1311可布置在輸入/輸出集線器1320的內(nèi)部。包括存儲器控制器1311的輸入/輸出集線器1320可稱為存儲器控制器集線器(mch)。

存儲器設備1340可包括進行控制以執(zhí)行ppr操作的ppr控制電路1342。ppr控制電路1342可以響應于ppr/sppr命令將壞地址存儲到壞地址存儲裝置1344(例如，使用fam方法)。壞地址存儲裝置1344可以包括非易失性存儲器或易失性存儲器。壞地址存儲裝置1344可執(zhí)行ppr操作，用于將數(shù)據(jù)寫入到連接到用于替換基于壞行地址選擇的壞字線的冗余字線的冗余存儲器單元，或?qū)?shù)據(jù)寫入到連接到用于替換基于壞列地址選擇的壞位線的冗余位線的冗余存儲器單元。連接到壞字線的存儲器單元的數(shù)據(jù)或者數(shù)據(jù)‘0’或‘1’可以經(jīng)由內(nèi)部存儲體復制操作或存儲體間復制操作被寫入到冗余存儲器單元。

輸入/輸出集線器1320可以管理像圖形卡1350和處理器1310的設備之間的數(shù)據(jù)傳輸。輸入/輸出集線器1320可以經(jīng)由各種類型的接口連接到處理器1310。例如，輸入/輸出集線器1320和處理器1310可以經(jīng)由各種類型的標準接口而連接到彼此，包括前端總線(frontsidebus，fsb)、系統(tǒng)總線、超傳輸、閃電數(shù)據(jù)傳輸(lightingdatatransport，ldt)、快速通道互聯(lián)(quickpathinterconnect，qpi)、公共系統(tǒng)接口(commonsysteminterface，csi)、快速外圍組件接口(peripheralcomponentinterface-express，pcie)等。雖然圖13示出了包括單個輸入/輸出集線器1320的計算機系統(tǒng)1300，但是計算機系統(tǒng)1300根據(jù)一些實施例可以包括多個輸入/輸出集線器。

輸入/輸出集線器1320可向設備提供各種接口。例如，輸入/輸出集線器1320可以提供加速圖形端口(acceleratedgraphicsport，agp)接口、快速外圍組件接口(pcie)接口、通信流架構(communicationsstreamingarchitecture，csa)接口等。

圖形卡1350可經(jīng)由agp或pcie連接到輸入/輸出集線器1320。圖形卡1350可以控制用于顯示圖像的顯示裝置(未示出)。圖形卡1350可以包括用于處理圖像數(shù)據(jù)的內(nèi)部處理器和內(nèi)部半導體存儲器設備。根據(jù)一些實施例，輸入/輸出集線器1320可包括布置在輸入/輸出集線器1320外部的具有圖形卡1350的圖形設備，或者可以包括布置在輸入/輸出集線器1320而不是圖形卡1350內(nèi)部的圖形設備。包括在輸入/輸出集線器1320中的圖形設備可以稱為集成圖形設備。此外，包括存儲器控制器和圖形設備的輸入/輸出集線器1320可以稱為圖形和存儲器控制器集線器(graphicsandmemorycontrollerhub，gmch)。

輸入/輸出控制器集線器1330可以執(zhí)行用于各種系統(tǒng)接口的有效操作的數(shù)據(jù)緩沖和接口仲裁。輸入/輸出控制器集線器1330可以經(jīng)由內(nèi)部總線連接到輸入/輸出集線器1320。例如，輸入/輸出集線器1320和輸入/輸出控制器集線器1330可以經(jīng)由直接媒體接口(directmediainterface，dmi)、集線器接口、企業(yè)南橋接口(enterprisesouthbridgeinterface，esi)、pcie等來連接到彼此。

輸入/輸出控制器集線器1330可向外圍設備提供各種接口。例如，輸入/輸出控制器集線器1330可以提供通用串行總線(usb)端口、串行高級技術附件(serialadvancedtechnologyattachment，sata)、通用輸入/輸出(generalpurposeinput/output，gpio)、低引腳數(shù)(lowpincount，lpc)總線、串行外圍接口(serialperipheralinterface，spi)、pci、pcie等。

根據(jù)一些實施例，處理器1310、輸入/輸出集線器1320以及輸入/輸出控制器集線器1330中的兩個或更多個可以體現(xiàn)為單個芯片組。

盡管已參考實施例具體示出并描述了發(fā)明構思，但將會理解，可以在其中進行形式和細節(jié)上的各種改變，而不脫離所附權利要求的范圍。