背景技術(shù)：

半導體存儲器廣泛地用于各種電子裝置，例如蜂窩電話、數(shù)碼相機、個人數(shù)字助理、醫(yī)療電子設(shè)備、移動計算裝置和非移動計算裝置。半導體存儲器可以包括非易失性存儲器或者易失性存儲器。非易失性存儲器允許即使非易失性存儲器未連接到電源(例如，電池)也存儲和保持信息。非易失性存儲器的實例包括閃存存儲器(例如，nand類型和nor類型閃存存儲器)和電可擦可編程只讀存儲器(eeprom)。

閃存存儲器和eeprom兩者都利用浮置柵極晶體管。對于每個浮置柵極晶體管，浮置柵極位置浮置柵極晶體管的溝道區(qū)以上并與該溝道區(qū)絕緣。溝道區(qū)位于浮置柵極晶體管的源極和漏極區(qū)之間?？刂茤艠O位于浮置柵極以上并與該浮置柵極絕緣?？梢酝ㄟ^設(shè)置浮置柵極上存儲的電荷量來控制浮置柵極晶體管的閾值電壓。浮置柵極上的電荷量典型地使用fowler-nordheim(f-n)隧穿(tunneling)或者熱電子注入來控制。調(diào)整閾值電壓的能力允許浮置柵極晶體管用作非易失性存儲元件或者存儲器單元。在有些情況下，可以通過編程和讀取多個閾值電壓或者閾值電壓范圍來提供每個存儲器單元多于一個數(shù)據(jù)位(即，多級或者多階段存儲器單元)。

nand閃存存儲器結(jié)構(gòu)典型地與兩個選擇柵極串聯(lián)且在兩個選擇柵極之間布置多個浮置柵極晶體管。與選擇柵極串聯(lián)的浮置柵極晶體管可以被稱為nand串。近年來，nand閃存存儲器已經(jīng)被縮放以降低每個位的成本。但是，隨著工藝幾何形狀縮小，出現(xiàn)許多設(shè)計和工藝挑戰(zhàn)。這些挑戰(zhàn)包括晶體管特性隨著工藝、電壓和溫度(pvt)變化的增加的變化性。

附圖說明

圖1示出nand串的一個實施例。

圖2使用相應(yīng)的電路圖示出圖1的nand串的一個實施例。

圖3a示出包括多個nand串的存儲器塊的一個實施例。

圖3b示出對于每單元三位存儲器單元的可能的閾值電壓分布的一個實施例。

圖3c示出編程操作期間nand串的一個實施例。

圖4a示出垂直nand結(jié)構(gòu)的一個實施例。

圖4b示出沿著圖4a的線x-x的截面圖的一個實施例。

圖5a示出非易失性存儲系統(tǒng)的一個實施例。

圖5b示出感應(yīng)塊的一個實施例。

圖6a示出用于生成大于電源電壓的電壓的電荷泵系統(tǒng)的一個實施例。

圖6b示出電壓基準發(fā)生器的一個實施例。

圖7a示出電壓調(diào)節(jié)器的一個實施例，該電壓調(diào)節(jié)器包括具有可配置的分壓器的非反相放大器和用于減小電壓調(diào)節(jié)器的穩(wěn)定時間的電流升高(currentboosting)電路系統(tǒng)。

圖7b示出電壓調(diào)節(jié)器的一個實施例，該電壓調(diào)節(jié)器包括單位增益緩存器和用于減小電壓調(diào)節(jié)器的穩(wěn)定時間的電流升高電路系統(tǒng)。

圖7c示出電壓調(diào)節(jié)器的另一個實施例，該電壓調(diào)節(jié)器包括單位增益緩存器和用于減小電壓調(diào)節(jié)器的穩(wěn)定時間的電流升高電路系統(tǒng)。

圖7d示出用于圖7a中示出的電壓調(diào)節(jié)器的電壓波形的一個實施例。

圖8a是描述用于減小電壓調(diào)節(jié)器的穩(wěn)定時間(settlingtime)的處理的一個實施例的流程圖。

圖8b是描述用于減小電壓調(diào)節(jié)器的穩(wěn)定時間的處理的替代實施例的流程圖。

具體實施方式

描述用于當生成調(diào)節(jié)的電壓(例如，讀取電壓或者編程電壓)時減小電壓調(diào)節(jié)器的穩(wěn)定時間的技術(shù)。電壓調(diào)節(jié)器的穩(wěn)定時間可以包括電壓調(diào)節(jié)器從不同于期望調(diào)節(jié)電壓的電壓而輸出期望調(diào)整電壓所用的時間。在一個實例中，穩(wěn)定時間可以包括將電壓調(diào)節(jié)器的輸出從待機模式期間的預設(shè)電壓(例如，5v或者0v)轉(zhuǎn)換到有源模式(例如，對應(yīng)于生成讀取電壓的電壓發(fā)生器)期間的期望調(diào)節(jié)電壓(例如，3v)的時間。在有些情況下，可以通過檢測到電壓調(diào)節(jié)器從待機模式轉(zhuǎn)換到有源模式且在電流升高階段期間從電壓調(diào)節(jié)器的輸出提取(draw)附加電流，來減小電壓調(diào)節(jié)器的穩(wěn)定時間。電流升高階段可以對應(yīng)于電流升高脈沖，該電流升高脈沖當從控制器接收到使能信號時開始，且然后當電壓調(diào)節(jié)器的輸出電壓在期望調(diào)節(jié)電壓的第一電壓內(nèi)(例如，在期望調(diào)節(jié)電壓的50mv內(nèi))或者超出期望調(diào)節(jié)電壓第二電壓(例如，超出期望調(diào)節(jié)電壓150mv)時結(jié)束。

在一個實施例中，與從電壓調(diào)節(jié)器的輸出提取附加電流相關(guān)聯(lián)的電流升高脈沖可以當從配置為執(zhí)行或者促進一個或多個存儲器陣列操作的一個或多個控制電路接收到使能信號時開始，且然后在對應(yīng)于當電壓調(diào)節(jié)器的輸出電壓首次達到特定電壓電平(例如，大于在期望調(diào)節(jié)電壓以上的200mv或者至少是小于期望調(diào)節(jié)電壓的50mv)時鎖存該禁止信號之后結(jié)束。在有些情況下，鎖存的禁止信號然后可以僅在來自一個或多個控制電路的使能信號反轉(zhuǎn)(toggle)(例如，從vdd轉(zhuǎn)換到0v且然后回到vdd)之后重新鎖存。在一個實例中，可以僅一旦在接收使能信號的上升沿之后鎖存該禁止信號。用于確定何時停止從電壓調(diào)節(jié)器的輸出提取附加電流的鎖存的禁止信號可以使用reset/set(rs)鎖存器、nand門鎖存器或者一對交叉耦合的nand門來鎖存。提供當從一個或多個控制電路接收到使能信號時開始和當鎖存禁止信號時結(jié)束的電流升高脈沖的一個益處是可以在各種輸出負載條件和期望調(diào)節(jié)電壓上動態(tài)地調(diào)整電流升高脈沖的脈沖寬度。

在一些實施例中，可以基于輸出負載條件(例如，要由負載形成的電流量)、期望調(diào)節(jié)電壓(例如，期望調(diào)節(jié)電壓是2v或者10v)和/或待機模式期間的預設(shè)電壓(或者預充電電壓)和有源模式期間的期望調(diào)節(jié)電壓之間的差值，來設(shè)置用于確定何時鎖存禁止信號的特定電壓電平。在一個實例中，如果預設(shè)電壓和期望調(diào)節(jié)電壓之間的差值小于1v，則特定電壓電平可以被設(shè)置為小于期望調(diào)節(jié)電壓100mv；否則，如果預設(shè)電壓和期望調(diào)節(jié)電壓之間的差值是1v或大于1v，則特定電壓電平可以被設(shè)置為大于期望調(diào)節(jié)電壓200mv。在該情況下，如果預設(shè)電壓和期望調(diào)節(jié)電壓之間的差值是1v或大于1v，則特定電壓電平可以指示發(fā)生超過期望調(diào)節(jié)電壓。在另一實例中，如果期望調(diào)節(jié)電壓小于4v，則特定電壓電平可以被設(shè)置為期望調(diào)節(jié)電壓；否則，如果期望調(diào)節(jié)電壓是4v或大于4v，則特定電壓電平可以被設(shè)置為大于期望調(diào)節(jié)電壓150mv。在該情況下，如果期望調(diào)節(jié)電壓大于4v，則特定電壓電平可以指示發(fā)生超過(overshoot)期望調(diào)節(jié)電壓。

用于使用電壓調(diào)節(jié)器生成電壓的在這里描述的方法和系統(tǒng)可以以位于集成電路上的各種電子電路(例如，數(shù)字或者模擬電路)使用。作為實例，集成電路可以包括存儲器芯片(例如，dram、sram、閃存存儲器等)、可編程邏輯器件(例如，fpga或者cpld)、微處理器、微控制器、dsp、asic或者rf集成電路。

在一個實施例中，非易失性存儲系統(tǒng)可以包括非易失性存儲器單元的一個或多個二維陣列。二維存儲器陣列內(nèi)的存儲器單元可以形式單層的存儲器單元且可以在x和y方向上經(jīng)由控制線(例如，字線和位線)來選擇。在另一實施例中，非易失性存儲系統(tǒng)可以包括一個或多個單片三維存儲器陣列，其中可以在單個基底以上形成兩個或更多層的存儲器單元而沒有任何介于其間的基底。在有些情況下，三維存儲器陣列可以包括位于基底以上且與基底正交或者實質(zhì)上與基底正交(例如，在與基底正交的法向矢量的2-5度內(nèi))的存儲器單元的一個或多個垂直列。在一個實例中，非易失性存儲系統(tǒng)可以包括具有垂直位線或者與半導體基底正交布置的位線的存儲器陣列?；卓梢园ü杌?。存儲器陣列可以包括各種存儲器結(jié)構(gòu)，包括平面nand結(jié)構(gòu)、垂直nand結(jié)構(gòu)、位成本可擴展(bics)nand結(jié)構(gòu)、3dnand結(jié)構(gòu)或者3dreram結(jié)構(gòu)。

在一個實施例中，存儲器陣列內(nèi)的存儲器單元可以包括可重寫非易失性存儲器單元，其包括可逆阻抗切換元件?？赡孀杩骨袚Q元件可以包括具有可以在兩個或更多狀態(tài)之間可逆地切換的電阻率的可逆電阻率切換材料。在一個實施例中，可逆阻抗切換材料可以包括金屬氧化物(例如，二元金屬氧化物)。金屬氧化物可以包括氧化鎳或者氧化鉿。在另一實施例中，可逆阻抗切換材料可以包括相變材料。相變材料可以包括硫族化物材料。在有些情況下，可重寫非易失性存儲器單元可以包括阻性ram(reram)存儲器單元。在其它情況下，可重寫非易失性存儲器單元可以包括電橋存儲器單元或者可編程金屬化存儲器單元。

在一些實施例中，非易失性存儲系統(tǒng)可以包括在具有設(shè)置在硅基底以上的有源區(qū)的存儲器單元陣列的一個或多個物理級中單片地形成的非易失性存儲器。非易失性存儲系統(tǒng)還可以包括與存儲器單元的操作相關(guān)聯(lián)的電路系統(tǒng)(例如，解碼器、狀態(tài)機、頁寄存器或者用于控制存儲器單元的讀取或者編程的控制電路)。與存儲器單元的操作相關(guān)聯(lián)的電路系統(tǒng)可以位于基底以上或者位于基底內(nèi)。

在一些實施例中，非易失性存儲系統(tǒng)可以包括單片三維存儲器陣列。單片三維存儲器陣列可以包括一個或多個級的存儲器單元。一個或多個級的存儲器單元的第一級內(nèi)的每個存儲器單元可以包括位于基底以上(例如，在單晶基底或者晶體硅基底以上)的有源區(qū)。在一個實例中，有源區(qū)可以包括半導體結(jié)(例如，p-n結(jié))。有源區(qū)可以包括晶體管的源極或者漏極區(qū)的一部分。在另一實例中，有源區(qū)可以包括晶體管的溝道區(qū)。

圖1示出nand串90的一個實施例。圖2使用相應(yīng)的電路圖示出圖1的nand串的一個實施例。如圖所示，nand串90包括在第一選擇柵極120(即，漏極側(cè)選擇柵極)和第二選擇柵極122(即，源極側(cè)選擇柵極)之間串聯(lián)的四個晶體管100、102、104和106。選擇柵極120將nand串90連接到位線126。選擇柵極122將nand串90連接到源極線128。通過施加適當?shù)碾妷旱娇刂茤艠O120cg(即，經(jīng)由圖2的選擇線sgd)來控制選擇柵極120。通過施加適當?shù)碾妷旱娇刂茤艠O122cg(即，經(jīng)由圖2的選擇線sgs)來控制選擇柵極122。晶體管100、102、104和106中的每一個包括控制柵極和浮置柵極。例如，晶體管100包括控制柵極100cg和浮置柵極100fg，晶體管102包括控制柵極102cg和浮置柵極102fg，晶體管104包括控制柵極104cg和浮置柵極104fg，且晶體管106包括控制柵極106cg和浮置柵極106fg?？刂茤艠O100cg、102cg、104cg和106cg分別連接到字線wl3、wl2、wl1和wl0。

注意到雖然圖1和圖2示出了nand串中的四個浮置柵極晶體管，僅提供四個浮置柵極晶體管的使用作為示例。nand串可以具有少于或多于四個浮置柵極晶體管(或者存儲器單元)。例如，某些nand串可以包括16個存儲器單元、32個存儲器單元、64個存儲器單元、128個存儲器單元等。在這里的討論不限于nand串中存儲器單元的任何特定數(shù)目。一個實施例使用具有66個存儲器單元的nand串，其中64個存儲器單元用于存儲數(shù)據(jù)且兩個存儲器單元被稱為偽存儲器單元，因為它們不存儲數(shù)據(jù)。

使用nand閃存存儲器結(jié)構(gòu)的閃存存儲器系統(tǒng)的典型架構(gòu)包括存儲器塊內(nèi)的多個nand串。存儲器塊可以包括擦除單元。在有些情況下，存儲器塊內(nèi)的nand串可以共享公共的阱(例如，p-阱)。每個nand串可以通過它的源極側(cè)選擇柵極連接到公共源極線(例如，由選擇線sgs控制)和通過它的漏極側(cè)選擇柵極連接到它相關(guān)聯(lián)的位線(例如，由選擇線sgd控制)。典型地，每個位線在垂直于字線的方向上在它相關(guān)聯(lián)的nand串頂部(或者上方)延伸，且連接到感應(yīng)放大器(senseamplifier)。

在一些實施例中，在編程操作期間，可以通過升高相關(guān)聯(lián)的溝道區(qū)(例如，經(jīng)由字線耦合而自升高(self-boosting)溝道區(qū))來禁止或者封鎖未被編程的存儲元件(例如，先前已經(jīng)完成編程到目標數(shù)據(jù)狀態(tài)的存儲元件)的編程。未選擇的存儲元件(或者未選擇的nand串)可以被稱為禁止或者封鎖的存儲元件(或者禁止的nand串)，因為在編程操作的給定編程迭代期間禁止或者封鎖其編程。

雖然在這里描述了使用nand類型閃存存儲器的技術(shù)，在這里公開的技術(shù)也可以應(yīng)用于其他類型的非易失性存儲裝置和架構(gòu)(例如，nor類型閃存存儲器)。此外，雖然在這里描述了使用浮置柵極晶體管的技術(shù)，在這里描述的技術(shù)也可以應(yīng)用于或者與其他存儲器技術(shù)一起使用，這些存儲器技術(shù)包括采用電荷陷阱、相變(例如，硫族化物材料)或者狀態(tài)改變材料的存儲器技術(shù)。

圖3a示出包括多個nand串的存儲器塊的一個實施例。如圖所示，每個nand串包括(y+1)個存儲器單元。每個nand串經(jīng)由由漏極側(cè)選擇信號sgd控制的漏極側(cè)選擇柵極連接到漏極側(cè)上的(x+1)個位線中的一條位線(即，位線bl0-blx的一條位線)。每個nand串經(jīng)由由源極側(cè)選擇信號sgs控制的源極側(cè)選擇柵極連接到源極線(源極)。在一個實施例中，由源極側(cè)選擇信號sgs控制的源極側(cè)選擇柵極和由漏極側(cè)選擇信號sgd控制的漏極側(cè)選擇柵極可以包括沒有浮置柵極的晶體管或者包括浮置柵極結(jié)構(gòu)的晶體管。

在一個實施例中，在編程操作期間，當編程存儲器單元，例如nand閃存存儲器單元時，編程電壓可以施加到存儲器單元的控制柵極，且相應(yīng)的位線可以接地。這些編程偏置條件可以使得電子經(jīng)由場輔助的電子隧道注入浮置柵極中，由此升高存儲器單元的閾值電壓。在編程操作期間施加到控制柵極的編程電壓可以作為一系列脈沖施加。在有些情況下，編程脈沖的幅值可以隨著每個連續(xù)脈沖增加預定步長。在編程脈沖之間，可以執(zhí)行一個或多個驗證操作。在編程操作期間，可以通過升高編程禁止的存儲器單元的溝道區(qū)，來封鎖和禁止已經(jīng)達到它們想要的編程狀態(tài)的存儲器單元的編程。

在一個實施例中，可以通過在足夠的時間段內(nèi)升高到p-阱到擦除電壓(例如，20伏特)和在源極和位線浮置的同時將所選的存儲器單元的塊的字線接地，來擦除存儲器單元。這些擦除偏置條件可以使得電子從浮置柵極轉(zhuǎn)移通過隧道氧化物，由此降低所選塊內(nèi)的存儲器單元的閾值電壓。在有些情況下，可以關(guān)于整個存儲器平面，關(guān)于存儲器平面內(nèi)的單獨的塊，或者關(guān)于存儲器單元的另一單元執(zhí)行擦除操作。

在一些實施例中，在驗證操作和/或讀取操作期間，所選的字線可以連接(或者偏置)到一電壓，對于每個讀取和驗證操作指定該電壓電平以確定特定的存儲器單元的閾值電壓是否已經(jīng)達到這個電平。在施加字線電壓之后，可以測量(或者感應(yīng))存儲器單元的傳導電流以確定存儲器單元是否響應(yīng)于施加到字線的電壓傳導足夠量的電流。如果傳導電流測量為大于某個值，則假定存儲器單元導通且施加到字線的電壓大于存儲器單元的閾值電壓。如果傳導電流未測量為大于某個值，則假定存儲器單元不導通且施加到字線的電壓不大于存儲器單元的閾值電壓。

存在在讀取或者驗證操作期間測量存儲器單元的傳導電流的很多方式。在一個實例中，可以通過存儲器單元放電或者充電感應(yīng)放大器中的專用電容器的速率來測量存儲器單元的傳導電流。在另一實例中，所選的存儲器單元的傳導電流允許(或者未能允許)包括存儲器單元的nand串在相應(yīng)的位線上放電電壓?？梢栽跁r間段之后測量位線的電壓(或者感應(yīng)放大器中的專用電容器兩端的電壓)以確定位線是否已經(jīng)放電特定量。

圖3b示出每單元三位的存儲器單元(即，可以存儲三位數(shù)據(jù)的存儲器單元)的可能的閾值電壓分布(或者數(shù)據(jù)狀態(tài))的一個實施例。但是，其他實施例可以每個存儲器單元使用多于或者少于三位數(shù)據(jù)(例如，每個存儲器單元四位或更多位數(shù)據(jù))。在成功的編程處理(具有驗證)的結(jié)束，按照需要，存儲器頁或者存儲器塊內(nèi)的存儲器單元的閾值電壓應(yīng)該在編程的存儲器單元的一個或多個閾值電壓分布內(nèi)或者在擦除的存儲器單元的閾值電壓分布內(nèi)。

如圖所示，每個存儲器單元可以存儲三位數(shù)據(jù)；因此，存在八個有效數(shù)據(jù)狀態(tài)s0-s7。在一個實施例中，數(shù)據(jù)狀態(tài)s0低于0伏且數(shù)據(jù)狀態(tài)s1-s7高于0伏。在其他實施例中，全部八個數(shù)據(jù)狀態(tài)高于0伏，或者可以實現(xiàn)其他布置。在一個實施例中，閾值電壓分布s0比分布s1-s7寬。

每個數(shù)據(jù)狀態(tài)s0-s7對應(yīng)于存儲器單元中存儲的三位的唯一值。在一個實施例中，s0＝111，s1＝110，s2＝101，s3＝100，s4＝011，s5＝010，s6＝001且s7＝000。也可以使用數(shù)據(jù)到狀態(tài)s0-s7的其他映射。在一個實施例中，存儲器單元中的所有數(shù)據(jù)位存儲在同一邏輯頁中。在其他實施例中，存儲器單元中存儲的每位數(shù)據(jù)對應(yīng)于不同頁。因此，存儲三位數(shù)據(jù)的存儲器單元將包括第一頁、第二頁和第三頁中的數(shù)據(jù)。在一些實施例中，連接到同一字線的所有存儲器單元將存儲在數(shù)據(jù)的相同三頁中的數(shù)據(jù)。在一些實施例中，連接到字線的存儲器單元可以分組為頁的不同集合(例如，通過奇數(shù)和偶數(shù)位線)。

在某些實例實現(xiàn)中，存儲器單元將被擦除到狀態(tài)s0。從狀態(tài)s0，存儲器單元可以被編程到s1-s7中的任意狀態(tài)?？梢酝ㄟ^施加具有上升幅值的一組脈沖到存儲器單元的控制柵極來執(zhí)行編程。在脈沖之間，可以執(zhí)行一組驗證操作以確定正在編程的存儲器單元是否已經(jīng)達到它們的目標閾值電壓(例如，使用驗證電平vv1、vv2、vv3、vv4、vv5、vv6和vv7)。編程到狀態(tài)s1的存儲器單元將被測試以參考它們的閾值電壓是否已經(jīng)達到vv1。編程到狀態(tài)s2的存儲器單元將被測試以參考它們的閾值電壓是否已經(jīng)達到vv2。編程到狀態(tài)s3的存儲器單元將被測試以參考它們的閾值電壓是否已經(jīng)達到vv3。編程到狀態(tài)s4的存儲器單元將被測試以參考它們的閾值電壓是否已經(jīng)達到vv4。編程到狀態(tài)s5的存儲器單元將被測試以參考它們的閾值電壓是否已經(jīng)達到vv5。編程到狀態(tài)s6的存儲器單元將被測試以參考它們的閾值電壓是否已經(jīng)達到vv6。編程到狀態(tài)s7的存儲器單元將被測試以參考它們的閾值電壓是否已經(jīng)達到vv7。

當讀取存儲三位數(shù)據(jù)的存儲器單元時，將在讀取比較點vr1、vr2、vr3、vr4、vr5、vr6和vr7執(zhí)行多次讀取以確定存儲器單元處于哪個狀態(tài)。如果存儲器單元響應(yīng)于vr1導通，則其處于狀態(tài)s0。如果存儲器單元響應(yīng)于vr2導通但是不響應(yīng)于vr1導通，則其處于狀態(tài)s1。如果存儲器單元響應(yīng)于vr3導通但是不響應(yīng)于vr2導通，則其處于狀態(tài)s2。如果存儲器單元響應(yīng)于vr4導通但是不響應(yīng)于vr3導通，則其處于狀態(tài)s3。如果存儲器單元響應(yīng)于vr5導通但是不響應(yīng)于vr4導通，則其處于狀態(tài)s4。如果存儲器單元響應(yīng)于vr6導通但是不響應(yīng)于vr5導通，則其處于狀態(tài)s5。如果存儲器單元響應(yīng)于vr7導通但是不響應(yīng)于vr7導通，則其處于狀態(tài)s7。如果存儲器單元不響應(yīng)于vr7導通，則其處于狀態(tài)s7。

圖3c示出編程操作期間nand串300的一個實施例。當編程nand串300的存儲元件(例如，與wl5相關(guān)聯(lián)的存儲元件316)時，編程電壓可以施加到與存儲元件相關(guān)聯(lián)的所選的字線，且低電壓(例如，地)可以施加到與該存儲元件相關(guān)聯(lián)的位線。如圖所示，nand串300包括源極側(cè)選擇柵極306、漏極側(cè)選擇柵極308和在基底310以上形成的八個字線wl0-wl7。vsgs可以施加到源極側(cè)選擇柵極306且vsgd可以施加到漏極側(cè)選擇柵極308。位線302可以偏置到vbl且源極線304可以偏置到vsource。在編程操作期間，編程電壓vpgm可以施加到與所選的存儲元件316相關(guān)聯(lián)的所選的字線wl5。

在升高模式的一個實例中，當存儲元件316是所選的存儲元件時，相對低電壓vlow(例如，2-6v)可以施加到源極側(cè)字線(wl3)，同時隔離電壓viso(例如，0-4v)可以施加到被稱為隔離字線的另一源極側(cè)字線(wl2)，且傳遞電壓vpass可以施加到與nand串300相關(guān)聯(lián)的剩余字線(在該情況下，字線wl0、wl1、wl4、wl6和wl7)。雖然viso和vlow的絕對值可以在相對大和部分重疊的范圍上變化，viso可以小于vlow。在有些情況下，viso可以小于vlow，vlow小于vpass，vpass小于vpgm。

在有些情況下垂直nand結(jié)構(gòu)可以包括垂直nand串或者垂直反向nand串。nand串可以包括浮置柵極晶體管的串。反向nand串可以包括反向浮置柵極晶體管的串。

圖4a示出垂直nand結(jié)構(gòu)的一個實施例。垂直nand結(jié)構(gòu)包括反向nand串，該反向nand串在基底424以上形成且定向以使得該反向nand串與基底424正交。反向nand串可以包括如下nand串，該nand串包括在反向浮置柵極的浮置柵極和反向浮置柵極晶體管的控制柵極之間具有隧道氧化物的反向浮置柵極晶體管。浮置柵極和控制柵極之間的隧道氧化物的布置允許用于反向浮置柵極晶體管的編程和/或擦除在浮置柵極和控制柵極之間發(fā)生、而不是在浮置柵極和反向浮置柵極晶體管的溝道之間發(fā)生的機制(例如，作為運輸機制的f-n隧道)。反向nand串可以布置在垂直存儲器孔內(nèi)，該垂直存儲器孔通過控制柵極材料(例如，鎢、氮化物或者多晶硅)和柵極間絕緣體材料(例如，氧化物或者二氧化硅)的交互層蝕刻。如圖所示，控制柵極材料的層包括層417和層414-416，且柵極間絕緣體材料的層包括層418-420。柵極間絕緣體材料層420可以布置在源極線層422(例如，摻雜的多晶硅)以上，且源極線層422可以布置在基底424以上(例如，硅基底)。在有些情況下，第一字線(wl1)可以對應(yīng)于控制柵極層414，第二字線(wl0)可以對應(yīng)于控制柵極層415，且源極側(cè)選擇柵極線(sgs)可以對應(yīng)于控制柵極層416。

在一個實施例中，在存儲器孔內(nèi)，隧道層材料408(例如，包括薄氧化物)、浮置柵極材料410(例如，多晶硅)、介電層412(例如，氧化物)和溝道層材料406(例如，無摻雜的多晶硅)可以沉積在存儲器孔內(nèi)且依次布置以形成反向nand串。如圖4a所示，隧道層材料408布置在存儲器孔內(nèi)或者存儲器孔的內(nèi)部。隧道層材料408可以包括多層電介質(zhì)堆疊的一部分，例如包括二氧化硅(“o”)和氮化硅(“n”)的交替層的ono電介質(zhì)堆疊。在有些情況下，隧道層材料408可以包括具有比二氧化硅大的介電常數(shù)的高-k介電材料(例如，基于鉿的高k電介質(zhì)或者氧化鉿)。在有些情況下，可以在存儲器孔內(nèi)形成核心材料層404(例如，氧化物)。在其它情況下，可以省略核心材料層404。位線接觸層402可以在存儲器孔的頂部形成并連接到或者直接鄰接溝道層材料406。溝道層材料406可以在存儲器孔的底部連接到源極線層422。因此，在該情況下，位線接觸層402在存儲器孔的頂部連接到反向nand串，且源極線接觸層422在存儲器孔的底部連接到反向nand串。

在一個實施例中，位線接觸層402可以包括第一傳導類型(例如，n型)的材料，且源極線接觸層422可以包括不同于第一傳導類型的第二傳導類型(例如，p型)的材料。在一個實例中，位線接觸層402可以包括n型材料(例如，n型多晶硅)且源極線接觸層422可以包括p型材料(例如，p型多晶硅)。在另一實例中，位線接觸層402可以包括p型材料，且源極線接觸層422可以包括n型材料(例如，n型多晶硅)。因此，在有些情況下，反向nand串可以包括不對稱源極和漏極，其可以用于提供用于使用反向nand串執(zhí)行的存儲器操作(例如，編程、擦除和讀取操作)的電子供應(yīng)(經(jīng)由n型材料)和空穴供應(yīng)(經(jīng)由p型材料)兩者。存儲器操作可以取決于施加到反向nand串的偏壓條件而包括n溝道操作和/或p溝道操作。

在一個實施例中，可以使用與溝道層(例如，無摻雜的多晶硅溝道層)相鄰布置的核心材料層(例如，氧化物層或者其他介電層)來形成反向nand串，該溝道層與阻擋層(例如，氧化物層或者其他介電層)相鄰布置，該阻擋層與浮置柵極層(或者電荷阱層)相鄰布置，該浮置柵極層與隧道層(例如，薄氧化物)相鄰布置，該隧道層與控制柵極層(例如，鎢)相鄰布置。隧道層可以具有小于阻擋層的厚度的厚度。

圖4b示出沿著圖4a的線x-x的截面圖的一個實施例。如圖所示，反向nand串包括由溝道層材料406圍繞的內(nèi)核材料層404，溝道層材料406由介電層412圍繞，介電層412由浮置柵極材料410圍繞，浮置柵極材料410由隧道層材料408圍繞，隧道層材料408由控制柵極材料層417圍繞。在一個實施例中，圖4a可以示出沿著圖4b的線y-y的截面圖。在一個實施例中，反向nand串可以使用垂直圓柱結(jié)構(gòu)或者垂直錐形圓柱結(jié)構(gòu)來形成。在該情況下，反向nand串的介電材料412、浮置柵極材料410、隧道層材料408和溝道層材料406可以包括圍繞核心材料層404的垂直環(huán)狀結(jié)構(gòu)。在另一實施例中，反向nand串可以使用垂直柱狀結(jié)構(gòu)或者垂直直角棱鏡結(jié)構(gòu)來形成。

圖5a示出包括用于并行讀取和編程存儲器單元(例如，nand多級單元)的頁(或者其他單元)的讀/寫電路的非易失性存儲系統(tǒng)596的一個實施例。如圖所示，非易失性存儲系統(tǒng)596包括存儲器裸芯598和控制器550。存儲器裸芯598包括存儲器陣列501(例如，nand閃存存儲器陣列)、控制電路系統(tǒng)510、行解碼器530、列解碼器560和讀/寫電路565。在一個實施例中，由各種外圍電路(例如，行解碼器或者列解碼器)對存儲器陣列501的訪問在陣列的相對側(cè)上以對稱方式實現(xiàn)，以使得每一側(cè)上訪問線和電路系統(tǒng)的密度減小一半。存儲器陣列501可經(jīng)由行解碼器530由字線和經(jīng)由列解碼器560由位線尋址。字線和位線是存儲器陣列控制線的實例。讀/寫電路565包括允許并行讀取或者編制存儲元件的頁的多個感應(yīng)塊500。在有些情況下，控制器550可以集成在存儲器裸芯598上。經(jīng)由線520在主機和控制器550并經(jīng)由線518在控制器550和存儲器裸芯598之間轉(zhuǎn)移命令和數(shù)據(jù)。

控制電路系統(tǒng)510與讀/寫電路565協(xié)作以關(guān)于存儲器陣列501執(zhí)行存儲器操作。控制電路系統(tǒng)510包括狀態(tài)機512、片上地址解碼器514和功率控制模塊516。狀態(tài)機512提供存儲器操作的芯片級控制。片上地址解碼器514提供由主機使用的地址和由解碼器530和560使用的硬件地址之間的地址接口。功率控制模塊516控制在存儲器操作期間供應(yīng)到字線和位線的功率和電壓。在一個實施例中，功率控制模塊516包括可以生成大于電源電壓的電壓的一個或多個電荷泵。

在一些實施例中，存儲器陣列501之外的一個或多個組件(單獨或者組合的)可以被稱為管理或者控制電路。例如，一個或多個管理或者控制電路可以包括控制電路系統(tǒng)510、狀態(tài)機512、解碼器530/560、功率控制516、感應(yīng)塊500、讀/寫電路565、控制器550等中的任何一個或者組合。一個或多個管理電路或者一個或多個控制電路可以執(zhí)行或者促進擦除、編程或者讀取操作的一個或多個存儲器陣列操作。

在一些實施例中，一個或多個管理或者控制電路可以用于控制存儲器陣列，例如存儲器陣列501的操作。一個或多個管理或者控制電路可以提供控制信號到存儲器陣列以關(guān)于存儲器陣列執(zhí)行讀取操作和/或?qū)懭氩僮?。在一個實例中，一個或多個管理或者控制電路可以包括控制電路系統(tǒng)、狀態(tài)機、解碼器、感應(yīng)放大器、讀/寫電路和/或控制器中的任何一個或者組合。一個或多個控制電路可以使能或者促進要關(guān)于存儲器陣列執(zhí)行的包括擦除、編程或者讀取操作的一個或多個存儲器陣列操作。在一個實例中，一個或多個控制電路可以包括用于確定行和列地址、字線和位線地址、存儲器陣列使能信號和/或數(shù)據(jù)鎖存信號的片上存儲器控制器。

在一個實施例中，存儲器陣列501可以被劃分為存儲器單元的大量塊(例如，塊0-1023，或者另一量)。如對于閃存存儲器系統(tǒng)普遍的，塊可以是擦除的單元。也就是，每個塊可以包含一起擦除的最小數(shù)目的存儲器單元。也可以使用其他擦除單元。塊包括經(jīng)由位線和字線訪問的nand串的集合。典型地，塊中的所有nand串共享公共的字線集合。

每個塊可以被劃分為特定數(shù)目的頁。在一個實施例中，頁可以是編程的單元。也可以使用其他編程單元。數(shù)據(jù)的一個或多個頁典型地存儲在存儲器單元的一行中。例如，一個或多個頁的數(shù)據(jù)可以存儲在連接到公共的字線的存儲器單元中。在一個實施例中，連接到公共的直線的存儲器單元的集合被同時編程。一頁可以存儲一個或多個扇區(qū)。扇區(qū)可以包括用戶數(shù)據(jù)和輔助數(shù)據(jù)(也稱為系統(tǒng)數(shù)據(jù))。輔助數(shù)據(jù)典型地包括報頭信息和已經(jīng)根據(jù)扇區(qū)的用戶數(shù)據(jù)計算的糾錯碼(ecc)。當數(shù)據(jù)正在被編程到陣列中時，控制器(或者其他組件)計算ecc，且還當正在從陣列讀取數(shù)據(jù)時檢查它。替代地，ecc和/或其他輔助數(shù)據(jù)可以存儲在與它們屬于的用戶數(shù)據(jù)不同的頁，或者甚至不同的塊中。用戶數(shù)據(jù)的扇區(qū)典型地是512字節(jié)，對應(yīng)于磁盤驅(qū)動器的扇區(qū)的尺寸。大量頁形成塊，從例如8頁直到32頁、64頁、128頁或更多頁。也可以使用不同尺寸的塊、頁和扇區(qū)。

圖5b示出感應(yīng)塊500，例如圖5a的感應(yīng)塊500的一個實施例。單獨的感應(yīng)塊500可以分區(qū)為被稱為感應(yīng)模塊580的核心部分和公共部分590。在一個實施例中，存在用于每個位線的分開的感應(yīng)模塊580和用于多個感應(yīng)模塊580的集合的一個公共部分590。在一個實例中，感應(yīng)塊將包括公共部分590和八個感應(yīng)模塊580。組中的每一個應(yīng)模塊將經(jīng)由數(shù)據(jù)總線572與相關(guān)聯(lián)的公共部分通信。

感應(yīng)模塊580包括確定連接的位線中的傳導電流高于或者低于預定閾值電平的感應(yīng)電路系統(tǒng)570。感應(yīng)模塊580還包括用于設(shè)置關(guān)于連接的位線的電壓條件的位線鎖存器582。例如，在位線鎖存器582中鎖存的預定狀態(tài)可以導致連接的位線被拉到指定編程禁止電壓(例如，1.5-3v)的狀態(tài)。

公共部分590包括處理器592、一組數(shù)據(jù)鎖存器594和在該組數(shù)據(jù)鎖存器594和數(shù)據(jù)總線520之間耦合的i/o接口596。處理器592執(zhí)行計算。例如，處理器592可以確定在感應(yīng)的存儲元件中存儲的數(shù)據(jù)并在該組數(shù)據(jù)鎖存器中存儲確定的數(shù)據(jù)。該組數(shù)據(jù)鎖存器594可以用于在讀取操作期間存儲由處理器592確定的數(shù)據(jù)位或者在編程操作期間存儲從數(shù)據(jù)總線520輸入的數(shù)據(jù)位。輸入的數(shù)據(jù)位表示要編程到存儲器陣列，例如圖5a的存儲器陣列501中的寫入數(shù)據(jù)。i/o接口596提供數(shù)據(jù)鎖存器594和數(shù)據(jù)總線520之間的接口。

在讀取操作或者其他存儲元件感應(yīng)操作期間，例如圖5a的狀態(tài)機512的狀態(tài)機控制不同控制柵極電壓到尋址的存儲元件的供應(yīng)。因為它單步調(diào)試與存儲器支持的各種存儲器狀態(tài)對應(yīng)的各種預定義的控制柵極電壓，因此感應(yīng)模塊580可以經(jīng)過這些電壓之一且輸出將經(jīng)由總線572從感應(yīng)模塊580提供到處理器592。在那時，處理器592通過考慮感應(yīng)模塊的一個或多個經(jīng)過事件和關(guān)于經(jīng)由輸入線593從狀態(tài)機施加的控制柵極電壓的信息來確定產(chǎn)生的存儲器狀態(tài)。它然后計算用于存儲器狀態(tài)的二進制編碼并將產(chǎn)生的數(shù)據(jù)位存儲到數(shù)據(jù)鎖存器594中。在核心部分的另一實施例中，位線鎖存器582用作用于鎖存感應(yīng)模塊580的輸出的鎖存器和如上所述的位線鎖存器兩者。

在編程操作期間，要編程的數(shù)據(jù)存儲在該組數(shù)據(jù)鎖存器594中。編程操作在狀態(tài)機512的控制下，包括施加到尋址的存儲元件的控制柵極的一系列編程電壓脈沖。每個編程脈沖后面是讀回(readback)(或者驗證處理)以確定存儲元件是否已經(jīng)編程到期望的存儲器狀態(tài)。處理器592相對于期望的存儲器狀態(tài)監(jiān)控讀回的存儲器狀態(tài)。當兩者相符合時，處理器592設(shè)置位線鎖存器582從而使得位線被拉到指定編程禁止電壓的狀態(tài)。即使編程脈沖在其控制柵極出現(xiàn)，這也禁止耦合到位線的存儲元件被進一步編程。在其他實施例中，處理器最初加載位線鎖存器582，且感應(yīng)電路系統(tǒng)在驗證處理期間將其設(shè)置為禁止值。

數(shù)據(jù)鎖存器堆594包括與感應(yīng)模塊對應(yīng)的數(shù)據(jù)鎖存器的堆。在一個實施例中，每個感應(yīng)模塊580存在三個數(shù)據(jù)鎖存器。數(shù)據(jù)鎖存器可以實現(xiàn)為移位寄存器，以使得在其中存儲的并行數(shù)據(jù)被轉(zhuǎn)換為用于數(shù)據(jù)總線520的，且反之亦然。與讀/寫塊對應(yīng)的全部數(shù)據(jù)鎖存器可以鏈接在一起以形成塊移位寄存器，以使得可以通過串行傳送輸入或者輸出數(shù)據(jù)塊。具體來說，讀/寫模塊的排可以配置為使得每個其數(shù)據(jù)鎖存器集合將順序地將數(shù)據(jù)移位到數(shù)據(jù)總線之中或者之外，就好像它們是用于整個讀/寫塊的移位寄存器的一部分那樣。

在一些實施例中，可以使用集成電路實現(xiàn)非易失性存儲系統(tǒng)，例如圖5a的非易失性存儲系統(tǒng)596。集成電路可以包括片上電路系統(tǒng)以生成具有大于提供給集成電路的最高電源電壓的幅值的升高電壓。升高電壓可以用于提供功率給位于集成電路上的電子電路的部分?？梢允褂闷想姾杀孟到y(tǒng)生成升高電壓。在有些情況下，電荷泵系統(tǒng)可以用于生成大于提供給集成電路的最高電源電壓的輸出電壓。在其它情況下，電荷泵系統(tǒng)可以用于生成小于提供給集成電路的最低電源電壓的輸出電壓(例如，負電荷泵系統(tǒng)可以生成小于地或者vss的電壓)。

圖6a示出用于生成大于電源電壓的電壓的電荷泵系統(tǒng)的一個實施例。可以經(jīng)由在包括電荷泵系統(tǒng)的集成電路外部的外部電壓源或者經(jīng)由位于集成電路之外的電壓調(diào)節(jié)器提供電源電壓。如圖所示，電荷泵系統(tǒng)包括一個或多個電荷泵級648、比較器amp643、壓控振蕩器vco644和由電阻器640和642形成的分壓器。電荷泵系統(tǒng)的輸出電壓vout可以用作到片上電壓調(diào)節(jié)器的輸入電壓，以向存儲器陣列提供各種電壓基準(例如，所選的字線電壓、未選擇的字線電壓、所選的位線電壓和未選擇的位線電壓)。如圖所示，基準電壓vref(例如，1.25v)用作到比較器amp643的輸入。由于閉環(huán)反饋，因此在節(jié)點vx的電壓將接近于(或者實質(zhì)上等于)vref，且由于由電阻器640和642形成的分壓器，因此在節(jié)點vout的電壓將高于在節(jié)點vx的電壓幾倍。

比較器amp643驅(qū)動壓控振蕩器vco644。vco644生成多個時鐘信號，例如clk1、clk2和clk3。比較器amp643的輸出可以調(diào)整多個時鐘信號的頻率。在一個實例中，如果在節(jié)點vx的電壓小于vref電壓，則比較器amp643的輸出可以使得vco644增加多個時鐘信號的頻率。vco644驅(qū)動生成高于提供的電源電壓的電壓的一個或多個電荷泵級648。如圖所示，一個或多個電荷泵級648包括三個電荷泵級cp1647、cp2646和cp3645。cp1647可以用于將輸入電壓(例如，電源電壓)升高到第一電壓，cp2646可以用于將第一電壓升高到第二電壓，且cp3645可以用于將第二電壓升高到輸出電壓。一個或多個電荷泵級的每個電荷泵級可以包括一對二極管、一對二極管連接的晶體管、一對晶體管或者一對電荷轉(zhuǎn)移開關(guān)。用于由電阻器640和642形成的分壓器的電阻器和/或晶體管修正選項可以用于修改產(chǎn)生的輸出電壓vout?；鶞孰妷簐ref可以包括溫度不靈敏的基準電壓或者取決于溫度的基準電壓。在一個實施例中，vref可以使用帶隙(bandgap)電壓基準生成或者從基于帶隙的電壓基準導出。

在一些實施例中，一個或多個電荷泵級648的電荷泵級可以包括在充電階段期間充電到充電電壓(例如，由先前的電荷泵級提供的vdd或者電壓)的升高電容器。在充電階段之后，升高電容器可以在升高階段期間升高。在一個實例中，連接到升高電容器的一端的時鐘信號可以通過從第一電壓轉(zhuǎn)換為大于第一電壓的第二電壓(例如，從0v到3v)來將升高電容器升高。

圖6b示出包括用于生成基準電壓，例如圖6a中的vref的晶體管602-610和電阻器612的電壓基準發(fā)生器的一個實施例。晶體管608和610包括nmos晶體管。晶體管602和604包括以電流鏡配置的pmos晶體管。晶體管606包括低vtnmos晶體管。如圖所示，電壓基準發(fā)生器基于晶體管608和晶體管606之間的晶體管vt的差值，來生成和組合與絕對溫度成正比例(ptat)電壓和與絕對溫度互補(ctat)電壓。通過修改ptat電壓和ctat電壓組合的程度，可以創(chuàng)建產(chǎn)生的輸出電壓是ptat、ctat或者實質(zhì)上獨立于溫度的。在一個實施例中，縮放裝置以使得vref提供溫度不靈敏的基準電壓。電阻器和晶體管休整選項可以用于修改產(chǎn)生的輸出電壓和其相對溫度的斜率。使用基于晶體管vt的差值的電壓基準發(fā)生器的一個益處在于，與基于雙極結(jié)晶體管的基極-發(fā)射極電壓的電壓基準不同(例如，帶隙電壓基準)，可以使用子1v電壓電源在很寬的溫度范圍上生成基準電壓。可以在美國專利7,999,529，“methodsandapparatusforgeneratingvoltagereferencesusingtransistorthresholddifferences”中找到關(guān)于電壓基準生成的更多信息。

在一些實施例中，跨越pvt變化穩(wěn)定的電壓基準(例如，vref)可以用于生成用于在存儲器操作期間偏置存儲器陣列內(nèi)的字線和/或位線的已調(diào)節(jié)電壓(例如，讀取操作期間的所選的字線電壓或者編程操作期間的未選擇的字線電壓)。存儲器操作可以包括讀取操作、編程操作或者擦除操作?？梢允褂梅欠聪喾糯笃髋渲蒙梢颜{(diào)節(jié)電壓。

圖7a示出電壓調(diào)節(jié)器的一個實施例，該電壓調(diào)節(jié)器包括具有可配置的分壓器的非反相放大器和用于減小電壓調(diào)節(jié)器的穩(wěn)定時間的電流升高電路系統(tǒng)。如圖所示，放大器702以具有由電阻器703-704形成的電阻電壓分壓器的非反相放大器配置來配置。放大器702可以包括差分放大器。放大器702的輸出連接到電容器706和包括nmos晶體管710、脈沖寬度發(fā)生器714和比較器712的電流升高電路系統(tǒng)。基準電壓vref(例如，1.25v)用作到放大器702的輸入。由于閉環(huán)反饋，在節(jié)點vx的電壓在調(diào)節(jié)期間將接近于(或者實質(zhì)上等于)vref，且由于由電阻器703和704形成的分壓器，在節(jié)點vout的電壓將高于在節(jié)點vx的電壓幾倍。在接收使能信號en(例如，從用于控制存儲器操作的一個或多個控制電路)時，nmos晶體管710可以設(shè)置為導通狀態(tài)以使得從電壓調(diào)節(jié)器的輸出提取升高電流708。在一個實例中，升高電流可以包括從電壓調(diào)節(jié)器的輸出提取的附加電流的1ma或者5ma。

在一個實施例中，比較器712可以比較基準電壓vref與在節(jié)點vout的電壓，以確定電壓調(diào)節(jié)器的輸出是否接近目標調(diào)節(jié)點或者電壓調(diào)節(jié)器的輸出是否接近電壓調(diào)節(jié)器的期望(或者目標)調(diào)節(jié)電壓。在另一實施例中，比較器712可以配置為確定電壓調(diào)節(jié)器的輸出已經(jīng)達到特定電壓電平，例如電壓調(diào)節(jié)器的輸出在期望調(diào)節(jié)電壓的100mv內(nèi)或者電壓調(diào)節(jié)器的輸出已經(jīng)超出期望調(diào)節(jié)電壓100mv。當電壓調(diào)節(jié)器的輸出從小于期望調(diào)節(jié)電壓的待機模式期間的預設(shè)電壓變得高于期望調(diào)節(jié)電壓時，電壓調(diào)節(jié)器的輸出可能超過期望調(diào)節(jié)電壓。相反地，當電壓調(diào)節(jié)器的輸出從大于期望調(diào)節(jié)電壓的待機模式期間的預設(shè)電壓變得低于期望調(diào)節(jié)電壓時，電壓調(diào)節(jié)器的輸出可能超過期望調(diào)節(jié)電壓。在一個實例中，如果待機模式期間的預設(shè)電壓是5v且期望調(diào)節(jié)電壓是1.25v，則當電壓調(diào)節(jié)器的輸出變得低于1.25v(例如，命中1.2v)時，電壓調(diào)節(jié)器的輸出可能超過期望調(diào)節(jié)電壓。一旦比較器712檢測到電壓調(diào)節(jié)器的輸出已經(jīng)達到特定電壓電平，則脈沖寬度發(fā)生器714可以禁止電流升高并將nmos晶體管710設(shè)置為非導通狀態(tài)，以使得不從電壓調(diào)節(jié)器的輸出提取升高電流708。

圖7b示出電壓調(diào)節(jié)器的一個實施例，該電壓調(diào)節(jié)器包括單位增益緩存器和用于減小電壓調(diào)節(jié)器的穩(wěn)定時間的電流升高電路系統(tǒng)。如圖所示，放大器722配置為緩存電壓vy的單位增益放大器配置。放大器722可以包括差分放大器。放大器722的輸出連接到電容器726和包括nmos晶體管730、脈沖寬度發(fā)生器734和比較器732的電流升高電路系統(tǒng)。由于閉環(huán)反饋，在節(jié)點vout的電壓將是或者實質(zhì)上等于調(diào)節(jié)期間的電壓vy。在接收使能信號en(例如，從用于控制存儲器操作的一個或多個控制電路)時，nmos晶體管730可以設(shè)置為導通狀態(tài)以使得從電壓調(diào)節(jié)器的輸出提取升高電流728(例如，1ma)。在一個實施例中，電壓vy可以對應(yīng)于讀取電壓、編程電壓、所選的字線電壓、未選擇的字線電壓、所選的位線電壓或者未選擇的位線電壓。

在一個實施例中，比較器732可以比較基準電壓vy與在節(jié)點vout的電壓，以確定電壓調(diào)節(jié)器的輸出是否接近目標調(diào)節(jié)點或者電壓調(diào)節(jié)器的輸出是否接近電壓vy(即，在該情況下，期望調(diào)節(jié)電壓)。在另一實施例中，比較器732可以配置為確定電壓調(diào)節(jié)器的輸出已經(jīng)達到特定電壓電平，例如電壓調(diào)節(jié)器的輸出在期望關(guān)系電壓的100mv內(nèi)或者電壓調(diào)節(jié)器的輸出已經(jīng)超出期望調(diào)節(jié)電壓100mv。一旦比較器732檢測到電壓調(diào)節(jié)器的輸出已經(jīng)達到特定電壓電平，則脈沖寬度發(fā)生器734可以禁止電流升高并將nmos晶體管730設(shè)置為非導通狀態(tài)，以使得不從電壓調(diào)節(jié)器的輸出提取升高電流728。

圖7c示出電壓調(diào)節(jié)器的另一個實施例，該電壓調(diào)節(jié)器包括單位增益緩存器和用于減小電壓調(diào)節(jié)器的穩(wěn)定時間的電流升高電路系統(tǒng)。如圖所示，放大器752被配置為緩存電壓vref的單位增益放大器配置。放大器752可以包括具有差分放大器輸入級的兩級放大器。放大器752的輸出連接到電容器743和包括nmos晶體管742和用于控制nmos晶體管742的柵極的脈沖寬度控制器750的電流升高電路系統(tǒng)。放大器752的輸出out包括到脈沖寬度控制器750的比較器748的輸入。由于閉環(huán)反饋，在節(jié)點vout的電壓將是或者實質(zhì)上等于調(diào)節(jié)期間的電壓vref。在接收使能信號en(例如，從用于控制存儲器操作的一個或多個控制電路)時，nmos晶體管742可以設(shè)置為導通狀態(tài)以使得從電壓調(diào)節(jié)器的輸出提取升高電流ip(例如，1ma)。脈沖寬度控制器750包括比較器748、and門747和包括交叉耦合的nand門745-746的鎖存器。脈沖寬度控制器750的輸出gate控制nmos晶體管742的柵極和nmos晶體管740的柵極。

圖7d示出用于圖7a中示出的電壓調(diào)節(jié)器的電壓波形的一個實施例。如圖所示，在時間t0，從控制器接收到的使能信號en從低狀態(tài)轉(zhuǎn)換為高狀態(tài)(例如，從0v到vdd)。在時間t0的使能信號en的上升沿使得信號gate從低狀態(tài)轉(zhuǎn)換到高狀態(tài)，這又使得經(jīng)由nmos晶體管742從電壓調(diào)節(jié)器的輸出提取升高電流ip。此外，可以經(jīng)由nmos晶體管740從差分放大器輸入級提取附加電流。響應(yīng)于從電壓調(diào)節(jié)器的輸出提取升高電流ip，電壓調(diào)節(jié)器的輸出out開始從高于vref的期望調(diào)節(jié)電壓的預設(shè)電壓快速放電。在時間t1，電壓調(diào)節(jié)器out的輸出達到期望調(diào)節(jié)電壓vref，使得比較器748的輸出det從高狀態(tài)轉(zhuǎn)換到低狀態(tài)，這又使得包括交叉耦合的nand門745-746的鎖存器的輸出lat從高狀態(tài)轉(zhuǎn)換到低狀態(tài)。在該情況下，鎖存器鎖存在節(jié)點lat的禁止信號。在節(jié)點lat的禁止信號從高狀態(tài)轉(zhuǎn)換到低狀態(tài)使得and門747的輸出從高狀態(tài)轉(zhuǎn)換到低狀態(tài)。在時間t2，比較器748的輸出det響應(yīng)于信號gate到低狀態(tài)而從低狀態(tài)轉(zhuǎn)換到高狀態(tài)。因為已經(jīng)鎖存了在節(jié)點lat的禁止信號，禁止信號不響應(yīng)于比較器748的輸出det轉(zhuǎn)換到高狀態(tài)而改變狀態(tài)。

圖8a是描述用于減小電壓調(diào)節(jié)器的穩(wěn)定時間的處理的一個實施例的流程圖。在一個實施例中，圖8a的處理可以由電壓調(diào)節(jié)器、例如圖7a-圖7c示出的電壓調(diào)節(jié)器執(zhí)行。

在步驟802，接收用于開始電流升高階段的使能信號。使能信號可以從用于控制由存儲器陣列執(zhí)行的存儲器操作的一個或多個控制電路、例如圖5a中的控制電路系統(tǒng)510接收到。在步驟804，響應(yīng)于接收到使能信號，開始電流升高階段以從電壓調(diào)節(jié)器的輸出提取附加電流。在一個實例中，電流升高階段可以使得與限流裝置或者電流源串聯(lián)放置的晶體管(例如，nmos晶體管)設(shè)置為導通狀態(tài)。在有些情況下，晶體管本身可以被縮放以限制從電壓調(diào)節(jié)器的輸出提取的附加電流的量。

在步驟806，在開始電流升高階段之后確定輸出的電壓和目標調(diào)節(jié)電壓之間的差值。在步驟808，檢測到該差值小于升高閾值(例如，差值小于30mv)。在一個實例中，檢測到電壓調(diào)節(jié)器的輸出的電壓和目標調(diào)節(jié)電壓之間的差值小于150mv。在步驟810，響應(yīng)于檢測到差值小于升高閾值而鎖存用于結(jié)束電流升高階段的禁止信號。在步驟812，結(jié)束電流升高階段以在鎖存禁止信號之后停止從電壓調(diào)節(jié)器的輸出提取附加電流。

圖8b是描述用于減小電壓調(diào)節(jié)器的穩(wěn)定時間的處理的替代實施例的流程圖。在一個實施例中，圖8b的處理可以由電壓調(diào)節(jié)器，例如圖7a-圖7c示出的電壓調(diào)節(jié)器執(zhí)行。

在步驟822，接收用于啟動電流升高脈沖的使能信號。可以從用于控制由存儲器陣列執(zhí)行的存儲器操作的一個或多個控制電路接收到使能信號。在步驟824，響應(yīng)于接收到使能信號從電壓調(diào)節(jié)器的輸出提取升高電流。在一個實例中，可以經(jīng)由與電壓調(diào)節(jié)器的輸出串聯(lián)放置的nmos晶體管提取升高電流。在有些情況下，nmos晶體管可以被縮放以限制從電壓調(diào)節(jié)器的輸出提取的升高電流的量。

在步驟826，檢測到在從輸出提取升高之后電壓調(diào)節(jié)器的輸出的電壓已經(jīng)超出期望電壓(例如，目標調(diào)節(jié)電壓)超出閾值。在一個實例中，可能檢測到電壓調(diào)節(jié)器的輸出已經(jīng)超出目標調(diào)節(jié)電壓多于200mv。當電壓調(diào)節(jié)器的輸出從小于目標調(diào)節(jié)電壓的待機模式期間使用的預充電或者預設(shè)電壓變得高于目標調(diào)節(jié)電壓時，電壓調(diào)節(jié)器的輸出可能超過目標調(diào)節(jié)電壓。當電壓調(diào)節(jié)器的輸出從大于目標調(diào)節(jié)電壓的待機模式期間使用的預充電或者預設(shè)電壓變得低于目標調(diào)節(jié)電壓時，電壓調(diào)節(jié)器的輸出可能超過目標調(diào)節(jié)電壓。在一個實例中，如果電壓調(diào)節(jié)器的待機模式期間的預設(shè)電壓是0v且目標調(diào)節(jié)電壓是1.25v，則當電壓調(diào)節(jié)器的輸出變得高于1.25v(例如，命中1.3v)時，電壓調(diào)節(jié)器的輸出可能過沖目標調(diào)節(jié)電壓。

在步驟828，響應(yīng)于檢測到電壓調(diào)節(jié)器的輸出的電壓已經(jīng)超出期望電壓了超出閾值(overshootthreshold)，鎖存用于結(jié)束電流升高脈沖的禁止信號。在步驟830，在鎖存禁止信號之后阻止或者停止從電壓調(diào)節(jié)器的輸出提取升高電流。

公開的技術(shù)的一個實施例包括電壓調(diào)節(jié)器和電流升高電路。電流升高電路配置為響應(yīng)于使能信號的接收從電壓調(diào)節(jié)器的輸出提取升高電流、且配置為在從所述輸出提取升高電流之后檢測輸出超過目標調(diào)節(jié)電壓至少第一電壓。電流升高電路配置為直到使能信號響應(yīng)于檢測到所述輸出超過目標調(diào)節(jié)電壓至少第一電壓而反轉(zhuǎn)時則阻止從所述輸出提取升高電流。

公開的技術(shù)的一個實施例包括電壓調(diào)節(jié)器和電流升高電路。電流升高電路配置為響應(yīng)于使能信號的接收從電壓調(diào)節(jié)器的輸出提取升高電流、且配置為在從所述輸出提取升高電流之后檢測所述輸出已經(jīng)超出目標調(diào)節(jié)電壓至少第一電壓。電流升高電路配置為響應(yīng)于檢測到所述輸出超過目標調(diào)節(jié)電壓至少第一電壓而鎖存禁止信號，和配置為響應(yīng)于禁止信號被鎖存而阻止從所述輸出提取升高電流。

公開的技術(shù)的一個實施例包括響應(yīng)于接收到使能信號從電壓調(diào)節(jié)器的輸出提取附加電流，確定所述輸出和目標調(diào)節(jié)電壓之間的電壓差，基于電壓差檢測到所述輸出已經(jīng)超出目標調(diào)節(jié)電壓至少第一電壓，響應(yīng)于檢測到所述輸出已經(jīng)超出目標調(diào)節(jié)電壓至少第一電壓而鎖存禁止信號，和響應(yīng)于禁止信號被鎖存而而阻止從電壓調(diào)節(jié)器的輸出提取附加電流。

公開的技術(shù)的一個實施例包括單位增益放大器和電流升高電路，該電流升高電路配置為響應(yīng)于使能信號的接收從單位增益放大器的輸出提取升高電流和配置為在從所述輸出提取升高電流之后檢測到所述輸出已經(jīng)目標調(diào)節(jié)電壓。電流升高電路配置為響應(yīng)于輸出已經(jīng)達到目標調(diào)節(jié)電壓的檢測鎖存禁止信號，和配置為響應(yīng)于禁止信號被鎖存而阻止從所述輸出提取升高電流。

為了該文檔的目的，應(yīng)當注意圖中示出的各種特征的尺寸可以不必是按比例繪制的。

為了該文檔的目的，說明書中對“實施例”、“一個實施例”、“某些實施例”或者“另一實施例”的參考可以用于描述不同實施例且不必參考相同實施例。

為了該文檔的目的，連接可以是直接連接或者間接連接(例如，經(jīng)由另一部分)。在有些情況下，當元件被稱為連接或者耦合到另一元件時，該元件可以直接連接到該另一元件或者經(jīng)由介于其間的元件間接地連接到該另一元件。當元件被稱為直接連接到另一元件時，則在該元件和該另一元件之間沒有介于其間的元件。

為了該文檔的目的，術(shù)語“基于”可以讀作“至少部分地基于”。

為了該文檔的目的，在沒有附加上下文的情況下，數(shù)字項，例如“第一”對象、“第二”對象和“第三”對象的使用可以不暗示對象的次序，而是可以代替地用于標識不同對象的標識目的。

為了該文檔的目的，術(shù)語對象的“集合”可以指一個或多個對象的“集合”。

雖然已經(jīng)以對結(jié)構(gòu)特征和/或方法動作特定的語言描述了主題，將要理解所附權(quán)利要求中定義的主題不必限于上面描述的特定特征或者動作。而是，上面描述的特定特征和動作作為實現(xiàn)權(quán)利要求的示例形式公開。