相關申請的交叉引用
本申請要求于2015年11月4日向韓國知識產(chǎn)權局提交的第10-2015-0154768號韓國專利申請的優(yōu)先權，其全部公開通過引用并入本文。
本發(fā)明構思涉及存儲裝置以及操作存儲裝置的方法。
背景技術：
存儲裝置用于儲存數(shù)據(jù)，并且分類為易失性存儲裝置和非易失性存儲裝置。作為非易失性存儲裝置的閃存裝置用于移動電話、數(shù)碼相機、個人數(shù)字助理(pda)、移動計算機裝置、固定計算機裝置以及其他裝置。
技術實現(xiàn)要素：
根據(jù)本發(fā)明構思的示例性實施方式，提供了如下的存儲裝置。存儲單元陣列包括多個存儲單元，所述多個存儲單元被劃分為第一存儲器組和第二存儲器組。第一頁緩沖器組耦合至第一存儲器組，并且包括多個第一頁緩沖器。第二頁緩沖器組耦合至第二存儲器組，并且包括多個第二頁緩沖器。。第一頁緩沖器組針對儲存在第一頁緩沖器組中的數(shù)據(jù)執(zhí)行第一數(shù)據(jù)處理操作，并儲存第一數(shù)據(jù)處理操作的結果。第二頁緩沖器組針對儲存在第二頁緩沖器組中的數(shù)據(jù)執(zhí)行第二數(shù)據(jù)處理操作，并儲存第二數(shù)據(jù)處理操作的結果。第一數(shù)據(jù)處理操作和第二數(shù)據(jù)處理操作基本上同時執(zhí)行。
根據(jù)本發(fā)明構思的示例性實施方式，提供了如下的操作存儲裝置的方法。存儲裝置包括多個存儲單元，多個存儲單元劃分為包括多個存儲器組，所述多個存儲器組包括第一存儲器組和第二存儲器組。針對來自第一存儲器組的第一讀取結果執(zhí)行第一數(shù)據(jù)處理操作。針對來自第二存儲器組的第二讀取結果執(zhí)行第二數(shù)據(jù)處理操作。第一數(shù)據(jù)處理操作和第二數(shù)據(jù)處理操作基本上同時執(zhí)行。多個存儲單元連接至相同的字線。
根據(jù)本發(fā)明構思的示例性實施方式，提供了如下的操作存儲裝置的方法。存儲裝置包括多個存儲單元。多個存儲單元的第一組存儲單元和多個存儲單元的第二組存儲單元分別劃分為第一面和第二面。從第一面對多個第一存儲單元計數(shù)以生成第一計數(shù)結果。從第二面對多個第二存儲單元計數(shù)以生成第二計數(shù)結果。對第一存儲單元的數(shù)量的計數(shù)和對第二存儲單元的數(shù)量的計數(shù)基本上同時執(zhí)行。比較第一計數(shù)結果和第二計數(shù)結果以生成比較結果?；诒容^結果設置讀重試操作的讀取電壓。
附圖說明
通過參照附圖詳細描述示例性實施方式，本發(fā)明構思的這些和其他特征將變得更顯而易見，在附圖中：
圖1是示出根據(jù)本發(fā)明構思的示例性實施方式的存儲系統(tǒng)的示意性框圖；
圖2是示出根據(jù)本發(fā)明構思的示例性實施方式的存儲裝置的框圖；
圖3是示出根據(jù)本發(fā)明構思的示例性實施方式的包括在存儲單元陣列中的存儲塊的一個示例的電路圖；
圖4是示出根據(jù)本發(fā)明構思的示例性實施方式的包括在存儲單元陣列中的存儲塊的另一示例的電路圖；
圖5是示出圖4所示的存儲塊的立體圖；
圖6是示出根據(jù)本發(fā)明構思的示例性實施方式的包括在存儲裝置中的存儲單元陣列、頁緩沖器電路和計數(shù)電路的一個示例的詳細框圖；
圖7是示出根據(jù)本發(fā)明構思的示例性實施方式的包括在存儲裝置中的存儲單元陣列、頁緩沖器電路和計數(shù)電路的另一示例的詳細框圖；
圖8是示出根據(jù)本發(fā)明構思的示例性實施方式的頁緩沖器電路的詳細框圖；
圖9是示出根據(jù)本發(fā)明構思的示例性實施方式的頁緩沖器的詳細框圖；
圖10是示出根據(jù)本發(fā)明構思的示例性實施方式的頁緩沖器的更詳細的框圖；
圖11是示出根據(jù)本發(fā)明構思的示例性實施方式的用于描述讀重試操作的存儲單元的閾值電壓分布的圖形；
圖12是示出根據(jù)本發(fā)明構思的示例性實施方式的在存儲單元計數(shù)操作中儲存在包括于頁緩沖器的鎖存器中的數(shù)據(jù)示例的表格；
圖13a是示出根據(jù)本發(fā)明構思的示例性實施方式的存儲單元計數(shù)操作的概念圖，以及圖13b是示出根據(jù)本發(fā)明構思的比較示例的存儲單元計數(shù)操作的概念圖；
圖14是示出根據(jù)本發(fā)明構思的示例性實施方式的存儲裝置的框圖；
圖15a是示出根據(jù)本發(fā)明構思的示例性實施方式的比較存儲單元數(shù)量的操作的概念圖，以及圖15b是示出根據(jù)本發(fā)明構思的比較示例的比較存儲單元數(shù)量的操作的概念圖；
圖16是示出根據(jù)本發(fā)明構思的示例性實施方式的存儲裝置的框圖；
圖17a是示出根據(jù)本發(fā)明構思的示例性實施方式的在雙脈沖編程操作中施加至字線的電壓的圖形；
圖17b是示出根據(jù)本發(fā)明構思的示例性實施方式的在多脈沖編程操作中施加至字線的電壓的圖形；
圖18是示出根據(jù)本發(fā)明構思的示例性實施方式的根據(jù)雙脈沖編程操作的閾值電壓的存儲單元分布的圖形；
圖19是示出根據(jù)本發(fā)明構思的示例性實施方式的每個編程狀態(tài)的通過/失敗確定操作的概念圖；
圖20是示出根據(jù)本發(fā)明構思的示例性實施方式的存儲裝置的框圖；
圖21是示出根據(jù)本發(fā)明構思的示例性實施方式的根據(jù)用于描述編程操作的閾值電壓的存儲單元分布的圖形；
圖22是示出根據(jù)本發(fā)明構思的示例性實施方式的在編程操作中施加至字線的電壓的圖形；
圖23是示出根據(jù)本發(fā)明構思的示例性實施方式的在每個編程狀態(tài)的通過/失敗確定操作中儲存在包括于頁緩沖器的鎖存器中的數(shù)據(jù)示例的表格；
圖24a是示出根據(jù)本發(fā)明構思的示例性實施方式的每個編程狀態(tài)的通過/失敗確定操作的概念圖，以及圖24b是示出根據(jù)本發(fā)明構思的比較示例的每個編程狀態(tài)的通過/失敗確定操作的概念圖；
圖25是用于描述根據(jù)本發(fā)明構思的示例性實施方式的操作存儲裝置的方法的流程圖；以及
圖26是用于描述根據(jù)本發(fā)明構思的示例性實施方式的操作存儲裝置的方法的流程圖。
具體實施方式
圖1是示出根據(jù)本發(fā)明構思的示例性實施方式的存儲系統(tǒng)10的示意性框圖。
參照圖1，存儲系統(tǒng)10可包括存儲裝置100和存儲控制器200，存儲裝置100可包括存儲單元陣列mca和頁緩沖器電路pbc。
存儲控制器200可控制存儲裝置100以響應于來自主機host的讀/寫請求讀取儲存在存儲裝置100中的數(shù)據(jù)或?qū)?shù)據(jù)寫入存儲裝置100。例如，存儲控制器200可通過向存儲裝置100提供地址addr、命令cmd和控制信號ctrl來控制針對存儲裝置100的編程(或?qū)懭?、讀取以及擦除操作。此外，可在存儲控制器200與存儲裝置100之間收發(fā)用于編程操作的數(shù)據(jù)data和讀取數(shù)據(jù)data。
存儲單元陣列mca可包括多個存儲單元，例如，多個存儲單元可為閃存單元。在下文中，將使用多個存儲單元是nand閃存單元的示例來描述本發(fā)明構思的示例性實施方式。然而，本發(fā)明構思不限于此。例如，多個存儲單元可以是電阻式存儲單元，例如電阻式隨機存取存儲器(reram)、相變ram(pram)或磁性ram(mram)。
在示例性實施方式中，存儲單元陣列mca可包括二維存儲單元陣列，存儲單元陣列mca可包括沿行和列方向布置的多個單元串，在下文中將參照圖3對此進行描述。在示例性實施方式中，存儲單元陣列mca可包括具有多個nand串的三維存儲單元陣列，每個nand串可包括分別連接至豎直堆積在襯底上的字線的存儲單元，在下文中將參照圖4和圖5對此進行描述。
在本發(fā)明構思的示例性實施方式中，提供了三維(3d)存儲陣列。3d存儲陣列單片式地形成在存儲單元陣列的一個或多個物理級中，該存儲單元陣列具有設置在硅襯底上的有源區(qū)和與那些存儲單元的操作關聯(lián)的電路，上述關聯(lián)電路位于襯底上或襯底內(nèi)。術語“單片式”指的是各級陣列的層直接設置在各較低級陣列的層上。
在本發(fā)明構思的示例性實施方式中，3d存儲陣列包括豎直nand串，其豎直布置使得至少一個存儲單元位于另一存儲單元上方。至少一個存儲單元可包括電荷捕獲層。通過引用并入本文的下列專利文獻描述了用于三維存儲陣列的適合配置，三維存儲陣列配置為之間共享字線和/或位線的多個級：第7,679,133、8,553,466、8,654,587、8,559,235號美國專利和第2011/0233648號美國專利公開。此外，第2014-0376312號美國專利公開通過引用并入本文。
頁緩沖器電路pbc可包括多個頁緩沖器，每個頁緩沖器可儲存從存儲單元接收的讀取結果，并根據(jù)儲存的讀取結果輸出頁緩沖器信號。此處，讀取結果可包括正常讀取結果和驗證讀取結果。當讀取電壓施加至與包括在存儲單元陣列mca中的所選存儲單元連接的所選字線時，正常讀取結果可對應于連接至所選存儲單元的位線電壓。當編程電壓施加至與包括在存儲單元陣列mca中的所選存儲單元連接的所選字線并且然后編程驗證電壓施加至所選字線時，驗證讀取結果可對應于連接至所選存儲單元的位線電壓。
在示例性實施方式中，包括在存儲單元陣列mca中的多個存儲單元可劃分為多個存儲器組，所述多個存儲器組包括第一存儲器組和第二存儲器組。在示例性實施方式中，第一存儲器組和第二存儲器組分別對應于第一面和第二面。在示例性實施方式中，存儲單元陣列mca可包括簇mat，而且包括在每簇mat中的存儲單元可劃分為多個面。在示例性實施方式中，連接至相同字線的多個存儲單元可劃分為多個面。在示例性實施方式中，多個面的數(shù)量可對應于待通過存儲單元上的正常讀取操作或驗證讀取操作檢測的閾值電壓區(qū)的數(shù)量。
在示例性實施方式中，包括在頁緩沖器電路pbc中的多個頁緩沖器可劃分為多個頁緩沖器組，各個頁緩沖器組可對應于各個面。在這種情況下，多個頁緩沖器組可并行執(zhí)行彼此不同的數(shù)據(jù)處理操作。在示例性實施方式中，多個頁緩沖器組可基本上同時地執(zhí)行彼此不同的數(shù)據(jù)處理操作。在示例性實施方式中，多個頁緩沖器組可基本上同時地執(zhí)行彼此不同的邏輯操作。例如，多個頁緩沖器組可包括第一頁緩沖器組和第二頁緩沖器組。
在示例性實施方式中，每個頁緩沖器可包括多個鎖存器，例如，第一鎖存器至第四鎖存器，并且第二鎖存器至第四鎖存器可儲存以彼此不同的電壓電平讀取的數(shù)據(jù)。在這種情況下，第一頁緩沖器組的頁緩沖器可對于儲存在第二鎖存器和第三鎖存器中的數(shù)據(jù)執(zhí)行第一邏輯操作，并且將第一邏輯操作的結果存儲在第一鎖存器中。第二頁緩沖器組的頁緩沖器可對于儲存在第三鎖存器和第四鎖存器中的數(shù)據(jù)執(zhí)行第二邏輯操作，并且將第二邏輯操作的結果存儲在第二鎖存器中。第一邏輯操作和第二邏輯操作可并行執(zhí)行，并且可基本上同時執(zhí)行。在這種情況下，第一邏輯操作和第二邏輯操作可以是相同的邏輯操作(例如xor(異或)操作)。
在示例性實施方式中，每個頁緩沖器可包括多個鎖存器，例如第一鎖存器至第三鎖存器，并且第二鎖存器至第三鎖存器可分別儲存彼此不同的位數(shù)據(jù)，例如最高有效位(msb)數(shù)據(jù)和最低有效位(lsb)數(shù)據(jù)。在這種情況下，第一頁緩沖器組的頁緩沖器可對于儲存在第二鎖存器和第三鎖存器中的數(shù)據(jù)執(zhí)行第一邏輯操作，并且將第一邏輯操作的結果存儲在第一鎖存器中。第二頁緩沖器組的頁緩沖器可對于儲存在第二鎖存器和第三鎖存器中的數(shù)據(jù)執(zhí)行第二邏輯操作，并且將第二邏輯操作的結果存儲在第一鎖存器中。第一邏輯操作和第二邏輯操作可并行執(zhí)行，并且可基本上同時執(zhí)行。在這種情況下，第一邏輯操作和第二邏輯操作可以是彼此不同的邏輯操作。
圖2是示出根據(jù)本發(fā)明構思的示例性實施方式的存儲裝置100的框圖。
參照圖2，存儲裝置100可包括存儲單元陣列110、控制邏輯120、地址譯碼器130、頁緩沖器電路140、計數(shù)電路150和比較器160。根據(jù)本發(fā)明構思的存儲單元陣列110可以是圖1所示的存儲單元陣列mca的示例，頁緩沖器電路140可以是圖1所示的頁緩沖器電路pbc的示例。
存儲單元陣列110可包括多個存儲單元，并可連接至字線wl和位線。例如，存儲單元陣列110可通過字線wl連接至地址譯碼器130，并可通過位線連接至頁緩沖器電路140。每個存儲單元可儲存一個或多個位。例如，每個存儲單元可用作單級單元、多級單元或三級單元。在示例性實施方式中，包括在存儲單元陣列110中的多個存儲塊中的一些可以是單級單元塊，剩余的塊可以是多級單元塊或三級單元塊。將在下文中參照圖3至圖5描述存儲單元陣列110的詳細配置。
在示例性實施方式中，例如，包括在存儲單元陣列110中的多個存儲單元可劃分為第一面111和第二面112。這里，第一面111和第二面112上的寫入操作、讀取操作或擦除操作可以相同的方式執(zhí)行。換言之，存儲單元陣列110上的核心操作可以相同方式在第一面111和第二面112上執(zhí)行。因此，當在存儲單元陣列110上執(zhí)行核心操作時，包括在存儲單元陣列110中的多個存儲單元不需要劃分為第一面111和第二面112。
例如，當在存儲單元陣列110上執(zhí)行讀重試操作或編程驗證操作時，包括在存儲單元陣列110中的多個存儲單元可劃分為例如第一面111和第二面112。在這種情況下，由于針對來自第一面111的讀取結果的第一數(shù)據(jù)處理操作和針對來自第二面112的讀取結果的第二數(shù)據(jù)處理操作在頁緩沖器電路140中并行執(zhí)行，多個存儲單元可劃分為第一面111和第二面112。因此，第一面111和第二面112的劃分可被視作根據(jù)頁緩沖器電路140的并行操作的結果。
面111和112的數(shù)量可對應于閾值電壓區(qū)的數(shù)量。在示例性實施方式中，面111和112的數(shù)量可根據(jù)存儲裝置100的操作例如正常讀取操作或驗證讀取操作而改變。在示例性實施方式中，對于每個字線wl，面111和112可以是不同的。在示例性實施方式中，對于每個存儲塊，面111和112可以是不同的。在下文中，假設存儲單元陣列110包括兩個面，即第一面111和第二面112。
圖3是示出根據(jù)本發(fā)明構思的示例性實施方式的包括在存儲單元陣列中的存儲塊blk0的一個示例的電路圖。
參照圖3，存儲單元陣列(例如圖2的110)可以是平的nand閃存的存儲單元陣列，并可包括多個存儲塊。每個存儲塊blk0可包括n(n是2或更大的整數(shù))串str，其中8個存儲單元mc沿位線(bl0至bln-1)方向串聯(lián)連接。每個串str可包括連接至串聯(lián)連接的存儲單元mc的兩端的串選擇晶體管sst和地選擇晶體管gst。
圖4是示出根據(jù)本發(fā)明構思的示例性實施方式的包括在存儲單元陣列中的存儲塊的另一示例blk0’的電路圖。
參照圖4，存儲單元陣列(例如圖2的110)可以是豎直的nand閃存的存儲單元陣列，并可包括多個存儲塊。每個存儲塊blk0’可包括多個nand串ns11至ns33、多個字線wl1至wl8、多個位線bl1至bl3、多個地選擇線gsl1至gsl3、多個串選擇線ssl1至ssl3以及公共源線csl。這里，nand串的數(shù)量、字線的數(shù)量、位線的數(shù)量、地選擇線的數(shù)量和串選擇線的數(shù)量可根據(jù)示例性實施方式具有多種變化。
圖5是示出圖4所示的存儲塊blk0’的立體圖。
參照圖5，包括在存儲單元陣列(例如圖2的110)中的每個存儲塊可以垂直于襯底sub的方向形成。在圖5中示出存儲塊包括兩個選擇線gsl和ssl、八個字線wl1至wl8以及三個位線bl1至bl3的示例，但是線的數(shù)量可以更大或更小。
返回參照圖2，控制邏輯120可基于從存儲控制器200傳送的命令cmd、地址addr和控制信號ctrl將數(shù)據(jù)寫入存儲單元陣列110中、從存儲單元陣列110讀取數(shù)據(jù)或輸出多種類型的控制信號以擦除儲存在存儲單元陣列110中的數(shù)據(jù)。因此，控制邏輯120可控制存儲裝置100中的多種類型的操作。
控制邏輯120可包括讀重試控制器(rrctrl)121。讀重試控制器121可控制地址譯碼器130，從而使得通過向連接至所選存儲單元的字線順序施加彼此不同的多個電壓電平來順序執(zhí)行讀取操作。此外，重讀控制器121可基于讀取結果，確定多個閾值電壓區(qū)當中的、存儲單元的數(shù)量最小的區(qū)域為最佳讀取電壓電平。在示例性實施方式中，為了確定最佳讀取電壓電平，可執(zhí)行對與多個閾值電壓區(qū)中每一個相對應的存儲單元的數(shù)量計數(shù)的操作。為此，讀重試控制器121可向頁緩沖器電路140、計數(shù)電路150和比較器160提供多個類型的控制信號。
讀重試控制器121的操作不限于上文描述的內(nèi)容，讀重試操作可以多種方式執(zhí)行以確定所選存儲單元的最佳讀取電壓電平。第2015-0029796號和第2014-0022853號美國專利公開以及第9,036,412號美國專利公開了讀重試操作，并且通過引用并入本文。
地址譯碼器130可配置為從外部(例如存儲控制器200)接收地址addr，并解碼接收的地址addr。地址譯碼器130可響應于地址addr和控制邏輯120的控制選擇字線wl中的一些。此外，地址譯碼器130可響應于地址addr和控制邏輯120的控制選擇串選擇線中的一些或地選擇線中的一些。
頁緩沖器電路140可包括多個頁緩沖器，每個頁緩沖器可通過位線連接至相應的存儲單元。每個頁緩沖器可儲存從每個存儲單元讀取的數(shù)據(jù)，并基于讀取數(shù)據(jù)輸出頁緩沖器信號。在下文中將參照圖6至圖10描述包括在頁緩沖器電路140中的每個頁緩沖器的詳細配置。
在示例性實施方式中，多個頁緩沖器可例如劃分為第一頁緩沖器組141和第二頁緩沖器組142。第一頁緩沖器組141可執(zhí)行第一數(shù)據(jù)處理操作，第二頁緩沖器組142可執(zhí)行第二數(shù)據(jù)處理操作。在示例性實施方式中，第一頁緩沖器組141和第二頁緩沖器組142可并行執(zhí)行第一數(shù)據(jù)處理操作和第二數(shù)據(jù)處理操作。在示例性實施方式中，第一頁緩沖器組141和第二頁緩沖器組142可基本上同時地執(zhí)行第一數(shù)據(jù)處理操作和第二數(shù)據(jù)處理操作。
第一頁緩沖器組141和第二頁緩沖器組142的數(shù)量可確定為與閾值電壓區(qū)的數(shù)量相對應。在示例性實施方式中，第一頁緩沖器組141和第二頁緩沖器組142的數(shù)量可根據(jù)存儲裝置100的操作例如正常讀取操作或驗證讀取操作而變化。在示例性實施方式中，第一頁緩沖器組141和第二頁緩沖器組142可根據(jù)編程循環(huán)而變化。在示例性實施方式中，第一頁緩沖器組141和第二頁緩沖器組142可根據(jù)編程/擦除周期而變化。在下文中，假設頁緩沖器電路140包括兩個頁緩沖器組，即第一頁緩沖器組141和第二頁緩沖器組142。
第一頁緩沖器組141可通過第一位線組blg1連接至第一面111，第二頁緩沖器組142可通過第二位線組blg2連接至第二面112。在示例性實施方式中，第一位線組blg1可包括彼此相鄰的位線(例如左側位線)，第二位線組blg2可包括彼此相鄰的位線(例如右側位線)，在下文中將參照圖6對此進行描述。在示例性實施方式中，第一位線組blg1可包括偶數(shù)數(shù)量的位線，第二位線組blg2可包括奇數(shù)數(shù)量的位線，在下文中將參照圖7對此進行描述。
第一頁緩沖器組141可包括多個頁緩沖器，并在對與第一閾值電壓區(qū)相對應的第一存儲單元的數(shù)量計數(shù)之前執(zhí)行第一數(shù)據(jù)處理操作。這里，第一閾值電壓區(qū)可對應于彼此不同的兩個電壓之間的電壓區(qū)。第二頁緩沖器組142可包括多個頁緩沖器，并在對與第二閾值電壓區(qū)相對應的第二存儲單元的數(shù)量計數(shù)之前執(zhí)行第二數(shù)據(jù)處理操作。這里，第二閾值電壓區(qū)可對應于彼此不同的兩個電壓之間的電壓區(qū)，并且不同于第一閾值電壓區(qū)。在示例性實施方式中，第一閾值電壓區(qū)和第二閾值電壓區(qū)可彼此相鄰。然而，本發(fā)明構思不限于此，第一閾值電壓區(qū)和第二閾值電壓區(qū)不需要彼此相鄰。
計數(shù)電路150可基于頁緩沖器電路140的輸出對存儲單元的數(shù)量計數(shù)。在示例性實施方式中，計數(shù)電路150可例如包括第一計數(shù)器(cnt)151和第二計數(shù)器152。第一計數(shù)器151可連接至第一頁緩沖器組141，對第一存儲單元的數(shù)量計數(shù)，并輸出第一計數(shù)結果cr1。第二計數(shù)器152可連接至第二頁緩沖器組142，對第二存儲單元的數(shù)量計數(shù)，并輸出第二計數(shù)結果cr2。
比較器160可連接至計數(shù)電路150，比較第一計數(shù)結果cr1與第二計數(shù)結果cr2，并輸出比較結果cp。在示例性實施方式中，比較器160可將比較結果cp提供至控制邏輯120的讀重試控制器121，讀重試控制器121可基于比較結果cp確定最佳讀取電壓電平。在示例性實施方式中，比較器160可將比較結果cp提供至外部，例如至圖1所示的存儲控制器200，存儲控制器200可基于比較結果cp確定最佳讀取電壓電平。
圖6是示出根據(jù)本發(fā)明構思的示例性實施方式的包括在存儲裝置中的存儲單元陣列110、頁緩沖器電路140和計數(shù)電路150的一個示例的詳細框圖。
參照圖6，存儲單元陣列110可包括頁pag1，如上文參照圖3所描述的那樣，頁pag1可限定為連接至相同字線的多個存儲單元。頁pag1可包括n個存儲單元mc0至mcn-1，n個存儲單元mc0至mcn-1可劃分為兩個面即第一面111和第二面112。這里，n是自然數(shù)。例如，第一面111可包括n/2個左側存儲單元mc0、mc1和mc2，第二面112可包括n/2個右側存儲單元mcn-3、mcn-2和mcn-1。在圖6中，為了便于說明，所示出的是在存儲單元陣列110中僅包括一個頁pag1，但存儲單元陣列110可包括多個頁。
頁緩沖器電路140可包括n個頁緩沖器pb0至pbn-1，n個頁緩沖器pb0至pbn-1分別通過n個位線bl0至bln-1連接至n個存儲單元mc0至mcn-1。n個頁緩沖器pb0至pbn-1可劃分為兩個頁緩沖器組，即第一頁緩沖器組141和第二頁緩沖器組142。例如，第一頁緩沖器組141可包括n/2個左側頁緩沖器pb0、pb1和pb2，第二頁緩沖器組142可包括n/2個右側頁緩沖器pbn-3、pbn-2和pbn-1。
第一頁緩沖器組141和第二頁緩沖器組142可并行執(zhí)行第一數(shù)據(jù)處理操作和第二數(shù)據(jù)處理操作。例如，包括在第一頁緩沖器組141中的頁緩沖器可在對與第一閾值電壓區(qū)相對應的第一存儲單元的數(shù)量計數(shù)之前儲存第一邏輯操作的結果。包括在第二頁緩沖器組142中的頁緩沖器可在對與第二閾值電壓區(qū)相對應的第二存儲單元的數(shù)量計數(shù)之前儲存第二邏輯操作的結果。例如，第一邏輯操作和第二邏輯操作可以是xor操作。
計數(shù)電路150可包括第一計數(shù)器151和第二計數(shù)器152，第一計數(shù)器151和第二計數(shù)器152可并行執(zhí)行計數(shù)操作。第一計數(shù)器151可連接至包括在第一頁緩沖器組141中的頁緩沖器，并且對包括在儲存于頁緩沖器中的第一邏輯操作結果中的“0”計數(shù)，從而對與第一閾值電壓區(qū)相對應的第一存儲單元的數(shù)量計數(shù)。此外，第二計數(shù)器152可連接至包括在第二頁緩沖器組142中的頁緩沖器，并且對包括在儲存于頁緩沖器中的第二邏輯操作結果中的“0”計數(shù)，從而對與第二閾值電壓區(qū)相對應的第二存儲單元的數(shù)量計數(shù)。
圖7是示出根據(jù)本發(fā)明構思的示例性實施方式的包括在存儲裝置中的存儲單元陣列110’、頁緩沖器電路140’和計數(shù)電路150’的另一示例的詳細框圖
參照圖7，存儲單元陣列110’可包括頁pag1’，如上文參照圖3所描述的那樣，頁pag1’可限定為連接至相同字線的多個存儲單元。頁pag1’可包括n個存儲單元mc0至mcn-1，n個存儲單元mc0至mcn-1可劃分為兩個面即第一面111’和第二面112’。這里，n是自然數(shù)。例如，第一面111’可包括偶數(shù)個存儲單元mc0、mc2和mcn-2，第二面112’可包括奇數(shù)個存儲單元mc1、mcn-3和mcn-1。在圖7中，為了便于說明，所示出的是在存儲單元陣列110’中僅包括一個頁pag1’，但存儲單元陣列110’可包括多個頁。在示例性實施方式中，偶數(shù)個存儲單元mc0、mc2和mcn-2可使用偶數(shù)列地址來選擇；奇數(shù)個存儲單元mc1、mcn-3和mcn-1可使用奇數(shù)列地址來選擇。
頁緩沖器電路140’可包括n個頁緩沖器pb0至pbn-1，n個頁緩沖器pb0至pbn-1分別通過n個位線ble0至blo(m-1)連接至n個存儲單元mc0至mcn-1。n個頁緩沖器pb0至pbn-1可劃分為兩個頁緩沖器組，即第一頁緩沖器組141’和第二頁緩沖器組142’。例如，第一頁緩沖器組141’可包括連接至偶數(shù)個位線ble0、ble1和ble(m-1)的頁緩沖器pb0、pb1和pb2，第二頁緩沖器組142’可包括連接至奇數(shù)個位線blo0、blo(m-2)和blo(m-1)的頁緩沖器pbn-3、pbn-2和pbn-1。
第一頁緩沖器組141’和第二頁緩沖器組142’可并行執(zhí)行第一數(shù)據(jù)處理操作和第二數(shù)據(jù)處理操作。例如，包括在第一頁緩沖器組141’中的頁緩沖器可在對與第一閾值電壓區(qū)相對應的第一存儲單元的數(shù)量計數(shù)之前儲存第一邏輯操作的結果。包括在第二頁緩沖器組142’中的頁緩沖器可在對與第二閾值電壓區(qū)相對應的第二存儲單元的數(shù)量計數(shù)之前儲存第二邏輯操作的結果。例如，第一邏輯操作和第二邏輯操作可以是xor操作。
計數(shù)電路150’可包括第一計數(shù)器151’和第二計數(shù)器152’，第一計數(shù)器151’和第二計數(shù)器152’可并行執(zhí)行計數(shù)操作。第一計數(shù)器151’可連接至包括在第一頁緩沖器組141’中的頁緩沖器，并且對包括在儲存于頁緩沖器中的第一邏輯操作結果中的“0”計數(shù)，從而對與第一閾值電壓區(qū)相對應的第一存儲單元的數(shù)量計數(shù)。此外，第二計數(shù)器152’可連接至包括在第二頁緩沖器組142’中的頁緩沖器，并且對包括在儲存于頁緩沖器中的第二邏輯操作結果中的“0”計數(shù)，從而對與第二閾值電壓區(qū)相對應的第二存儲單元的數(shù)量計數(shù)。
圖8是示出根據(jù)本發(fā)明構思的示例性實施方式的頁緩沖器電路140的詳細框圖。
參照圖8，頁緩沖器電路140可包括多個頁緩沖器pb，多個頁緩沖器pb可劃分為第一頁緩沖器組pbg1和第二頁緩沖器組pbg2。多個頁緩沖器pb可配置多級結構(例如h1至h6)。
頁緩沖器141a至141c可配置第一多級結構h1，頁緩沖器141d至141f可配置第二多級結構h2。每個多級結構設置的頁緩沖器的數(shù)量可以是相同的。在每個多級結構中，頁緩沖器可彼此連接。例如，在第一多級結構h1中，頁緩沖器141a至141c可通過線或結構連接至第一計數(shù)器(cnt1)151。此外，在第二多級結構h2中，頁緩沖器141d至141f可通過線或結構連接至第一計數(shù)器(cnt1)151。
圖9是示出根據(jù)本發(fā)明構思的示例性實施方式的頁緩沖器pb的詳細框圖。
參照圖9，頁緩沖器pb可包括多個鎖存器，例如，第一鎖存器l1至第四鎖存器l4，多個鎖存器共同連接至相應的位線bl。然而，包括在頁緩沖器pb中的鎖存器的數(shù)量不限于此，并可根據(jù)示例性實施方式進行多種改變。此外，頁緩沖器pb的配置不限于圖9所示的示例，頁緩沖器pb還可包括預充電電路。頁緩沖器pb還可包括連接在位線bl和感測節(jié)點sn之間的開關sw。開關sw被控制為響應于控制信號blshf而接通或斷開，并且隨著開關sw接通，位線bl和感測節(jié)點sn彼此電連接。因此，位線bl的結果被傳輸?shù)礁袦y節(jié)點sn。然而，頁緩沖器pb可在位線bl和感測節(jié)點sn之間包括兩個或更多個開關。
在示例性實施方式中，第一鎖存器l1可以是用于感測連接至位線bl的存儲單元的數(shù)據(jù)的感測鎖存器。第二鎖存器l2至第四鎖存器l4可以是數(shù)據(jù)鎖存器。例如，第二鎖存器l2可儲存以第一電壓電平(例如圖11所示的v1)讀取的第一數(shù)據(jù)，第三鎖存器l3可儲存以第二電壓電平(例如圖11所示的v2)讀取的第二數(shù)據(jù)，以及第四鎖存器l4可儲存以第三電壓電平(例如圖11所示的v3)讀取的第三數(shù)據(jù)。這將參照圖12進行詳細描述。
在示例性實施方式中，第一鎖存器l1可以是用于感測連接至位線bl的存儲單元的數(shù)據(jù)的感測鎖存器。第二鎖存器l2可以是用于儲存多級單元(mlc)編程操作中的預定第一一位數(shù)據(jù)(例如msb數(shù)據(jù))的第一鎖存器。第三鎖存器l3可以是用于儲存mlc編程操作中的預定第二一位數(shù)據(jù)(例如lsb數(shù)據(jù))的第二數(shù)據(jù)鎖存器。第四鎖存器l4可以是儲存輸入數(shù)據(jù)或輸出數(shù)據(jù)的緩存鎖存器。這將參照圖23進行詳細描述。
頁緩沖器pb可根據(jù)控制邏輯(例如圖2的120)的控制針對儲存在第一鎖存器l1至第四鎖存器l4中的數(shù)據(jù)的一部分執(zhí)行邏輯操作(例如xor操作或xnor操作等)。在示例性實施方式中，頁緩沖器pb可針對儲存在第二鎖存器l2至第四鎖存器l4中的數(shù)據(jù)的一部分執(zhí)行邏輯操作，并將邏輯操作的結果儲存在第一鎖存器l1中。第一鎖存器l1可連接至計數(shù)電路(例如圖2的150)，在第一鎖存器l1中儲存的數(shù)據(jù)可提供至計數(shù)電路150作為頁緩沖器信號pbs。
圖10是示出根據(jù)本發(fā)明構思的示例性實施方式的頁緩沖器pb的更詳細的框圖。
參照圖10，頁緩沖器pb可包括第一鎖存器l1至第四鎖存器l4、第一pmos晶體管pm1以及第一nmos晶體管nm1至第四nmos晶體管nm4。頁緩沖器pb還可包括連接在位線bl和感測節(jié)點sn之間的開關sw。圖10的頁緩沖器示出圖9所示的頁緩沖器pb。參照圖9所述的內(nèi)容可用于該實施方式，重復描述將被省略。
第一pmos晶體管pm1可響應于負載信號load而導通或截止。當負載信號load激活時，第一pmos晶體管pm1可導通，因此感測節(jié)點sn可被預充電以驅(qū)動電壓電平vdd。這里，可從控制邏輯(例如圖2的120)或讀重試控制器(例如圖2的121)接收負載信號load。
第一nmos晶體管nm1可連接在感測節(jié)點sn與第一鎖存器l1之間，并可響應于第一監(jiān)控信號mon_l1而導通或截止。第二nmos晶體管nm2可連接在感測節(jié)點sn與第二鎖存器l2之間，并可響應于第二監(jiān)控信號mon_l2而導通或截止。第三nmos晶體管nm3可連接在感測節(jié)點sn與第三鎖存器l3之間，并可響應于第三監(jiān)控信號mon_l3而導通或截止。第四nmos晶體管nm4可連接在感測節(jié)點sn與第四鎖存器l4之間，并可響應于第四監(jiān)控信號mon_l4而導通或截止。這里，可從控制邏輯(例如圖2的120)或讀重試控制器(例如圖2的121)接收第一監(jiān)控信號mon_l1至第四監(jiān)控信號mon_l4。
在示例性實施方式中，在讀重試操作中，以第一電壓電平至第四電壓電平讀取的數(shù)據(jù)可儲存在第二鎖存器l2至第四鎖存器l4中。例如，頁緩沖器pb可針對儲存在第二鎖存器l2和第三鎖存器l3中的數(shù)據(jù)執(zhí)行邏輯操作(例如xor操作)，并將邏輯操作的結果儲存在第一鎖存器l1中，邏輯操作可指的是數(shù)據(jù)處理操作。將參照圖11至圖15b詳細描述頁緩沖器pb的數(shù)據(jù)處理操作。
在示例性實施方式中，在編程驗證操作中，msb數(shù)據(jù)和lsb數(shù)據(jù)可分別儲存在第二鎖存器l2和第三鎖存器l3中。例如，頁緩沖器pb可針對儲存在第二鎖存器l2和第三鎖存器l3中的數(shù)據(jù)執(zhí)行邏輯操作(例如or操作)，并將邏輯操作的結果儲存在第一鎖存器l1中，邏輯操作可指的是數(shù)據(jù)處理操作。將參照圖19以及圖23至圖24b描述頁緩沖器pb的詳細操作。
圖11是示出根據(jù)本發(fā)明構思的示例性實施方式的用于描述讀重試操作的存儲單元的閾值電壓分布的圖形。
參照圖11，水平軸表示閾值電壓vth，豎直軸表示存儲單元的數(shù)量。在圖11中，為了方便說明，示出存儲單元編程狀態(tài)中的兩個編程狀態(tài)st1和st2。例如，當存儲單元為多級單元時，兩個編程狀態(tài)st1和st2可分別對應于第一編程狀態(tài)和第二編程狀態(tài)，存儲單元的分布還可包括具有小于第一編程狀態(tài)的閾值電壓的擦除狀態(tài)以及具有大于第二編程狀態(tài)的閾值電壓的第三編程狀態(tài)。例如，當存儲單元為單級單元時，兩個編程狀態(tài)st1和st2可分別對應于擦除狀態(tài)和編程狀態(tài)。
參照圖2、圖9和圖11，讀重試控制器121可控制地址譯碼器130，從而使得第一電壓電平v1、第二電壓電平v2和第三電壓電平v3順序地施加至連接至所選存儲單元的字線。在這種情況下，第一閾值電壓區(qū)a可以是第一電壓電平v1與第二電壓電平v2之間的區(qū)域，第二閾值電壓區(qū)b可以是第二電壓電平v2與第三電壓電平v3之間的區(qū)域。
在一個實施方式中，第一至第三電壓電平v1、v2和v3彼此不同。詳細地，第二電壓電平v2高于第一電壓電平v1，第三電壓電平v3高于第二電壓電平v2。在第一閾值電壓區(qū)域a中的存儲單元的情況下，當?shù)谝浑妷弘娖絭1被施加到連接到所選存儲單元的字線時，所選存儲單元可以被截止，并且當?shù)诙妷弘娖絭2被施加到連接到所選存儲單元的字線時，所選存儲單元可以被導通。然而，本發(fā)明構思不限于此。在讀重試操作中使用的各種因素可能影響讀操作。各種因素包括用于持續(xù)鉗位電壓電平的鉗位電壓、用于將位線預充電到預定電平的預充電電壓、和/或用于設置數(shù)據(jù)的感測時間點的使能時間點。
當?shù)谝浑妷弘娖絭1、第二電壓電平v2和第三電壓電平v3以列出的順序依次施加至字線時，可通過使用第一電壓電平v1、第二電壓電平v2和第三電壓電平v3執(zhí)行存儲單元陣列110上的讀取操作。因此，從存儲單元陣列110順序讀取的第一數(shù)據(jù)d1、第二數(shù)據(jù)d2和第三數(shù)據(jù)d3可分別儲存在包括于頁緩沖器pb中的鎖存器中，例如第四鎖存器l4、第三鎖存器l3和第二鎖存器l2。下面將參照圖12詳細描述儲存在頁緩沖器pb中的數(shù)據(jù)和頁緩沖器pb的操作。
圖12是示出根據(jù)本發(fā)明構思的示例性實施方式的在存儲單元計數(shù)操作中儲存在包括于頁緩沖器的鎖存器中的數(shù)據(jù)示例的表格。
參照圖11和圖12，第一頁緩沖器組pbg1可連接至第一面plane1，第二頁緩沖器組pbg2可連接至第二面plane2。例如，第一頁緩沖器組pbg1可以是用于對與第一閾值電壓區(qū)a相對應的第一存儲單元的數(shù)量計數(shù)的組，第二頁緩沖器組pbg2可以是用于對與第二閾值電壓區(qū)b相對應的第二存儲單元的數(shù)量計數(shù)的組。在示例性實施方式中，包括在第一頁緩沖器組pbg1中的頁緩沖器的操作和包括在第二頁緩沖器組pbg2中的頁緩沖器的操作可獨立執(zhí)行。
例如，包括在第一頁緩沖器組pbg1中的頁緩沖器可將從第一面plane1讀取的第一數(shù)據(jù)d1、第二數(shù)據(jù)d2和第三數(shù)據(jù)d3分別儲存在第四鎖存器l4、第三鎖存器l3和第二鎖存器l2中。第一頁緩沖器組pbg1可根據(jù)第一電壓電平v1和第二電壓電平v2針對讀取結果執(zhí)行第一數(shù)據(jù)處理操作，以對與第一閾值電壓區(qū)a相對應的第一存儲單元的數(shù)量計數(shù)。
包括在第一頁緩沖器組pbg1中的頁緩沖器可分別針對儲存在第四鎖存器l4和第三鎖存器l3中的數(shù)據(jù)執(zhí)行第一邏輯操作(例如xor操作)，并將第一邏輯操作的結果傳送至第一鎖存器l1。由此，第一數(shù)據(jù)處理操作可包括分別針對儲存在第四鎖存器l4和第三鎖存器l3中的數(shù)據(jù)執(zhí)行的第一邏輯操作以及傳送第一邏輯操作的結果。在這種情況下，當頁緩沖器的第一邏輯操作的結果為“0”時，連接至相應的頁緩沖器的存儲單元可對應于第一閾值電壓區(qū)a。
包括在第二頁緩沖器組pbg2中的頁緩沖器可將從第二面plane2讀取的第一數(shù)據(jù)、第二數(shù)據(jù)和第三數(shù)據(jù)分別儲存在第四鎖存器l4、第三鎖存器l3和第二鎖存器l2中。第二頁緩沖器組pbg2可根據(jù)第二電壓電平v2和第三電壓電平v3針對讀取結果執(zhí)行第二數(shù)據(jù)處理操作，以對與第二閾值電壓區(qū)b相對應的第二存儲單元的數(shù)量計數(shù)。
包括在第二頁緩沖器組pbg2中的頁緩沖器可分別針對儲存在第三鎖存器l3和第二鎖存器l2中的數(shù)據(jù)執(zhí)行第二邏輯操作(例如xor操作)，并將第二邏輯操作的結果傳送至第一鎖存器l1。由此，第二數(shù)據(jù)處理操作可包括分別針對儲存在第三鎖存器l3和第二鎖存器l2中的數(shù)據(jù)執(zhí)行的第二邏輯操作以及傳送第二邏輯操作的結果。在這種情況下，當頁緩沖器的第二邏輯操作的結果為“0”時，連接至相應的頁緩沖器的存儲單元可對應于第二閾值電壓區(qū)b。
圖13a是示出根據(jù)本發(fā)明構思的示例性實施方式的存儲單元計數(shù)操作的概念圖。
參照圖11和圖13a，處理第一閾值電壓區(qū)a的數(shù)據(jù)和傳送與第一面plane1相對應的第一頁緩沖器組pbg1中的經(jīng)處理數(shù)據(jù)的操作和處理第二閾值電壓區(qū)b的數(shù)據(jù)和傳送第二頁緩沖器組pbg2中的經(jīng)處理數(shù)據(jù)的操作可并行執(zhí)行。第一頁緩沖器組pbg1的操作和第二頁緩沖器組pbg2的操作可基本上同時操作。
接下來，在第一計數(shù)器(例如圖2的151)中對第一閾值電壓區(qū)a的存儲單元的數(shù)量計數(shù)的操作和在第二計數(shù)器(例如圖2的152)中對第二閾值電壓區(qū)b的存儲單元的數(shù)量計數(shù)的操作可并行執(zhí)行。第一計數(shù)器151的操作和第二計數(shù)器152的操作可基本上同時執(zhí)行。例如，第一計數(shù)器151可對第一頁緩沖器組pbg1的頁緩沖器的第一鎖存器l1中儲存的“0”計數(shù)。此外，第二計數(shù)器152可對第二頁緩沖器組pbg2的頁緩沖器的第一鎖存器l1中儲存的“0”計數(shù)。
接下來，比較器(例如圖2的160)可將從第一計數(shù)器151輸出的第一計數(shù)結果cr1與從第二計數(shù)器152輸出的第二計數(shù)結果cr2進行比較。基于比較結果，當?shù)谝挥嫈?shù)結果cr1大于第二計數(shù)結果cr2時，第三電壓電平v3可確定為最佳讀取電壓?；诒容^結果，當?shù)谝挥嫈?shù)結果cr1小于第二計數(shù)結果cr2時，第一電壓電平v1可確定為最佳讀取電壓?；诒容^結果，當?shù)谝挥嫈?shù)結果cr1等于第二計數(shù)結果cr2時，第二電壓電平v2可確定為最佳讀取電壓。
圖13b是示出根據(jù)本發(fā)明構思的比較示例的存儲單元計數(shù)操作的概念圖。
參照圖11和圖13b，當包括在頁緩沖器電路中的頁緩沖器沒有劃分時，頁緩沖器電路可在對第一閾值電壓區(qū)a的第一存儲單元的數(shù)量計數(shù)之前執(zhí)行第一邏輯操作，計數(shù)電路可執(zhí)行對第一閾值電壓區(qū)a的第一存儲單元的數(shù)量計數(shù)的操作。頁緩沖器電路可在對第二閾值電壓區(qū)b的第二存儲單元的數(shù)量計數(shù)之前執(zhí)行第二邏輯操作，計數(shù)電路可執(zhí)行對第二閾值電壓區(qū)b的第二存儲單元的數(shù)量計數(shù)的操作。接下來，可執(zhí)行將第一閾值電壓區(qū)a的第一存儲單元的數(shù)量與第二閾值電壓區(qū)b的第二存儲單元的數(shù)量進行比較的操作。因此，為讀重試操作執(zhí)行存儲單元計數(shù)操作使用的時間可相對較長。
如上文參照圖2至圖13a所描述的那樣，根據(jù)本發(fā)明構思的示例性實施方式，當待檢測的閾值電壓區(qū)為第一閾值電壓區(qū)a和第二閾值電壓區(qū)b時，包括在頁緩沖器電路140中的頁緩沖器pb可根據(jù)閾值電壓區(qū)的數(shù)量劃分為第一頁緩沖器組pbg1和第二頁緩沖器組pbg2。在這種情況下，第一頁緩沖器組141可在對第一閾值電壓區(qū)a的第一存儲單元的數(shù)量計數(shù)之前執(zhí)行第一邏輯操作，第二頁緩沖器組142可在對第二閾值電壓區(qū)b的第二存儲單元的數(shù)量計數(shù)之前執(zhí)行第二邏輯操作；第二邏輯操作可獨立于第一邏輯操作。由此，由于第一邏輯操作和第二邏輯操作并行執(zhí)行，所以第一邏輯操作和第二邏輯操作可基本上同時執(zhí)行，從而可減少頁緩沖器電路140的操作時間。此外，由于在第一計數(shù)器151和第二計數(shù)器152中的計數(shù)操作基本上同時執(zhí)行，所以也可減少計數(shù)電路150的操作時間。
圖14是示出根據(jù)本發(fā)明構思的示例性實施方式的存儲裝置100a的框圖。
參照圖14，存儲裝置100a可包括存儲單元陣列110、控制邏輯120a、地址譯碼器130、頁緩沖器電路140a和電流比較器170。存儲裝置100a是圖2所示的存儲裝置100的更改的實施方式，與圖2所示的存儲裝置100相比，存儲裝置100a還可包括電流比較器170而不是計數(shù)電路150和比較器160。在下文中，將基于與圖2所示的存儲裝置100的區(qū)別描述存儲裝置100a，重復描述將被省略。
控制邏輯120a可包括讀重試控制器(rrctl)121a，讀重試控制器(rrctl)121a可控制地址譯碼器130，從而使得通過將彼此不同的多個電壓電平順序施加至連接至所選存儲單元的字線而順序執(zhí)行讀取操作。此外，讀重試控制器121a可基于讀取結果，確定多個閾值電壓區(qū)當中的、存儲單元的數(shù)量最小的區(qū)域為最佳讀取電壓電平。在示例性實施方式中，為了確定最佳讀取電壓電平，可根據(jù)對與多個閾值電壓區(qū)中每一個相對應的存儲單元的數(shù)量，執(zhí)行將從第一頁緩沖器141a輸出的第一電流i1與從第二頁緩沖器142a輸出的第二電流i2比較的操作。為此，讀重試控制器121可向頁緩沖器電路140a和電流比較器170提供多個類型的控制信號。
頁緩沖器電路140a可包括多個頁緩沖器，多個頁緩沖器可例如劃分為第一頁緩沖器組141a和第二頁緩沖器組142a。在示例性實施方式中，多個頁緩沖器可如圖8至圖10所示那樣實施，參照圖8至圖12描述的內(nèi)容可施加至該實施方式。
第一頁緩沖器組141a可針對從第一面111讀取的數(shù)據(jù)執(zhí)行第一數(shù)據(jù)處理操作，并根據(jù)第一數(shù)據(jù)處理操作的結果生成第一電流i1。第二頁緩沖器組142a可針對從第二面112讀取的數(shù)據(jù)執(zhí)行第二數(shù)據(jù)處理操作，并根據(jù)第二數(shù)據(jù)處理操作的結果生成第二電流i2。在下文中，將參照圖11和圖12描述頁緩沖器電路140a的操作。
第一頁緩沖器組141a中包括的每個頁緩沖器可針對以第一電壓電平v1讀取的第一數(shù)據(jù)、即儲存在第四鎖存器l4中的數(shù)據(jù)以及以第二電壓電平v2讀取的第二數(shù)據(jù)、即儲存在第三鎖存器l3中的數(shù)據(jù)執(zhí)行第一邏輯操作(例如xor操作)，并將第一邏輯操作的結果傳送至第一鎖存器l1。第一頁緩沖器組141a可輸出包括在第一頁緩沖器組141a中的頁緩沖器的第一鎖存器l1的輸出總和作為第一電流i1。
第二頁緩沖器組142a中包括的每個頁緩沖器可針對以第二電壓電平v2讀取的第二數(shù)據(jù)、即儲存在第三鎖存器l3中的數(shù)據(jù)以及以第三電壓電平v3讀取的第三數(shù)據(jù)、即儲存在第二鎖存器l2中的數(shù)據(jù)執(zhí)行第二邏輯操作(例如xor操作)，并將第二邏輯操作的結果傳送至第一鎖存器l1。第二頁緩沖器組142a可輸出包括在第二頁緩沖器組142a中的頁緩沖器的第一鎖存器l1的輸出總和作為第二電流i2。
電流比較器170可連接至頁緩沖器電路140a，比較第一電流i1和第二電流i2，并輸出比較結果cp’。在示例性實施方式中，電流比較器170可向控制邏輯120a的讀重試控制器121a提供比較結果cp’，讀重試控制器121a可基于比較結果cp’確定最佳讀取電壓電平。在示例性實施方式中，電流比較器170可將比較結果cp’提供至外部，例如圖1所示的存儲控制器200，存儲控制器可基于比較結果cp’確定最佳讀取電壓電平。
圖15a是示出根據(jù)本發(fā)明構思的示例性實施方式的比較存儲單元數(shù)量的操作的概念圖。
參照圖11、圖14和圖15a，在對應于第一面111的第一頁緩沖器組141a中的處理第一閾值電壓區(qū)a的數(shù)據(jù)和傳送經(jīng)處理數(shù)據(jù)的操作，和在對應于第二面112的第二頁緩沖器組142a中的處理第二閾值電壓區(qū)b的數(shù)據(jù)和傳送經(jīng)處理數(shù)據(jù)的操作可并行執(zhí)行。第一頁緩沖器組141a的操作和第二頁緩沖器組142a的操作可基本上同時執(zhí)行。接下來，電流比較器可將對應于第一閾值電壓區(qū)a的存儲單元的數(shù)量的第一電流i1與對應于第二閾值電壓區(qū)b的存儲單元的數(shù)量的第二電流i2進行比較。
圖15b是示出根據(jù)本發(fā)明構思的比較示例的比較存儲單元數(shù)量的操作的概念圖。
參照圖11和圖15b，當頁緩沖器電路140a中包括的頁緩沖器不進行劃分時，頁緩沖器電路140a可在對第一閾值電壓區(qū)a的第一存儲單元的數(shù)量計數(shù)并傳送經(jīng)處理數(shù)據(jù)之前執(zhí)行處理數(shù)據(jù)的操作，并可在對第二閾值電壓區(qū)b的第二存儲單元的數(shù)量計數(shù)并傳送經(jīng)處理數(shù)據(jù)之前對執(zhí)行處理數(shù)據(jù)的操作。接下來，電流比較器170可將對應于第一閾值電壓區(qū)a的第一存儲單元數(shù)量的第一電流與對應于第二閾值電壓區(qū)b的第二存儲單元數(shù)量的第二電流進行比較。因此，用于執(zhí)行用于讀重試操作的存儲單元數(shù)量的比較操作的時間可能相對較長。
如上文參照圖14和圖15a所述，根據(jù)本發(fā)明構思的示例性實施方式，當要檢測的閾值電壓區(qū)是第一閾值電壓區(qū)a和第二閾值電壓區(qū)b時，頁緩沖器電路140a中包括的頁緩沖器可根據(jù)閾值電壓區(qū)的數(shù)量劃分為第一頁緩沖器組141a和第二頁緩沖器組142a。在這種情況下，第一頁緩沖器組141a可在對第一閾值電壓區(qū)a的第一存儲單元的數(shù)量計數(shù)前執(zhí)行第一邏輯操作，第二頁緩沖器組142a可在對第二閾值電壓區(qū)b的第二存儲單元的數(shù)量計數(shù)前執(zhí)行第二邏輯操作；第二邏輯操作可獨立于第一邏輯操作。由此，因為第一邏輯操作和第二邏輯操作并行執(zhí)行，第一邏輯操作和第二邏輯操作可基本上同時執(zhí)行，并且因此可顯著減少頁緩沖器電路140a的操作時間。因此，可顯著減少用于執(zhí)行用于讀重試操作的存儲單元數(shù)量的比較操作的時間。
圖16是示出根據(jù)本發(fā)明構思的示例性實施方式的存儲裝置100b的框圖。
參照圖16，存儲裝置100b可包括存儲單元陣列110、控制邏輯120b、地址譯碼器130、頁緩沖器電路140b、計數(shù)電路150b和通過/失敗確定單元180。存儲裝置100b是圖2中所示的存儲裝置100的修改的實施方式，并且與圖2中所示的存儲裝置100相比，存儲裝置100b還可包括通過/失敗確定單元180而不是比較器160。在下文中將基于與圖中所示的存儲裝置100的區(qū)別來描述存儲裝置100b，將省略重復描述。
控制邏輯120b可包括編程控制器(pgmctrl)123，編程控制器123可控制所選的存儲單元上的雙脈沖編程操作。這里的雙脈沖編程操作可以是一個編程循環(huán)中順序施加兩個編程脈沖的操作。此外，編程控制器123可控制所選的存儲單元上的編程驗證操作。例如，編程控制器123可根據(jù)編程驗證結果控制所選存儲單元上的下一編程循環(huán)操作。下文將參照圖17a和18描述編程控制器123的詳細的雙脈沖編程操作。在實施方式中，編程控制器123可以控制對所選存儲單元的多脈沖編程操作。這里，多脈沖編程操作可以是在一個編程循環(huán)中順序地施加兩個或更多個編程脈沖的操作。下面將參照圖17b和圖18描述詳細的編程控制器123的多脈沖編程操作。
頁緩沖器電路140b可基本上類似于圖2中所示的頁緩沖器電路140，并且第一頁緩沖器組141b和第二頁緩沖器組142b可分別對應圖2中所示的第一頁緩沖器組141和第二頁緩沖器組142。頁緩沖器電路140b可包括多個頁緩沖器，多個頁緩沖器可例如劃分為第一頁緩沖器組141b和第二頁緩沖器組142b。在示例性實施方式中，多個頁緩沖器可如圖8至10所示的那樣實施，并且參照圖8至12所描述的內(nèi)容可應用于該實施方式。將參照圖17至19進行描述頁緩沖器電路140b的詳細操作。
計數(shù)電路150b可基本上類似于圖2中所示的計數(shù)電路150，并且第一計數(shù)器151b和第二計數(shù)器152b(cnt1、cnt2)可分別對應圖2中所示的第一計數(shù)器151和第二計數(shù)器152。特別地，第一計數(shù)器151可對第一閾值電壓區(qū)(例如圖18的a)內(nèi)的存儲單元數(shù)量計數(shù)并輸出第一計數(shù)結果cr1。第一閾值電壓區(qū)內(nèi)的存儲單元數(shù)量可對應于失敗位的數(shù)量，在失敗位中針對第一編程狀態(tài)(例如圖18的p1)的編程操作已失敗。類似地，第二計數(shù)器152可對第三閾值電壓區(qū)(例如圖18的c)內(nèi)的存儲單元數(shù)量計數(shù)并輸出第二計數(shù)結果cr2。第三閾值電壓區(qū)內(nèi)的存儲單元數(shù)量可對應于失敗位數(shù)量，在失敗位中針對第六編程狀態(tài)(例如圖18的p6)的編程操作已失敗。將參照圖17至19描述計數(shù)電路150b的詳細操作。
通過/失敗確定單元180可基于輸出自計數(shù)電路150b的計數(shù)結果輸出通過信號pass或失敗信號fail。在示例性實施方式中，通過/失敗確定單元180可向控制邏輯120b的編程控制器123提供通過信號pass或失敗信號fail，編程控制器123可基于通過信號pass或失敗信號fail控制下一編程循環(huán)。在示例性實施方式中，通過/失敗確定單元180可向外部例如圖1中所示的存儲控制器200提供通過信號pass或失敗信號fail。
例如，當基于計數(shù)結果的存儲單元數(shù)量等于或小于參考數(shù)字時，通過/失敗確定單元180可確定編程操作通過，并輸出通過信號pass。同時，當基于計數(shù)結果的存儲單元數(shù)量大于參考數(shù)字時，通過/失敗確定單元180可確定編程操作失敗，并輸出失敗信號fail。這里，參考數(shù)字可通過錯誤檢查和校正(ecc)操作基于可校正存儲單元的數(shù)量而確定。當存儲單元的數(shù)量即失敗位的數(shù)量等于或小于參考數(shù)字時，失敗位可通過ecc操作校正。
在示例性實施方式中，通過/失敗確定單元180可例如包括第一通過/失敗檢查邏輯(p/fcl1)181和第二通過/失敗檢查邏輯(p/fcl2)182。第一通過/失敗檢查邏輯181可連接至第一計數(shù)器151b，并基于第一計數(shù)結果cr1檢查編程操作是否通過/失敗。第二通過/失敗檢查邏輯182可連接至第二計數(shù)器152b，并基于第二計數(shù)結果cr2檢查編程操作是否通過/失敗。
圖17a是示出根據(jù)本發(fā)明構思的示例性實施方式的在雙脈沖編程操作中施加至字線的電壓的圖形。
參照圖17a，水平軸表示時間，豎直軸表示字線電壓vwl。根據(jù)雙脈沖編程操作，第一編程脈沖vp1和第二編程脈沖vp2可在每個編程循環(huán)中順序施加至與所選存儲單元連接的字線，多個編程驗證電壓vv1、vv2、vv6和vv7可以列出的順序循序施加。由此，有別于正常編程操作，在雙脈沖編程操作中，兩個編程脈沖vp1和vp2可順序施加在一個編程循環(huán)中。
圖17b是示出根據(jù)本發(fā)明構思的示例性實施方式的在多脈沖編程操作中施加至字線的電壓的圖形。
參照圖17b，水平軸表示時間，豎直軸表示字線電壓vwl。根據(jù)多脈沖編程操作，第一編程脈沖vp1，第二編程脈沖vp2，…，第m編程脈沖vpm(m是3或更大的整數(shù))可在每個編程循環(huán)中順序施加至與所選存儲單元連接的字線，多個編程驗證電壓vv1、vv2、vv6和vv7可以列出的順序循序施加。由此，有別于正常編程操作，在多脈沖編程操作中，m個編程脈沖vp1，vp2，…，vpm可順序施加在一個編程循環(huán)中。
圖18是示出根據(jù)本發(fā)明構思的示例性實施方式的根據(jù)雙脈沖編程操作示例的閾值電壓的存儲單元分布的圖形。
參照圖18，水平軸表示閾值電壓，豎直軸表示存儲單元的數(shù)量。例如，第一編程脈沖vp1可施加至用于編程所選存儲單元作為第一編程狀態(tài)p1或第二編程狀態(tài)p2的字線，第二編程脈沖vp2可施加至用于編程所選存儲單元作為第六編程狀態(tài)p6或第七編程狀態(tài)vp7的字線。參考數(shù)字18a表示在施加第一編程脈沖vp1時的存儲單元分布，參考數(shù)字18b表示在施加第二編程脈沖vp2時的存儲單元分布。
參照圖16至圖18，編程控制器123可控制地址譯碼器130、頁緩沖器電路140b、計數(shù)電路150b及通過/失敗確定單元180，從而執(zhí)行多個編程循環(huán)loop1、loop2和loop3。在第一編程循環(huán)loop1中，編程控制器123可順序施加第一編程脈沖vp1和第二編程脈沖vp2至與所選存儲單元連接的字線，并控制地址譯碼器130，從而執(zhí)行雙脈沖編程操作。接下來，編程控制器123可順序施加編程驗證電壓vv1、vv2、vv6和vv7至與所選存儲單元連接的字線，并控制地址譯碼器130，從而執(zhí)行編程驗證操作。
第一閾值電壓區(qū)a可以是具有小于第一編程驗證電壓vv1的閾值電壓的存儲單元區(qū)域，第二閾值電壓區(qū)b可以是具有小于第二編程驗證電壓vv2的閾值電壓的存儲單元區(qū)域。此外，第三閾值電壓區(qū)c可以是具有小于第六編程驗證電壓vv6的閾值電壓的存儲單元區(qū)域，第四閾值電壓區(qū)d可以是具有小于第七編程驗證電壓vv7的閾值電壓的存儲單元區(qū)域。
然而，本發(fā)明構思不限于此。例如，編程控制器123可控制地址譯碼器130、頁緩沖器電路140b、計數(shù)電路150b及通過/失敗確定單元180，從而在所選存儲單元上執(zhí)行多編程脈沖操作。這里，多編程操作可以是三個或更多(例如三個)編程脈沖順序施加在一個編程循環(huán)中的操作。
圖19是示出根據(jù)本發(fā)明構思的示例性實施方式的每個編程狀態(tài)的通過/失敗確定操作的概念圖。
參照圖16至圖19，處理第一閾值電壓區(qū)a的數(shù)據(jù)以及傳送對應于第一面111的第一頁緩沖器組141b中的經(jīng)處理數(shù)據(jù)的操作和處理第三閾值電壓區(qū)c的數(shù)據(jù)以及傳送對應于第二面112的第二頁緩沖器組142b中的經(jīng)處理數(shù)據(jù)的操作可并行執(zhí)行。第一頁緩沖器組141b的操作和第二頁緩沖器組142b的操作可基本上同時進行。
接下來，在第一計數(shù)器151b中對第一閾值電壓區(qū)a的存儲單元數(shù)量計數(shù)的操作與在第二計數(shù)器152b中對第三閾值電壓區(qū)c的存儲單元數(shù)量計數(shù)的操作可并行執(zhí)行。第一計數(shù)器151b的操作和第二計數(shù)器152b的操作可基本上同時執(zhí)行。例如，第一計數(shù)器151b可對儲存在第一頁緩沖器組141b的頁緩沖器的第一鎖存器中的“0”計數(shù)。此外，第二計數(shù)器152b可對儲存在第二頁緩沖器組142b的頁緩沖器的第二鎖存器中的“0”計數(shù)。
接下來，在第一通過/失敗檢查邏輯181中基于第一計數(shù)結果cr1檢查第一編程狀態(tài)p1的編程操作是否通過/失敗的操作與在第二通過/失敗檢查邏輯182中基于第二計數(shù)結果cr2檢查第六編程狀態(tài)p6的編程操作是否通過/失敗的操作可并行執(zhí)行。第一通過/失敗檢查邏輯181的操作與第二通過/失敗檢查邏輯182的操作可基本上同時執(zhí)行。
當在第一通過/失敗檢查邏輯181中生成通過信號pass時，第一頁緩沖組141b可處理第二閾值電壓區(qū)b的數(shù)據(jù)。此外，當在第二通過/失敗檢查邏輯182中生成通過信號pass時，第二頁緩沖組142b可處理第四閾值電壓區(qū)d的數(shù)據(jù)。處理第二閾值電壓區(qū)b的數(shù)據(jù)并傳送第一頁緩沖器組141b中的經(jīng)處理數(shù)據(jù)的操作與處理第四閾值電壓區(qū)d的數(shù)據(jù)并傳送第二頁緩沖器組142b中的經(jīng)處理數(shù)據(jù)的操作可并行執(zhí)行。第一頁緩沖器組141b的操作和第二頁緩沖器組142b的操作可基本上同時進行。
接下來，在第一計數(shù)器151b中對第二閾值電壓區(qū)b的存儲單元數(shù)量進行計數(shù)的操作與在第二計數(shù)器152b中對第四閾值電壓區(qū)d的存儲單元數(shù)量進行計數(shù)的操作可并行執(zhí)行。第一計數(shù)器151b的操作和第二計數(shù)器152b的操作可基本上同時執(zhí)行。
接下來，在第一通過/失敗檢查邏輯181中基于第一計數(shù)結果cr1檢查第二編程狀態(tài)p2的編程操作是否通過/失敗的操作與在第二通過/失敗檢查邏輯182中基于第二計數(shù)結果cr2檢查第七編程狀態(tài)p7的編程操作是否通過/失敗的操作可并行執(zhí)行。第一通過/失敗檢查邏輯181的操作與第二通過/失敗檢查邏輯182的操作可基本上同時執(zhí)行。
圖20是示出根據(jù)本發(fā)明構思的示例性實施方式的存儲裝置100c的框圖。
參照圖20，存儲裝置100c可包括存儲單元陣列110a、控制邏輯120c、地址譯碼器130、頁緩沖器電路140c、計數(shù)電路150c及通過/失敗確定單元180a。存儲裝置100c可以是圖16中所示的存儲裝置100b的修改實施方式。在下文中將基于與圖2中所示的存儲裝置100的區(qū)別來描述存儲裝置100c，并將省略重復的描述。
存儲單元陣列110a可包括第一面111、第二面112和第三面113。當與圖16中所示的存儲單元陣列110相比時，存儲單元陣列110a還可包括第三面113。根據(jù)示例性實施方式，要檢測的閾值電壓區(qū)的數(shù)量為三，存儲單元陣列110a中包括的存儲單元可劃分為包括第一面111、第二面112和第三面113的多個面。
控制邏輯120c可包括編程控制器(pgmctrl)123a，編程控制器123a可控制所選存儲單元上的編程操作。此外，編程控制器123a可控制所選存儲單元上的編程驗證操作。例如，編程控制器123a可根據(jù)編程驗證結果控制所選存儲單元上的下一編程循環(huán)操作。將在下文中參照圖21和圖22詳細描述編程控制器123a的具體編程操作。
例如，頁緩沖器電路140c可例如包括第一頁緩沖器組141c、第二頁緩沖器組142c和第三頁緩沖器組143c。第一頁緩沖器組141c可通過第一位線組blg1連接至第一面111，第二頁緩沖器組142c可通過第二位線組blg2連接至第二面112，第三頁緩沖器組143c可通過第三位線組blg3連接至第三面113。
在示例性實施方式中，第一位線組blg1可包括彼此毗連的位線(例如左側位線)，第二位線組blg2可包括彼此毗連的位線(例如中央位線)，第三位線組blg3可包括彼此毗連的位線(例如右側位線)。然而，本發(fā)明構思不限于此，第一位線組blg1中包括的位線不需要彼此毗連，第二位線組blg2中包括的位線不需要彼此毗連，第三位線組blg3中包括的位線不需要彼此毗連。
第一頁緩沖器組141c可包括多個頁緩沖器，并在對第一閾值電壓區(qū)(例如圖21的a部分)對應的第一存儲單元的數(shù)量進行計數(shù)前執(zhí)行第一數(shù)據(jù)處理操作。第二頁緩沖器組142c可包括多個頁緩沖器，并在對第二閾值電壓區(qū)(例如圖21的b部分)對應的第二存儲單元的數(shù)量進行計數(shù)前執(zhí)行第二數(shù)據(jù)處理操作。第三頁緩沖器組143c可包括多個頁緩沖器，并在對第三閾值電壓區(qū)(例如圖21的c部分)對應的第三存儲單元的數(shù)量進行計數(shù)前執(zhí)行第三數(shù)據(jù)處理操作。在示例性實施方式中，第一閾值電壓區(qū)至第三閾值電壓區(qū)不需要彼此毗連。然而，本發(fā)明構思不限于此，第一閾值電壓區(qū)至第三閾值電壓區(qū)可彼此毗連。
例如，計數(shù)電路150c可包括第一計數(shù)器151c、第二計數(shù)器152c和第三計數(shù)器153c(cnt1、cnt2、cnt3)。第一計數(shù)器151c可連接至第一頁緩沖器組141c，對第一存儲單元的數(shù)量進行計數(shù)，并輸出第一計數(shù)結果cr1。第二計數(shù)器152c可連接至第二頁緩沖器組142c，對第二存儲單元的數(shù)量進行計數(shù)，并輸出第二計數(shù)結果cr2。第三計數(shù)器153c可連接至第三頁緩沖器組143c，對第三存儲單元的數(shù)量進行計數(shù)，并輸出第三計數(shù)結果cr3。
例如，通過/失敗確定單元180a可包括第一通過/失敗檢查邏輯181、第二通過/失敗檢查邏輯182和第三通過/失敗檢查邏輯183(p/fcl1、p/fcl2、p/fcl3)。第一通過/失敗檢查邏輯181可連接至第一計數(shù)器151c，并基于第一計數(shù)結果cr1輸出通過信號pass或失敗信號fail。第二通過/失敗檢查邏輯182可連接至第二計數(shù)器152c，并基于第二計數(shù)結果cr2輸出通過信號pass或失敗信號fail。第三通過/失敗檢查邏輯183可連接至第三計數(shù)器153c，并基于第三計數(shù)結果cr3輸出通過信號pass或失敗信號fail。
在示例性實施方式中，通過/失敗確定單元180a可向控制邏輯120c的編程控制器123a提供通過信號pass或失敗信號fail，編程控制器123a可基于通過信號pass或失敗信號fail控制下一編程循環(huán)。在示例性實施方式中，通過/失敗確定單元180a可向外部例如圖1中的存儲控制器200提供通過信號pass或失敗信號fail。
圖21是示出根據(jù)本發(fā)明構思的示例性實施方式的根據(jù)用于描述編程操作的閾值電壓的存儲單元分布的圖形。
參照圖21，水平軸表示閾值電壓，豎直軸表示存儲單元數(shù)量。例如，存儲單元可以是多級單元，并根據(jù)閾值電壓vth，具有擦除狀態(tài)e、第一編程狀態(tài)p1、第二編程狀態(tài)p2或第三編程狀態(tài)p3。
圖22是示出根據(jù)本發(fā)明構思的示例性實施方式的在編程操作中施加至字線的電壓的圖形。
參照圖22，參考數(shù)字“22a”表示作為該實施方式的對比示例的、當頁緩沖器電路中包括的頁緩沖器沒有劃分時的編程操作，參考數(shù)字“22b”表示根據(jù)該實施方式的、當頁緩沖器電路140c中包括的頁緩沖器劃分為第一頁緩沖器組141c、第二頁緩沖器組142c和第三頁緩沖器組143c時的編程操作。在下文中將參照圖20至22描述根據(jù)該實施方式的編程操作。
根據(jù)參考數(shù)字“22a”，在每個編程循環(huán)中，編程電壓vp和第一編程驗證電壓vv1、第二編程驗證電壓vv2和第三編程驗證電壓vv3可順序施加至與所選存儲單元連接的字線。在這種情況下，在施加第一編程驗證電壓vv1后，可確定第一編程狀態(tài)p1的編程操作是否通過/失敗。接下來，在施加第二編程驗證電壓vv2后，可確定第二編程狀態(tài)p2的編程操作是否通過/失敗。接下來，在施加第三編程驗證電壓vv3后，可確定第三編程狀態(tài)p3的編程操作是否通過/失敗。
根據(jù)參考數(shù)字“22b”，在每個編程循環(huán)中，編程電壓vp和第一編程驗證電壓vv1、第二編程驗證電壓vv2和第三編程驗證電壓vv3可順序施加至與所選存儲單元連接的字線。該情況下，在施加所有第一編程驗證電壓vv1、第二編程驗證電壓vv2和第三編程驗證電壓vv3后，可同時確定第一編程狀態(tài)p1至第三編程狀態(tài)p3的編程操作是否通過/失敗。因此，根據(jù)該實施方式，在與參考數(shù)字“22a”的示例相比時，用于執(zhí)行編程操作的時間可減少第一時間t1。
圖23是示出根據(jù)本發(fā)明構思的示例性實施方式的在每個編程狀態(tài)的通過/失敗確定操作中儲存在包括于頁緩沖器的鎖存器中的數(shù)據(jù)示例的表格。
參照圖23，第一頁緩沖器組pbg1可連接至第一面plane1，第二頁緩沖器組pbg2可連接至第二面plane2，第三頁緩沖器組pbg3可連接至第三面plane3。例如，第一頁緩沖器組pbg1可以是用于對第一閾值電壓區(qū)a對應的第一存儲單元的數(shù)量進行計數(shù)的組，第二頁緩沖器組pbg2可以是用于對第二閾值電壓區(qū)b對應的第二存儲單元的數(shù)量進行計數(shù)的組，第三頁緩沖器組pbg3可以是用于對第三閾值電壓區(qū)c對應的第三存儲單元的數(shù)量進行計數(shù)的組。在示例性實施方式中，第一頁緩存器組pbg1中包括的頁緩存器的操作、第二頁緩存器組pbg2中包括的頁緩存器的操作和第三頁緩存器組pbg3中包括的頁緩存器的操作可獨立且同時執(zhí)行。
參照圖11、圖21和圖23，在示例性實施方式中，頁緩存器電路中包括的頁緩存器pb的每一個都可將從存儲單元陣列讀取的第一數(shù)據(jù)(例如msb數(shù)據(jù))儲存在第二鎖存器l2中，并將從存儲單元陣列讀取的第二數(shù)據(jù)(例如lsb數(shù)據(jù))儲存在第三鎖存器l3中。然而，本發(fā)明構思不限于此，當存儲單元是三級單元時，從存儲單元陣列讀取的第三數(shù)據(jù)(例如csb數(shù)據(jù))可被存儲在第四鎖存器l4中。
在對第一閾值電壓區(qū)a對應的第一存儲單元的數(shù)量進行計數(shù)前，第一頁緩沖器組pbg1可執(zhí)行第一數(shù)據(jù)處理操作。例如，第一頁緩沖器組pbg1中包括的頁緩沖器的每一個都可針對從第一面plane1讀取的第一數(shù)據(jù)d1和第二數(shù)據(jù)d2執(zhí)行第一邏輯操作，并傳送第一邏輯操作的結果至第一鎖存器l1。由此，第一數(shù)據(jù)處理操作可包括在第二鎖存器l2和第三鎖存器l3上執(zhí)行第一邏輯操作并傳送第一邏輯操作結果的操作。例如，第一邏輯操作可以是第一數(shù)據(jù)d1和反向的第二數(shù)據(jù)/d2的or操作(即d1or/d2)。因此，在對應于第一編程狀態(tài)p1的儲存單元上的第一邏輯操作的結果可處理為“0”。
在對第二閾值電壓區(qū)b對應的第二存儲單元的數(shù)量進行計數(shù)前，第二頁緩沖器組pbg2可執(zhí)行第二數(shù)據(jù)處理操作。例如，第二頁緩沖器組pbg2中包括的頁緩沖器的每一個都可針對從第二面plane2讀取的第一數(shù)據(jù)d1和第二數(shù)據(jù)d2執(zhí)行第二邏輯操作，并傳送第二邏輯操作的結果至第一鎖存器l1。由此，第二數(shù)據(jù)處理操作可包括在第二鎖存器l2和第三鎖存器l3上執(zhí)行第二邏輯操作并傳送第二邏輯操作結果的操作。例如，第二邏輯操作可以是第一數(shù)據(jù)d1和第二數(shù)據(jù)d2的or操作(即d1ord2)。因此，在對應于第二編程狀態(tài)p2的儲存單元上的第二邏輯操作的結果可處理為“0”。
在對第三閾值電壓區(qū)c對應的第三存儲單元的數(shù)量進行計數(shù)前，第三頁緩沖器組pbg3可執(zhí)行第三數(shù)據(jù)處理操作。例如，第三頁緩沖器組pbg3中包括的頁緩沖器的每一個都可針對從第三面plane3讀取的第一數(shù)據(jù)d1和第二數(shù)據(jù)d2執(zhí)行第三邏輯操作，并傳送第三邏輯操作的結果至第一鎖存器l1。由此，第三數(shù)據(jù)處理操作可包括在第二鎖存器l2和第三鎖存器l3上執(zhí)行第三邏輯操作并傳送第三邏輯操作結果的操作。例如，第三邏輯操作可以是反向的第一數(shù)據(jù)/d1和第二數(shù)據(jù)d2的or操作(即/d1ord2)。因此，在對應第三編程狀態(tài)p3的儲存單元上的第三邏輯操作的結果可處理為“0”。
圖24a是示出根據(jù)本發(fā)明構思的示例性實施方式的每個編程狀態(tài)的通過/失敗確定操作的概念圖。
參照圖20至圖24a，處理第一閾值電壓區(qū)a的數(shù)據(jù)并傳送第一面111對應的第一頁緩沖器組141c中的經(jīng)處理數(shù)據(jù)的操作與處理第二閾值電壓區(qū)b的數(shù)據(jù)并傳送第二面112對應的第二頁緩沖器組142c中的經(jīng)處理數(shù)據(jù)的操作可并行執(zhí)行。此外，處理第一閾值電壓區(qū)a的數(shù)據(jù)并傳送第一面111對應的第一頁緩沖器組141c中的經(jīng)處理數(shù)據(jù)的操作與處理第三閾值電壓區(qū)c的數(shù)據(jù)并傳送第三面113對應的第三頁緩沖器組143c中的經(jīng)處理數(shù)據(jù)的操作可并行執(zhí)行。第一頁緩沖器組141c的操作、第二頁緩沖器組142c的操作和第三頁緩沖器組143c的操作可基本上同時執(zhí)行。
接下來，在第一計數(shù)器151c中對第一閾值電壓區(qū)a的存儲單元的數(shù)量進行計數(shù)的操作與在第二計數(shù)器152c中對第二閾值電壓區(qū)b的存儲單元的數(shù)量進行計數(shù)的操作可并行執(zhí)行。此外，在第一計數(shù)器151c中對第一閾值電壓區(qū)a的存儲單元的數(shù)量進行計數(shù)的操作與在第三計數(shù)器153c中對第三閾值電壓區(qū)c的存儲單元的數(shù)量進行計數(shù)的操作可并行執(zhí)行。第一計數(shù)器151c的操作、第二計數(shù)器152c的操作和第三計數(shù)器153c的操作可基本上同時執(zhí)行。
接下來，基于從第一通過/失敗檢查邏輯181中的第一計數(shù)器151c輸出的第一計數(shù)結果cr1確定第一編程狀態(tài)p1的編程操作是否通過/失敗的操作與基于從第二通過/失敗檢查邏輯182中的第二計數(shù)器152c輸出的第二計數(shù)結果cr2確定第二編程狀態(tài)p2的編程操作是否通過/失敗的操作可并行執(zhí)行。此外，基于從第一通過/失敗檢查邏輯181中的第一計數(shù)器151c輸出的第一計數(shù)結果cr1確定第一編程狀態(tài)p1的編程操作是否通過/失敗的操作與基于從第三通過/失敗檢查邏輯183中的第三計數(shù)器153c輸出的第三計數(shù)結果cr3確定第三編程狀態(tài)p3的編程操作是否通過/失敗的操作可并行執(zhí)行。第一通過/失敗檢查邏輯181的操作、第二通過/失敗檢查邏輯182的操作和第三通過/失敗檢查邏輯183的操作可基本上同時執(zhí)行。
圖24b是示出根據(jù)本發(fā)明構思的比較示例的每個編程狀態(tài)的通過/失敗確定操作的概念圖。
參照圖21和圖24b，當頁緩沖器電路中包括的頁緩沖器沒有劃分時，頁緩沖器電路可在對第一閾值電壓區(qū)a的第一存儲單元的數(shù)量進行計數(shù)前執(zhí)行第一邏輯操作，計數(shù)電路可執(zhí)行對第一閾值電壓區(qū)a的第一存儲單元的數(shù)量進行計數(shù)的操作，通過/失敗確定單元可確定第一編程狀態(tài)p1的編程操作是否通過/失敗。此外，頁緩沖器電路可在對第二閾值電壓區(qū)b的第二存儲單元的數(shù)量進行計數(shù)前執(zhí)行第二邏輯操作，計數(shù)電路可執(zhí)行對第二閾值電壓區(qū)b的第二存儲單元的數(shù)量進行計數(shù)的操作，通過/失敗確定單元可確定第二編程狀態(tài)p2的編程操作是否通過/失敗。例如，頁緩沖器電路可在對第三閾值電壓區(qū)c的第三存儲單元的數(shù)量進行計數(shù)前執(zhí)行第三邏輯操作，計數(shù)電路可執(zhí)行對第三閾值電壓區(qū)c的第三存儲單元的數(shù)量進行計數(shù)的操作，通過/失敗確定單元可確定第三編程狀態(tài)p3的編程操作是否通過/失敗。因此，用于執(zhí)行對用于確定每個編程狀態(tài)的編程操作是否通過/失敗的存儲單元數(shù)量進行計數(shù)操作的時間可能會相對較長。
如上文參照圖20至圖24a所述，根據(jù)本發(fā)明構思的示例性實施方式，當要檢測的閾值電壓區(qū)是第一閾值電壓區(qū)a、第二閾值電壓區(qū)b和第三閾值電壓區(qū)c時，頁緩沖器電路140c中包括的頁緩沖器可根據(jù)閾值電壓區(qū)的數(shù)字分為第一頁緩沖器組141c、第二頁緩沖器組142c和第三頁緩沖器組143c。在這種情況下，第一頁緩沖器組141c可在對第一閾值電壓區(qū)a的第一存儲單元的數(shù)量進行計數(shù)前執(zhí)行第一邏輯操作，第二頁緩沖器組142c可在對第二閾值電壓區(qū)b的第二存儲單元的數(shù)量進行計數(shù)前執(zhí)行第二邏輯操作，第二邏輯操作獨立于第一邏輯操作，第三頁緩沖器組143c可在對第三閾值電壓區(qū)c的第三存儲單元的數(shù)量進行計數(shù)前執(zhí)行第三邏輯操作，第三邏輯操作獨立于第一邏輯操作和第二邏輯操作。由此，因為第一邏輯操作至第三邏輯操作并行執(zhí)行，所以第一邏輯操作至第三邏輯操作可基本上同時執(zhí)行，因此可減少頁緩沖器電路140c的操作時間。此外，因為第一計數(shù)器151c至第三計數(shù)器153c的計數(shù)操作基本上同時執(zhí)行，還可減少計數(shù)電路150c的操作時間。例如，因為第一通過/失敗檢查邏輯181至第三通過/失敗檢查邏輯183的通過/失敗檢查操作基本上同時執(zhí)行，還可減少通過/失敗確定單元180a的操作時間。
圖25是用于描述根據(jù)本發(fā)明構思的示例性實施方式的操作存儲裝置的方法的流程圖。
參照圖25，操作存儲裝置的方法可以是對每個閾值電壓區(qū)的存儲單元數(shù)量進行計數(shù)以檢測存儲裝置的最佳讀取電壓電平的操作。例如，根據(jù)示例性實施方式的操作存儲裝置的方法可包括在例如分別如圖2和14中所示的存儲裝置100和100a中順序執(zhí)行的操作。參照圖1至圖24b的上述內(nèi)容可應用于該實施方式，并將省略重復的描述。
在操作s110中，可針對來自第一面的第一讀取結果執(zhí)行第一數(shù)據(jù)處理操作。例如，第一頁緩沖器組141中包括的頁緩沖器的每一個都可針對第一讀取結果執(zhí)行第一數(shù)據(jù)處理操作。這里，第一數(shù)據(jù)處理操作可包括針對第一讀取結果執(zhí)行第一邏輯操作并傳送第一邏輯操作的結果至第一鎖存器的操作。
在操作s120中，可針對來自第二面的第二讀取結果執(zhí)行第二數(shù)據(jù)處理操作。操作s110和操作s120可彼此獨立執(zhí)行，并且可并行執(zhí)行。操作s110和操作s120可基本上同時執(zhí)行。例如，第二頁緩沖器組142中包括的頁緩沖器的每一個都可針對第二讀取結果執(zhí)行第二數(shù)據(jù)處理操作。這里，第二數(shù)據(jù)處理操作可包括針對第二讀取結果執(zhí)行第二邏輯操作并傳送第二邏輯操作的結果至第一鎖存器的操作。
在操作s130中，可對第一閾值電壓區(qū)對應的第一存儲單元執(zhí)行第一計數(shù)操作。例如，第一計數(shù)器151可連接至第一頁緩沖器組141，對第一存儲單元進行計數(shù)，并輸出第一計數(shù)結果cr1。例如，第一計數(shù)器151可連接至每個頁緩沖器的第一鎖存器l1，并通過對多個頁緩沖器的第一鎖存器中的“0”的數(shù)量進行計數(shù)來輸出第一計數(shù)結果cr1。
在操作s140中，可對第二閾值電壓區(qū)對應的第二存儲單元執(zhí)行第二計數(shù)操作。操作s130和操作s140可并行執(zhí)行。操作s130和操作s140可基本上同時執(zhí)行。例如，第二計數(shù)器152可連接至第二頁緩沖器組142，對第二存儲單元的數(shù)量進行計數(shù)，并輸出第二計數(shù)結果cr2。例如，第二計數(shù)器152可連接至每個頁緩沖器的第一鎖存器l1，并通過對多個頁緩沖器的第一鎖存器中的“0”的數(shù)量進行計數(shù)來輸出第二計數(shù)結果cr2。
在操作s150中，可比較第一計數(shù)結果cr1和第二計數(shù)結果cr2。例如，比較器160可比較第一計數(shù)結果cr1和第二計數(shù)結果cr2，并向讀重試控制器121提供比較結果cp。
圖26是用于描述根據(jù)本發(fā)明構思的示例性實施方式的操作存儲裝置的方法的流程圖。
參照圖26，根據(jù)本發(fā)明構思的示例性實施方式的操作存儲裝置的方法可以是對每個閾值電壓區(qū)的存儲單元的數(shù)量進行計數(shù)以確定在存儲裝置的編程驗證操作中編程狀態(tài)的編程操作是否已經(jīng)通過/失敗的操作。例如，根據(jù)該實施方式的操作存儲裝置的方法可包括在存儲裝置100b和100c中順序執(zhí)行的操作，例如圖16和20中所示的那樣。上述參照圖1至圖24b的內(nèi)容可應用于該實施方式，并將省略重復的描述。
在操作s210中，可針對來自第一面的第一讀取結果執(zhí)行第一數(shù)據(jù)處理操作。例如，第一頁緩沖器組141中包括的頁緩沖器的每一個都可針對第一讀取結果執(zhí)行第一數(shù)據(jù)處理操作。這里，第一數(shù)據(jù)處理操作可包括針對第一讀取結果執(zhí)行第一邏輯操作并輸出第一邏輯操作的結果至第一鎖存器的操作。
在操作s220中，可針對來自第二面的第二讀取結果執(zhí)行第二數(shù)據(jù)處理操作。操作s210和操作s220可彼此獨立執(zhí)行，并可并行執(zhí)行。操作s210和操作s220可在基本上同時執(zhí)行。例如，第二頁緩沖器組142中包括的頁緩沖器的每一個都可針對第二讀取結果執(zhí)行第二數(shù)據(jù)處理操作。這里，第二數(shù)據(jù)處理操作可包括針對第二讀取結果執(zhí)行第二邏輯操作并傳送第二邏輯操作的結果至第一鎖存器的操作。
在操作s230中，可對第一閾值電壓區(qū)對應的第一存儲單元執(zhí)行第一計數(shù)操作。例如，第一計數(shù)器151可連接至第一頁緩沖器組141，對第一存儲單元進行計數(shù)，并輸出第一計數(shù)結果cr1。例如，第一計數(shù)器151可連接至每個頁緩沖器的第一鎖存器l1，并通過對多個頁緩沖器的第一鎖存器中的“0”的數(shù)量進行計數(shù)來輸出第一計數(shù)結果cr1。
在操作s240中，可對第二閾值電壓區(qū)對應的第二存儲單元執(zhí)行第二計數(shù)操作。操作s230和操作s240可并行執(zhí)行。操作s230和操作s240可基本上同時執(zhí)行。例如，第二計數(shù)器152可連接至第二頁緩沖器組142，對第二存儲單元的數(shù)量進行計數(shù)，并輸出第二計數(shù)結果cr2。例如，第二計數(shù)器152可連接至每個頁緩沖器的第一鎖存器l1，并通過對多個頁緩沖器的第一鎖存器中的“0”的數(shù)量進行計數(shù)來輸出第二計數(shù)結果cr2。
在操作s250中，可確定第一編程狀態(tài)的編程操作是否通過/失敗。例如，第一通過/失敗檢查邏輯181可基于第一計數(shù)結果cr1檢查第一編程狀態(tài)的編程操作是否通過/失敗，并輸出通過信號pass或失敗信號fail。
在操作s260中，可確定第二編程狀態(tài)的編程操作是否通過/失敗。操作s250和操作s260可并行執(zhí)行。操作s250和操作s260可基本上同時執(zhí)行。例如，第二通過/失敗檢查邏輯182可基于第二計數(shù)結果cr2檢查第二編程狀態(tài)的編程操作是否通過/失敗，并輸出通過信號pass或失敗信號fail。
雖然已參照其示例性實施方式展示和描述了本發(fā)明，但在不背離如所附權利要求所限定的本發(fā)明的精神和范圍的情況下，可對本發(fā)明做出各種形式上和細節(jié)上的修改，這對于本領域技術人員而言是顯而易見的。