1.一種半導(dǎo)體存儲(chǔ)器件，包含：
以行和列布置的多個(gè)電阻式存儲(chǔ)單元，所述多個(gè)電阻式存儲(chǔ)單元中的每一個(gè)包含單元晶體管和可變電阻器元件；
第一存儲(chǔ)單元陣列，其包含連接到分別對(duì)應(yīng)于行的多個(gè)字線中的一個(gè)的第一單元晶體管以及連接到分別對(duì)應(yīng)于列的多個(gè)第一位線中的一個(gè)的第一可變電阻器元件；
第二存儲(chǔ)單元陣列，其包含連接到所述多個(gè)字線中的一個(gè)的第二單元晶體管以及連接到對(duì)應(yīng)于列中的一個(gè)的第二位線的第二可變電阻器元件，其中所述第二可變電阻器元件被短路；以及
連接到第二位線的參考電阻器。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，還包含連接到所述多個(gè)第一位線中的一個(gè)以及第二位線的感測(cè)放大器。
3.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述第二可變電阻器元件包含磁性隧道結(jié)(MTJ)元件，
其中，所述MTJ元件基于擊穿電壓而被短路。
4.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述第二可變電阻器元件與導(dǎo)電通孔元件并聯(lián)地連接，所述導(dǎo)電通孔元件包含通孔洞中的導(dǎo)電材料。
5.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述參考電阻器包括在參考電阻器控制電路中，
其中，所述參考電阻器控制電路包含:
多個(gè)電阻器；以及
分別并聯(lián)地連接到所述多個(gè)電阻器的晶體管，
其中，所述晶體管被配置為響應(yīng)于修整信號(hào)而選擇性地使所述多個(gè)電阻器短路。
6.如權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器件，其中，所述修整信號(hào)在測(cè)試半導(dǎo)體存儲(chǔ)器件的過(guò)程期間施加。
7.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述電阻式存儲(chǔ)單元包含自旋轉(zhuǎn)移矩-磁阻式隨機(jī)存取存儲(chǔ)器(STT-MRAM)單元、磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元、相變隨機(jī)存取存儲(chǔ)器(PRAM)單元以及電阻式隨機(jī)存取存儲(chǔ)器(ReRAM)單元中的至少一個(gè)。
8.一種半導(dǎo)體存儲(chǔ)器件，包含：
以行和列布置的多個(gè)電阻式存儲(chǔ)單元，所述多個(gè)電阻式存儲(chǔ)單元中的每一個(gè)包含單元晶體管和可變電阻器元件；
第一存儲(chǔ)單元陣列，其包含連接到分別對(duì)應(yīng)于行的多個(gè)字線中的一個(gè)的第一單元晶體管以及連接到分別對(duì)應(yīng)于列的多個(gè)第一位線中的一個(gè)的第一可變電阻器元件；
第二存儲(chǔ)單元陣列，其包含連接到所述多個(gè)字線中的一個(gè)的第二單元晶體管以及連接到對(duì)應(yīng)于列中的一個(gè)的第二位線的第二可變電阻器元件，其中，所述第二位線連接到第二單元晶體管與第二可變電阻器元件之間的連接節(jié)點(diǎn)；以及
連接到第二位線的參考電阻器。
9.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)器件，還包含連接到所述多個(gè)第一位線中的一個(gè)以及第二位線的感測(cè)放大器。
10.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)器件，其中，所述連接節(jié)點(diǎn)是連接到第二單元晶體管的漏極以及第二可變電阻器元件的焊盤(pán)電極。
11.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)器件，其中，所述參考電阻器具有在對(duì)應(yīng)于存儲(chǔ)在第一可變電阻器元件中的第一數(shù)據(jù)邏輯與第二數(shù)據(jù)邏輯的電阻值之間的中間電阻值。
12.一種半導(dǎo)體存儲(chǔ)器件，包含:
主存儲(chǔ)單元陣列，其包含第一電阻式存儲(chǔ)單元，所述第一電阻式存儲(chǔ)單元分別包含第一單元晶體管以及連接在第一單元晶體管與第一位線之間的第一可變電阻器元件；
參考存儲(chǔ)單元陣列，其包含第二電阻式存儲(chǔ)單元，所述第二電阻式存儲(chǔ)單元分別包含第二單元晶體管以及連接在第二單元晶體管與第二位線之間的第二可變電阻器元件，其中，所述第二可變電阻器元件包含電短路；以及參考電阻器電路，包含耦接到第二位線的至少一個(gè)參考電阻器。
13.如權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)器件，還包含:
感測(cè)放大器，其耦接到第一位線和第二位線，并且被配置為檢測(cè)和放大在其中流動(dòng)的相應(yīng)的電流，
其中，耦接到第二位線的所述至少一個(gè)參考電阻器的電阻值在對(duì)應(yīng)于第一可變電阻器元件的第一邏輯狀態(tài)和第二邏輯狀態(tài)的電阻值之間。
14.如權(quán)利要求13所述的半導(dǎo)體存儲(chǔ)器件，其中，所述至少一個(gè)參考電阻器的電阻值包含比對(duì)應(yīng)于第一可變電阻器元件的第一邏輯狀態(tài)和第二邏輯狀態(tài)的電阻值更窄的范圍。
15.如權(quán)利要求13所述的半導(dǎo)體存儲(chǔ)器件，其中，所述至少一個(gè)參考電阻器具有固定電阻。
16.如權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，其中，所述至少一個(gè)參考電阻器包含具有相應(yīng)的固定電阻的多個(gè)電阻器，并且其中，所述參考電阻器電路包含:
多個(gè)晶體管，所述晶體管分別并聯(lián)地連接到電阻器，
其中，所述晶體管被配置為響應(yīng)于相應(yīng)的修整信號(hào)來(lái)選擇性地使電阻器短路，以提供在對(duì)應(yīng)于第一可變電阻器元件的第一邏輯狀態(tài)與第二邏輯狀態(tài)的電阻值之間的電阻值。
17.如權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)器件，其中，所述第二可變電阻器元件包含磁性隧道結(jié)(MTJ)元件，所述MTJ元件具有與其相關(guān)聯(lián)的擊穿電壓，并且其中，響應(yīng)于對(duì)MTJ元件施加大于擊穿電壓的電壓，通過(guò)MTJ元件提供所述電短路。
18.如權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)器件，其中，所述電短路包含導(dǎo)電通孔元件，所述導(dǎo)電通孔元件延伸通過(guò)通孔洞并且與第二可變電阻器元件并聯(lián)地電連接。
19.如權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)器件，其中，所述電短路包含第二位線到第二單元晶體管與第二可變電阻器元件之間的連接節(jié)點(diǎn)的連接。
20.如權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)器件，其中，所述第二可變電阻器元件包含延伸通過(guò)通孔洞的導(dǎo)電通孔元件以提供電短路。