本申請要求享有于2015年9月2日提交的第10-2015-0124230號韓國專利申請的優(yōu)先權(quán)，通過引用將其公開內(nèi)容全部并入本文。

背景技術(shù)：

本發(fā)明構(gòu)思涉及半導(dǎo)體器件，并且更具體地涉及半導(dǎo)體存儲器件。

因為電阻式存儲器件之中的磁阻式隨機存取存儲器(MRAM)可以高速地執(zhí)行寫操作和讀操作，是非易失性的，并且具有較低功耗，所以MRAM可以使用在數(shù)據(jù)存儲器件中。MRAM可以在可變電阻器元件中存儲數(shù)據(jù)，該可變電阻器元件可以是存儲單元的磁阻器元件。MRAM可以基于主單元的可變電阻器元件以及參考單元的可變電阻器元件來標(biāo)識主單元的數(shù)據(jù)。因為參考單元的可變電阻值可能由于連續(xù)的讀操作而改變，所以在參考單元中可能造成可變電阻分散(dispersion)，并且主單元的數(shù)據(jù)感測容限可能降低。

技術(shù)實現(xiàn)要素：

本發(fā)明構(gòu)思的實施例提供一種半導(dǎo)體存儲器件，其可以通過使存儲單元陣列中的參考單元的可變電阻器元件短路并且提供參考電阻器來增加主單元的感測容限。

根據(jù)本發(fā)明構(gòu)思的一些實施例，半導(dǎo)體存儲器件包括主存儲單元陣列、參考存儲單元陣列以及參考電阻器電路。所述主存儲單元陣列包括第一電阻式存儲單元，第一電阻式存儲單元分別包含第一單元晶體管以及連接在第一單元晶體管與第一位線之間的第一可變電阻器元件。所述參考存儲單元陣列包括第二電阻式存儲單元，第二電阻式存儲單元分別包含第二晶體管以及連接在第二晶體管與第二位線之間的第二可變電阻器元件。所述第二可變電阻器元件包括電短路(electrical short)。所述參考電阻器電路包括耦接到第二位線的至少一個參考電阻器。

根據(jù)本發(fā)明構(gòu)思的一些方面，提供一種半導(dǎo)體存儲器件，其包括：第一存儲單元，其包括第一單元晶體管以及連接到第一單元晶體管的第一可變電阻器元件；第二存儲單元，其包括第二單元晶體管以及連接到第二單元晶體管的第二可變電阻器元件；以及感測放大器，其被配置為檢測和放大在連接到第一存儲單元的第一位線中流動的電流以及在連接到第二存儲單元的第二位線中流動的電流，其中，所述半導(dǎo)體存儲器件包含可連接到第二位線的參考電阻器，并且當(dāng)?shù)诙勺冸娮杵髟欢搪窌r，所述參考電阻器連接到第二位線而不是被短路的第二可變電阻器元件。

根據(jù)本發(fā)明構(gòu)思的一些方面，提供一種半導(dǎo)體存儲器件，其包括：以行和列布置的多個電阻式存儲單元，所述多個電阻式存儲單元中的每一個包含單元晶體管和可變電阻器元件；第一存儲單元陣列，其包括連接到分別對應(yīng)于行的多個字線中的每一個的第一單元晶體管以及連接到分別對應(yīng)于列的多個第一位線中的每一個的第一可變電阻器元件；第二存儲單元陣列，其包括連接到所述多個字線中的每一個的第二單元晶體管以及連接到對應(yīng)于列中的一個的第二位線的第二可變電阻器元件，其中，所述第二可變電阻器元件被短路；以及連接到第二位線的參考電阻器。

根據(jù)本發(fā)明構(gòu)思的一些方面，提供一種半導(dǎo)體存儲器件，其包括：以行和列布置的多個電阻式存儲單元，所述多個電阻式存儲單元中的每一個包含單元晶體管和可變電阻器元件；第一存儲單元陣列，其包括連接到分別對應(yīng)于行的多個字線中的每一個的第一單元晶體管以及連接到分別對應(yīng)于列的多個第一位線中的每一個的第一可變電阻器元件；第二存儲單元陣列，其包括連接到所述多個字線中的每一個的第二單元晶體管以及連接到對應(yīng)于列中的一個的第二位線的第二可變電阻器元件，其中，所述第二位線連接到第二單元晶體管與第二可變電阻器元件之間的連接節(jié)點；以及連接到第二位線的參考電阻器。

根據(jù)本發(fā)明構(gòu)思的一些方面，提供一種半導(dǎo)體存儲器件，其包括：以行和列布置的多個電阻式存儲單元，所述多個電阻式存儲單元中的每一個包含單元晶體管和可變電阻器元件；第一存儲單元陣列，其包括連接到分別對應(yīng)于行的多個字線中的每一個的第一單元晶體管以及連接到分別對應(yīng)于列的多個第一位線中的每一個的第一可變電阻器元件；第二存儲單元陣列，其包括連接到所述多個字線中的每一個的第二單元晶體管以及連接到對應(yīng)于列中的一個的第二位線的通孔洞(via hole)，其中，所述通孔洞連接第二單元晶體管與第二位線；以及連接到第二位線的參考電阻器。

附圖說明

根據(jù)下面結(jié)合附圖進行的詳細(xì)描述，將更清楚地理解本發(fā)明構(gòu)思的示例實施例，附圖中：

圖1是根據(jù)示例實施例的、包括存儲單元的短路可變電阻器元件的存儲器件的框圖；

圖2是示出包括在圖1的存儲單元陣列中的存儲單元的配置的視圖；

圖3A和圖3B是示出根據(jù)在圖2的存儲單元的磁性隧道結(jié)(MTJ)結(jié)構(gòu)中的磁化方向所存儲的數(shù)據(jù)的概念圖；

圖4是例示在圖2的MTJ結(jié)構(gòu)中的寫操作的概念圖；

圖5A至圖7B是例示圖2的MTJ結(jié)構(gòu)的修改的概念圖；

圖8A至圖8C是例示根據(jù)參考單元的MTJ結(jié)構(gòu)的電阻分散的主單元的感測容限的圖；

圖9是例示根據(jù)示例實施例的、包括存儲單元的短路可變電阻器元件的存儲單元陣列的圖；

圖10是根據(jù)示例實施例的參考電阻器控制電路的電路圖；

圖11A和圖11B是例示圖9的第一子陣列塊的一部分的圖；

圖12是例示根據(jù)示例實施例的主單元的結(jié)構(gòu)的剖面圖；

圖13至圖17是根據(jù)示例實施例的參考單元的短路的MTJ結(jié)構(gòu)的視圖；

圖18是根據(jù)示例實施例的、包括包含存儲單元的短路可變電阻器元件的存儲器件的電子設(shè)備的框圖；以及

圖19是根據(jù)示例實施例的、包括包含存儲單元的短路可變電阻器元件的存儲器件的服務(wù)器系統(tǒng)的框圖。

具體實施方式

將參照示出本發(fā)明構(gòu)思的示例實施例的附圖，更完整地描述本發(fā)明構(gòu)思的優(yōu)點和特征以及實現(xiàn)這些優(yōu)點和特征的方法。

然而，本發(fā)明構(gòu)思可以實現(xiàn)為許多不同的形式，并且不應(yīng)當(dāng)被解釋為局限于在本文中所闡述的示例實施例；更確切地，提供這些示例實施例，使得本公開將是徹底和完整的，并且將充分地向本領(lǐng)域普通技術(shù)人員傳達(dá)本發(fā)明構(gòu)思。然而，應(yīng)當(dāng)理解，不打算將本發(fā)明構(gòu)思的示例實施例局限于所公開的具體形式，而是相反地，本發(fā)明構(gòu)思的示例實施例應(yīng)覆蓋落入本發(fā)明構(gòu)思的精神和范圍內(nèi)的所有修改、等效物以及替換物。相似的標(biāo)號標(biāo)記圖中相似的元件。為了清楚起見，在附圖中，可能擴大結(jié)構(gòu)的尺寸。

在本文中所使用的術(shù)語僅用于描述示例實施例的目的，而不打算限制本發(fā)明構(gòu)思的示例實施例。如在本文中所使用的那樣，單數(shù)形式“一”、“一個”意圖也包括復(fù)數(shù)形式，除非上下文明確給出不同的指示。還應(yīng)當(dāng)理解，術(shù)語“包含”、“包含有”、“包括”和/或“包括有”在本文中使用時指定存在所描述的特征、整數(shù)、步驟、操作、元件、組件或其組合，但是不排除存在或添加一個或多個其他特征、整數(shù)、步驟、操作、元件、組件和/或其組合。

應(yīng)當(dāng)理解，當(dāng)元件被稱為“耦接到”、“連接到”或“響應(yīng)于”另外的元件時，其可以直接地耦合、連接或響應(yīng)于其他元件，或者也可以存在中間元件。相反，當(dāng)元件被稱為“直接耦合到”、“直接連接到”或“直接響應(yīng)于”另外的元件時，則不存在中間元件。如在本文中所使用的那樣，術(shù)語“和/或”包括相關(guān)聯(lián)的所列項目中的一個或多個中的任何和全部組合。

為了便于描述，在本文中可能使用諸如“上方”、“下方”、“上部”、“下部”等空間關(guān)系術(shù)語來描述在圖中所例示的一個元件或特征對另外的元件或特征的關(guān)系。應(yīng)當(dāng)理解，除了在圖中所示的朝向之外，空間關(guān)系術(shù)語還意圖涵蓋在使用或操作中的設(shè)備的不同朝向。例如，如果圖中的器件被翻轉(zhuǎn)，則被描述為在其他元件或特征“下方”的元件將朝向在其他元件或特征的“上方”。因此，術(shù)語“下方”可以涵蓋上方和下方兩個朝向。可以使器件具有其他朝向(旋轉(zhuǎn)90度或以其他朝向)，而在本文中所使用的空間關(guān)系描述詞應(yīng)做相應(yīng)解釋。為了簡便和/或清楚，可能不詳細(xì)地描述公知的功能或結(jié)構(gòu)。

應(yīng)當(dāng)理解，雖然在本文中可能使用術(shù)語“第一”、“第二”等描述不同的元件，但是這些元件不應(yīng)受到這些術(shù)語的限制。這些術(shù)語僅用于將一個元件與另外的元件區(qū)分開來。因此，第一元件也可以被稱為第二元件，這不會偏離所呈現(xiàn)的實施例的教導(dǎo)。

除非另外定義，在本文中所使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有與示例實施例所屬領(lǐng)域的普通技術(shù)人員通常理解的含義相同的含義。還應(yīng)當(dāng)理解，諸如在通常使用的詞典中定義的那些術(shù)語那樣的術(shù)語應(yīng)當(dāng)被解釋為具有與它們在相關(guān)領(lǐng)域的背景下的含義一致的含義，而不應(yīng)當(dāng)被理想化地或過分形式化地解釋，除非在本文中明確地如此定義。

如在本文中所使用的那樣，術(shù)語“和/或”包括相關(guān)聯(lián)的所列項目中的一個或多個中的任何和全部組合。諸如“至少一個”這樣的表述當(dāng)在元件的列表之前時，修飾元件的完整列表，而不修飾列表中的單個元素。

圖1是根據(jù)示例實施例的、包括存儲單元的短路可變電阻器元件的存儲器件100的框圖。

參照圖1，存儲器件100包括存儲單元陣列110、參考電阻器控制電路116、地址解碼器電路120和數(shù)據(jù)輸入/輸出(I/O)電路130。

存儲單元陣列110包括以行和列布置的多個存儲單元。所述多個存儲單元可以包括電阻式存儲器，電阻式存儲器包括具有可變電阻的可變電阻器元件。例如，當(dāng)可變電阻器元件由相變材料(例如Ge-Sb-Te(GST))形成并且具有根據(jù)溫度變化的電阻時，存儲器件100可以是相變隨機存取存儲器(PRAM)。替代地，當(dāng)可變電阻器元件包括上部電極、下部電極以及安排在上部電極與下部電極之間的復(fù)合金屬氧化物時，存儲器件100可以是電阻式隨機存取存儲器(ReRAM)。替代地，當(dāng)可變電阻器元件包括磁性材料形成的上部電極、由磁性材料形成的下部電極以及安排在上部電極與下部電極之間的電介質(zhì)材料時，存儲器件100可以是磁阻式隨機存取存儲器(MRAM)。

當(dāng)存儲器件100是MRAM時，存儲單元中的每一個可以包括單元晶體管以及包括磁性隧道結(jié)(MTJ)的可變電阻器元件。存儲單元陣列110包括連接到存儲單元的多個字線WL、多個位線BL、參考位線RBL以及多個源極線SL。字線WL中的每一個連接到包括在行中的一個中的存儲單元的單元晶體管的柵極，并且位線BL和源極線SL中的每一個連接到包括在列中的一個中的存儲單元的可變電阻器元件以及單元晶體管的源極。

存儲單元陣列110包括主單元陣列112和參考單元陣列114。主單元陣列112包括多個主單元20，并且主單元20中的每一個包括第一單元晶體管和第一可變電阻器元件。主單元陣列112包括分別連接到分別對應(yīng)于行的多個字線WL的第一單元晶體管以及分別連接到分別對應(yīng)于列的多個位線BL的第一可變電阻器元件。

參考單元陣列114包括多個參考單元30，并且參考單元30中的每一個包括第二單元晶體管和第二可變電阻器元件。參考單元30可以具有與主單元20的結(jié)構(gòu)相同的結(jié)構(gòu)。參考單元陣列114包括分別連接到多個字線WL的第二單元晶體管以及連接到對應(yīng)于列中的一個的參考位線RBL的第二可變電阻器元件，并且第二可變電阻器元件可以被短路。

根據(jù)示例實施例，可以通過使用絕緣層擊穿電壓使參考單元30的第二可變電阻器元件短路。根據(jù)另外的示例實施例，參考單元30中的第二單元晶體管的漏極可以在不使用第二可變電阻器元件的情況下連接到參考位線RBL。根據(jù)另外的示例實施例，第二可變電阻器元件可以并聯(lián)地連接到通孔洞，在通孔洞中填充有導(dǎo)電材料。根據(jù)另外的示例實施例，第二可變電阻器元件可以用通孔洞代替，在通孔洞中填充有導(dǎo)電材料。

參考電阻器控制電路116連接到參考位線RBL，并且響應(yīng)于修整信號(trimming signal)來生成期望值的電阻(在本文中被稱為參考電阻器)，并且向參考位線RBL提供參考電阻器。參考電阻器連同在參考單元陣列114中所選擇的參考單元30一起提供給數(shù)據(jù)I/O電路130的感測放大器電路，并且被用于標(biāo)識在主單元20中存儲的數(shù)據(jù)。

地址解碼器電路120可以通過字線WL和源極線SL連接到存儲單元陣列110。地址解碼器電路120可以對行地址進行解碼以便選擇字線WL和源極線SL，并且可以對列地址進行解碼以便選擇位線BL。

數(shù)據(jù)I/O電路130可以通過位線BL連接到存儲單元陣列110。數(shù)據(jù)I/O電路130可以包括列選擇電路、寫驅(qū)動電路以及感測放大器電路。列選擇電路響應(yīng)于由地址解碼器電路120施加的列選擇信號來選擇位線BL之中的一個，并且在讀/寫操作期間，通過寫驅(qū)動電路對通過列選擇電路所選擇的位線BL施加預(yù)定的讀/寫電壓。

感測放大器電路標(biāo)識從主單元陣列112的主單元20讀出的數(shù)據(jù)。感測放大器電路通過檢測并放大在主單元20的位線BL中流動的電流以及在參考單元30的參考位線RBL中流動的電流，來標(biāo)識主單元的數(shù)據(jù)。

圖2是例示在圖1的存儲單元陣列110中包括的存儲單元的配置的視圖。

圖2例示在存儲單元陣列110中包括的存儲單元MC之中的主單元20。主單元20包括單元晶體管21和MTJ結(jié)構(gòu)22。單元晶體管21的柵極可以連接到字線WL，并且單元晶體管21的一個電極(例如漏電極)可以通過MTJ結(jié)構(gòu)22連接到位線BL。單元晶體管21的其他電極(例如源電極)可以連接到源極線SL。

MTJ結(jié)構(gòu)22可以包括釘扎層23、自由層25和安排在釘扎層23與自由層25之間的隧道或阻擋層24。釘扎層23的磁化方向可以是固定的，而自由層25的磁化方向可以根據(jù)在寫操作期間的所存儲的數(shù)據(jù)，關(guān)于或相對于釘扎層23的磁化方向是平行(P)或反平行(AP)的。為了固定釘扎層23的磁化方向，例如，可以進一步提供反鐵磁層。

當(dāng)MTJ結(jié)構(gòu)22的自由層25和釘扎層23處于平行(P)狀態(tài)時，即當(dāng)MTJ結(jié)構(gòu)22具有低電阻時，主單元20被定義為處于數(shù)據(jù)“0”邏輯狀態(tài)。相反，當(dāng)MTJ結(jié)構(gòu)22的自由層25和釘扎層23處于反平行(AP)狀態(tài)時，即當(dāng)MTJ結(jié)構(gòu)22具有高電阻時，主單元20被定義為處于數(shù)據(jù)“1”邏輯狀態(tài)。

根據(jù)示例實施例，主單元20在MTJ結(jié)構(gòu)22處于AP狀態(tài)下時可以被定義為處于數(shù)據(jù)“0”邏輯狀態(tài)，并且在MTJ結(jié)構(gòu)22處于P狀態(tài)下時可以被定義為處于數(shù)據(jù)“1”邏輯狀態(tài)。

圖3A和圖3B是例示根據(jù)在圖2的存儲單元的MTJ結(jié)構(gòu)22中的磁化方向所存儲的數(shù)據(jù)的概念圖。

參照圖3A和圖3B，MTJ結(jié)構(gòu)22的電阻值可以根據(jù)自由層25的磁化方向而變化。當(dāng)讀電流IR在MTJ結(jié)構(gòu)22中流動時，根據(jù)MTJ結(jié)構(gòu)22的電阻值的數(shù)據(jù)電壓可以被輸出。因為讀電流IR的強度比寫電流的強度小得多，所以自由層25的磁化方向不因讀電流IR而改變。

如圖3A中所示，MTJ結(jié)構(gòu)22的自由層25的磁化方向和釘扎層23的磁化方向可以彼此平行。在該情況下的MTJ結(jié)構(gòu)22可以具有低電阻值，并且數(shù)據(jù)“0”可以在讀操作期間被輸出。

如圖3B中所示，MTJ結(jié)構(gòu)22的自由層25的磁化方向和釘扎層23的磁化方向可以彼此反平行。在該情況下的MTJ結(jié)構(gòu)22可以具有高電阻值，并且數(shù)據(jù)“1”可以在讀操作期間被輸出。

在本示例實施例的MTJ結(jié)構(gòu)22中，為了方便，自由層25和釘扎層23被形成為具有水平的磁性元件結(jié)構(gòu)。然而，在MTJ結(jié)構(gòu)22中，自由層25和釘扎層23可以被形成為具有如圖6中所示的垂直的磁性元件結(jié)構(gòu)。

圖4是例示圖2的MTJ結(jié)構(gòu)22中的寫操作的概念圖。

參照圖4，自由層25的磁化方向可以根據(jù)在MTJ結(jié)構(gòu)22中流動的寫電流IW的方向來確定。例如，如(a)中所示，當(dāng)?shù)谝粚戨娏鱅WC1從自由層25施加到釘扎層23時，具有與釘扎層23相同的自旋朝向的自由電子向自由層25施加轉(zhuǎn)矩。因此，自由層25可以被磁化為平行于釘扎層23。因此，MTJ結(jié)構(gòu)22可以具有低電阻值，并且可以如(b)中所示地存儲數(shù)據(jù)“0”。

在處于數(shù)據(jù)“0”邏輯狀態(tài)下的MTJ結(jié)構(gòu)22中，當(dāng)如(c)中所示地將第二寫電流IWC2從釘扎層23施加到自由層25時，具有與釘扎層23相反的自旋朝向的電子返回到自由層25并且施加轉(zhuǎn)矩。因此，自由層25可以被磁化為反平行于釘扎層23。因此，MTJ結(jié)構(gòu)22可以具有高電阻值，并且數(shù)據(jù)“1”可以如(d)中所示地被存儲。

在MTJ結(jié)構(gòu)22中，自由層25的磁化方向可以由于自旋轉(zhuǎn)移矩(STT)而被改變?yōu)槠叫谢蚍雌叫杏卺斣鷮?3，并且因此可以存儲數(shù)據(jù)“0”或“1”。

圖5A至圖7B是例示圖2的MTJ結(jié)構(gòu)22的修改的概念圖。

參照圖5A，MTJ結(jié)構(gòu)22可以包括釘扎層51、隧道或阻擋層52、自由層53以及反鐵磁層54。自由層53可以包括具有可變磁化方向的材料。自由層53的磁化方向可以因在存儲單元內(nèi)部和/或外部的電/磁因素而改變。自由層53可以包括鐵磁材料，鐵磁材料包含鈷(Co)、鐵(Fe)和鎳(Ni)中的至少一個。例如，自由層53可以包括從包含F(xiàn)eB、Fe、Co、Ni、Gd、Dy、CoFe、NiFe、MnAs、MnBi、MnSb、CrO₂、MnOFe₂O₃、FeOFe₂O₃、NiOFe₂O₃、CuOFe₂O₃、MgOFe₂O₃、EuO和Y₃Fe₅O₁₂的分組中選擇的至少一個。

隧道或阻擋層52可以具有小于自旋分散距離的厚度。隧道或阻擋層52可以包括非磁性材料。例如，隧道或阻擋層52可以包括從包含氧化鎂(Mg)、氧化鈦(Ti)、氧化鋁(Al)、氧化鋅鎂(MgZn)、氧化鎂硼、氮化鈦(Ti)以及氮化釩(V)的分組中選擇的至少一個。

釘扎層51可以具有通過反鐵磁層54固定的磁化方向。釘扎層51可以包括鐵磁材料。例如，釘扎層51可以包括從包含CoFeB、Fe、Co、Ni、Gd、Dy、CoFe、NiFe、MnAs、MnBi、MnSb、CrO₂、MnOFe₂O₃、FeOFe₂O₃、NiOFe₂O₃、CuOFe₂O₃、MgOFe₂O₃、EuO和Y₃Fe₅O₁₂的分組中選擇的至少一個。

反鐵磁層54可以包括反鐵磁材料。例如，反鐵磁層54可以包括從包含PtMn、IrMn、MnO、MnS、MnTe、MnF₂、FeCl₂、FeO、CoCl₂、CoO、NiCl₂、NiO和Cr的分組中選擇的至少一個。

因為MTJ結(jié)構(gòu)22的自由層53和釘扎層51中的每一個由鐵磁材料形成，所以可以在鐵磁材料的邊緣處形成雜散場。雜散場可以降低磁阻，或者可以增加自由層53的電阻磁性。此外，雜散場可以影響切換(switching)特性并且因此可以導(dǎo)致不對稱切換。因此，可以使用用于降低或控制在MTJ結(jié)構(gòu)22中的鐵磁材料中形成的雜散場的結(jié)構(gòu)。

參照圖5B，MTJ結(jié)構(gòu)22可以包括釘扎層61、隧道或阻擋層62以及自由層63。釘扎層61可以由合成反鐵磁(SAF)材料形成。釘扎層61可以包括第一鐵磁層61_1、耦合層61_2以及第二鐵磁層61_3。第一鐵磁層61_1和第二鐵磁層61_3中的每一個可以包括從包含CoFeB、Fe、Co、Ni、Gd、Dy、CoFe、NiFe、MnAs、MnBi、MnSb、CrO₂、MnOFe₂O₃、FeOFe₂O₃、NiOFe₂O₃、CuOFe₂O₃、MgOFe₂O₃、EuO和Y₃Fe₅O₁₂的分組中選擇的至少一個。第一鐵磁層61_1的磁化方向和第二鐵磁層61_3的磁化方向可以彼此不同，并且每個磁化方向可以是固定的。耦合層61_2可以包括釕(Ru)。

參照圖6，MTJ結(jié)構(gòu)22可以具有垂直于隧道或阻擋層72的磁化方向，并且因此電流流動的方向以及磁化的易軸可以基本上彼此平行。因此，具有垂直磁化方向的結(jié)構(gòu)被稱為垂直MTJ結(jié)構(gòu)。

垂直MTJ結(jié)構(gòu)22也包括釘扎層71、隧道或阻擋層72以及自由層73。當(dāng)自由層73的磁化方向與釘扎層71的磁化方向彼此平行時，電阻值降低，而當(dāng)自由層73的磁化方向與釘扎層71的磁化方向彼此反平行時，電阻值可以增加。因此，數(shù)據(jù)可以根據(jù)電阻值來存儲在垂直MTJ結(jié)構(gòu)22中。

為了形成作為垂直MTJ結(jié)構(gòu)的MTJ結(jié)構(gòu)22，自由層73和釘扎層71中的每一個可以由具有大的磁各向異性能量的材料形成。具有大的磁各向異性能量的材料的示例包括非結(jié)晶稀土元素合金或諸如(Co/Pt)n或(Fe/Pt)n這樣的多層薄膜。例如，自由層73和釘扎層71中的每一個可以由有序合金形成，并且可以包括鐵(Fe)、鈷(Co)、鎳(Ni)、鈀(Pa)和鉑(Pt)中的至少一個。替代地，自由扎層73和釘扎層71中的每一個可以包括Fe-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金以及Co-Ni-Pt合金中的至少一個。上述合金以化學(xué)定量表達(dá)式可以是例如Fe₅₀Pt₅₀、Fe₅₀Pd₅₀、Co₅₀Pd₅₀、Co₅₀Pt₅₀、Fe₃₀Ni₂₀Pt₅₀、Co₃₀Fe₂₀Pt₅₀或Co₃₀Ni₂₀Pt₅₀。

圖7A示出雙MTJ結(jié)構(gòu)，其中隧道或阻擋層以及釘扎層安排在自由層的兩端。作為平面(planar)雙MTJ結(jié)構(gòu)的MTJ結(jié)構(gòu)22可以包括第一釘扎層81、第一隧道或阻擋層82、自由層83、第二隧道或阻擋層84以及第二釘扎層85。第一釘扎層81和第二釘扎層85中的每一個的材料可以類似于圖5A的釘扎層51的材料，第一隧道或阻擋層82和第二隧道或阻擋層84中的每一個的材料可以類似于圖5A的隧道或阻擋層52的材料，并且自由層83的材料可以類似于圖5A的自由層53的材料。

當(dāng)?shù)谝会斣鷮?1的磁化方向和第二釘扎層85的磁化方向被固定為相對時，第一釘扎層81和第二釘扎層85的磁力可以基本上抵消。作為平面雙MTJ結(jié)構(gòu)的MTJ結(jié)構(gòu)22可以通過使用小于典型的MTJ元件的電流的電流來執(zhí)行讀操作。因為MTJ結(jié)構(gòu)22在讀操作期間由于第二隧道或阻擋層84而提供高電阻，所以可以獲得精確的數(shù)據(jù)值。

參照圖7B，作為垂直雙MTJ結(jié)構(gòu)的MTJ結(jié)構(gòu)22可以包括第一釘扎層91、第一隧道或阻擋層92、自由層93、第二隧道或阻擋層94以及第二釘扎層95。第一釘扎層91和第二釘扎層95中的每一個的材料可以類似于圖6的釘扎層71的材料，第一隧道或阻擋層92和第二隧道或阻擋層94中的每一個的材料可以類似于圖6的隧道或阻擋層72的材料，并且自由層93的材料可以類似于圖6的自由層73的材料。

當(dāng)?shù)谝会斣鷮?1的磁化方向和第二釘扎層95的磁化方向被固定為相對時，第一釘扎層91和第二釘扎層95的磁力可以基本上抵消。作為垂直雙MTJ結(jié)構(gòu)的MTJ結(jié)構(gòu)22可以通過使用小于典型的MTJ元件的電流的電流來執(zhí)行讀操作。因為MTJ結(jié)構(gòu)22提供高電阻，所以可以在讀操作期間獲得精確的數(shù)據(jù)值。

參照圖3A到圖7B描述的主單元20(參見圖1)的MTJ結(jié)構(gòu)22還可以應(yīng)用于參考單元陣列114(參見圖1)的參考單元30(參見圖1)。參考單元30的MTJ結(jié)構(gòu)是被用于標(biāo)識主單元20的數(shù)據(jù)的電阻器元件。為了穩(wěn)定地標(biāo)識主單元20的數(shù)據(jù)，參考單元30的MTJ結(jié)構(gòu)可以具有恒定的電阻值。然而，參考單元30的MTJ結(jié)構(gòu)的電阻值可以由于連續(xù)的讀操作而改變，并且因此可能引起電阻分散。

圖8A到圖8C是例示根據(jù)參考單元的MTJ結(jié)構(gòu)的電阻分散的主單元的感測容限的圖。圖8A是例示圖1的存儲單元陣列110的一部分的圖。圖8B是例示存儲單元陣列110的第一區(qū)域A的電路圖。圖8C是例示根據(jù)參考單元的MTJ結(jié)構(gòu)的電阻分散的感測容限的圖。

參照圖8A，在存儲單元陣列110的一部分中，主單元陣列112a和參考單元陣列114a包括作為STT-MRAM單元的存儲單元。就布局而言，2T-2R結(jié)構(gòu)(其中兩個存儲單元MC共同連接到一個源極線SL)可以構(gòu)成一個單位的存儲單元10。

根據(jù)示例實施例，就布局而言，1T-1R結(jié)構(gòu)(其中一個存儲單元連接到一個位線和一個源極線)可以構(gòu)成一個單位的存儲單元10。

比較在主單元陣列112a中所選擇的主單元20的MTJ結(jié)構(gòu)的可變電阻器元件與在參考單元陣列114a中所選擇的參考單元30a的MTJ結(jié)構(gòu)的電阻器元件。所選擇的主單元20的位線BL和參考單元30a的參考位線RBL連接到感測放大器40a。感測放大器40a通過檢測和放大在主單元20的位線BL中流動的電流以及在參考單元30a的參考位線RBL中流動的電流來標(biāo)識主單元20的數(shù)據(jù)。

圖8B是例示圖8A的存儲單元陣列110的第一區(qū)域A的電路圖，其中2T-2R結(jié)構(gòu)構(gòu)成單位存儲單元10a和10b中的每一個。在主單元陣列112a的單位存儲單元10a中，兩個主單元20共同地連接到一個源極線SL。主單元20可以包括單元晶體管21和MTJ結(jié)構(gòu)22的可變電阻器元件。單元晶體管21的柵極連接到字線WLi，單元晶體管21的漏極連接到MTJ結(jié)構(gòu)22的一端，并且單元晶體管21的源極連接到源極線SL。MTJ結(jié)構(gòu)22的另一端連接到位線BL。主單元20可以在MTJ結(jié)構(gòu)22處于P狀態(tài)下時存儲數(shù)據(jù)“0”邏輯狀態(tài)，而在MTJ結(jié)構(gòu)22處于AP狀態(tài)下時存儲數(shù)據(jù)“1”邏輯狀態(tài)。

在參考單元陣列114a的單位存儲單元10b中，兩個參考單元30a共同地連接到一個源極線SL。參考單元30a可以包括單元晶體管31和MTJ結(jié)構(gòu)32，類似于主單元20。單元晶體管31的柵極連接到字線WLi，單元晶體管31的漏極連接到MTJ結(jié)構(gòu)32的一端，并且單元晶體管31的源極連接到源極線SL。MTJ結(jié)構(gòu)32的另一端連接到參考位線RBL。參考單元30a的MTJ結(jié)構(gòu)32可以被設(shè)置為主單元20的MTJ結(jié)構(gòu)22的P狀態(tài)和AP狀態(tài)之間的中間電阻值。參考電流在所選擇的參考單元30a的參考位線RBL中流動。

在主單元20的讀操作期間，邏輯高的選擇電壓可以被施加到字線WLi，主單元20的單元晶體管21和參考單元30a的單元晶體管31可以導(dǎo)通，并且讀電流可以從寫/讀偏壓發(fā)生器施加到位線BL和源極線SL。因此，在主單元20的MTJ結(jié)構(gòu)22的兩端處逐漸產(chǎn)生(develop)電壓，并且電流在位線BL中流動。

感測放大器40a通過比較在主單元20的位線BL中流動的電流與在參考單元30a的參考位線RBL中流動的參考電流I_R，來確定主單元20的MTJ結(jié)構(gòu)22中所存儲的邏輯狀態(tài)。如圖8C中所示，感測放大器40a通過比較電流與在參考單元30a的參考位線RBL中流動的參考電流I_R，來確定主單元20的位線BL中流動的電流是AP狀態(tài)電流I_AP還是P狀態(tài)電流I_P。

然而，參考單元30a的MTJ結(jié)構(gòu)32的電阻值可能由于連續(xù)的讀操作而改變，并且可能引起MTJ結(jié)構(gòu)32的電阻分散。當(dāng)參考電流I_R由于MTJ結(jié)構(gòu)32的電阻分散而廣泛地分布時，主單元20的數(shù)據(jù)感測容限降低。

現(xiàn)在將詳細(xì)地解釋不同的實施例，其中，為了確保主單元20的足夠的數(shù)據(jù)感測容限，使參考單元的MTJ結(jié)構(gòu)短路，并且將參考電阻器提供給參考位線。

圖9是例示根據(jù)示例實施例的、包括存儲單元的短路可變電阻器元件的存儲單元陣列110的圖。

參照圖9，存儲單元陣列110包括多個子陣列塊，例如，第一至第三子陣列塊901、902和903。第一至第三子陣列塊901、902和903可以構(gòu)成存儲陣列疊瓦(memory array tile，MAT)。第一至第三子陣列塊901、902和903可以被稱為存儲塊，例如，64位數(shù)據(jù)向其輸入或從其輸出。第一至第三子陣列塊901、902和903分別包括第一至第三主單元陣列112b、112c和112d以及第一至第三參考單元陣列114b、114c和114d。雖然示出三個子陣列塊，即第一至第三子陣列塊901、902和903，但是本示例實施例不局限于此，并且可以包括更少或更多子陣列塊。

在第一至第三主單元陣列112b、112c和112d中的每一個中，像在圖8A的主單元陣列112a中那樣，作為STT-MRAM單元(每個包括單元晶體管21和MTJ結(jié)構(gòu)22)的主單元20以行和列來布置。2T-2R結(jié)構(gòu)(其中兩個主單元20共同連接到一個源極線SL)構(gòu)成單位存儲單元10。

第一至第三參考單元陣列114b、114c和114d中的每一個包括以多個行和一個列布置的參考單元30b。在參考單元30b中，與圖8A的參考單元30a中不同，單元晶體管31和MTJ結(jié)構(gòu)32之中的MTJ結(jié)構(gòu)32被短路。

在第一至第三參考單元陣列114b、114c和114d中，代替參考單元30b的被短路的MTJ結(jié)構(gòu)32的參考電阻器RREF連接到參考位線RBL?？梢酝ㄟ^圖10的參考電阻器控制電路單元116來提供參考電阻器RREF。

連接到在第一主單元陣列112b中所選擇的主單元20的位線BL以及在第一參考單元陣列114b中所選擇的參考單元30b的參考位線RBL的參考電阻器RREF連接到感測放大器40b。感測放大器40b通過比較在位線BL中流動的電流與在參考位線RBL中流動的電流，來標(biāo)識所選擇的主單元20的數(shù)據(jù)。

像在第一主單元陣列112b中一樣，在第二主單元陣列112c和第三主單元陣列112d中，連接到在第二主單元陣列112c和第三主單元陣列112d中所選擇的主單元的位線以及在第二參考單元陣列114c和第三參考單元陣列114d中所選擇的參考單元的參考位線的參考電阻器連接到感測放大器40b，并且通過比較在位線中流動的電流與在參考位線中流動的電流來確定所選擇的主單元的數(shù)據(jù)。

圖10是根據(jù)示例實施例的參考電阻器控制電路116的電路圖。

參照圖10，參考電阻器控制電路116包括多個晶體管(例如第一至第三晶體管MT0、MT1和MT2)以及多個電阻器(例如第一至第三電阻器器R0、R1以及R2)。第一至第三電阻器器R0、R1和R2串聯(lián)地連接到參考位線RBL，并且第一至第三晶體管MT0、MT1和MT2分別并聯(lián)地連接到第一至第三電阻器器R0、R1和R2。第一至第三晶體管MT0、MT1和MT2響應(yīng)于第一至第三修整信號TRIM0、TRIM1和TRIM2來選擇性地使第一至第三電阻器器R0、R1和R2短路。根據(jù)示例實施例，參考電阻器控制電路116可以包括多種數(shù)量的晶體管和電阻器，并且可以通過多種數(shù)量的修整控制信號來控制。

參考電阻器控制電路116由于響應(yīng)于第一至第三修整信號TRIM0、TRIM1和TRIM2而選擇性地被短路的第一至第三電阻器器R0、R1和R2，而生成參考電阻器RREF。第一至第三修整信號TRIM0、TRIM1和TRIM2在半導(dǎo)體存儲器件100的測試過程期間提供，并且被使用以使得參考電阻器RREF具有用以代替參考單元30b的被短路的MTJ結(jié)構(gòu)32的電阻值。由參考電阻器控制電路116所生成的參考電阻器RREF可以連接到參考位線RBL，并且可以提供給感測放大器40b。

因為參考單元30b的MTJ結(jié)構(gòu)32被短路，所以參考單元30b可以被稱為包括在參考位線RBL與源極線SL之間連接的單元晶體管31。參考單元30b的單元晶體管31的柵極連接到字線WL。

圖11A和圖11B是例示圖9的第一子陣列塊901的一部分的圖。圖11A是例示第一子陣列塊901(參見圖9)的第二區(qū)域B的電路圖，其中2T-2R結(jié)構(gòu)構(gòu)成單位存儲單元10c和10d中的每一個。圖11B是例示主單元的感測容限的圖表。

參照圖11A，在第一子陣列塊901(參見圖9)中的第一主單元陣列112b(參見圖9)的單位存儲單元10c中，兩個主單元20共同連接到一個源極線SL。主單元20可以包括單元晶體管21和MTJ結(jié)構(gòu)22。單元晶體管21的柵極連接到字線WLi，單元晶體管21的漏極連接到MTJ結(jié)構(gòu)22的一端，并且單元晶體管21的源極連接到源極線SL。MTJ結(jié)構(gòu)22的另一端連接到位線BL。主單元20可以在MTJ結(jié)構(gòu)22處于P狀態(tài)下時存儲數(shù)據(jù)“0”邏輯狀態(tài)，并且在MTJ結(jié)構(gòu)22處于AP狀態(tài)下時存儲數(shù)據(jù)“1”邏輯狀態(tài)。

在第一參考單元陣列114b的單位存儲單元10d中，兩個參考單元30b共同連接到一個源極線SL。在參考單元30b中，單元晶體管31的柵極連接到字線WLi，單元晶體管31的柵極連接到參考位線RBL，并且單元晶體管31的源極連接到源極線SL。通過參考電阻器控制電路116(參見圖10)提供的參考電阻器RREF連接到參考位線RBL。

主單元20的位線BL以及參考電阻器RREF所連接到的參考位線RBL被連接到感測放大器40b。感測放大器40b通過比較在位線BL中流動的電流與在參考位線RBL中流動的參考電流I_R，來標(biāo)識在主單元20的MTJ結(jié)構(gòu)22中存儲的邏輯狀態(tài)。

因為參考電阻器RREF的電阻值是恒定的或固定的(例如，非可變的)，所以在參考位線RBL中流動的參考電流I_R具有如圖11B中所示的窄分散。因此，當(dāng)感測放大器40b基于在參考位線RBL中流動的參考電流I_R來確定在主單元20的位線BL中流動的電流是AP狀態(tài)電流I_AP還是P狀態(tài)電流I_P時，感測容限增加。即，參考電阻器RREF具有比任何一個邏輯狀態(tài)下的MTJ結(jié)構(gòu)22的電阻分散或范圍更窄的電阻分散或范圍。

圖12是例示根據(jù)示例實施例的主單元20的結(jié)構(gòu)的剖面圖。

參照圖12，主單元20的MTJ結(jié)構(gòu)22連接到形成在MTJ結(jié)構(gòu)22之下的單元晶體管21的漏極區(qū)D。單元晶體管21的漏極區(qū)D通過第一接觸插塞(contact plug)150電連接到焊盤電極(pad electrode)152。第二接觸插塞154形成在焊盤電極152上，并且下部電極156和MTJ結(jié)構(gòu)22形成在第二接觸插塞154上。MTJ結(jié)構(gòu)22可以被形成為具有圖3至圖7的多種結(jié)構(gòu)中的任何一種。上部電極158形成在MTJ結(jié)構(gòu)22上，位線BL形成在上部電極158上，并且位線BL通過上部電極158電連接到MTJ結(jié)構(gòu)22。

圖13至圖17是根據(jù)示例實施例的參考單元的MTJ結(jié)構(gòu)的視圖。圖13至圖15是例示與圖12的主單元20的MTJ結(jié)構(gòu)22相同的參考單元30b的MTJ結(jié)構(gòu)32被短路的視圖。圖16是例示與圖12的主單元20的MTJ結(jié)構(gòu)22不同的參考單元30c的MTJ結(jié)構(gòu)被替換為通孔洞并且被省略的視圖。

參照圖13，作為參考單元30b的一部分的MTJ結(jié)構(gòu)32被形成為與主單元20的MTJ結(jié)構(gòu)22相同或相似。在參考單元30b的MTJ結(jié)構(gòu)32中，第二接觸插塞154a形成在作為單元晶體管31與MTJ結(jié)構(gòu)32之間的連接節(jié)點的焊盤電極152a上，并且下部電極156a和MTJ結(jié)構(gòu)32形成在第二接觸插塞154a上。上部電極158a形成在MTJ結(jié)構(gòu)32上，參考位線RBL形成在上部電極158a上，并且參考位線RBL通過上部電極158a電連接到MTJ結(jié)構(gòu)32。

參考單元30b的MTJ結(jié)構(gòu)32通過使用擊穿電壓使由絕緣金屬氧化物形成的隧道或阻擋層短路。在這種情況下，在參考單元30b的布局中，參考單元30b的MTJ結(jié)構(gòu)32的布局圖案被安排在金屬位線圖案159中(即，被限制在金屬位線圖案159的至少一個維度之內(nèi))。

參照圖14，參考單元30b的參考位線RBL電連接到焊盤電極152a。因此，參考單元30b的MTJ結(jié)構(gòu)32成為未被參考位線RBL所使用的元件。在這種情況下，在參考單元30b的布局中，參考單元30b的MTJ結(jié)構(gòu)32的布局圖案被安排在金屬位線圖案159中。

參照圖15，參考單元30b的MTJ結(jié)構(gòu)32電連接(例如，并聯(lián)地)到在參考位線RBL與焊盤電極152a之間形成的通孔洞153中的導(dǎo)電通孔元件(conductive via element)。通孔洞153用導(dǎo)電材料填充以定義導(dǎo)電通孔元件。參考單元30b的MTJ結(jié)構(gòu)32由于通孔洞153而電短路。在這種情況下，在參考單元30b的布局中，通孔洞153的布局圖案以及參考單元30b的MTJ結(jié)構(gòu)32被安排在金屬位線圖案159中。

參照圖16，要形成在焊盤電極152a上的參考單元30c的MTJ結(jié)構(gòu)被替換為用導(dǎo)電材料填充以定義導(dǎo)電通孔元件的通孔洞155。即，省略參考單元30c的MTJ結(jié)構(gòu)。在這種情況下，在參考單元30c的布局中，通孔洞155的布局圖案被安排在金屬位線圖案159中。

因為圖13至圖15的參考單元30b被形成為與主單元20(參見圖12)相同，所以在圖9的子陣列塊901、902和903中的第一至第三主單元陣列112b、112c和112d與第一至第三參考單元陣列114b、114c和114b之間不會出現(xiàn)加工偏差。相反，在圖16的參考單元30c中，因為在第一至第三主單元陣列112b、112c和112d與第一至第三參考單元陣列114b、114c和114d之間出現(xiàn)加工偏差，所以如圖17中所示，用于克服加工偏差的偽單元塊170b、170c和170d是必需的。

圖18是根據(jù)示例實施例的、包括包含存儲單元的短路可變電阻器元件的存儲器件的電子裝置1800的框圖。

參照圖18，電子裝置1800包括主機1810和存儲設(shè)備1820。主機1810可以包括用戶設(shè)備，諸如個人/便攜式計算機、平板PC、個人數(shù)字助理(PDA)、便攜式媒體播放器(PMP)、數(shù)字相機或攝像放像機。主機1810通過輸入/輸出請求在存儲設(shè)備1820中存儲數(shù)據(jù)或從存儲設(shè)備1820讀出數(shù)據(jù)。

主機1810可以通過諸如以下那樣的各種接口中的任何一個連接到存儲設(shè)備1820：通用串行總線(USB)、多媒體卡(MMC)、外圍組件互聯(lián)(PCI)、高速PCI(PCI-E)、高級技術(shù)附件(ATA)、串行ATA、并行ATA、小型計算機系統(tǒng)接口(SCSI)、增強小型盤接口(ESDI)或者集成驅(qū)動器電子電路(IDE)。

作為用于根據(jù)主機1810的輸入/輸出請求來執(zhí)行寫操作或讀操作的數(shù)據(jù)儲存單元的存儲設(shè)備1820可以包括電阻式存儲器件1822。電阻式存儲器件1822包括存儲單元陣列1824和參考電阻器控制電路1828，并且存儲單元陣列1824包括主單元陣列1825和參考單元陣列1826。

主單元(其每一個包括第一單元晶體管和第一可變電阻器元件)被布置在主單元陣列1825中，并且主單元的位線被提供給感測放大器。參考單元(其每一個包括第二單元晶體管和被短路的第二可變電阻器元件)被布置在參考單元陣列1826中，并且參考單元的參考位線被提供給感測放大器。可以通過使用MTJ元件的擊穿電壓，或者通過并聯(lián)地連接到由通孔洞(其中填充有導(dǎo)電材料)所定義的導(dǎo)電通孔元件，或者通過將參考位線連接到第二可變電阻器元件與第二單元晶體管之間的連接節(jié)點，或者通過用由通孔洞(其中填充有導(dǎo)電材料)所定義的導(dǎo)電通孔元件替換第二可變電阻器元件，使參考單元的第二可變電阻器元件短路。

參考電阻器控制電路1828生成參考電阻器而不是參考單元的被短路的第二可變電阻器元件，并且向參考位線提供參考電阻器。感測放大器40a通過檢測和放大在主單元的位線中流動的電流以及在參考電阻器所連接到的參考單元的參考位線中流動的電流，來提高主單元的感測容限。

圖19是根據(jù)示例實施例的、包括包含存儲單元的短路可變電阻器元件的存儲器件的服務(wù)器系統(tǒng)1900的框圖。

參照圖19，服務(wù)器系統(tǒng)1900包括服務(wù)器1910以及存儲對于操作服務(wù)器1910所必需的數(shù)據(jù)的至少一個存儲設(shè)備1920。服務(wù)器1910包括應(yīng)用通信模塊1911、數(shù)據(jù)處理模塊1912、升級模塊1913、調(diào)度中心1914、本地資源模塊1915和修復(fù)信息模塊1916。應(yīng)用通信模塊1911通過網(wǎng)絡(luò)與連接到服務(wù)器1910的計算系統(tǒng)通信，或者使服務(wù)器1910和存儲設(shè)備1920能夠相互通信。應(yīng)用通信模塊1911將通過用戶接口提供的數(shù)據(jù)或信息發(fā)送給數(shù)據(jù)處理模塊1912。

數(shù)據(jù)處理模塊1912鏈接到本地資源模塊1915。本地資源模塊1915基于輸入給服務(wù)器1910的數(shù)據(jù)或信息來提供修復(fù)商店/經(jīng)銷商/技術(shù)信息的列表。升級模塊1913與數(shù)據(jù)處理模塊1912對接。升級模塊1913基于從存儲設(shè)備1920傳送的數(shù)據(jù)或信息來對電子裝置升級固件、復(fù)位碼、診斷系統(tǒng)升級信息或其他信息。

調(diào)度中心1914允許用戶基于輸入給服務(wù)器1910的數(shù)據(jù)或信息來實時地做出選擇。修復(fù)信息模塊1916與數(shù)據(jù)處理模塊1912對接。修復(fù)信息模塊1916用于向用戶提供修復(fù)有關(guān)的信息，諸如音頻、視頻或文檔文件。數(shù)據(jù)處理模塊1912基于從存儲設(shè)備1920傳送的信息來封裝有關(guān)信息。接下來，信息被傳送給存儲設(shè)備1920或者被顯示給用戶。存儲設(shè)備1920可以包括作為數(shù)據(jù)儲存單元的電阻式存儲器件1922。

電阻式存儲器件1922包括存儲單元陣列1924和參考電阻器控制電路1928，并且存儲單元陣列1924包括主單元陣列1925和參考單元陣列1926。

主單元(其每一個包括第一單元晶體管和第一可變電阻器元件)被布置在主單元陣列1925中，并且主單元的位線被提供給感測放大器。參考單元(其每一個包括第二單元晶體管和被短路的第二可變電阻器元件)被布置在參考單元陣列1926中，并且參考單元的參考位線被提供給感測放大器。參考單元的第二可變電阻器結(jié)構(gòu)可以通過使用MTJ結(jié)構(gòu)的擊穿電壓而被短路，或者可以并聯(lián)地連接到由通孔洞(其中填充有導(dǎo)電材料)定義的導(dǎo)電通孔元件，或者參考位線可以連接到第二單元晶體管與第二可變電阻器元件之間的連接節(jié)點，或者第二可變電阻器元件可以用由通孔洞(其中填充有導(dǎo)電材料)定義的導(dǎo)電通孔元件來替換。

參考電阻器控制電路1928生成參考電阻器而不是參考單元的被短路的第二可變電阻器元件，并且向參考位線提供參考電阻器。感測放大器通過檢測和放大在主單元的位線中流動的電流以及在參考電阻器所連接到的參考單元的參考位線中流動的電流，來提高主單元的感測容限。

雖然已經(jīng)參照本發(fā)明構(gòu)思的示例實施例具體地示出和描述了本發(fā)明構(gòu)思，但應(yīng)當(dāng)理解，可以對其在形式和細(xì)節(jié)上進行各種改變，而不會脫離由權(quán)利要求所限定的本發(fā)明的精神和范圍。