本案是有關于一種存儲器的多個存儲器單元的一目標字線的讀取數(shù)據(jù)方法及存儲器裝置，且特別是有關于一種根據(jù)干擾狀態(tài)來調(diào)整讀取閾值電壓的方法及存儲器裝置。

背景技術：

在半導體存儲器中，存儲器單元的閾值電壓改變可通過改變在存儲器單元的儲存層內(nèi)所儲存的電荷量而達成。因而，通過儲存不同電荷量，存儲器單元可儲存不同數(shù)據(jù)。例如，對于單位存儲器單元，儲存層內(nèi)沒有電荷的狀態(tài)可代表邏輯0或1，而儲存層內(nèi)有電荷的狀態(tài)可代表邏輯1或0。以另一例來說，在多位存儲器單元中，例如，雙位存儲器單元，通過儲存不同電荷量，不同狀態(tài)可代表邏輯00，01，10與11。不同狀態(tài)下的存儲器單元具有不同閾值電壓。因為，為決定存儲器單元中所儲存的數(shù)據(jù)，讀取電壓(高于在低臨界狀態(tài)下的閾值電壓但低于高臨界狀態(tài)下的閾值電壓)被施加至存儲器單元，以決定此存儲器單元是否已被編程至高臨界狀態(tài)。

將數(shù)據(jù)存在半導體存儲器的存儲器單元內(nèi)的過程也稱為「編程(programming)」。在半導體存儲器的編程過程中，編程電壓施加至存儲器單元，以將電荷注入至各存儲器單元的儲存層，將這些存儲器單元編程至高臨界態(tài)。然而，因為在半導體存儲器中的存儲器單元彼此緊密排列，編程其中一個存儲器單元可能影響其相鄰存儲器單元，因而意外地改變相鄰存儲器單元的閾值電壓。此現(xiàn)象也稱為編程干擾。

例如，在包括單位存儲器單元的半導體存儲器中，存儲器單元可逐頁(page)編程，各頁包括耦合至相同字線的這些存儲器單元。在本案中，「字線」也代表耦合至該字線的這些存儲器單元的集合。因此，耦合至字線的存儲器單元可稱為該字線的存儲器單元，或者屬于該字線的存儲器單元。在編程后，頁中的存儲器單元成為兩個群組，其中一個群組具有低閾值電壓，而另一群組具有高閾值電壓。實際上，相同群組的存儲器單元未必具有完全相同的閾值電壓，但這些閾值電壓則落于某一范圍內(nèi)。例如，低臨界態(tài)的存儲器單元的閾值電壓可能落于vl1至vl2的范圍內(nèi)，而高臨界態(tài)的存儲器單元的閾值電壓可能落于vh1至vh2的范圍內(nèi)。存儲器單元處于低臨界態(tài)或高臨界態(tài)(亦即，該存儲器單元儲存邏輯0或邏輯1)可由施加讀取電壓vr來決定，其中，讀取電壓vr高于vl2但低于vh1，且決定該存儲器單元是導通或關閉。

然而，因為編程干擾，當在編程一頁時，相鄰頁可能被影響。因此，在相鄰頁中，低臨界態(tài)的存儲器單元的閾值電壓范圍可能偏移至vl1’至vl2’，高臨界態(tài)的存儲器單元的閾值電壓范圍可能偏移至vh1’至vh2’。如果先前所選的讀取電壓vr低于vl2’，則實際上處于低臨界態(tài)的某些存儲器單元可能被錯誤地決定為高臨界態(tài)。因此，在此情況下，為正確地決定存儲器單元的狀態(tài)，必須使用高于vl2’但低于vh2’的不同(alternative)讀取電壓vr’。

表1與圖1a至圖1e顯示包括雙位存儲器單元的半導體存儲器的例子。表1顯示包括雙位存儲器單元的半導體存儲器的編程方式。在此例中，顯示半導體存儲器的一個區(qū)塊(block)。此區(qū)塊內(nèi)的存儲器單元被分為128個群組，各群組屬于各別字線，如表1中的編號0，1，...127。各存儲器單元可儲存最低有效位(leastsignificantbit，lsb)與最高有效位(mostsignificantbit，msb)。相同字線的lsb或msb形成一頁，因此，半導體存儲器包括共256頁。在編程過程中，半導體存儲器逐頁地編程，如表1所示，根據(jù)編程順序，將這些頁編號為0，1，...255。例如，頁0包括wl0的lsb，且最先被編程，頁1包括wl1的lsb，且接著被編程，頁255包括wl127的msb，且最后被編程。

表1

圖1a至圖1e顯示，于頁3，4，5，6與8被編程后的wl2的存儲器單元的分布。在本案中，字線的存儲器單元的分布代表將多個存儲器單元畫成閾值電壓的函數(shù)。例如，在圖1a至圖1e中，橫軸代表閾值電壓，而縱軸代表具有某一閾值電壓的存儲器單元數(shù)量。再次參照表1，頁3與6屬于wl2，而頁4，5與8屬于wl2的相鄰字線(wl1與wl3)之一，且當wl2的一或兩頁被編程后，頁4，5與8會被編程。

如圖1a所示，在頁3(wl2的lsb)被編程后，wl2的存儲器單元分為兩個群組。此時，決定wl2的存儲器單元的狀態(tài)的理想讀取電壓是vr3。如圖1b所示，在頁4被編程后，wl2的存儲器單元的分布被干擾δ4所偏移，此干擾δ4是因為編程wl2的存儲器單元的頁4的影響所導致。此種干擾也稱為編程干擾。因為此偏移，如果在頁4的編程之后仍使用vr3來當成讀取電壓的話，則wl2的某些存儲器單元，實際上屬于低臨界態(tài)，將會被錯誤地決定為高臨界態(tài)。因而，為減少誤差，在決定wl2的存儲器單元的狀態(tài)時，必須使用不同的理想讀取電壓vr4。相似地，如圖1c所示，對頁5的編程導致對wl2的存儲器單元分布的干擾δ5，且此時的理想讀取電壓變成vr5。

甚至，如圖1d所示，在頁6(wl2的msb)編程后，wl2的存儲器單元更分為4個群組，分別代表邏輯00，01，10與11。此時，決定wl2的存儲器單元的狀態(tài)的理想讀取電壓是vr6l、vr6m1與vr6m2，其中，vr6l用于決定存儲器單元的lsb，而vr6m1與vr6m2則用于決定存儲器單元的msb。在頁8被編程后，如圖1e所示，wl2的存儲器單元的分布被干擾δ8所偏移，此干擾δ8是因為編程wl2的存儲器單元的頁8的影響所導致。因此，理想讀取電壓分別變?yōu)関r8l、vr8m1與vr8m2。

由上例可看出，如果在半導體存儲器的不同編程階段中仍使用相同讀取電壓，某些存儲器單元可能會被讀取錯誤，因而，位錯誤率將會提高。

技術實現(xiàn)要素：

本案提出一種存儲器的多個存儲器單元的一目標字線的讀取數(shù)據(jù)方法。該方法包括：決定該目標字線的一干擾狀態(tài)。該干擾狀態(tài)反映一相鄰字線對該目標字線的這些存儲器單元的一干擾。該方法更包括：根據(jù)該目標字線的該干擾狀態(tài)，決定該目標字線的一讀取電壓；以及施加該讀取電壓至該目標字線的這些存儲器單元。

本案提出一種存儲器裝置，包括：一存儲器單元區(qū)與一控制電路。該存儲器單元區(qū)包括一目標字線的多個第一存儲器單元，以及相鄰于該目標字線的一相鄰字線的多個第二存儲器單元。該控制電路決定該目標字線的一干擾狀態(tài)。該干擾狀態(tài)反映該相鄰字線對該目標字線的這些第一存儲器單元的一干擾。該控制電路更根據(jù)該目標字線的該干擾狀態(tài)，決定該目標字線的一讀取電壓；以及施加該讀取電壓至該目標字線的這些第一存儲器單元。

為了對本案的上述及其他方面有更佳的了解，下文特舉實施例，并配合所附圖式，作詳細說明如下：

附圖說明

圖1a至圖1e繪在編程后，表1的wl2上的存儲器單元分布。

圖2繪示依照本案實施例的半導體存儲器。

圖3繪示依照本案實施例的讀取半導體存儲器所存數(shù)據(jù)的方法流程圖。

圖4a與圖4b繪示依照本案實施例的指令。

圖5繪示依照本案實施例的半導體存儲器的一部份。

圖6繪示依照本案實施例的半導體存儲器的冗余區(qū)的放大圖標，顯示棋盤式干擾感應樣式。

【符號說明】

δ4、δ5、δ8：干擾

vr3、vr4、vr5、vr6m1、vr8m1、vr6l、vr8l、vr6m2、vr8m2：讀取電壓

100：半導體存儲器102：存儲器單元區(qū)

103：存儲器單元104：控制電路

106：譯碼電路

202-206：步驟

102-1：數(shù)據(jù)區(qū)102-2：冗余區(qū)

bl0，，...，bly+n-1：位線

wlx，...wlx+m-1：字線

vr：讀取電壓vpass：通過電壓

wlp，wlp+1，wlp+2：字線

blq-blq+5：位線

具體實施方式

本案實施例包括具有輸出補償?shù)陌雽w裝置。

在底下，本案實施例將參考附圖而描述。在可能的情況下，相同參考符號于這些附圖中代表相同或相似部份。

圖2繪示依照本案實施例的半導體存儲器100。半導體存儲器100包括：存儲器單元區(qū)102、控制電路104與譯碼電路106。存儲器單元區(qū)102包括多個存儲器單元103，排列成數(shù)組且用于儲存數(shù)據(jù)。存儲器單元103例如可為非易失性存儲器單元。根據(jù)本案，存儲器單元區(qū)102也包括多條字線與多條位線，以存取存儲器單元。因此，存儲器單元103分成多個群組，各群組耦合至一字線。如上述，耦合至相同字線的存儲器單元103也稱為該字線的存儲器單元或屬于該字線的存儲器單元，而「字線」也用于代表耦合至該字線的這些存儲器單元的集合。

控制電路104控制半導體存儲器100的操作，例如，存儲器單元103的編程與從存儲器單元103讀取數(shù)據(jù)。例如，控制電路104產(chǎn)生控制指令，例如讀取指令，以送至譯碼電路106。譯碼電路106耦合于控制電路104與存儲器單元區(qū)102的存儲器單元103之間，用于譯碼與執(zhí)行由控制電路104所傳來的控制指令，但如，寫入數(shù)據(jù)至存儲器單元103或讀出數(shù)據(jù)。控制電路104與譯碼電路106可統(tǒng)稱為半導體存儲器100的控制部份。在某些實施例中，控制部份可更包括用于控制半導體存儲器100的其他部份。

在某些實施例中，半導體存儲器100可更包括儲存(storage)，例如非瞬時計算機可讀取儲存媒介，其中可儲存有指令，當半導體存儲器100執(zhí)行指令時，可讓半導體存儲器100執(zhí)行操作，例如本案實施例的方法。在某些實施例中，儲存可為控制104的一部份。在某些實施例中，半導體存儲器100可耦合至該儲存，亦即，該儲存可以是半導體存儲器100的外部裝置。

圖3繪示依照本案實施例的讀取半導體存儲器所存數(shù)據(jù)的方法200的流程圖。在方法200中，決定目標字線的讀取電壓vr可通過決定該目標字線的干擾狀態(tài)，亦即，相鄰字線的編程干擾造成該目標字線的存儲器單元的干擾。因此，目標字線的干擾狀態(tài)代表一或多相鄰字線對該目標字線的干擾。如上述，相鄰字線可具有不同編程狀態(tài)。相鄰字線的各不同編程狀態(tài)可以造成對該目標字線的不同影響，導致該目標字線的不同讀取電壓。

如圖3所示，在步驟202中，半導體存儲器100決定該目標字線的干擾狀態(tài)。在步驟204中，半導體存儲器100根據(jù)干擾狀態(tài)決定該目標字線的讀取電壓。在步驟206中，半導體存儲器100施加所決定的讀取電壓，以從該目標字線的存儲器單元103讀出數(shù)據(jù)。

一般而言，在正常狀況下，半導體存儲器的區(qū)塊在讀取操作執(zhí)行之前已被完全編程，亦即，相鄰字線對該目標字線的干擾已發(fā)生。例如，對于表1的區(qū)塊，于正常狀況下，在對該區(qū)塊執(zhí)行讀取操作之前，干擾δ4、δ5與δ8已發(fā)生。在正常狀況下的干擾狀態(tài)也稱為「完全干擾狀態(tài)」。根據(jù)本案，當目標字線處于完全干擾狀態(tài)下時，正常讀取電壓可施加至該目標字線。

另一方面，有時，讀取操作的執(zhí)行早于一或多個相鄰字線的編程，亦即，并非由相鄰字線的所有干擾都存在。在相鄰字線所導致的某些干擾的情況下，目標字線的干擾狀態(tài)也稱為「部份干擾狀態(tài)」。相似地，在相鄰字線都沒導致干擾的情況下，目標字線的干擾狀態(tài)也稱為「無干擾狀態(tài)」。根據(jù)本案，在部份干擾狀態(tài)或無干擾狀態(tài)下，可施加不同讀取電壓至目標字線。可根據(jù)干擾狀態(tài)來決定此不同讀取電壓的值。

在本案中，施加正常讀取電壓的讀取模式也稱為正常讀取模式，而在正常讀取模式下的讀取操作也稱為正常讀取。相似地，施加不同(alternative)讀取電壓的讀取模式也稱為不同讀取模式，而在不同讀取模式下的讀取操作也稱為不同讀取。

在某些實施例中，目標字線的干擾狀態(tài)可由檢查一或多相鄰字線的編程狀態(tài)而決定。字線的編程狀態(tài)代表該字線的存儲器單元目前正處于編程操作的哪一個階段。例如，對于單位半導體存儲器，字線的編程狀態(tài)可代表該字線的存儲器單元是否已被編程。另一例而言，對于雙位半導體存儲器，字線的編程狀態(tài)可代表，該字線的存儲器單元全都未被編程，或者，該字線的lsb頁已被編程但該字線的msb未被編程，或者，該字線的lsb與msb皆已被編程。

如上述，半導體存儲器100的存儲器單元103的編程被控制電路104所控制。亦即，控制電路104產(chǎn)生并送出控制指令至譯碼電路106，該譯碼電路106接著譯碼并執(zhí)行指令?？刂浦噶畎ň幊讨噶?，用以將存儲器單元區(qū)102中的存儲器單元103編程。在某些實施例中，存儲器單元區(qū)102的頁可依序被編程，因此控制電路104可得知最后被編程的頁。在此情況下，相鄰字線的編程狀態(tài)可由控制電路104根據(jù)控制電路104的記錄而決定。因此，控制電路104可發(fā)出一或多個特殊指令，以指令要施加不同讀取電壓至目標字線。此種特殊指令可相關于一或多個讀取指令，以讀取一或多個目標字線的存儲器單元103。

例如，圖4a與圖4b繪示依照本案實施例的兩個范例指令。如上述，控制電路104根據(jù)一或多相鄰字線的編程狀態(tài)來決定是否需要對目標字線施加另一讀取電壓。在某些實施例中，在決定需要對目標字線施加另一讀取電壓后，控制電路104產(chǎn)生前置(prefix)指令并附加于該目標字線的讀取指令之前，如圖4a所示。在此例下，控制電路104可產(chǎn)生前置指令，給需要不同讀取的各目標字線。在對該目標字線執(zhí)行不同讀取之后，后續(xù)讀取指令的讀取模式回至正常讀取模式，直到控制電路104下次決定需要不同讀取模式為止。例如，如圖4a所示，在讀取指令x前附加前置指令(prefixcmd)。因此，當接收到指令串時，譯碼電路106在不同讀取模式下執(zhí)行讀取指令x。由控制電路104所產(chǎn)生的后續(xù)讀取指令，亦即，讀取指令x+1與讀取指令x+2，則未附加前置指令，因此，是在正常讀取模式下執(zhí)行。

在本案中，多種指令可當成前置指令，以指示相鄰字線的編程狀態(tài)。例如，如上述，半導體存儲器100可為雙位存儲器?？刂齐娐?04可發(fā)出0xf1當成前置指令，以代表，以頁編程順序來看，在該目標字線之前的相鄰字線(也稱為「前」字線)的msb頁未被編程。因此，這些頁可依表1的順序來編程，前字線的msb未被編程的情況下，目標字線的干擾狀態(tài)是無干擾狀態(tài)。另外，控制電路104可發(fā)出0xf2當成前置指令，以代表，「前」字線的msb頁已被編程，但在目標字線后的相鄰字線(也可稱為下一字線)的lsb頁未被編程。在此情況下，目標字線的干擾狀態(tài)是第一部份干擾狀態(tài)。甚至，控制電路104可發(fā)出0xf3當成前置指令，以代表，下一字線的lsb頁已被編程，但下一字線的msb頁未被編程。在此情況下，目標字線的干擾狀態(tài)是第二部份干擾狀態(tài)，其不同于第一部份干擾狀態(tài)。根據(jù)本案，當下一字線的msb頁已被編程，該字線的干擾狀態(tài)是完全干擾狀態(tài)，其不需要不同讀取，因此，控制電路104不發(fā)出前置指令。

在某些實施例中，用以取代前置指令，控制電路104可發(fā)出一對特殊指令，以代表，在該對特殊指令之間的讀取指令必需在不同讀取模式下被執(zhí)行。該對特殊指令包括模式進入指令與模式退出指令，如圖4b所示。在圖4b中，模式進入指令與模式退出指令的排列可包夾著讀取指令y與讀取指令y+1。因而，讀取指令y與讀取指令y+1必需在不同讀取模式下被執(zhí)行。相對之下，讀取指令y+2與讀取指令y+3未被模式進入指令與模式退出指令包夾著，因此，可在正常模式下執(zhí)行。

根據(jù)本案，當接收到具有一或多特殊指令的指令串時，譯碼電路106根據(jù)指令串來決定目標字線的讀取電壓。例如，如果利用圖4a的指令串，且目標字線的讀取指令未附加前置指令，則譯碼電路106決定目標字線處于完全干擾狀態(tài)。在此情況下，譯碼電路106決定對該目標字線施加正常讀取電壓，亦即，該目標字線的讀取操作必須執(zhí)行于正常讀取模式下。另一方面，如果目標字線的讀取指令之前附加有前置指令，則譯碼電路106決定目標字線處于無干擾狀態(tài)或部份干擾狀態(tài)。在此情況下，譯碼電路106決定對該目標字線施加不同讀取電壓，亦即，該目標字線的讀取操作必須執(zhí)行于不同讀取模式下。根據(jù)本案，可根據(jù)前置指令來決定不同讀取電壓的電壓值。

在上述例子中，相鄰字線的編程狀態(tài)以及目標字線的讀取電壓由控制電路104根據(jù)編程方式來決定。在其他實施例中，目標字線的干擾狀態(tài)與讀取電壓可利用存儲器單元區(qū)102內(nèi)的特殊編程樣式(pattern)來決定。亦即，目標字線的讀取電壓可「內(nèi)部」決定，而無需控制電路104所傳出的特殊指令。

圖5繪示依照本案實施例的半導體存儲器100的一部份(例如一個區(qū)塊)。在圖5中，在存儲器單元區(qū)102內(nèi)部，排列著彼此交叉的m條字線(wlx，...wlx+m-1)與y+n條位線(bl0，...bly-1，bly，bly+1，...bly+n-1)。圖5的各交叉處相關于一存儲器單元(未示出)。字線耦合至譯碼電路106，其施加讀取電壓vr(正常讀取電壓或不同讀取電壓)至目標字線(圖5的例中是wlx+2)并施加通過電壓vpass至其他字線。

如圖5所示，存儲器單元區(qū)102分成兩區(qū)：數(shù)據(jù)區(qū)102-1與冗余區(qū)102-2。數(shù)據(jù)區(qū)102-1包括相關于位線bly，bly+1，...bly+n-1的存儲器單元，且用于儲存例如用戶數(shù)據(jù)。數(shù)據(jù)區(qū)102-1內(nèi)的存儲器單元也稱為數(shù)據(jù)單元。冗余區(qū)102-2包括相關于位線bl0，...bly-1的存儲器單元，且用于儲存其他信息，例如用于決定目標字線的干擾狀態(tài)與讀取電壓的信息。冗余區(qū)102-2內(nèi)的存儲器單元也稱為冗余單元。

在某些實施例中，字線的冗余單元可用于儲存編程標識，其代表該字線的編程狀態(tài)。亦即，不同標識可編碼至冗余單元內(nèi)，以代表相關字線的不同編程狀態(tài)。通過讀取字線的編程標識，半導體存儲器100可得知字線的編程狀態(tài)。例如，通過讀取目標字線的相鄰字線的編程標識，半導體存儲器100可決定該相鄰字線的編程狀態(tài)。

當字線正在被編程時，該字線的標識可編碼至冗余單元內(nèi)。多種方式可應用至標識，例如，編程冗余單元與未編程冗余單元的不同數(shù)量。在本案中，編程單元也稱為在編程狀態(tài)下的單元，而未編程單元也稱為已擦除單元或在擦除狀態(tài)下的單元。因而，決定字線的編程狀態(tài)可實施為，決定已編程冗余單元數(shù)量或已擦除冗余單元數(shù)量的至少一者。例如，假設半導體存儲器100是雙位存儲器，且各字線有100個冗余單元。對于包括超過90個已編程冗余單元與少于10個已擦除單元的字線，該字線的編程標識可用于代表該字線已為非編程狀態(tài)，亦即，已擦除狀態(tài)。對于包括超過40個已編程冗余單元與少于10個已擦除單元的字線，該字線的編程標識可用于代表該字線已為lsb已編程狀態(tài)，亦即，該字線的lsb頁已被編程。對于包括少于10個已編程冗余單元與超過90個已擦除單元的字線，該字線的編程標識可用于代表該字線已為lsb/msb已編程狀態(tài)，亦即，該字線的lsb頁與msb頁都已被編程。另一例而言，對于包括少于25個已編程冗余單元的字線，該字線的編程標識可用于代表該字線為已擦除狀態(tài)；對于包括25個或多個25個但少于75個已編程冗余單元的字線，該字線的編程標識可用于代表該字線為lsb已編程狀態(tài)；對于包括75個或多個75個已編程冗余單元的字線，該字線的編程標識可用于代表該字線為lsb/msb已編程狀態(tài)。

在某些實施例中，目標字線的干擾狀態(tài)可根據(jù)存于冗余區(qū)102-2的冗余單元內(nèi)的干擾感測樣式來決定。例如，當正在對一字線編程時，該字線的冗余單元可以小群組來交替式編程，例如，三個冗余單元形成一個小群組。則，當下一字線要被編程時，下一字線的冗余單元也可以小群組來交替式編程，但以相反方式。在本案中，包括已擦除冗余單元的群組也可稱為已擦除群組，而包括已編程冗余單元的群組也可稱為已編程群組。編程方式所導致的樣式中，已編程冗余單元群組與已擦除冗余單元群組是交替的。此種樣式在此稱為「棋盤式樣式」。例如，圖6繪示依照本案實施例的半導體存儲器的冗余區(qū)102-2的放大圖標，顯示棋盤式樣式。在圖6中顯示出三條字線wlp，wlp+1，wlp+2，六條位線blq-blq+5，及相關冗余單元的編程狀態(tài)。在交叉處的符號「p」代表該冗余單元已被編程，而在交叉處的符號「e」代表該冗余單元已被擦除。

在圖6的棋盤式樣式中，字線wlp與wlp+2具有相同的編程方式，亦即，相關于位線blq、blq+1與blq+2的冗余單元，也分別可稱為第q個冗余單元、第q+1個冗余單元與第q+2個冗余單元，被設計成處于已編程狀態(tài)，而相關于位線blq+3、blq+4與blq+5的冗余單元，也分別可稱為第q+3個冗余單元、第q+4個冗余單元與第q+5個冗余單元，被設計成處于已擦除狀態(tài)。另一方面，介于字線wlp與wlp+2之間的字線wlp+1具有「相反」編程方式，亦即，字線wlp+1的第q個冗余單元、第q+1個冗余單元與第q+2個冗余單元被設計成處于已擦除狀態(tài)，而字線wlp+1的第q+3個冗余單元、第q+4個冗余單元與第q+5個冗余單元被設計成處于已編程狀態(tài)。因為相鄰字線的干擾，原本設計成處于擦除狀態(tài)的冗余單元在編程過程結束后，可能會變成已編程狀態(tài)。

為決定字線wlp與wlp+2對字線wlp+1的影響與決定字線wlp+1的干擾狀態(tài)與讀取電壓，字線wlp+1的第q+1個冗余單元可被感測以決定其實際編程狀態(tài)。感測結果可用于決定字線wlp與wlp+2對字線wlp+1的影響與決定目標字線的干擾狀態(tài)。圖6只顯示出感測圖式的一部份，可重復至其他位線的冗余單元，以完成整個感測樣式。各部份包括兩冗余單元群組，其中一個群組被擦除而另一個群組被編程。在各已擦除群組的中央的冗余單元可被感測，而目標字線的所有已擦除群組的感測結果可用以決定相鄰字線的影響及決定目標字線的干擾狀態(tài)。

在圖6的例中，各群組包括三個冗余單元。在其他實施例中，各群組可以包括其他數(shù)量的冗余單元，例如，5個，7個或更多個冗余單元。甚至，在圖6的例中，棋盤式樣式為范例性干擾感測樣式。然而，也可使用能感測相鄰字線影響的其他類型樣式。

在某些實施例中，損耗平衡(wearleveling)可用于半導體存儲器100的存儲器單元103。每次執(zhí)行損耗平衡時，可改變干擾感測樣式。例如，每次可觸發(fā)上述的棋盤式樣式，亦即，已擦除冗余單元變成已編程冗余單元，而已編程冗余單元變成已擦除冗余單元。故而，可讓干擾感測樣式保持更新，而更能正確地決定相鄰字線的影響。

綜上所述，雖然本案已以實施例揭露如上，然其并非用以限定本案。本案所屬技術領域中具有通常知識者，在不脫離本案的精神和范圍內(nèi)，當可作各種的更動與潤飾。因此，本案的保護范圍當視隨附的權利要求范圍所界定的為準。