相關(guān)申請的交叉引用

本申請要求分別在2016年1月22日和2016年5月17日提交的申請?zhí)枮?0-2016-0008354和10-2016-0060451的韓國專利申請的優(yōu)先權(quán)，其通過引用整體合并于此。

本公開的各種實施例總體而言涉及非易失性存儲單元，更具體地，涉及具有橫向耦合結(jié)構(gòu)的非易失性存儲單元及包括其的非易失性存儲單元陣列。

背景技術(shù)：

電可擦除可編程只讀存儲(eeprom)器件和快閃存儲器件屬于非易失性存儲(nvm)器件，非易失性存儲(nvm)即使在其電源被中斷時仍保持其儲存的數(shù)據(jù)。已經(jīng)提出了nvm器件的各種存儲單元結(jié)構(gòu)以改善其性能。nvm器件的一種典型單位存儲單元采用疊柵結(jié)構(gòu)，該疊柵結(jié)構(gòu)包括順序地層疊在半導體襯底上的浮柵、柵間電介質(zhì)層和控制柵極。由于隨著半導體器件的制造技術(shù)的發(fā)展而電子系統(tǒng)變得更小，因此片上系統(tǒng)(soc)產(chǎn)品已經(jīng)被開發(fā)出來并被用作高性能數(shù)字系統(tǒng)的重要器件。soc產(chǎn)品中的每一種都可以在單個芯片中包括執(zhí)行各種功能的多個半導體器件。例如，soc產(chǎn)品可以包括被集成在單個芯片中的至少一個邏輯器件和至少一個存儲器件。因此，可能需要嵌入式nvm器件的制造技術(shù)來將nvm器件嵌入至soc產(chǎn)品中。

為了將nvm器件嵌入至soc產(chǎn)品中，nvm器件的工藝技術(shù)必須與包含在soc產(chǎn)品中的邏輯器件的工藝技術(shù)兼容。一般而言，邏輯器件采用具有單個柵極結(jié)構(gòu)的晶體管，而nvm器件采用具有疊柵結(jié)構(gòu)(即，雙柵極結(jié)構(gòu))的單元晶體管。因此，包含nvm器件和邏輯器件的soc產(chǎn)品可能需要復雜的工藝技術(shù)。因此，采用單層柵極單元結(jié)構(gòu)的單層柵極nvm器件作為嵌入式nvm器件的候選是很有吸引力的。即，邏輯器件的互補型金屬氧化物半導體(cmos)電路可以使用單層柵極nvm器件的工藝技術(shù)來容易地實施。因此，單層柵極nvm器件的工藝技術(shù)可以廣泛用于包括嵌入式nvm器件的soc產(chǎn)品的制造中。

技術(shù)實現(xiàn)要素：

各種實施例針對具有橫向耦合結(jié)構(gòu)的nvm單元以及包括該nvm單元的nvm單元陣列。

根據(jù)一個實施例，一種非易失性存儲單元包括：選擇晶體管，被配置成具有耦接到字線的選擇柵極端子和耦接到源極線的源極端子；單元晶體管，被配置成具有電隔離的浮柵、耦接到位線的漏極端子、且與選擇晶體管共享結(jié)端子；第一耦合電容器，設(shè)置在耦接于字線與浮柵之間的第一連接線中；以及p-n二極管和第二耦合電容器，串聯(lián)設(shè)置在耦接于字線與浮柵之間的第二連接線中。p-n二極管的正極和負極分別耦接到第二耦合電容器和字線。第一連接線和第二連接線并聯(lián)耦接在字線與浮柵之間。

根據(jù)另一實施例，一種非易失性存儲單元包括：第一有源區(qū)，沿第一方向延伸；第一導電類型的第一結(jié)區(qū)至第三結(jié)區(qū)，設(shè)置在第一有源區(qū)中；浮柵，與第一有源區(qū)的第一區(qū)相交，且沿第二方向延伸；選擇柵極，與第一有源區(qū)的第二區(qū)相交，且沿第二方向延伸；以及電介質(zhì)層，設(shè)置在浮柵與選擇柵極之間。選擇柵極包括第一導電類型的第一選擇柵極和第二導電類型的第二選擇柵極，第一選擇柵極和第二選擇柵極彼此接觸而構(gòu)成結(jié)結(jié)構(gòu)。

根據(jù)另一實施例，一種非易失性存儲單元陣列包括：多個有源區(qū)，沿第一方向延伸且沿第二方向彼此間隔開排列；多個選擇柵極，沿第二方向延伸且沿第一方向彼此間隔開排列，其中，所述多個選擇柵極中的每個與所述多個有源區(qū)相交；多個浮柵，設(shè)置成平行于所述多個選擇柵極，其中，所述多個浮柵中的每個僅與所述多個有源區(qū)中的一個相交；以及電介質(zhì)層，設(shè)置在所述多個浮柵中的每個與鄰近于該浮柵的選擇柵極之間。所述多個選擇柵極中的每個包括第一導電類型的第一選擇柵極和第二導電類型的第二選擇柵極，第一選擇柵極和第二選擇柵極沿第二方向交替排列。

根據(jù)另一實施例，一種非易失性存儲單元陣列包括分別位于行與列的交叉點處的多個單位單元，所述行通過位線或源極線來區(qū)分，所述列通過字線來區(qū)分。所述多個單位單元中的每個包括：選擇晶體管，被配置成具有耦接到字線中的單個字線的選擇柵極端子和耦接到源極線中的單個源極線的源極端子；單元晶體管，被配置成具有電隔離的浮柵和耦接到位線中的單個位線的漏極端子，以及被配置成與選擇晶體管共享結(jié)端子；第一耦合電容器，設(shè)置在耦接于選擇柵極端子與浮柵之間的第一連接線中；以及p-n二極管和第二耦合電容器，串聯(lián)設(shè)置在耦接于選擇柵極端子與浮柵之間的第二連接線中。p-n二極管的正極和負極分別耦接到第二耦合電容器和選擇柵極端子。第一連接線和第二連接線并聯(lián)耦接在選擇柵極端子與浮柵之間。

根據(jù)另一實施例，一種非易失性存儲單元包括：選擇晶體管，被配置成具有耦接到編程字線和讀取/擦除字線二者的選擇柵極端子和耦接到源極線的源極端子；單元晶體管，被配置成具有電隔離的浮柵、耦接到位線的漏極端子，且被配置為與選擇晶體管共享結(jié)端子；第一耦合電容器，設(shè)置在耦接于字線與浮柵之間的第一連接線中；以及p-n二極管和第二耦合電容器，串聯(lián)設(shè)置在耦接于字線與浮柵之間的第二連接線中。p-n二極管的正極耦接到第二耦合電容器和編程字線。p-n二極管的負極耦接到選擇柵極端子和讀取/擦除字線，且第一連接線和第二連接線并聯(lián)耦接在讀取/擦除字線與浮柵之間。

根據(jù)另一實施例，一種非易失性存儲單元陣列包括分別位于行與列的交叉點處的多個單位單元，所述行通過位線或源極線來區(qū)分，所述列通過編程字線或讀取/擦除字線來區(qū)分。所述多個單位單元中的每個包括：選擇晶體管，被配置成具有耦接到編程字線中的單個編程字線和讀取/擦除字線中的單個讀取/擦除字線二者的選擇柵極端子以及耦接到源極線中的單個源極線的源極端子；單元晶體管，被配置成具有電隔離的浮柵和耦接到位線中的單個位線的漏極端子，以及被配置成與選擇晶體管共享結(jié)端子；第一耦合電容器，設(shè)置在耦接于單個讀取/擦除字線與浮柵之間的第一連接線中；p-n二極管，設(shè)置在耦接于單個編程字線與單個讀取/擦除字線之間的第二連接線中；以及第二耦合電容器，設(shè)置在耦接于單個編程字線與浮柵之間的第二連接線中。p-n二極管的正極耦接到第二耦合電容器和單個編程字線。p-n二極管的負極耦接到選擇柵極端子和單個讀取/擦除字線，且第一連接線和第二連接線并聯(lián)耦接在單個讀取/擦除字線與浮柵之間。

附圖說明

基于附圖和所附詳細描述，本公開的各種實施例將變得更加明顯，在附圖中：

圖1是圖示根據(jù)本公開的一個實施例的非易失性存儲單元的等效電路圖；

圖2是圖示根據(jù)本公開的一個實施例的非易失性存儲單元的布局圖；

圖3是沿圖2的i-i’線截取的剖視圖；

圖4是沿圖2的ii-ii’線截取的剖視圖；

圖5是沿圖2的iii-iii’線截取的剖視圖；

圖6是圖示根據(jù)本公開的一個實施例的非易失性存儲單元的編程操作的剖視圖；

圖7是圖示根據(jù)本公開的一個實施例的非易失性存儲單元的編程操作期間，選擇柵極與浮柵之間的耦合機制的平面圖；

圖8是圖示根據(jù)本公開的一個實施例的非易失性存儲單元的擦除操作的剖視圖；

圖9是圖示根據(jù)本公開的一個實施例的非易失性存儲單元的擦除操作期間，選擇柵極與浮柵之間的耦合機制的平面圖；

圖10是圖示根據(jù)本公開的一個實施例的非易失性存儲單元的讀取操作的剖視圖；

圖11是圖示根據(jù)本公開的一個實施例的非易失性存儲單元陣列的布局圖；

圖12是圖示根據(jù)本公開的一個實施例的非易失性存儲單元陣列的等效電路圖；

圖13是圖示根據(jù)本公開的一個實施例的非易失性存儲單元陣列中的選中單位單元的編程操作的等效電路圖；

圖14是圖示根據(jù)本公開的一個實施例的非易失性存儲單元陣列中的選中單位單元的擦除操作的等效電路圖；

圖15是圖示根據(jù)本公開的一個實施例的非易失性存儲單元陣列中的選中單位單元的讀取操作的等效電路圖；

圖16是圖示根據(jù)本公開的另一實施例的非易失性存儲單元的等效電路圖；

圖17是圖示根據(jù)本公開的另一實施例的非易失性存儲單元的布局圖；

圖18是沿圖17的iv-iv’線截取的剖視圖；

圖19是沿圖17的v-v’線截取的剖視圖；

圖20是沿圖17的vi-vi’線截取的剖視圖；

圖21和圖22是圖示根據(jù)本公開的另一實施例的非易失性存儲單元的編程操作的剖視圖；

圖23是圖示根據(jù)本公開的另一實施例的非易失性存儲單元的編程操作期間，選擇柵極與浮柵之間的耦合機制的平面圖；

圖24是圖示根據(jù)本公開的另一實施例的非易失性存儲單元的擦除操作的剖視圖；

圖25是圖示根據(jù)本公開的另一實施例的非易失性存儲單元的擦除操作期間，選擇柵極與浮柵之間的耦合機制的平面圖；

圖26是圖示根據(jù)本公開的另一實施例的非易失性存儲單元的讀取操作的剖視圖；

圖27是圖示根據(jù)本公開的另一實施例的非易失性存儲單元的讀取操作期間，選擇柵極與浮柵之間的耦合機制的平面圖；

圖28是圖示根據(jù)本公開的另一實施例的非易失性存儲單元陣列的布局圖；

圖29是圖示根據(jù)本公開的另一實施例的非易失性存儲單元陣列的等效電路圖；

圖30是圖示根據(jù)本公開的另一實施例的非易失性存儲單元陣列中的選中單位單元的編程操作的等效電路圖；

圖31是圖示根據(jù)本公開的另一實施例的非易失性存儲單元陣列中的選中單位單元的擦除操作的等效電路圖；以及

圖32是圖示根據(jù)本公開的另一實施例的非易失性存儲單元陣列中的選中單位單元的讀取操作的等效電路圖。

具體實施方式

雖然參照附圖而基于特定實施例來描述本公開，但是應(yīng)當理解的是，本公開可以以各種其他形式來實施，而不應(yīng)當被解釋為僅限于所說明的實施例。相反地，這些實施例被提供作為示例，使得本公開將徹底且完整，且這些實施例將把本公開充分傳達給本公開所屬領(lǐng)域的技術(shù)人員。

在下面的對實施例的描述中，將理解的是，術(shù)語“第一”和“第二”意在確定元件，而非用來僅限定元件自身或者表示特定順序。此外，當稱一個元件被稱為在另一元件“上”、“之上”、“以上”、“之下”或“以下”時，其意在表示相對位置關(guān)系，而非用來限定某些情形(該元件直接接觸另一元件或在其間存在至少一個中間元件的情形)。相應(yīng)地，在本文中使用的諸如“上”、“之上”、“以上”、“之下”、“以下”和“下”等的術(shù)語僅用于描述特定實施例的目的，而非意圖限制本公開的范圍。此外，當稱一個元件被稱為“連接”或“耦接”至另一元件時，該元件可以電氣地或機械地直接連接或耦接到另一元件，或者可以通過在其間放置其他元件來形成連接關(guān)系或耦接關(guān)系。

附圖不一定成比例，在一些情況下，可能已經(jīng)夸大了比例以更清楚地示出實施例的各種元件。例如，在附圖中，為了圖示的方便，元件的尺寸和元件之間的間隔相比于實際尺寸和間隔可以被夸大。

本文中所使用的術(shù)語僅用于描述特定實施例的目的，而非意在限制本公開。除非上下文清楚地另外指出，否則如本文中所使用，單數(shù)形式意在也包括復數(shù)形式。還將理解的是，當在本文中使用術(shù)語“包含”、“包含有”、“包括”和“包括有”時，指定所陳述元件的存在，而不排除存在或添加一個或多個其他元件。如本文中所使用，術(shù)語“和/或”包括相關(guān)所列項中的一個或多個的任意組合或全部組合。

除非另外定義，否則本文中所使用的所有術(shù)語(包括技術(shù)術(shù)語和科學術(shù)語)具有與本公開所屬領(lǐng)域技術(shù)人員基于本公開通常所理解的意思相同的意思。還將理解的是，諸如在常用詞典中定義的那些術(shù)語應(yīng)當被解釋為具有與其在本公開和相關(guān)領(lǐng)域的語境中的意思相一致的意思，而不以理想化或過于形式的意義來解釋(除非本文中明確這樣定義)。

在下面的描述中，闡述了若干具體細節(jié)以提供對本公開的透徹理解。本公開可以在無這些具體細節(jié)的一些或全部的情況下實施。另一方面，未詳細描述眾所周知的工藝結(jié)構(gòu)和/或工藝以免不必要地混淆本公開。

還要注意，在一些情況下，對于相關(guān)領(lǐng)域技術(shù)人員將明顯的是，除非另外具體指出，否則關(guān)于一個實施例而描述的元件(也稱特征)可以單獨使用或者與另一實施例的其他元件結(jié)合使用。

在下文中，將參照附圖來詳細描述本公開的各種實施例。

圖1是根據(jù)本公開的一個實施例的非易失性存儲(nvm)單元200的等效電路圖。參見圖1，nvm單元200可以被配置成包括單元晶體管210和選擇晶體管220。在一些實施例中，單元晶體管210和選擇晶體管220中的每個可以被實施成具有n溝道m(xù)os晶體管的結(jié)構(gòu)。單元晶體管210可以具有浮柵fg和耦接到位線bl的漏極端子d。選擇晶體管220可以具有耦接到字線wl的選擇柵極端子sg和耦接到源極線sl的源極端子s。單元晶體管210和選擇晶體管220可以彼此共享結(jié)端子j。結(jié)端子j可以對應(yīng)于單元晶體管210的源極端子以及選擇晶體管220的漏極端子。第一耦合電容器cn可以存在于選擇柵極端子sg與浮柵fg之間。第一耦合電容器cn的兩個電極可以經(jīng)由第一連接線231分別連接到選擇柵極端子sg和浮柵fg。p-n二極管d1和第二耦合電容器cp可以串聯(lián)耦接在選擇柵極端子sg與浮柵fg之間。p-n二極管d1和第二耦合電容器cp可以經(jīng)由第二連接線232分別耦接到選擇柵極端子sg和浮柵fg。第一連接線231和第二連接線232可以并聯(lián)耦接在選擇柵極端子sg與浮柵fg之間。因此，第一耦合電容器cn和第二耦合電容器cp也可以并聯(lián)耦接在選擇柵極端子sg與浮柵fg之間。第一耦合電容器cn的電容值可以與第二耦合電容器cp的電容值不同。第一耦合電容器cn可以具有比第二耦合電容器cp的電容大的電容。p-n二極管d1的正極和負極可以分別連接到第二耦合電容器cp和字線wl。

如果具有特定電壓的正偏置經(jīng)由字線wl而施加給選擇柵極端子sg，則反向偏置可以被施加給p-n二極管d1以提供字線wl與第二耦合電容器cp之間的開路。這樣，在浮柵fg處可以通過第一耦合電容器cn而誘生具有特定電壓的耦合偏置。在這種情況下，在浮柵fg處誘生的耦合電壓可以受到與第一耦合電容器cn相關(guān)的第一耦合比的影響。與此相反，如果具有特定電壓的負偏置經(jīng)由字線wl而施加給選擇柵極端子sg，則正向偏置可以被施加給p-n二極管d1以提供字線wl與第二耦合電容器cp之間的短路。這樣，在浮柵fg處可以通過第一耦合電容器cn和第二耦合電容器cp二者而誘生具有特定電壓的耦合偏置。在這種情況下，除與第一耦合電容器cn相關(guān)的第一耦合比以外，在浮柵fg處誘生的耦合電壓還可以受到與第二耦合電容器cp相關(guān)的第二耦合比的影響。

一般而言，單元晶體管210的閾值電壓變化△vt可以通過下面的等式1來定義：

δvt＝δq/c耦合(等式1)

其中，“δq”表示單元晶體管210的浮柵fg處的電荷變化，而“c耦合”表示單元晶體管210的浮柵fg與選擇晶體管220的選擇柵極端子sg之間的電容值。如等式1所示，當浮柵fg處的電荷變化△q恒定時，如果浮柵fg與選擇柵極端子sg之間的電容值c耦合增大，則單元晶體管210的閾值電壓變化△vt可以減小。與此相反，當浮柵fg處的電荷變化△q恒定時，如果浮柵fg與選擇柵極端子sg之間的電容值c耦合減小，則單元晶體管210的閾值電壓變化△vt可以增大。

如上所述，在根據(jù)一個實施例的nvm單元中，在計算浮柵fg處誘生的耦合電壓中所使用的單元耦合比可以根據(jù)施加給字線wl的偏置電壓的極性而不同。由于單元晶體管210和選擇晶體管220二者都使用n溝道m(xù)os晶體管來實施，因此編程操作和讀取操作可以通過施加正偏置電壓給字線wl來執(zhí)行。與此相反，擦除操作可以通過施加負偏置電壓給字線wl來執(zhí)行。相應(yīng)地，用于計算編程操作或讀取操作期間在浮柵fg處誘生的耦合偏置電壓的單元耦合比可以與用于計算擦除操作期間在浮柵fg處誘生的耦合偏置電壓的單元耦合比不同。具體地，由于在擦除操作期間，第一耦合電容器cn和第二耦合電容器cp二者都直接影響浮柵fg與選擇柵極端子sg之間的耦合操作，因此圖1中所示的nvm單元在擦除操作期間的單元耦合比可以高于圖1中所示的nvm單元在編程操作或讀取操作期間的單元耦合比。擦除操作可以通過帶-帶隧穿(band-to-bandtunneling，btbt)機制來實現(xiàn)。一般而言，在使用btbt機制的擦除操作期間在浮柵處誘生特定電荷變化所花費的時間可以遠長于在使用熱電子注入(hei)機制的編程操作期間在浮柵處誘生該特定電荷變化所花費的時間。例如，與使用hei機制的編程操作相比，使用btbt機制而執(zhí)行的擦除操作可以花費大約100倍長的時間。然而，根據(jù)當前實施例，在擦除操作期間，第二耦合電容器cp可以額外地影響浮柵fg與選擇柵極端子sg之間的耦合操作來增大等式1的電容值c耦合。因此，可以減小獲得相同的閾值電壓變化△vt所花費的擦除時間。此外，在讀取操作期間，在第一耦合電容器cn和第二耦合電容器cp中僅第一耦合電容器cn可以影響浮柵fg與選擇柵極端子sg之間的耦合操作以減小單元耦合比。結(jié)果，可以減小根據(jù)單元晶體管的閾值電壓的變化的讀取操作誤差范圍以抑制讀取串擾現(xiàn)象。

圖2是圖示根據(jù)本公開的一個實施例的非易失性存儲單元100的布局圖。圖3、圖4和圖5分別是沿圖2的i-i’線、ii-ii’和iii-iii’線截取的剖視圖。參見圖2至圖5，p型半導體區(qū)(例如，p型阱區(qū)104)可以設(shè)置在襯底102的上部中。溝槽隔離層106可以設(shè)置在襯底102的上部中以限定第一有源區(qū)111和第二有源區(qū)112。第一有源區(qū)111和第二有源區(qū)112可以設(shè)置在p型阱區(qū)104中。如圖2中所示，在平面圖中，第一有源區(qū)111可以具有沿第一方向延伸的條形，而在平面圖中，第二有源區(qū)112可以具有方形。第二有源區(qū)112可以沿第一方向與第一有源區(qū)111間隔開。

第一n型結(jié)區(qū)131、第二n型結(jié)區(qū)132和第三n型結(jié)區(qū)133可以設(shè)置在第一有源區(qū)111中，而沿第一方向彼此間隔開。在一些實施例中，第一n型結(jié)區(qū)131和第三n型結(jié)區(qū)133可以分別對應(yīng)于漏極區(qū)和源極區(qū)。第一n型結(jié)區(qū)131和第三n型結(jié)區(qū)133可以分別設(shè)置在第一有源區(qū)111的兩端中。第二n型結(jié)區(qū)132可以設(shè)置在第一n型結(jié)區(qū)131與第三n型結(jié)區(qū)133之間。第二n型結(jié)區(qū)132可以通過第一溝道區(qū)141而沿第一方向與第一n型結(jié)區(qū)131間隔開。第二n型結(jié)區(qū)132可以通過第二溝道區(qū)142而沿第一方向與第三n型結(jié)區(qū)133間隔開。p型接觸區(qū)134可以設(shè)置在第二有源區(qū)112中。第一n型結(jié)區(qū)131和第三n型結(jié)區(qū)133可以分別耦接到位線bl和源極線sl。p型接觸區(qū)134可以接地。

浮柵152和選擇柵極162可以與第一有源區(qū)111相交。在平面圖中，浮柵152和選擇柵極162中的每個都可以具有沿與第一方向相交的第二方向延伸的條形。浮柵152和選擇柵極162可以沿第一方向彼此間隔開。浮柵152可以與第一有源區(qū)111的第一溝道區(qū)141交疊。選擇柵極162可以與第一有源區(qū)111的第二溝道區(qū)142交疊。第一柵極絕緣層151可以設(shè)置在浮柵152與第一溝道區(qū)141之間。第二柵極絕緣層161可以設(shè)置在選擇柵極162與第二溝道區(qū)142之間。浮柵152可以與其他元件電隔離。即，浮柵152不直接連接到其他元件。與此相反，選擇柵極162可以耦接到字線wl。浮柵152和選擇柵極162可以具有單個多晶硅結(jié)構(gòu)，即，包括單個多晶硅層的單層多晶硅柵結(jié)構(gòu)。即，浮柵152和選擇柵極162可以包括相同的多晶硅層。浮柵152與選擇柵極162之間的距離可以沿第二方向基本上不變。電介質(zhì)層170可以設(shè)置在浮柵152與選擇柵極162之間。

選擇柵極162可以包括沿第二方向排列的n型選擇柵極162n和p型選擇柵極162p。n型選擇柵極162n與p型選擇柵極162p之間的邊界可以位于溝槽隔離層106上，而與第一有源區(qū)間111隔開特定距離。n型選擇柵極162n可以被設(shè)置為從n型選擇柵極162n與p型選擇柵極162p之間的邊界延伸至第二溝道區(qū)142上。p型選擇柵極162p可以從n型選擇柵極162n與p型選擇柵極162p之間的邊界開始沿n型選擇柵極162n的相反方向延伸。因此，在平面圖中，n型選擇柵極162n可以與第一有源區(qū)111相交以與第二溝道區(qū)142交疊，而p型選擇柵極162p可以位于溝槽隔離層106上而不與第一有源區(qū)111交疊。如圖5中所示，n型選擇柵極162n沿第二方向的第一長度l1可以大于p型選擇柵極162p沿第二方向的第二長度l2。n型選擇柵極162n可以耦接到字線wl。因此，p型選擇柵極162p可以經(jīng)由n型選擇柵極162n間接耦接到字線wl。p型選擇柵極162p和n型選擇柵極162n可以構(gòu)成p-n二極管d1。p型選擇柵極162p和n型選擇柵極162n可以分別對應(yīng)于p-n二極管d1的正極和負極。因此，如果正偏置電壓被施加給字線wl，則p-n二極管d1可以反向偏置。在這種情況下，施加給字線wl的正偏置電壓可以被傳輸至n型選擇柵極162n，而不能被傳輸至p型選擇柵極162p。與此相反，如果負偏置電壓被施加給字線wl，則p-n二極管d1可以正向偏置。相應(yīng)地，施加給字線wl的負偏置電壓可以被傳輸至n型選擇柵極162n和p型選擇柵極162p二者。

浮柵152可以包括第一浮柵152a和第二浮柵152b。電介質(zhì)層170可以包括第一電介質(zhì)層170a和第二電介質(zhì)層170b。第一浮柵152a和第一電介質(zhì)層170a可以沿第一方向與n型選擇柵極162n交疊。第二浮柵152b和第二電介質(zhì)層170b可以沿第一方向與p型選擇柵極162p交疊。因此，第一浮柵152a與第二浮柵152b之間的邊界、第一電介質(zhì)層170a與第二電介質(zhì)層170b之間的邊界以及n型選擇柵極162n與p型選擇柵極162p之間的邊界可以位于與第一方向平行的直線上。橫向?qū)盈B的第一浮柵152a、第一電介質(zhì)層170a和n型選擇柵極162n可以構(gòu)成第一耦合電容器cn。類似地，橫向?qū)盈B的第二浮柵152b、第二電介質(zhì)層170b和p型選擇柵極162p可以構(gòu)成第二耦合電容器cp。因此，第一耦合電容器cn和第二耦合電容器cp可以構(gòu)成總耦合電容器，所述總耦合電容器包括沿第一方向橫向?qū)盈B的浮柵152、電介質(zhì)層170和選擇柵極162。

根據(jù)當前實施例的nvm單元100可以為用于實施圖1中所示的等效電路圖200的示例。第一n型結(jié)區(qū)131、第二n型結(jié)區(qū)132、第一溝道區(qū)141、第一柵極絕緣層151和浮柵152可以構(gòu)成圖1的單元晶體管210。第一n型結(jié)區(qū)131和第二n型結(jié)區(qū)132可以分別對應(yīng)于單元晶體管210的漏極端子d和結(jié)端子j。浮柵152可以對應(yīng)于圖1中所示的單元晶體管210的浮柵fg。第二n型結(jié)區(qū)132、第三n型結(jié)區(qū)133、第二溝道區(qū)142、第二柵極絕緣層161和選擇柵極162可以構(gòu)成圖1中所示的選擇晶體管220。第三n型結(jié)區(qū)133可以對應(yīng)于圖1中所示的選擇晶體管220的源極端子s。選擇柵極162可以對應(yīng)于圖1中所示的選擇晶體管220的選擇柵極端子sg。

圖6是圖示根據(jù)本公開的一個實施例的非易失性存儲單元的編程操作的剖視圖，而圖7是圖示在圖6中所示的非易失性存儲單元的編程操作期間，選擇柵極與浮柵之間的耦合機制的平面圖。在圖6中，與圖3中所使用的相同的附圖標記或標識符表示相同的元件。根據(jù)本實施例的編程操作可以通過使用熱電子注入(hei)機制來執(zhí)行。參見圖6，為了執(zhí)行nvm單元(對應(yīng)于圖2至圖5中所示的nvm單元100)的編程操作，可以施加正編程電壓+vpp給字線wl以及施加正編程位線電壓+vpb給位線bl。此外，可以施加地電壓給源極線sl。在一些實施例中，正編程電壓+vpp和正編程位線電壓+vpb可以分別為大約+9伏和大約+4.5伏。當正編程電壓+vpp被施加給字線wl時，在第二n型結(jié)區(qū)132與第三n型結(jié)區(qū)133之間的第二溝道區(qū)142中可以形成反型層182。因此，選擇晶體管220可以導通，以及施加給源極線sl的地電壓可以經(jīng)由反型層182而被傳輸至第二n型結(jié)區(qū)132。

如圖7中所示，當正編程電壓+vpp經(jīng)由字線wl而被施加給n型選擇柵極162n時，p-n二極管d1可以反向偏置而表現(xiàn)為開路。因此，正編程電壓+vpp可以僅被施加給n型選擇柵極162n而不能被傳輸至p型選擇柵極162p。由于正編程電壓+vpp未傳輸至p型選擇柵極162p，因此包括第二浮柵152b、第二電介質(zhì)層170b和p型選擇柵極162p的第二耦合電容器cp不能影響浮柵152與選擇柵極162之間的電耦合。因此，在編程操作期間，在無第二耦合電容器cp的情況下，在浮柵152處誘生的耦合電壓可以受到第一耦合電容器cn(包括第一浮柵152a、第一電介質(zhì)層170a和n型選擇柵極162n)的影響，如圖7中的方塊310所示。即，在無第二耦合電容器cp的情況下，在浮柵152處誘生的耦合電壓可以通過正編程電壓+vpp以及與第一耦合電容器cn相關(guān)的單元耦合比來確定。

再次參見圖6，在以上針對編程操作的偏置條件下，在浮柵152處可以誘生正耦合編程電壓+vc1，且在第一n型結(jié)區(qū)131與第二n型結(jié)區(qū)132之間的第一溝道區(qū)141中可以形成反型層181。相應(yīng)地，在鄰近于第一結(jié)區(qū)131的反型層181中可以產(chǎn)生熱電子，且由于通過浮柵152處誘生的正耦合編程電壓+vc1而創(chuàng)建的垂直電場的緣故，在反型層181中產(chǎn)生的熱電子可以經(jīng)由第一柵極絕緣層151而注入至浮柵152中。當熱電子注入至浮柵152中時，nvm單元100可以被編程，且單元晶體管210的閾值電壓可以變得大于執(zhí)行編程操作之前的單元晶體管210的初始閾值電壓。

圖8是圖示根據(jù)本公開的一個實施例的非易失性存儲單元的擦除操作的剖視圖。圖9是圖示在圖8的非易失性存儲單元的擦除操作期間，選擇柵極與浮柵之間的耦合機制的平面圖。在圖8中，與圖3中所使用的相同的附圖標記或標識符表示相同的元件。根據(jù)本實施例的擦除操作可以通過帶-帶隧穿(btbt)機制來實現(xiàn)。參見圖8，為了執(zhí)行nvm單元(對應(yīng)于圖2至圖5中所示的nvm單元100)的擦除操作，可以施加負擦除電壓-vee給字線wl以及可以施加正擦除位線電壓+veb給位線bl。此外，可以施加地電壓給源極線sl。在一些實施例中，負擦除電壓-vee和正擦除位線電壓+veb可以分別為大約-9伏和大約+6伏。當負擦除電壓-vee被施加給字線wl時，選擇晶體管220可以關(guān)斷。因此，第二n型結(jié)區(qū)132可以電浮置。

如圖9中所示，當負擦除電壓-vee經(jīng)由字線wl而被施加給n型選擇柵極162n時，p-n二極管d1可以正向偏置而表現(xiàn)為短路。因此，負擦除電壓-vee可以被施加給n型選擇柵極162n和p型選擇柵極162p二者。因此，在擦除操作期間，在浮柵152處誘生的耦合電壓可以受到第一耦合電容器cn(包括第一浮柵152a、第一電介質(zhì)層170a和n型選擇柵極162n)以及第二耦合電容器cp(包括第二浮柵152b、第二電介質(zhì)層170b和p型選擇柵極162p)的影響，如圖9的方塊310和320所示。即，在浮柵152處誘生的耦合電壓可以通過負擦除電壓-vee以及與第一耦合電容器cn和第二耦合電容器cp相關(guān)的單元耦合比來確定。

再次參見圖8，在以上針對擦除操作的偏置條件下，在浮柵152處可以誘生負耦合擦除電壓-vc2，而在第一n型結(jié)區(qū)131與第二n型結(jié)區(qū)132之間的第一溝道區(qū)141中不能形成反型層。由于正擦除位線電壓+veb經(jīng)由位線bl而被施加給第一n型結(jié)區(qū)131，因此在第一溝道區(qū)141與第一n型結(jié)區(qū)131之間的結(jié)區(qū)中可以形成耗盡區(qū)。相應(yīng)地，在第一溝道區(qū)141與第一n型結(jié)區(qū)131之間的結(jié)區(qū)中可以出現(xiàn)比該結(jié)區(qū)的材料的能帶間隙大的深能帶彎曲現(xiàn)象。結(jié)果，浮柵152中的電子可以通過隧穿機制而經(jīng)由第一柵極絕緣層151注入至第一n型結(jié)區(qū)131中。當浮柵152中的電子注入至第一n型結(jié)區(qū)131中時，nvm單元100可以被擦除，且經(jīng)擦除的單元晶體管210的閾值電壓可以變得小于經(jīng)編程的單元晶體管210的閾值電壓。

圖10時圖示根據(jù)本公開的一個實施例的非易失性存儲單元的讀取操作的剖視圖。在圖10中，與圖3中所使用的相同的附圖標記或標識符表示相同的元件。參見圖10，為了執(zhí)行nvm單元(對應(yīng)于圖2至圖5中所示的nvm單元100)的讀取操作，可以施加正讀取電壓+vrr給字線以及可以施加正讀取位線電壓+vrb給位線bl。此外，可以施加地電壓給源極線sl。正讀取電壓+vrr可以小于具有編程態(tài)的單元晶體管210的閾值電壓，且可以高于具有擦除態(tài)的單元晶體管210的閾值電壓。在一些實施例中，正讀取電壓+vrr和正讀取位線+vrb可以分別為大約+4伏和大約+1伏。當正讀取電壓+vrr被施加給字線wl時，在第二n型結(jié)區(qū)132與第三n型結(jié)區(qū)133之間的第二溝道區(qū)142中可以形成反型層182。因此，選擇晶體管220可以導通，且施加給源極線sl的地電壓可以經(jīng)由反型層182而傳輸至第二n型結(jié)區(qū)132。

當正讀取電壓+vrr經(jīng)由字線wl而被施加給n型選擇柵極162n時，正讀取電壓+vrr可以僅被施加給n型選擇柵極162n而不能被傳輸至p型選擇柵極162p，如參照圖7所述。因此，在讀取操作期間，在無第二耦合電容器cp的情況下，在浮柵152處誘生的耦合電壓可以受到第一耦合電容器cn(包括第一浮柵152a、第一電介質(zhì)層170a和n型選擇柵極162n)的影響。即，在無第二耦合電容器cp的情況下，在浮柵152處誘生的耦合電壓可以通過正讀取電壓+vrr以及與第一耦合電容器cn相關(guān)的單元耦合比來確定。如果在上述針對讀取操作的偏置條件下，在浮柵152處誘生正耦合讀取電壓+vc3，則根據(jù)單元晶體管210的閾值電壓而在第一溝道區(qū)141中形成或不形成反型層181。例如，如果單元晶體管210具有編程態(tài)，則在以上針對讀取操作的偏置條件下，即使在浮柵152處誘生正耦合讀取電壓+vc3，在第一溝道區(qū)141中也不會形成反型層。因此，沒有電流可以流經(jīng)位線bl和源極線sl。與此相反，如果單元晶體管210具有擦除態(tài)，則由于在以上針對讀取操作的偏置條件下在浮柵152處誘生正耦合讀取電壓+vc3，因此在第一溝道區(qū)141中可以形成反型層181。因此，特定電流可以流經(jīng)位線bl和源極線sl。相應(yīng)地，nvm單元100的狀態(tài)(即，信息)可以通過感測流經(jīng)位線bl的電流來讀出。

圖11是圖示根據(jù)本公開的一個實施例的nvm單元陣列400的布局圖。nvm單元陣列400可以包括位于兩行和四列的交叉點處的多個單位單元而具有“2×4”矩陣形式。然而，圖11中所示的nvm單元陣列400僅為合適的nvm單元陣列的示例。因此，在一些實施例中，nvm單元陣列400可以包括位于三行或更多行與五列或更多列的交叉點處的多個單位單元。參見圖11，第一有源區(qū)411-10和第二有源區(qū)411-20可以設(shè)置在p型阱區(qū)404中。nvm單元陣列400的全部單位單元可以彼此共享p型阱區(qū)404。在nvm單元陣列400的編程操作、擦除操作和讀取操作期間，p型阱區(qū)404可以接地。第一有源區(qū)411-10和第二有源區(qū)411-20中的每個可以具有沿第一方向延伸的條形。第一有源區(qū)411-10與第二有源區(qū)411-20可以沿與第一方向相交的第二方向彼此間隔開。第一方向與第二方向可以彼此垂直，如圖11的實施例中所示。然而，本公開不受限于這種方式。

雖然在圖11中未示出，但是第一有源區(qū)411-10和第二有源區(qū)411-20可以通過溝槽隔離層來限定。排列在第一行中的單位單元可以彼此共享第一有源區(qū)411-10，而排列在第二行中的單位單元可以彼此共享第二有源區(qū)411-20。

多個選擇柵極462可以沿第一方向彼此間隔開。在平面圖中，每個選擇柵極462可以具有沿第二方向延伸的條形。因此，每個選擇柵極462可以與第一有源區(qū)411-10和第二有源區(qū)411-20相交。每個選擇柵極462可以耦接到排列在這些列中任意一列中的單位單元。每個選擇柵極462可以被配置成包括成對的n型選擇柵極462n和設(shè)置在該對n型選擇柵極462n之間的p型選擇柵極462p，他們都沿第二方向?qū)R。在每個選擇柵極462中，成對的n型選擇柵極462n中的一個選擇柵極可以與第一有源區(qū)411-10交疊，而該對n型選擇柵極462n中的另一個選擇柵極可以與第二有源區(qū)411-20交疊。與第一有源區(qū)411-10交疊的n型選擇柵極462n可以分別耦接到排列在第一行中的單位單元。類似地，與第二有源區(qū)411-20交疊的n型選擇柵極462n可以分別耦接到排列在第二行中的單位單元。在每個選擇柵極462中，由于p型選擇柵極462p設(shè)置在成對的n型選擇柵極462p之間，因此p型選擇柵極462p可以不與第一有源區(qū)411-10和第二有源區(qū)411-20中的任意一個交疊。在每列中，p型選擇柵極462p可以耦接到排列在第一行中的單位單元和排列在第二行中的單位單元二者。在每個選擇柵極462中，n型選擇柵極462n中的一個和p型選擇柵極462p可以構(gòu)成p-n二極管。設(shè)置在每列中的n型選擇柵極462n可以耦接到字線wl1～wl4中的任意一個。

多個第一浮柵452-1可以排列在第一行中而沿第一方向彼此間隔開，而多個第二浮柵452-2可以排列在第二行中而沿第一方向彼此間隔開。設(shè)置在每列中的第一浮柵452-1和第二浮柵452-2可以沿第二方向以規(guī)則間隔間隔開。第一浮柵452-1可以與第一有源區(qū)411-10相交而與選擇柵極462平行。雖然在圖11中未示出，但是在排列在第一行中的每個單位單元中，電介質(zhì)層可以設(shè)置在彼此相鄰的第一浮柵452-1與選擇柵極462之間。因此，第一浮柵452-1、選擇柵極462以及其間的電介質(zhì)層可以構(gòu)成耦合電容器。第二浮柵452-2可以與第二有源區(qū)411-20相交而與選擇柵極462平行。雖然在圖11中未示出，但是在排列在第二行中的每個單位單元中，電介質(zhì)層也可以設(shè)置在彼此相鄰的第二浮柵452-2與選擇柵極462之間。因此，第二浮柵452-2、選擇柵極462和其間的電介質(zhì)層可以構(gòu)成耦合電容器。

每個單位單元unitcell可以包括設(shè)置在第一有源區(qū)411-10或第二有源區(qū)411-20中的第一n型結(jié)區(qū)431、第二n型結(jié)區(qū)432和第三n型結(jié)區(qū)433。第二n型結(jié)區(qū)432可以設(shè)置在選擇柵極462與第一浮柵452-1或第二浮柵452-2之間的第一有源區(qū)411-10或第二有源區(qū)411-20中。第一n型結(jié)區(qū)431可以設(shè)置在第一浮柵452-1或第二浮柵452-2的與第二n型結(jié)區(qū)432相反的側(cè)壁相鄰的第一有源區(qū)411-10或第二有源區(qū)411-20中，而第三n型結(jié)區(qū)433可以設(shè)置在選擇柵極462的與第二n型結(jié)區(qū)432相反的側(cè)壁相鄰的第一有源區(qū)411-10或第二有源區(qū)411-20中。第一有源區(qū)411-10中的第一n型結(jié)區(qū)431和第三n型結(jié)區(qū)433可以分別耦接到第一位線bl1和第一源極線sl1。第二有源區(qū)411-20中的第一n型結(jié)區(qū)431和第三n型結(jié)區(qū)433可以分別耦接到第二位線bl2和第二源極線sl2。

圖12是圖示根據(jù)本公開的一個實施例的nvm單元陣列的等效電路圖500。參見圖12，等效電路圖500可以包括位于“2×4”矩陣形式的兩行和四列的交叉點處的多個單位單元611～614和621～624。然而，圖12中所示的等效電路圖500僅為適合于各種nvm單元陣列的等效電路圖的示例。因此，在一些實施例中，等效電路圖500可以包括位于三行或更多行與五列或更多列的交叉點處的多個單位單元。行可以通過位線bl1和bl2或源極線sl1和sl2來區(qū)分，而列可以通過字線wl1～wl4來區(qū)分。多個單位單元611～614和621～624可以具有相同的配置。例如，位于第一行與第一列的交叉點處的單位單元611可以包括單元晶體管510-11和選擇晶體管520-11。單元晶體管510-11和選擇晶體管520-11中的每個可以通過使用n溝道m(xù)os晶體管來實施。單元晶體管510-11可以具有浮柵fg、結(jié)端子j和漏極端子d。選擇晶體管520-11可以具有選擇柵極端子sg、結(jié)端子j和源極端子s。選擇晶體管520-11的源極端子s(也稱作單位單元611的源極端子s)和單元晶體管510-11的漏極端子d(也稱作單位單元611的漏極端子d)可以分別耦接到第一源極線sl1和第一位線bl1。結(jié)端子j可以電隔離而具有浮置狀態(tài)。選擇柵極端子sg可以耦接到第一字線wl1。第一耦合電容器cn和第二耦合電容器cp可以并聯(lián)耦接在浮柵fg與選擇柵極端子sg之間。p-n二極管d1可以耦接在選擇柵極端子sg與第二耦合電容器cp之間。p-n二極管d1的正極和負極可以分別耦接到第二耦合電容器cp和選擇柵極端子sg。

排列在第一行中的單位單元611～614的各個源極端子s可以共同耦接到第一源極線sl1。排列在第一行中的單位單元611～614的各個漏極端子d可以共同耦接到第一位線bl1。排列在第二行中的單位單元621～624的各個源極端子s可以共同耦接到第二源極線sl2。排列在第二行中的單位單元621～624的各個漏極端子d可以共同耦接到第二位線bl2。排列在第一列中的單位單元611和621的各個選擇柵極端子sg可以共同耦接到第一字線wl1。排列在第二列中的單位單元612和622的各個選擇柵極端子sg可以共同耦接到第二字線wl2。排列在第三列中的單位單元613和623的各個選擇柵極端子sg可以共同耦接到第三字線wl3，而排列在第四列中的單位單元614和624的各個選擇柵極端子sg可以共同耦接到第四字線wl4。

圖13是圖示根據(jù)本公開的一個實施例的nvm單元陣列500中的多個單位單元611-624之中的選中單位單元611的編程操作的等效電路圖。在圖13中，與圖12中所使用的相同的附圖標記或標識符表示相同的元件。參見圖13，為了對位于第一行與第一列的交叉點處的單位單元611編程，可以施加正編程電壓+vpp給連接到選中單位單元611的第一字線wl1，而剩余的字線wl2、wl3和wl4可以接地。此外，可以分別施加正編程位線電壓+vpb和地電壓給連接到選中單位單元611的第一位線bl1和第一源極線sl1。剩余的位線bl2和剩余的源極線sl2可以接地。施加給第一字線wl1的正編程電壓+vpp可以被傳輸至選擇晶體管520-11的選擇柵極端子sg以使選擇晶體管520-11導通。如果正編程電壓+vpp被傳輸至選擇柵極端子sg，則由于第一字線wl1與浮柵fg之間的第一耦合電容器cn的存在，在單元晶體管510-11的浮柵fg處可以誘生正耦合電壓。在這種情況下，選中單位單元611的p-n二極管d1可以反向偏置以提供開路。在以上偏置條件下，單元晶體管510-11可以通過熱電子注入(hei)機制來編程。

考慮未選中的單位單元(例如，與選中單位單元611共享第一位線bl1和第一源極線sl1、位于第一行與第二列的交叉點處的單位單元612)，第二字線wl2可以接地以關(guān)斷選擇晶體管520-12，以及在單元晶體管510-12的浮柵fg處可以誘生與大約地電壓相對應(yīng)的耦合電壓。這歸因于全部單元晶體管的體區(qū)相對應(yīng)的p型阱區(qū)接地，如參照圖11所述。因此，對單位單元612的編程被禁止。考慮未選中的單位單元(例如，與選中單位單元611共享第一字線wl1、位于第二行與第一列的交叉點處的單位單元621)，由于正編程電壓+vpp被施加給第一字線wl1，因此在單元晶體管510-21的浮柵fg處可以誘生正耦合電壓。因此，單元晶體管510-21和選擇晶體管520-21二者都可以導通。然而，由于在第二位線bl2與第二源極線sl2之間不存在電勢差，因此在單元晶體管510-21中不會產(chǎn)生熱電子。相應(yīng)地，對單位單元621的編程被禁止。

圖14是圖示根據(jù)本公開的一個實施例的nvm單元陣列500中的選中單位單元611的擦除操作的等效電路圖。在圖14中，與圖12中所使用的相同的附圖標記或標識符表示相同的元件。參見圖14，為了選擇性地擦除位于第一行與第一列的交叉點處的單位單元611，可以施加負擦除電壓-vee給連接到選中單位單元611的第一字線wl1。剩余的字線wl2、wl3和wl4可以接地。此外，可以分別施加正擦除位線電壓+veb和地電壓給連接到選中單位單元611的第一位線bl1和第一源極線sl1。剩余的位線bl2和剩余的源極線sl2可以接地。通過經(jīng)由第一字線wl1而施加負擦除電壓-vee給選擇晶體管520-11的選擇柵極端子sg，選中單位單元611的p-n二極管d1可以正向偏置而提供短路。因此，單元晶體管510-11的浮柵fg可以經(jīng)由第一耦合電容器cn和第二耦合電容器cp二者而耦接到第一字線wl1，以及在單元晶體管510-11的浮柵fg處可以誘生負耦合電壓。在這種情況下，單元晶體管510-11可以通過帶-帶隧穿(btbt)機制來擦除，帶-帶隧穿機制歸因于浮柵fg處誘生的負耦合電壓與施加給第一位線bl1的正擦除位線電壓+veb之間的電壓差。

考慮未選中的單位單元(例如，與選中單位單元611共享第一位線bl1和第一源極線sl1、位于第一行與第二列的交叉點處的單位單元612)，第二字線wl2可以接地以關(guān)斷選擇晶體管520-12，以及在單元晶體管510-12的浮柵fg處可以誘生與大約地電壓相對應(yīng)的耦合電壓。這歸因于與全部單元晶體管的體區(qū)相對應(yīng)的p型阱區(qū)接地，如參照圖11所述。因此，單元晶體管510-12的浮柵fg與第一位線bl1之間的電壓差可以僅對應(yīng)于正擦除位線電壓+veb。與正擦除位線電壓+veb相對應(yīng)的此電壓差太小而不能在單元晶體管510-12中引起btbt現(xiàn)象。相應(yīng)地，單位單元612的擦除被禁止?？紤]未選中的單位單元(例如，與選中單位單元611共享第一字線wl1、位于第二行與第一列的交叉點處的單位單元621)，由于負擦除電壓-vee被施加給第一字線wl1，因此在單元晶體管510-21的浮柵fg處可以誘生負耦合電壓。然而，由于第二位線bl2接地，因此單元晶體管510-21的浮柵fg與第二位線bl2之間的電壓差可以僅對應(yīng)于負擦除電壓-vee。與負擦除電壓-vee相對應(yīng)的此電壓差太小而不能在單元晶體管510-21中引起btbt現(xiàn)象。相應(yīng)地，單位單元621的擦除被禁止。

雖然圖14圖示了多個單位單元之中的任意一個(例如，位于第一行與第一列的交叉點處的單位單元611)被選擇性擦除的示例，但是如果需要的話，全部的多個單位單元可以被批量擦除。為了執(zhí)行批量擦除操作，可以施加負擦除電壓-vee給全部字線wl1～wl4，以及可以施加正擦除位線電壓+veb給全部位線bl1和bl2。此外，全部源極線sl1和sl2可以接地。在以上偏置條件下，多個單位單元的全部單元晶體管可以通過btbt機制來批量擦除。

圖15是圖示根據(jù)本公開的一個實施例的nvm單元陣列中的選中單位單元的讀取操作的等效電路圖。在圖15中，與圖12中所使用的相同的附圖標記或標識符表示相同的元件。參見圖15，為了選擇性地讀出位于第一行與第一列的交叉點處的單位單元611中儲存的信息，可以施加正讀取電壓+vrr給連接到選中單位單元611的第一字線wl1，而剩余的字線wl2、wl3和wl4可以接地。此外，可以分別施加正讀取位線電壓+vrb和地電壓給連接到選中單位單元611的第一位線bl1和第一源極線sl1。剩余的位線bl2和剩余的源極線sl2可以接地。

當正讀取電壓+vrr被施加給第一字線wl1時，選擇晶體管520-11可以導通，以及在單元晶體管510-11的浮柵fg處可以通過第一字線wl1與浮柵fg之間的第一耦合電容器cn的耦合操作而誘生正耦合電壓。在這種情況下，選中單位單元611的p-n二極管d1可以反向偏置以提供開路。因此，選中單位單元611的第二耦合電容器cp不影響第一字線wl1與浮柵fg之間的耦合操作。當在單元晶體管510-11的浮柵fg處誘生正耦合電壓時，單元晶體管510-11可以根據(jù)單元晶體管510-11的閾值電壓而導通或關(guān)斷。例如，如果單元晶體管510-11具有編程態(tài)，則在以上讀取偏置條件下單元晶體管510-11可以關(guān)斷。與此相反，如果單元晶體管510-11具有擦除態(tài)，則在以上讀取偏置條件下單元晶體管510-11可以導通。如果單元晶體管510-11關(guān)斷，則無電流流經(jīng)第一位線bl1和第一源極線sl1。然而，如果單元晶體管510-11導通，電流可以因第一位線bl1與第一源極線sl1之間的電勢差而流經(jīng)第一位線bl1和第一源極線sl1。相應(yīng)地，單元晶體管510-11的信息可以通過感測流經(jīng)第一位線bl1和第一源極線sl1的電流來讀出。

考慮未選中的單位單元(例如，與選中單位單元611共享第一位線bl1和第一源極線sl1、位于第一行與第二列的交叉點處的單位單元612)，由于第二字線wl2接地，因此單位單元612的單元晶體管510-12和選擇晶體管520-12二者都可以關(guān)斷。因此，無電流流經(jīng)單位單元612，且單位單元612不影響選中單位單元611的讀取操作。

圖16是根據(jù)本公開的另一實施例的nvm單元2000的等效電路圖。參見圖16，nvm單元2000可以被配置成包括單元晶體管2100和選擇晶體管2200。在一些實施例中，單元晶體管2100和選擇晶體管2200中的每個可以被實施成具有n溝道m(xù)os晶體管的結(jié)構(gòu)。單元晶體管2100可以具有浮柵fg和耦接到位線bl的漏極端子d。選擇晶體管2200可以具有耦接到讀取/擦除字線wl_re和編程字線wl_p二者的選擇柵極端子sg以及耦接到源極線sl的源極端子s。當讀取/擦除字線wl_re可以直接耦接到選擇柵極端子sg時，編程字線wl_p可以經(jīng)由p-n二極管d1耦接到選擇柵極端子sg。單元晶體管2100和選擇晶體管2200可以彼此共享結(jié)端子j，而結(jié)端子j可以對應(yīng)于單元晶體管2100的源極端子以及選擇晶體管2200的漏極端子。第一耦合電容器cn可以存在于選擇柵極端子sg與浮柵fg之間。第一耦合電容器cn的兩個電極可以經(jīng)由第一連接線2310而分別連接到選擇柵極端子sg和浮柵fg。p-n二極管d1和第二耦合電容器cp可以串聯(lián)耦接在選擇柵極端子sg與浮柵fg之間。p-n二極管d1和第二耦合電容器cp可以經(jīng)由第二連接線2320而分別連接到選擇柵極端子sg和浮柵fg。第一連接線2310和第二連接線2320可以并聯(lián)耦接在選擇柵極端子sg與浮柵fg之間。因此，第一耦合電容器cn和第二耦合電容器cp也可以并聯(lián)耦接在選擇柵極端子sg與浮柵fg之間。第一耦合電容器cn的電容值可以與第二耦合電容器cp的電容值不同。第一耦合電容器cn可以具有比第二耦合電容器cp的電容大的電容。p-n二極管d1的正極可以連接到第二耦合電容器cp和編程字線wl_p，而p-n二極管d1的負極可以連接到讀取/擦除字線wl_re。

如果具有特定電壓的正偏置被施加給讀取/擦除字線wl_re，則p-n二極管d1可以反向偏置以提供具有開路的第二連接線2320。因此，可以通過第一耦合電容器cn而在浮柵fg處誘生具有特定電壓的耦合偏置。在這種情況下，浮柵fg處誘生的耦合電壓可以受到與第一耦合電容器cn相關(guān)而與第二耦合電容器cp無關(guān)的第一耦合比的影響。與此相反，如果具有特定電壓的正偏置被施加給編程字線wl_p或具有特定電壓的負偏置被施加給讀取/擦除字線wl_re，則正向偏置可以被施加給p-n二極管d1以提供第二耦合電容器cp與讀取/擦除字線wl_re之間的短路。因此，可以通過第一耦合電容器cn和第二耦合電容器cp二者而在浮柵fg處誘生具有特定電壓的耦合偏置。在這種情況下，除了與第一耦合電容器cn相關(guān)的第一耦合比以外，浮柵fg處誘生的耦合電壓還可以受到與第二耦合電容器cp相關(guān)的第二耦合比的影響。

如上所述，根據(jù)圖16中所示的當前實施例，用于計算編程操作或擦除操作期間在浮柵fg處誘生的耦合偏置電壓的單元耦合比可以與用于計算讀取操作期間在浮柵fg處誘生的耦合偏置電壓的單元耦合比不同。由于單元晶體管2100和選擇晶體管2200二者都通過使用n溝道m(xù)os晶體管來實施，因此編程操作可以通過施加正偏置電壓給編程字線wl_p來執(zhí)行，而讀取操作可以通過施加正偏置電壓給讀取/擦除字線wl_re來執(zhí)行。與此相反，擦除操作可以通過施加負偏置電壓給讀取/擦除字線wl_re來執(zhí)行。因此，在計算編程操作或擦除操作期間在浮柵fg處誘生的耦合偏置電壓中所使用的單元耦合比可以與在計算讀取操作期間在浮柵fg處誘生的耦合偏置電壓中所使用的單元耦合比不同。具體地，在編程操作或擦除操作期間，第一耦合電容器cn和第二耦合電容器cp二者都直接影響浮柵fg與選擇柵極端子sg之間的耦合操作而使圖16中所示的nvm單元的單元耦合比最大。與此相反，在讀取操作期間，在第一耦合電容器cn和第二耦合電容器cp中僅第一耦合電容器cn影響浮柵fg與選擇柵極端子sg之間的耦合操作而減小了圖16中所示的nvm單元的單元耦合比。在下文中將更充分地描述根據(jù)當前實施例的nvm單元的配置和各種操作。

圖17是圖示根據(jù)本公開的另一實施例的nvm單元1000的布局圖。圖18、圖19和圖20分別是沿圖17的iv-iv’線、v-v’線和vi-vi’線截取的剖視圖。參見圖17至圖20，p型半導體區(qū)(例如，p型阱區(qū)1040)可以設(shè)置在襯底1020的上部中。溝槽隔離層1060可以設(shè)置在襯底1020的上部中以限定第一有源區(qū)1110和第二有源區(qū)1120。第一有源區(qū)1110和第二有源區(qū)1120可以設(shè)置在p型阱區(qū)1040中。在平面圖中，第一有源區(qū)1110可以具有沿第一方向延伸的條形。在平面圖中，第二有源區(qū)1120可以具有方形。第二有源區(qū)1120可以沿第一方向與第一有源區(qū)1110間隔開。

首先，第一n型結(jié)區(qū)1310、第二n型結(jié)區(qū)1320和第三n型結(jié)區(qū)1330可以設(shè)置在第一有源區(qū)1110中而沿第一方向彼此間隔開。在一些實施例中，第一n型結(jié)區(qū)1310和第三n型結(jié)區(qū)1330可以分別對應(yīng)于漏極區(qū)和源極區(qū)。第一n型結(jié)區(qū)1310和第三n型結(jié)區(qū)1330可以分別設(shè)置在第一有源區(qū)1110的兩端中。第二n型結(jié)區(qū)1320可以設(shè)置在第一n型結(jié)區(qū)1310與第三n型結(jié)區(qū)1330之間。第二n型結(jié)區(qū)1320可以通過第一溝道區(qū)1410而沿第一方向與第一n型結(jié)區(qū)1310間隔開。第二n型結(jié)區(qū)1320可以通過第二溝道區(qū)1420而沿第一方向與第三n型結(jié)區(qū)1330間隔開。p型接觸區(qū)1340可以設(shè)置在第二有源區(qū)1120中。第一n型結(jié)區(qū)1310和第三n型結(jié)區(qū)1330可以分別耦接到位線bl和源極線sl。p型接觸區(qū)1340可以接地。

浮柵1520和選擇柵極1620可以與第一有源區(qū)1110相交。在平面圖中，浮柵1520和選擇柵極1620中的每個可以具有沿與第一方向相交的第二方向延伸的條形。第一方向和第二方向可以彼此垂直。浮柵1520和選擇柵極1620可以沿第一方向彼此間隔開。浮柵1520可以與第一有源區(qū)1110的第一溝道區(qū)1410交疊。選擇柵極1620可以與第一有源區(qū)1110的第二溝道區(qū)1420交疊。第一柵極絕緣層1510可以設(shè)置在浮柵1520與第一溝道區(qū)1410之間。第二柵極絕緣層1610可以設(shè)置在選擇柵極1620與第二溝道區(qū)1420之間。浮柵1520可以與其他元件電隔離。即，浮柵1520不直接連接到其他元件。與此相反，選擇柵極1620可以耦接到編程字線wl_p和讀取/擦除字線wl_re二者。浮柵1520和選擇柵極1620可以具有單個多晶硅結(jié)構(gòu)，即，包括單個多晶硅層的單層多晶硅柵結(jié)構(gòu)。即，浮柵1520和選擇柵極1620可以包括相同的多晶硅層。浮柵1520與選擇柵極1620之間的距離可以沿第二方向基本上不變。電介質(zhì)層1700可以設(shè)置在浮柵1520與選擇柵極1620之間。

選擇柵極1620可以包括沿第二方向排列的n型選擇柵極1620n和p型選擇柵極1620p。n型選擇柵極1620n與p型選擇柵極1620p之間的邊界可以位于溝槽隔離層1060上而與第一有源區(qū)1110間隔開特定距離。n型選擇柵極1620n可以從n型選擇柵極1620n與p型選擇柵極1620p之間的邊界開始延伸至第二溝道區(qū)1420上。p型選擇柵極1620p可以從n型選擇柵極1620n與p型選擇柵極1620p之間的邊界沿n型選擇柵極1620n的相反方向延伸。因此，在平面圖中，n型選擇柵極1620n可以與第一有源區(qū)1110相交以與第二溝道區(qū)1420交疊，而p型選擇柵極1620p可以位于溝槽隔離層1060上而不與第一有源區(qū)1110交疊。如圖20中所示，n型選擇柵極1620n沿第二方向的第一長度l1可以大于p型選擇柵極1620p沿第二方向的第二長度l2。p型選擇柵極1620p可以耦接到編程字線wl_p。n型選擇柵極1620n可以耦接到讀取/擦除字線wl_re。p型選擇柵極1620p和n型選擇柵極1620n可以構(gòu)成p-n二極管d1。p型選擇柵極1620p和n型選擇柵極1620n可以分別對應(yīng)于p-n二極管d1的正極和負極。因此，p型選擇柵極1620p可以直接從編程字線wl_p接收具有特定電壓水平的偏置信號，而n型選擇柵極1620n可以直接從讀取/擦除字線wl_re接收具有另一特定電壓水平的另一偏置信號。如果正偏置電壓被施加給讀取/擦除字線wl_re，則p-n二極管d1可以反向偏置。在這種情況下，施加給讀取/擦除字線wl_re的正偏置電壓可以被傳輸至n型選擇柵極1620而不能被傳輸至p型選擇柵極1620p。與此相反，如果正偏置電壓被施加給編程字線wl_p，則p-n二極管d1可以正向偏置。相應(yīng)地，施加給編程字線wl_p的正偏置電壓可以被傳輸至n型選擇柵極1620n和p型選擇柵極1620p二者。

浮柵1520可以包括第一浮柵1520a和第二浮柵1520b。電介質(zhì)層1700可以包括第一電介質(zhì)層1700a和第二電介質(zhì)層1700b。第一浮柵1520a和第一電介質(zhì)層1700a可以沿第一方向與n型選擇柵極1620n交疊。第二浮柵1520b和第二電介質(zhì)層1700b可以沿第一方向與p型選擇柵極1620p交疊。因此，第一浮柵1520a與第二浮柵1520b之間的邊界、第一電介質(zhì)層1700a與第二電介質(zhì)層1700b之間的邊界以及n型選擇柵極1620n與p型選擇柵極1620p之間的邊界可以位于與第一方向平行的直線上。橫向?qū)盈B的第一浮柵1520a、第一電介質(zhì)層1700a和n型選擇柵極1620n可以構(gòu)成第一耦合電容器cn。類似地，橫向?qū)盈B的第二浮柵1520b、第二電介質(zhì)層1700b和p型選擇柵極1620p可以構(gòu)成第二耦合電容器cp。因此，第一耦合電容器cn和第二耦合電容器cp可以構(gòu)成包括沿第一方向橫向?qū)盈B的浮柵1520、電介質(zhì)層1700和選擇柵極1620的總耦合電容器。

根據(jù)當前實施例的nvm單元1000可以為用于實施圖16中所示的nvm單元2000的等效電路圖的示例。第一n型結(jié)區(qū)1310、第二n型結(jié)區(qū)1320、第一溝道區(qū)1410、第一柵極絕緣層1510以及浮柵1520可以構(gòu)成圖16的單元晶體管2100。第一n型結(jié)區(qū)1310和第二n型結(jié)區(qū)1320可以分別對應(yīng)于單元晶體管2100的漏極端子d和結(jié)端子j。浮柵1520可以對應(yīng)于圖16中所示的單元晶體管2100的浮柵fg。第二n型結(jié)區(qū)1320、第三n型結(jié)區(qū)1330、第二溝道區(qū)1420、第二柵極絕緣層1610以及選擇柵極1620可以構(gòu)成圖16中所示的選擇晶體管2200。第三n型結(jié)區(qū)1330可以對應(yīng)于圖16中所示的選擇晶體管2200的源極端子s。選擇柵極1620可以對應(yīng)于圖16中所示的選擇晶體管2200的選擇柵極端子sg。

圖21和圖22分別是沿圖17的iv-iv’線和v-v’線截取的剖視圖，圖示了根據(jù)本公開的另一實施例的nvm單元的編程操作。圖23是圖示在圖21和圖22中所示的nvm單元的編程操作期間，選擇柵極與浮柵之間的耦合機制的平面圖。根據(jù)當前實施例的編程操作可以通過熱電子注入(hei)機制來實現(xiàn)。參見圖21和圖22，為了執(zhí)行nvm單元的編程操作，可以施加正編程電壓+vpp給編程字線wl_p以及可以施加正編程位線電壓+vpb給位線bl。此外，可以施加地電壓給源極線sl以及讀取/擦除字線wl_re可以電浮置。在一些實施例中，正編程電壓+vpp和正編程位線電壓+vpb分別可以為大約+8伏和大約+4伏。當正編程電壓+vpp被施加給編程字線wl_p時，在第二n型結(jié)區(qū)1320與第三n型結(jié)區(qū)1330之間的第二溝道區(qū)1420中可以形成反型層1820。因此，選擇晶體管2200可以導通，且施加給源極線sl的地電壓可以經(jīng)由反型層1820而被傳輸至第二n型結(jié)區(qū)1320。

如圖23中所示，當正編程電壓+vpp經(jīng)由編程字線wl_p而被施加給p型選擇柵極1620p且讀取/擦除字線wl_re電浮置時，p-n二極管d1可以正向偏置而表現(xiàn)為短路。因此，施加給編程字線wl_p的正編程電壓+vpp可以被傳輸至p型選擇柵極1620p和n型選擇柵極1620n二者。因此，在編程操作期間，浮柵1520處誘生的耦合電壓可以受到第一耦合電容器cn和第二耦合電容器cp的影響，所述第一耦合電容器cn包括第一浮柵1520a、第一電介質(zhì)層1700a和n型選擇柵極1620n，所述第二耦合電容器cp包括第二浮柵1520b、第二電介質(zhì)層1700b和p型選擇柵極1620p，如圖23的方塊3100和3200所示。即，浮柵1520處誘生的耦合電壓可以通過正編程電壓+vpp以及與第一耦合電容器cn和第二耦合電容器cp相關(guān)的單元耦合比來確定。

再次參見圖21和圖22，在以上針對編程操作的偏置條件下在浮柵1520處可以誘生正耦合編程電壓+vc1，以及在第一n型結(jié)區(qū)1310與第二n型結(jié)區(qū)1320之間的第一溝道區(qū)1410中可以形成反型層1810。相應(yīng)地，在鄰近于第一結(jié)區(qū)1310的反型層1810中可以產(chǎn)生熱電子，且由于通過浮柵1520處誘生的正耦合編程電壓+vc1而創(chuàng)建的垂直電場的緣故，反型層1810中產(chǎn)生的熱電子可以經(jīng)由第一柵極絕緣層1510而注入至浮柵1520中。當熱電子注入至浮柵1520中時，nvm單元1000可以被編程，且單元晶體管2100的閾值電壓可以變得大于執(zhí)行編程操作之前單元晶體管2100的初始閾值電壓。

圖24是沿圖17的iv-iv’線截取的剖視圖，圖示了根據(jù)本公開的另一實施例的nvm單元的擦除操作，而圖25是圖示在nvm單元的擦除操作期間，選擇柵極與浮柵之間的耦合機制的平面圖。根據(jù)當前實施例的擦除操作可以通過帶-帶隧穿(btbt)機制來實現(xiàn)。參見圖24，為了執(zhí)行nvm單元的擦除操作，可以施加負擦除電壓-vee給讀取/擦除字線wl_re，以及可以施加正擦除位線電壓+veb給位線bl。此外，可以施加地電壓給源極線sl，且編程字線wl_p可以電浮置。在一些實施例中，負擦除電壓-vee和正擦除位線電壓+veb可以分別為大約-8伏和大約+5伏。當負擦除電壓-vee被施加給讀取/擦除字線wl_re時，選擇晶體管2200可以關(guān)斷。因此，第二n型結(jié)區(qū)1320可以電浮置。

如圖25中所示，當負擦除電壓-vee經(jīng)由讀取/擦除字線wl_re而被施加給n型選擇柵極1620n且編程字線wl_p電浮置時，p-n二極管d1可以正向偏置而表現(xiàn)為短路。因此，負擦除電壓-vee可以被施加給n型選擇柵極1620n和p型選擇柵極1620p二者。相應(yīng)地，在擦除操作期間，浮柵1520處誘生的耦合電壓可以受到第一耦合電容器cn和第二耦合電容器cp的影響，所述第一耦合電容器cn包括第一浮柵1520a、第一電介質(zhì)層1700a和n型選擇柵極1620n，所述第二耦合電容器cp包括第二浮柵1520b、第二電介質(zhì)層1700b和p型選擇柵極1620p，如圖25的方塊3100和3200所示。即，浮柵1520處誘生的耦合電壓可以通過負擦除電壓-vee以及與第一耦合電容器cn和第二耦合電容器cp相關(guān)的單元耦合比來確定。

再次參見圖24，在以上針對擦除操作的偏置條件下浮柵1520處可以誘生負耦合擦除電壓-vc2，且在第一n型結(jié)區(qū)1310與第二n型結(jié)區(qū)1320之間的第一溝道區(qū)1410中不會形成反型層。由于正擦除位線電壓+veb經(jīng)由位線bl而被施加給第一n型結(jié)區(qū)1310，因此在第一溝道區(qū)1410與第一n型結(jié)區(qū)1310之間的結(jié)區(qū)中可以形成耗盡區(qū)。相應(yīng)地，在第一溝道區(qū)1410與第一n型結(jié)區(qū)1310之間的結(jié)區(qū)中可以出現(xiàn)比該結(jié)區(qū)的材料的能帶間隙大的深能帶彎曲現(xiàn)象。結(jié)果，浮柵1520中的電子可以通過隧穿機制而經(jīng)由第一柵極絕緣層1510注入至第一n型結(jié)區(qū)1310中。當浮柵1520中的電子注入至第一n型結(jié)區(qū)1310中時，nvm單元1000可以被擦除，且經(jīng)擦除的單元晶體管2100的閾值電壓可以變得小于經(jīng)編程的單元晶體管2100的閾值電壓。

圖26是沿圖17的iv-iv’線截取的剖視圖，圖示了根據(jù)本公開的另一實施例的nvm單元的讀取操作，而圖27是圖示在nvm單元的讀取操作期間，選擇柵極與浮柵之間的耦合機制的平面圖。參見圖26，為了執(zhí)行nvm單元的讀取操作，可以施加正讀取電壓+vrr給讀取/擦除字線wl_re，以及可以施加正讀取位線電壓+vrb給位線bl。此外，可以施加地電壓給源極線sl，且編程字線wl_p可以電浮置。正讀取電壓+vrr可以小于具有編程態(tài)的單元晶體管2100的閾值電壓，且可以大于具有擦除態(tài)的單元晶體管2100的閾值電壓。在一些實施例中，正讀取電壓+vrr和正讀取位線電壓+vrb可以分別為大約+3.3伏和大約+1伏。當正讀取電壓+vrr被施加給讀取/擦除字線wl_re時，在第二n型結(jié)區(qū)1320與第三n型結(jié)區(qū)1330之間的第二溝道區(qū)1420中可以形成反型層1820。因此，選擇晶體管2200可以導通，且施加給源極線sl的地電壓可以經(jīng)由反型層1820而被傳輸至第二n型結(jié)區(qū)1320。

如圖27中所示，當正讀取電壓+vrr經(jīng)由讀取/擦除字線wl_re而被施加給n型選擇柵極1620n且編程字線wl_p電浮置時，p-n二極管d1可以反向偏置而表現(xiàn)為開路。因此，正讀取電壓+vrr可以僅被施加給n型選擇柵極1620n，而不能被傳輸至p型選擇柵極1620p。相應(yīng)地，在讀取操作期間，在無第二耦合電容器cp的情況下，浮柵1520處誘生的耦合電壓可以受到包括第一浮柵1520a、第一電介質(zhì)層1700a和n型選擇柵極1620n的第一耦合電容器cn的影響。即，在無第二耦合電容器cp的情況下，浮柵1520處誘生的耦合電壓可以通過正讀取電壓+vrr以及與第一耦合電容器cn相關(guān)的單元耦合比來確定。

如果在以上針對讀取操作的偏置條件下在浮柵1520處誘生正耦合讀取電壓+vc3，則在第一溝道區(qū)1410中是否可以形成反型層1810取決于單元晶體管2100的閾值電壓。例如，如果單元晶體管2100具有編程態(tài)，則在以上針對讀取操作的偏置條件下即使在浮柵1520處誘生正耦合讀取電壓+vc3，在第一溝道區(qū)1410中也會不形成反型層。因此，無電流流經(jīng)位線bl和源極線sl。與此相反，如果單元晶體管2100具有擦除態(tài)，則在以上針對讀取操作的偏置條件下由于在浮柵1520處誘生正耦合讀取電壓+vc3，因此在第一溝道區(qū)1410中可以形成反型層1810。因此，特定電流可以流經(jīng)具有正讀取位線電壓+vrb的電壓水平的位線bl和具有地電壓的源極線sl。相應(yīng)地，nvm單元1000的狀態(tài)(即，信息)可以通過感測流經(jīng)位線bl的電流來讀出。

圖28是圖示根據(jù)本公開的另一實施例的nvm單元陣列4000的布局圖。nvm單元陣列4000可以包括位于兩行與四列的交叉點處的多個單位單元unitcell而具有“2×4”矩陣形式。然而，圖28中所示的nvm單元陣列4000僅為合適的nvm單元陣列的示例。因此，在一些實施例中，nvm單元陣列4000可以包括位于三行或更多個行與五列或更多列的交叉點處的多個單位單元。參見圖28，第一有源區(qū)4110-10和第二有源區(qū)4110-20可以設(shè)置在p型阱區(qū)4040中。nvm單元陣列4000的全部單位單元可以彼此共享p型阱區(qū)4040。在nvm單元陣列4000的編程操作、擦除操作和讀取操作期間，p型阱區(qū)4040可以接地。第一有源區(qū)4110-10和第二有源區(qū)4110-20中的每個可以具有沿第一方向延伸的條形。第一有源區(qū)4110-10和第二有源區(qū)4110-20可以沿與第一方向相交的第二方向彼此間隔開。第一方向和第二方向可以基本上彼此垂直，如圖28中所示。然而，本公開不限于這種方式。雖然在圖28中未示出，但是第一有源區(qū)4110-10和第二有源區(qū)4110-20可以通過溝槽隔離層來限定。排列在第一行中的單位單元unitcell可以彼此共享第一有源區(qū)4110-10，而排列在第二行中的單位單元unitcell可以彼此共享第二有源區(qū)4110-20。

多個選擇柵極4620可以沿第一方向彼此間隔開。在平面圖中，每個選擇柵極4620可以具有沿第二方向延伸的條形。因此，每個選擇柵極4620可以與第一有源區(qū)4110-10和第二有源區(qū)4110-20相交。每個選擇柵極4620可以耦接到排列在這些列中任意一列中的單位單元。每個選擇柵極4620可以被配置成包括成對的n型選擇柵極4620n和設(shè)置在沿第二方向排列的該對n型選擇柵極4620n之間的p型選擇柵極4620p。在每個選擇柵極4620中，成對的n型選擇柵極4620n中的一個可以與第一有源區(qū)4110-10交疊，而該對n型選擇柵極4620n中的另一個可以與第二有源區(qū)4110-20交疊。與第一有源區(qū)4110-10交疊的n型選擇柵極4620n可以分別耦接到排列在第一行中的單位單元。類似地，與第二有源區(qū)4110-20交疊的n型選擇柵極4620n可以分別耦接到排列在第二行中的單位單元。在每個選擇柵極4620中，由于p型選擇柵極4620p設(shè)置在成對的n型選擇柵極4620n之間，因此p型選擇柵極4620p可以不與第一有源區(qū)4110-10和第二有源區(qū)4110-20中的任意一個交疊。在每列中，p型選擇柵極4620p可以耦接到排列在第一行中的單位單元和排列在第二行中的單位單元二者。在每個選擇柵極4620中，n型選擇柵極4620n中的一個和p型選擇柵極4620p可以構(gòu)成p-n二極管。設(shè)置在每列中的p型選擇柵極4620p可以耦接到編程字線wl_p1～wl_p4中的任意一個。設(shè)置在每列中的n型選擇柵極4620n可以耦接到讀取/擦除字線wl_re1～wl_re4中的任意一個。

多個第一浮柵4520-1可以排列在第一行中而沿第一方向彼此間隔開。多個第二浮柵4520-2可以排列在第二行中而沿第一方向彼此間隔開。設(shè)置在每列中的第一浮柵4520-1和第二浮柵4520-2可以沿第二方向彼此間隔開。第一浮柵4520-1可以與第一有源區(qū)4110-10相交而與選擇柵極4620平行。雖然在圖28中未示出，但是在排列于第一行中的每個單位單元中，電介質(zhì)層可以設(shè)置在彼此鄰近的第一浮柵4520-1與選擇柵極4620之間。因此，第一浮柵4520-1、選擇柵極4620以及其間的電介質(zhì)層可以構(gòu)成耦合電容器。第二浮柵4520-2可以與第二有源區(qū)4110-20相交而與選擇柵極4620平行。雖然在圖28中未示出，但是在排列于第二行中的每個單位單元中，電介質(zhì)層也可以設(shè)置在彼此鄰近的第二浮柵4520-2與選擇柵極4620之間。因此，第二浮柵4520-2、選擇柵極4620以及其間的電介質(zhì)層可以構(gòu)成耦合電容器。

每個單位單元可以包括設(shè)置在第一有源區(qū)4110-10或第二有源區(qū)4110-20中的第一n型結(jié)區(qū)4310、第二n型結(jié)區(qū)4320和第三n型結(jié)區(qū)4330。第二n型結(jié)區(qū)4320可以設(shè)置在選擇柵極4620與第一浮柵4520-1或第二浮柵4520-2之間的第一有源區(qū)4110-10或第二有源區(qū)4110-20中。第一n型結(jié)區(qū)4310可以設(shè)置在與第一浮柵4520-1或第二浮柵4520-2的與第二n型結(jié)區(qū)4320相反的側(cè)壁相鄰的第一有源區(qū)4110-10或第二有源區(qū)4110-20中，而第三n型結(jié)區(qū)4330可以設(shè)置在與選擇柵極4620的與第二n型結(jié)區(qū)4320相反的側(cè)壁相鄰的第一有源區(qū)4110-10或第二有源區(qū)4110-20中。第一有源區(qū)4110-10中的第一n型結(jié)區(qū)4310和第三n型結(jié)區(qū)4330可以分別耦接到第一位線bl1和第一源極線sl1。第二有源區(qū)4110-20中的第一n型結(jié)區(qū)4310和第三n型結(jié)區(qū)4330可以分別耦接到第二位線bl2和第二源極線sl2。

圖29是圖示根據(jù)本公開的另一實施例的nvm單元陣列5000的等效電路圖。參見圖29，nvm單元陣列5000的等效電路圖可以包括位于兩行與四列的交叉點處的多個單位單元6110～6140和6210～6240而具有“2×4”矩陣形式。然而，圖29中所示的nvm單元陣列5000的等效電路圖僅為用于各種nvm單元陣列的合適等效電路圖的示例。因此，在一些實施例中，nvm單元陣列5000的等效電路圖可以包括位于三行或更多行與五列或更多列的交叉點處的多個單位單元。行可以通過位線bl1和bl2或源極線sl1和sl2來區(qū)分，而列可以通過編程字線wl_p1～wl_p4或讀取/擦除字線wl_re1～wl_re4來區(qū)分。多個單位單元6110～6140和6210～6240可以具有相同的配置。例如，位于第一行與第一列的交叉點處的單位單元6110可以包括單元晶體管5100-11和選擇晶體管5200-11。單元晶體管5100-11和選擇晶體管5200-11中的每個可以通過使用n溝道m(xù)os晶體管來實施。單元晶體管5100-11可以具有浮柵fg、結(jié)端子j和漏極端子d。選擇晶體管5200-11可以具有選擇柵極端子sg、結(jié)端子j和源極端子s。源極端子s和漏極端子d可以分別耦接到第一源極線sl1和第一位線bl1。結(jié)端子j可以電隔離而具有浮置狀態(tài)。選擇柵極端子sg可以耦接到第一讀取/擦除字線wl_re1和第一編程字線wl_p1。第一讀取/擦除字線wl_re1可以直接連接到選擇柵極端子sg。第一編程字線wl_p1可以經(jīng)由p-n二極管d1而間接連接至選擇柵極端子sg。第一耦合電容器cn和第二耦合電容器cp可以并聯(lián)耦接在浮柵fg與選擇柵極端子sg之間。p-n二極管d1可以耦接在選擇柵極端子sg與第二耦合電容器cp之間。p-n二極管d1的正極可以耦接到第一編程字線wl_p1和第二耦合電容器cp，而p-n二極管d1的負極可以耦接到選擇柵極端子sg和第一讀取/擦除字線wl_re1。

排列在第一行中的單位單元6110～6140的各個源極端子s可以共同耦接到第一源極線sl1。排列在第一行中的單位單元6110～6140的各個漏極端子d可以共同耦接到第一位線bl1。排列在第二行中的單位單元6210～6240的各個源極端子s可以共同耦接到第二源極線sl2。排列在第二行中的單位單元6210～6240的各個漏極端子d可以共同耦接到第二位線bl2。排列在第一列中的單位單元6110和6210的各個選擇柵極端子sg可以共同耦接到第一讀取/擦除字線wl_re1，也可以共同耦接到第一編程字線wl_p1。排列在第二列中的單位單元6120和6220的各個選擇柵極端子sg可以共同耦接到第二讀取/擦除字線wl_re2，也可以共同耦接到第二編程字線wl_p2。排列在第三列中的單位單元6130和6230的各個選擇柵極端子sg可以共同耦接到第三讀取/擦除字線wl_re3，也可以共同耦接到第三編程字線wl_p3。排列在第四列中的單位單元6140和6240的各個選擇柵極端子sg可以共同耦接到第四讀取/擦除字線wl_re4，也可以共同耦接到第四編程字線wl_p4。

圖30是圖示根據(jù)本公開的另一實施例的nvm單元陣列中的選中單位單元6110的編程操作的等效電路圖。在圖30中，與圖29中所使用的相同的附圖標記或標識符表示相同的元件。參見圖30，為了選擇性地對位于第一行與第一列的交叉點處的單位單元6110編程，可以施加正編程電壓+vpp給連接到選中單位單元6110的第一編程字線wl_p1。剩余的編程字線wl_p2、wl_p3和wl_p4可以接地。此外，讀取/擦除字線wl_re1～wl_re4全部可以電浮置。此外，可以分別施加正編程位線電壓+vpb和地電壓給連接到選中單位單元6110的第一位線bl1和第一源極線sl1。剩余的位線bl2和剩余的源極線sl2可以接地。施加給第一編程字線wl_p1的正編程電壓+vpp可以被傳輸至選擇晶體管5200-11的選擇柵極端子sg以使選擇晶體管5200-11導通。如果正編程電壓+vpp被傳輸至選擇柵極端子sg，則由于并聯(lián)耦接在選中單位單元6110的選擇柵極端子sg與浮柵fg之間的第一耦合電容器cn和第二耦合電容器cp的存在，在單元晶體管5100-11的浮柵fg處可以誘生正耦合電壓。在這種情況下，選中單位單元6110的p-n二極管d1可以正向偏置以提供短路。在以上偏置條件下，單元晶體管5100-11可以通過熱電子注入(hei)機制來編程。

考慮未選中的單位單元(例如，與選中單位單元6110共享第一位線bl1和第一源極線sl1、位于第一行與第二列的交叉點處的單位單元6120)，由于第二編程字線wl_p2接地且在單元晶體管5100-12的浮柵fg處可以誘生與大約地電壓相對應(yīng)的耦合電壓，因此選擇晶體管5200-12可以關(guān)斷。這歸因于與全部單元晶體管的體區(qū)相對應(yīng)的p型阱區(qū)接地，如參照圖28所述。因此，對單位單元6120的編程被禁止?？紤]未選中的單位單元(例如，與選中單位單元6110共享第一編程字線wl_p1、位于第二行與第一列的交叉點處的單位單元6210)，由于正編程電壓+vpp被施加給第一編程字線wl_p1，因此在單元晶體管5100-21的浮柵fg處可以誘生正耦合電壓。因此，單元晶體管5100-21和選擇晶體管5200-21二者都可以導通。然而，由于在第二位線bl2與第二源極線sl2之間不存在電勢差，因此在單元晶體管5100-21中不會產(chǎn)生熱電子。相應(yīng)地，對單位單元6210的編程被禁止。

圖31是圖示根據(jù)本公開的另一實施例的nvm單元陣列的選中單位單元6110的擦除操作的等效電路圖。在圖31中，與圖29中所使用的相同的附圖標記或標識符表示相同的元件。參見圖31，為了選擇性地擦除位于第一行與第一列的交叉點處的單位單元6110，可以施加負擦除電壓-vee給連接到選中單位單元6110的第一讀取/擦除字線wl_re1。剩余的讀取/擦除字線wl_re2、wl_re3和wl_re4可以接地。此外，編程字線wl_p1～wl_p4全部可以電浮置。此外，可以分別施加正擦除位線電壓+veb和地電壓給連接到選中單位單元6110的第一位線bl1和第一源極線sl1。剩余的位線bl2和剩余的源極線sl2可以接地。通過經(jīng)由第一讀取/擦除字線wl_re1而施加負擦除電壓-vee給選擇晶體管5200-11的選擇柵極端子sg，選中單位單元6110的p-n二極管d1可以正向偏置而提供短路。因此，單元晶體管5100-11的浮柵fg可以經(jīng)由第一耦合電容器cn和第二耦合電容器cp二者而耦接到第一讀取/擦除字線wl_re1，以及在單元晶體管5100-11的浮柵fg處可以誘生負耦合電壓。在這種情況下，單元晶體管5100-11可以通過帶-帶隧穿(btbt)機制來擦除，帶-帶隧穿機制歸因于浮柵fg處誘生的負耦合電壓與施加給第一位線bl1的正擦除位線電壓+veb之間的電壓差。

考慮未選中的單位單元(例如，與選中單位單元6110共享第一位線bl1和第一源極線sl1、位于第一行與第二列的交叉點處的單位單元6120)，由于第二讀取/擦除字線wl_re2接地且在單元晶體管5100-12的浮柵fg處可以誘生與大約地電壓相對應(yīng)的耦合電壓，因此選擇晶體管5200-12可以關(guān)斷。這歸因于與全部單元晶體管的體區(qū)相對應(yīng)的p型阱區(qū)接地，如參照圖28所述。因此，單元晶體管5100-12的浮柵fg與第一位線bl1之間的電壓差可以僅對應(yīng)于正擦除位線電壓+veb。與正擦除位線電壓+veb相對應(yīng)的此電壓差太小而不能在單元晶體管5100-12中引起btbt現(xiàn)象。相應(yīng)地，單位單元6120的擦除被禁止。考慮未選中的單位單元(例如，與選中單位單元6110共享第一讀取/擦除字線wl_re1、位于第二行與第一列的交叉點處的單位單元6210)，由于負擦除電壓-vee被施加給第一讀取/擦除字線wl_re1，因此在單元晶體管5100-21的浮柵fg處可以誘生負耦合電壓。然而，由于第二位線bl2接地，因此單元晶體管5100-21的浮柵fg與第二位線bl2之間的電壓差可以僅對應(yīng)于負擦除電壓-vee。與負擦除電壓-vee相對應(yīng)的此電壓差太小而不能在單元晶體管5100-21中引起btbt現(xiàn)象。相應(yīng)地，單位單元6210的擦除被禁止。

雖然圖31圖示了多個單位單元之中的任意一個(例如，位于第一行與第一列的交叉點處的單位單元6110)被選擇性擦除的示例，但是如果需要的話，可以批量擦除全部的多個單位單元。為了執(zhí)行批量擦除操作，可以施加負擦除電壓-vee給全部讀取/擦除字線wl_re1～wl_re4，以及可以施加正擦除位線電壓+veb給全部位線bl1和bl2。此外，全部源極線sl1和sl2可以接地，全部編程字線wl_p1～wl_p4可以電浮置。在以上偏置條件下，多個單位單元的全部單元晶體管可以通過btbt機制來批量擦除。

圖32是圖示根據(jù)本公開的另一實施例的nvm單元陣列中的選中單位單元6110的讀取操作的等效電路圖。在圖32中，與圖29中所使用的相同的附圖標記或標識符表示相同的元件。參見圖32，為了選擇性地讀出位于第一行與第一列的交叉點處的單位單元6110中儲存的信息，可以施加正讀取電壓+vrr給連接到選中單位單元6110的第一讀取/擦除字線wl_re1。剩余的讀取/擦除字線wl_re2、wl_re3和wl_re4可以接地。此外，全部編程字線wl_p1～wl_p4可以電浮置。此外，可以分別施加正讀取位線電壓+vrb和地電壓給連接到選中單位單元6110的第一位線bl1和第一源極線sl1。剩余的位線bl2和剩余的源極線sl2可以接地。

當正讀取電壓+vrr被施加給第一讀取/擦除字線wl_re1時，選擇晶體管5200-11可以導通，以及在單元晶體管5100-11的浮柵fg處可以通過第一讀取/擦除字線wl_re1與浮柵fg之間的第一耦合電容器cn的耦合操作而誘生正耦合電壓。在這種情況下，選中單位單元6110的p-n二極管d1可以反向偏置以提供開路。因此，選中單位單元6110的第二耦合電容器cp不影響第一讀取/擦除字線wl_re1與浮柵fg之間的耦合操作。當在單元晶體管5100-11的浮柵fg處誘生正耦合電壓時，單元晶體管5100-11可以根據(jù)單元晶體管5100-11的閾值電壓而導通或關(guān)斷。例如，如果單元晶體管5100-11具有編程態(tài)，則在以上讀取偏置條件下單元晶體管5100-11可以關(guān)斷。與此相反，如果單元晶體管5100-11具有擦除態(tài)，則在以上讀取偏置條件下單元晶體管5100-11可以導通。如果單元晶體管5100-11關(guān)斷，則無電流流經(jīng)第一位線bl1和第一源極線sl1。然而，如果單元晶體管5100-11導通，則由于與正讀取位線電壓+vrb相對應(yīng)的電勢差存在于第一位線bl1與第一源極線sl1之間，因此電流流經(jīng)第一位線bl1和第一源極線sl1。相應(yīng)地，選中單位單元6110的單元晶體管5100-11的信息可以通過感測流經(jīng)第一位線bl1和第一源極線sl1的電流來讀出。

考慮未選中的單位單元(例如，與選中單位單元6110共享第一位線bl1和第一源極線sl1、位于第一行與第二列的交叉點處的單位單元6120)，由于第二讀取/擦除字線wl_re2接地，因此單位單元6120的單元晶體管5100-12和選擇晶體管5200-12二者都可以關(guān)斷。因此，無電流流經(jīng)單位單元6120，且單位單元6120不影響選中單位單元6110的讀取操作。

以上已經(jīng)出于說明的目的而公開了本公開的實施例。本領(lǐng)域技術(shù)人員將認識到，在不脫離所附權(quán)利要求中所公開的本公開的范圍和精神的情況下，各種修改、添加和替換是可能的。