本發(fā)明一般來說涉及半導(dǎo)體存儲器及方法，且更特定來說涉及與使用感測電路執(zhí)行邏輯操作有關(guān)的設(shè)備及方法。
背景技術(shù)：
：存儲器裝置通常經(jīng)提供為計算機或其它電子系統(tǒng)中的內(nèi)部半導(dǎo)體集成電路。存在包含易失性及非易失性存儲器的許多不同類型的存儲器。易失性存儲器可需要電力來維持其數(shù)據(jù)(例如，主機數(shù)據(jù)、錯誤數(shù)據(jù)等)且包含隨機存取存儲器(RAM)、動態(tài)隨機存取存儲器(DRAM)、靜態(tài)隨機存取存儲器(SRAM)、同步動態(tài)隨機存取存儲器(SDRAM)及晶閘管隨機存取存儲器(TRAM)以及其它。非易失性存儲器可通過在未被供電時保持所存儲數(shù)據(jù)而提供持久數(shù)據(jù)且可包含NAND快閃存儲器、NOR快閃存儲器及電阻可變存儲器，例如相變隨機存取存儲器(PCRAM)、電阻式隨機存取存儲器(RRAM)及磁阻式隨機存取存儲器(MRAM)，例如自旋力矩轉(zhuǎn)移隨機存取存儲器(STTRAM)以及其它。電子系統(tǒng)通常包含可檢索及執(zhí)行指令且將所執(zhí)行指令的結(jié)果存儲到適合位置的若干個處理資源(例如，一或多個處理器)。處理器可包括(舉例來說)可用于通過對數(shù)據(jù)(例如，一或多個操作數(shù))執(zhí)行例如AND、OR、NOT、NAND、NOR、XOR及反轉(zhuǎn)(例如，求反)邏輯操作等邏輯操作而執(zhí)行指令的若干個功能單元，例如算術(shù)邏輯單元(ALU)電路、浮動點單元(FPU)電路及/或組合邏輯塊。舉例來說，功能單元電路(FUC)可用以對操作數(shù)執(zhí)行算術(shù)操作，例如加法、減法、乘法及/或除法。在將指令提供到FUC以用于執(zhí)行時可涉及電子系統(tǒng)中的若干個組件?？?例如)由例如控制器及/或主機處理器等處理資源產(chǎn)生所述指令。數(shù)據(jù)(例如，將對其執(zhí)行指令的操作數(shù))可存儲于可由FUC存取的存儲器陣列中。可從存儲器陣列檢索指令及/或數(shù)據(jù)且在FUC開始對數(shù)據(jù)執(zhí)行指令之前對指令及/或數(shù)據(jù)進行定序及/或緩沖。此外，由于可通過FUC在一或多個時鐘循環(huán)中執(zhí)行不同類型的操作，因此還可對指令及/或數(shù)據(jù)的中間結(jié)果進行定序及/或緩沖。在許多情況中，處理資源(例如，處理器及/或相關(guān)聯(lián)的FUC)可在存儲器陣列外部，且可經(jīng)由處理資源與存儲器陣列之間的總線存取數(shù)據(jù)以執(zhí)行指令集?？筛纳拼鎯ζ鲀?nèi)處理器(PIM)裝置的處理性能，其中可在存儲器內(nèi)部及/或附近(例如，直接在與存儲器陣列相同的芯片上)實施處理器，此可節(jié)省處理時間及電力。附圖說明圖1是根據(jù)本發(fā)明的若干個實施例的呈包含存儲器裝置的計算系統(tǒng)的形式的設(shè)備的框圖。圖2圖解說明根據(jù)本發(fā)明的若干個實施例的耦合到感測電路的存儲器陣列的一部分的示意圖。圖3圖解說明根據(jù)本發(fā)明的若干個實施例的感測電路的一部分的示意圖。圖4圖解說明根據(jù)本發(fā)明的若干個實施例的與使用感測電路執(zhí)行若干個邏輯操作相關(guān)聯(lián)的時序圖。圖5圖解說明根據(jù)本發(fā)明的若干個實施例的與使用感測電路執(zhí)行反轉(zhuǎn)操作相關(guān)聯(lián)的時序圖。圖6是圖解說明根據(jù)本發(fā)明的若干個實施例的感測電路的示意圖。圖7是圖解說明根據(jù)本發(fā)明的若干個實施例的感測電路的一部分的示意圖。圖8圖解說明根據(jù)本發(fā)明的若干個實施例的與使用感測電路執(zhí)行若干個邏輯操作相關(guān)聯(lián)的時序圖。圖9圖解說明根據(jù)本發(fā)明的若干個實施例的與使用感測電路執(zhí)行若干個邏輯操作相關(guān)聯(lián)的時序圖。圖10圖解說明根據(jù)本發(fā)明的若干個實施例的與使用感測電路執(zhí)行若干個邏輯操作相關(guān)聯(lián)的時序圖。圖11圖解說明根據(jù)本發(fā)明的若干個實施例的與使用感測電路執(zhí)行若干個邏輯操作相關(guān)聯(lián)的時序圖。圖12圖解說明根據(jù)本發(fā)明的若干個實施例的與使用感測電路執(zhí)行若干個邏輯操作相關(guān)聯(lián)的時序圖。圖13是圖解說明根據(jù)本發(fā)明的若干個實施例的具有可選擇邏輯操作選擇邏輯的感測電路的示意圖。圖14是圖解說明根據(jù)本發(fā)明的若干個實施例的由感測電路實施的可選擇邏輯操作結(jié)果的邏輯表。具體實施方式本發(fā)明包含與使用感測電路執(zhí)行邏輯操作有關(guān)的設(shè)備及方法。實例性設(shè)備包括存儲器單元陣列及耦合到所述陣列的感測電路。所述感測電路包含計算組件。所述感測電路經(jīng)配置以在所述計算組件中使數(shù)據(jù)值反轉(zhuǎn)?；厩页Ｓ玫挠嬎愫瘮?shù)是反轉(zhuǎn)(例如，對數(shù)據(jù)值求反)。因此，可借助于經(jīng)改善反轉(zhuǎn)操作實現(xiàn)的速度及/或功率效率可轉(zhuǎn)化為較高階函數(shù)性的速度及/或功率效率。本文中描述用于執(zhí)行不需要激活(例如，激發(fā))存儲器陣列中的存取線(例如，行線)的反轉(zhuǎn)操作的設(shè)備及方法。取決于存儲器陣列架構(gòu)，所揭示的用于執(zhí)行反轉(zhuǎn)操作的設(shè)備及方法也可不需要放大數(shù)據(jù)線(例如，數(shù)據(jù)感測線、感測線、數(shù)字線、位線)對。根據(jù)本發(fā)明的各種實施例，將經(jīng)反轉(zhuǎn)的目標數(shù)據(jù)值是計算組件中的數(shù)據(jù)值，例如存儲于計算組件的累加器中的數(shù)據(jù)值。所述累加器可耦合到感測放大器(有時在下文中稱為“感測放大器(senseamp)”)。感測放大器及累加器可為鎖存器(例如，初級鎖存器及次級鎖存器分別)。所述反轉(zhuǎn)函數(shù)可通過將數(shù)據(jù)值存儲于所述累加器中且使所述數(shù)據(jù)值反轉(zhuǎn)而完成。在所述反轉(zhuǎn)操作結(jié)束時，經(jīng)反轉(zhuǎn)數(shù)據(jù)值可例如存儲于感測放大器中，而計算組件(例如，累加器)仍存儲原始(例如，未經(jīng)改變)數(shù)據(jù)值。所述經(jīng)反轉(zhuǎn)數(shù)據(jù)值可被傳遞，在進一步計算中使用，或存儲于存儲器中。在計算組件中使數(shù)據(jù)值反轉(zhuǎn)是在許多較高階函數(shù)中使用的布爾(Boolean)邏輯函數(shù)。本文中描述的在計算組件中完成的反轉(zhuǎn)操作被視為就地求反，這是因為不需要將數(shù)據(jù)值寫入到存儲器陣列的存儲器單元。如此，不需要激活(例如，不需要激發(fā))存儲器陣列中的行線。由于在反轉(zhuǎn)操作期間不激發(fā)存儲器陣列中的行線，因此整個反轉(zhuǎn)操作循環(huán)可比使用其中確實激發(fā)行線的存儲器陣列存取的反轉(zhuǎn)操作顯著更快地執(zhí)行。與包含先前PIM系統(tǒng)以及具有外部處理器(例如，位于存儲器陣列外部(例如，位于單獨集成電路芯片上)的處理資源)的系統(tǒng)的先前系統(tǒng)相比，本發(fā)明的若干個實施例可經(jīng)由與執(zhí)行計算函數(shù)相關(guān)聯(lián)的并行性及/或經(jīng)減少功率消耗提供經(jīng)改善操作速度。例如，若干個實施例可實現(xiàn)在不經(jīng)由總線(例如，數(shù)據(jù)總線、地址總線、控制總線)將數(shù)據(jù)傳送出存儲器陣列及感測電路的情況下執(zhí)行使用本文中描述的反轉(zhuǎn)操作的充分完整的計算函數(shù)。使用反轉(zhuǎn)操作的此些計算函數(shù)可涉及執(zhí)行若干個邏輯操作。然而，實施例并不限于特定實例。例如，執(zhí)行使用本文中描述的反轉(zhuǎn)操作的邏輯操作也可包含執(zhí)行若干個非布爾邏輯操作，例如拷貝、比較、破壞等。根據(jù)各種實施例，舉例來說，可在存儲器內(nèi)處理器(PIM)裝置的存儲器陣列核心(例如DRAM每存儲器單元一個晶體管(例如，1T1C)配置，為6F^2或4F^2存儲器單元大小)中實現(xiàn)通用計算。可以可通過在從不將數(shù)據(jù)傳送出存儲器陣列(例如，DRAM)或激發(fā)列解碼的情況下并行計算整個數(shù)據(jù)庫達成的累積速度實現(xiàn)本文中描述的設(shè)備及方法的優(yōu)點。換句話說，可顯著減少或消除數(shù)據(jù)傳送時間。以此方式，與涉及與存儲器離散的中央處理單元(CPU)使得數(shù)據(jù)必須在其之間傳送的常規(guī)配置相比，有效地提供顯著較高吞吐量。PIM也可使用比其中CPU與存儲器離散的配置少的能量/面積，且包含本發(fā)明的設(shè)備及/或?qū)嵤┍景l(fā)明的方法的PIM進一步在較小能量/面積優(yōu)點上做出改善，這是因為就地反轉(zhuǎn)操作通過消除某些數(shù)據(jù)值傳送而節(jié)省能量。在先前方法中，可將數(shù)據(jù)從陣列及感測電路(例如，經(jīng)由包括輸入/輸出(I/O)線的總線)傳送到處理資源(例如，處理器、微處理器及/或計算引擎)，所述處理資源可包括ALU電路及/或經(jīng)配置執(zhí)行適當邏輯操作的其它功能單元電路。然而，將數(shù)據(jù)從存儲器陣列及感測電路傳送到此(些)處理資源可涉及顯著功率消耗。即使處理資源與存儲器陣列位于同一芯片上，可在將數(shù)據(jù)從陣列移出到計算引擎時消耗顯著功率，此可涉及執(zhí)行數(shù)據(jù)線地址存取(例如，列解碼信號的激發(fā))以便將數(shù)據(jù)從數(shù)據(jù)線傳送到I/O線(例如，局部I/O線)上，將數(shù)據(jù)移動到陣列外圍以及將數(shù)據(jù)提供到計算函數(shù)。此外，處理資源(例如，計算引擎)的電路可不符合與存儲器陣列相關(guān)聯(lián)的間距規(guī)則。舉例來說，存儲器陣列的單元可具有4F2或6F2單元大小，其中“F”是對應(yīng)于單元的特征大小。如此，與先前PIM系統(tǒng)的ALU電路相關(guān)聯(lián)的裝置(例如，邏輯門)可能不能夠與存儲器單元成間距形成，此可例如影響芯片大小及/或存儲器密度。本發(fā)明的若干個實施例包含與陣列的存儲器單元成間距形成且能夠執(zhí)行計算函數(shù)(例如在下文中所描述的計算函數(shù))的感測電路。在本發(fā)明的以下詳細說明中，參考形成本文一部分且其中以圖解說明方式展示可如何實踐本發(fā)明的一或多個實施例的附圖。充分詳細地描述這些實施例以使所屬領(lǐng)域的一般技術(shù)人員能夠?qū)嵺`本發(fā)明的實施例，且應(yīng)理解，可利用其它實施例且可做出過程、電及/或結(jié)構(gòu)改變，而不背離本發(fā)明的范圍。如本文中所使用，特定來說關(guān)于圖式中的參考編號，標識符“N”指示可包含如此指定的若干個特定特征。如本文中所使用，“若干個”特定事物可指代此類事物中的一或多者(例如，若干個存儲器陣列可指代一或多個存儲器陣列)。本文中的圖遵循其中第一個數(shù)字或前幾個數(shù)字對應(yīng)于圖式的圖編號且剩余數(shù)字識別圖式中的元件或組件的編號慣例。不同圖之間的類似元件或組件可通過使用類似數(shù)字來識別。舉例來說，在圖2中206可指代元件“06”，且在圖3中類似元件可指代為306。如將了解，可添加、更換及/或消除本文中的各種實施例中所展示的元件以便提供本發(fā)明的若干個額外實施例。另外，如將了解，圖中所提供的元件的比例及相對標度意欲圖解說明本發(fā)明的某些實施例且不應(yīng)視為具限制性意義。圖1是根據(jù)本發(fā)明的若干個實施例的呈包含存儲器裝置120的計算系統(tǒng)100的形式的設(shè)備的框圖。如本文中所使用，還可將存儲器裝置120、存儲器陣列130及/或感測電路150單獨地視為“設(shè)備”。系統(tǒng)100包含耦合到包含存儲器陣列130的存儲器裝置120的主機110。主機110可為主機系統(tǒng)，例如個人膝上型計算機、桌上型計算機、數(shù)碼相機、智能電話或存儲器讀卡器以及各種其它類型的主機。主機110可包含系統(tǒng)母板及/或底板且可包含若干個處理資源(例如，一或多個處理器、微處理器或某一其它類型的控制電路)。系統(tǒng)100可包含單獨集成電路，或主機110及存儲器裝置120兩者可在相同集成電路上。系統(tǒng)100可為(例如)服務(wù)器系統(tǒng)及/或高性能計算(HPC)系統(tǒng)及/或其一部分。盡管圖1中所展示的實例圖解說明具有范紐曼型架構(gòu)的系統(tǒng)，但可以非范紐曼型架構(gòu)(例如，杜林機)實施本發(fā)明的實施例，非范紐曼型架構(gòu)可不包含通常與范紐曼型架構(gòu)相關(guān)聯(lián)的一或多個組件(例如，CPU、ALU等)。為清楚起見，系統(tǒng)100已經(jīng)簡化以著重于與本發(fā)明具有特定相關(guān)性的特征上。存儲器陣列130可為例如DRAM陣列、SRAM陣列、STTRAM陣列、PCRAM陣列、TRAM陣列、RRAM陣列、NAND快閃陣列及/或NOR快閃陣列。陣列130可包括布置成由存取線(其在本文中可稱為字線、行線或選擇線)耦合的行以及由感測線(其在本文中可稱為數(shù)據(jù)線或數(shù)字線)耦合的列的存儲器單元。盡管圖1中展示單個陣列130，但實施例不限于此。例如，存儲器裝置120可包含若干個陣列130(例如，DRAM單元的若干個庫)。與圖2相關(guān)聯(lián)地來描述實例性DRAM陣列。存儲器裝置120包含地址電路142以鎖存經(jīng)由I/O總線156(例如，數(shù)據(jù)總線)通過I/O電路144提供的地址信號。行解碼器146及列解碼器152接收并解碼地址信號以存取存儲器陣列130。可將數(shù)據(jù)加載到感測電路150中。舉例來說，可(例如，通過使用感測電路150感測數(shù)據(jù)線上的電壓及/或電流改變)從存儲器陣列130讀取數(shù)據(jù)。感測電路150可從存儲器陣列130讀取且鎖存一頁(例如，行)數(shù)據(jù)。I/O電路144可用于經(jīng)由I/O總線156與主機110進行雙向數(shù)據(jù)通信。寫入電路148用于將數(shù)據(jù)寫入到存儲器陣列130?？刂齐娐?40解碼通過控制總線154從主機110提供的信號。這些信號可包含用于控制對存儲器陣列130執(zhí)行的操作(包含數(shù)據(jù)讀取、數(shù)據(jù)寫入及數(shù)據(jù)抹除操作)的芯片啟用信號、寫入啟用信號及地址鎖存信號。在各種實施例中，控制電路140負責執(zhí)行來自主機110的指令?？刂齐娐?40可為狀態(tài)機、定序器或某一其它類型的控制器。下文與圖2及3相關(guān)聯(lián)地進一步描述感測電路150的實例。例如，在若干個實施例中，感測電路150可包括若干個感測放大器(例如，圖2中展示的感測放大器206或圖3中展示的感測放大器306)以及若干個計算組件(例如，圖2中展示的計算組件231)，所述若干個計算組件包括累加器且可用以(例如，對與互補數(shù)據(jù)線相關(guān)聯(lián)的數(shù)據(jù))執(zhí)行邏輯操作。在若干個實施例中，感測電路(例如，150)可用以在不經(jīng)由數(shù)據(jù)線地址存取進行傳送的情況下(例如，在不激發(fā)列解碼信號的情況下)使用存儲于陣列130中的數(shù)據(jù)作為輸入來執(zhí)行邏輯操作并將邏輯操作的結(jié)果存儲回到陣列130。如此，各種計算函數(shù)可使用感測電路150執(zhí)行，而非通過感測電路外部的處理資源(例如，通過與主機110相關(guān)聯(lián)的處理器及/或其它處理電路，例如位于裝置120上(例如，位于控制電路140上或其它處)的ALU電路)執(zhí)行。在各種先前方法中，與操作數(shù)相關(guān)聯(lián)的數(shù)據(jù)(例如)將經(jīng)由感測電路從存儲器經(jīng)讀取且經(jīng)由I/O線(例如，經(jīng)由局部I/O線及/或全局I/O線)提供到外部ALU電路。外部ALU電路可包含若干個寄存器且將使用操作數(shù)執(zhí)行計算函數(shù)，且經(jīng)由I/O線將結(jié)果往回傳送到陣列。相比之下，在本發(fā)明的若干個實施例中，感測電路(例如，150)經(jīng)配置以對存儲于存儲器(例如，陣列130)中的數(shù)據(jù)執(zhí)行邏輯操作且在不激活耦合到感測電路(其可與陣列的存儲器單元成間距形成)的I/O線(例如，局部I/O線)的情況下將結(jié)果存儲回到存儲器。激活I(lǐng)/O線可包含啟用(例如，接通)具有耦合到解碼信號(例如，列解碼信號)的柵極及耦合到I/O線的源極/漏極的晶體管。實施例并不如此受限制。例如，在若干個實施例中，感測電路(例如，150)可用于在不激活陣列的列解碼線的情況下執(zhí)行邏輯操作；然而，可激活局部I/O線以便將結(jié)果傳送到除往回到陣列以外的適合位置(例如，傳送到外部寄存器)。如此，在若干個實施例中，不需要在陣列130及感測電路150外部的電路執(zhí)行計算函數(shù)，因為感測電路150可執(zhí)行適當邏輯操作以在不使用外部處理資源的情況下執(zhí)行此些計算函數(shù)。因此，感測電路150可用于至少在某種程度上補充及/或替換此外部處理資源(或至少此外部處理資源的帶寬)。然而，在若干個實施例中，除由外部處理資源(例如，主機110)執(zhí)行的邏輯操作之外，感測電路150也可用于執(zhí)行邏輯操作(例如，以執(zhí)行指令)。例如，主機110及/或感測電路150可限于僅執(zhí)行某些邏輯操作及/或某一數(shù)目個邏輯操作。圖2圖解說明根據(jù)本發(fā)明的若干個實施例的耦合到感測電路250的存儲器陣列230的一部分的示意圖。在此實例中，存儲器陣列230可為1T1C(一個晶體管一個電容器)存儲器單元的DRAM陣列，所述存儲器單元各自由存取裝置202(例如，晶體管)及存儲元件203(例如，電容器)構(gòu)成。在若干個實施例中，存儲器單元可為破壞性讀取存儲器單元(例如，讀取存儲于單元中的數(shù)據(jù)會破壞數(shù)據(jù)，使得起初存儲于單元中的數(shù)據(jù)在經(jīng)讀取之后被刷新)。陣列230的單元可布置成由字線204-0(行0)、204-1(行1)、204-2(行2)、204-3(行3)、…、204-N(行N)耦合的行，以及由數(shù)據(jù)線(例如，數(shù)字線)205-1(D)及205-2(D_)耦合的列。在此實例中，每一列單元與一對互補數(shù)據(jù)線205-1(D)及205-2(D_)(即，“D條”)相關(guān)聯(lián)。盡管在圖2中圖解說明僅單個存儲器單元列，但實施例不限于此。舉例來說，特定陣列可具有若干個存儲器單元列及/或數(shù)據(jù)線(例如，4,096、8,192、16,384等)。特定存儲器單元晶體管202的柵極可耦合到其對應(yīng)字線204-0、204-1、204-2、204-3、…、204-N，第一源極/漏極區(qū)域耦合到其對應(yīng)數(shù)據(jù)線205-1，且特定存儲器單元晶體管的第二源極/漏極區(qū)域耦合到其對應(yīng)電容器203。盡管未在圖2中圖解說明，但數(shù)據(jù)線205-2也可耦合到一列存儲器單元。根據(jù)本發(fā)明的若干個實施例，陣列230耦合到感測電路250。在此實例中，感測電路包括感測放大器206及計算組件231。舉例來說，感測電路可為圖1中展示的感測電路150。感測放大器206可耦合到對應(yīng)于特定存儲器單元列的互補數(shù)據(jù)線D及D_。感測放大器206可為例如下文與圖3相關(guān)聯(lián)地描述的感測放大器306等的感測放大器。如此，感測放大器206可操作以確定存儲于選定單元中的狀態(tài)(例如，邏輯數(shù)據(jù)值)。對應(yīng)于感測放大器206的交叉耦合鎖存器可在本文中稱為初級鎖存器。實施例并不限于實例性感測放大器206。例如，根據(jù)本文中描述的若干個實施例的感測電路可包含電流模式感測放大器及/或單端感測放大器(例如，耦合到一個數(shù)據(jù)線的感測放大器)。計算組件231包含例如靜態(tài)交叉耦合鎖存器等的鎖存器。計算組件231的鎖存器可在本文中稱為次級鎖存器，其可用作且在本文中稱為累加器。計算組件231可連同感測放大器206操作以實施邏輯操作。感測放大器206及計算組件231可經(jīng)由隔離裝置223耦合到陣列230。隔離裝置223可包含分別耦合到數(shù)據(jù)線D及D_的一對隔離晶體管221-1及221-2。隔離晶體管221-1及221-2可耦合到控制信號222(ISO)，控制信號222(ISO)在經(jīng)激活時啟用(例如，接通)隔離晶體管221-1及221-2以將感測放大器206及計算組件231連接到一列存儲器單元。如圖2中所圖解說明，隔離裝置223可包含耦合到互補控制信號219(例如，ISOb)(即，“ISO條”)的另一對隔離晶體管221-3及221-4，在ISO被撤銷激活時，互補控制信號219(例如，ISOb)被激活。隔離晶體管221-3及221-4可經(jīng)布置使得感測放大器206及計算組件231耦合到第二存儲器陣列且與第一存儲器陣列隔離，或耦合到第一存儲器陣列且與第二存儲器陣列隔離。根據(jù)各種實施例，隔離裝置223可經(jīng)布置為感測放大器206的一部分(例如，在感測放大器206內(nèi))，如關(guān)于圖3所展示。在若干個實施例中，計算組件(例如，231)可包括按感測放大器(例如，206)的晶體管及/或陣列(例如，230)的存儲器單元成間距形成的若干個晶體管，所述若干個晶體管可符合特定特征大小(例如，4F2、6F2等)。如下文進一步描述，計算組件231可連同感測放大器206操作以使用來自陣列230的數(shù)據(jù)作為輸入而執(zhí)行各個邏輯操作?？稍诓唤?jīng)由數(shù)據(jù)線地址存取傳送數(shù)據(jù)的情況下(例如，在不激發(fā)列解碼信號使得經(jīng)由局部I/O線將數(shù)據(jù)傳送到在陣列及感測電路外部的電路的情況下)將結(jié)果存儲回到陣列230。如此，本發(fā)明的若干個實施例可實現(xiàn)使用少于各種先前方法的電力執(zhí)行邏輯操作及與其相關(guān)聯(lián)的計算函數(shù)。另外，由于若干個實施例消除對跨越I/O線傳送數(shù)據(jù)以便執(zhí)行計算函數(shù)(例如，在存儲器與離散處理器之間)的需要，因此若干個實施例可實現(xiàn)與先前方法相比較經(jīng)增加的并行處理能力。在圖2中圖解說明的實例中，對應(yīng)于計算組件231的電路包括(例如，通過隔離裝置223)耦合到數(shù)據(jù)線D及D_中的每一者的六個晶體管。然而，實施例并不限于此實例。晶體管207-1及207-2具有分別耦合到數(shù)據(jù)線D及D_的第一源極/漏極區(qū)域，以及耦合到交叉耦合鎖存器(例如，耦合到一對交叉耦合晶體管(例如，交叉耦合NMOS晶體管208-1及208-2以及交叉耦合PMOS晶體管209-1及209-2)的柵極)的第二源極/漏極區(qū)域。如下文進一步描述，包括晶體管208-1、208-2、209-1及209-2的交叉耦合鎖存器可稱為次級鎖存器，如先前所述。晶體管207-1及207-2可稱為傳輸晶體管，其可經(jīng)由相應(yīng)信號211-1(Passd)及211-2(Passdb)(即，“Passd條”)被啟用以便將相應(yīng)數(shù)據(jù)線D及D_上的電壓或電流傳遞到包括晶體管208-1、208-2、209-1及209-2的交叉耦合鎖存器的輸入(例如，次級鎖存器的輸入)。在此實例中，晶體管207-1的第二源極/漏極區(qū)域耦合到晶體管208-1及209-1的第一源極/漏極區(qū)域以及晶體管208-2及209-2的柵極。類似地，晶體管207-2的第二源極/漏極區(qū)域耦合到晶體管208-2及209-2的第一源極/漏極區(qū)域以及晶體管208-1及209-1的柵極。晶體管208-1及208-2的第二源極/漏極區(qū)域共同地耦合到第一(例如，低態(tài)有效)控制信號212-1(Accumb)(即，“Accum條”)。晶體管209-1及209-2的第二源極/漏極區(qū)域共同地耦合到第二(例如，高態(tài)有效)控制信號212-2(Accum)。有效Accum信號212-2可為供應(yīng)電壓(例如，VDD)，且有效Accumb信號可為參考電壓(例如，接地)。激活信號212-1及212-2啟用包括晶體管208-1、208-2、209-1及209-2的交叉耦合鎖存器(對應(yīng)于次級鎖存器)。經(jīng)啟用交叉耦合鎖存器操作以放大共同節(jié)點217-1與共同節(jié)點217-2之間的差分電壓，使得節(jié)點217-1被驅(qū)動到Accum信號電壓及Accumb信號電壓中的一者(例如，被驅(qū)動到VDD及接地中的一者)，且節(jié)點217-2被驅(qū)動到Accum信號電壓及Accumb信號電壓中的另一者。如下文進一步描述，信號212-1及212-2被標記為“Accum”及“Accumb”，這是因為次級鎖存器可在用以執(zhí)行邏輯操作(例如，操作)時用作累加器。在若干個實施例中，累加器包括形成次級鎖存器的交叉耦合晶體管208-1、208-2、209-1及209-2，以及傳輸晶體管207-1及207-2。如下文進一步描述，在若干個實施例中，包括耦合到感測放大器的累加器的計算組件可經(jīng)配置以執(zhí)行邏輯操作，所述邏輯操作包括對由一對互補數(shù)據(jù)線中的至少一者上的信號(例如，電壓或電流)表示的數(shù)據(jù)值執(zhí)行累加操作。計算組件231還包含具有(例如，通過隔離裝置223)耦合到相應(yīng)數(shù)字線D及D_的第一源極/漏極區(qū)域的反相晶體管214-1及214-2。晶體管214-1及214-2的第二源極/漏極區(qū)域分別耦合到晶體管216-1及216-2的第一源極/漏極區(qū)域。晶體管214-1及214-2的柵極耦合到信號213(InvD)。晶體管216-1的柵極耦合到晶體管208-2的柵極、晶體管209-2的柵極及晶體管208-1的第一源極/漏極區(qū)域也耦合到的共同節(jié)點217-1。以互補方式，晶體管216-2的柵極耦合到晶體管208-1的柵極、晶體管209-1的柵極及晶體管208-2的第一源極/漏極區(qū)域也耦合到的共同節(jié)點217-2。如此，激活信號InvD用以反轉(zhuǎn)存儲于次級鎖存器中的數(shù)據(jù)值且將經(jīng)反轉(zhuǎn)值驅(qū)動到數(shù)據(jù)線205-1及205-2上(假定隔離晶體管221經(jīng)啟用)。圖2中展示的計算組件231可操作(例如，經(jīng)由Passd、Passdb、Accumb、Accum及InvD信號)以執(zhí)行包含AND、NAND、OR、NOR及反轉(zhuǎn)操作等的各種邏輯操作。邏輯操作可為R輸入邏輯操作，其中“R”表示2或大于2的值。例如，可使用存儲于陣列230中的數(shù)據(jù)作為輸入來執(zhí)行R輸入邏輯操作，且可將結(jié)果經(jīng)由感測電路的操作及/或出于累加器中的進一步操作而存儲到適合位置(例如，存儲回到陣列230及/或存儲到不同位置)。在下文描述的實例中，R輸入邏輯操作包含使用存儲于耦合到第一特定字線(例如，204-0)及特定數(shù)據(jù)線(例如，205-1)的存儲器單元中的數(shù)據(jù)值(例如，邏輯1或邏輯0)作為第一輸入，并使用存儲于耦合到若干個額外字線(例如，204-1到204-N)且共同地耦合到特定數(shù)據(jù)線(例如，205-1)的存儲器單元中的數(shù)據(jù)值作為相應(yīng)數(shù)目個額外輸入。以此方式，可并行執(zhí)行若干個邏輯操作。例如，可對具有4K數(shù)據(jù)線陣列并行執(zhí)行4K邏輯操作。在此實例中，在3輸入邏輯操作中，耦合到第一字線的4K個單元可用作4K個第一輸入，耦合到第二字線的4K個單元可用作4K個第二輸入，且耦合到第三字線的4K個單元可用作4K個第三輸入。如此，在此實例中，可并行執(zhí)行4K個單獨的3輸入邏輯操作。在若干個實施例中，R輸入邏輯操作的第一操作階段包含對耦合到特定字線(例如，204-0)及特定數(shù)據(jù)線(例如，205-1)的存儲器單元執(zhí)行感測操作以確定其所存儲數(shù)據(jù)值(例如，邏輯1或邏輯0)，所述數(shù)據(jù)值在R輸入邏輯操作中用作第一輸入。第一輸入(例如，經(jīng)感測所存儲數(shù)據(jù)值)接著可存儲于與計算組件231相關(guān)聯(lián)的鎖存器中(例如，傳送或拷貝到所述鎖存器)。可執(zhí)行若干個中間操作階段，且其也可包含對耦合到相應(yīng)數(shù)目個額外字線(例如，204-1到204-N)及特定數(shù)據(jù)線(例如，205-1)的存儲器單元執(zhí)行感測操作以確定其所存儲數(shù)據(jù)值，所述數(shù)據(jù)值用作到R輸入邏輯操作的相應(yīng)數(shù)目個額外輸入(例如，R-1個額外輸入)。R輸入邏輯操作的最后操作階段涉及操作感測電路以將邏輯操作的結(jié)果存儲到適合位置。作為一實例，可將結(jié)果存儲回到陣列(例如，存儲回到耦合到特定數(shù)據(jù)線205-1的存儲器單元)。將結(jié)果存儲回到陣列可在不激活列解碼線的情況下發(fā)生。所述結(jié)果也可存儲到除了陣列230中之外的位置。例如，可將結(jié)果存儲(例如，經(jīng)由耦合到感測放大器206的局部I/O線)到與處理資源(例如，主機處理器)相關(guān)聯(lián)的外部寄存器；然而，實施例不限于此。在下文與圖4相關(guān)聯(lián)地進一步描述關(guān)于第一、中間及最后操作階段的細節(jié)。圖3圖解說明根據(jù)本發(fā)明的若干個實施例的感測電路的一部分的示意圖。在此實例中，感測電路的部分包括感測放大器306。在若干個實施例中，針對陣列(例如，陣列130)中的每一列存儲器單元提供一個感測放大器306(例如，“感測放大器(senseamp)”)。例如，感測放大器306可為DRAM陣列的感測放大器。在此實例中，感測放大器306通過隔離裝置323耦合到一對互補數(shù)據(jù)線305-1(“D”)及305-2(“D_”)(例如，“D條”)。如此，感測放大器306可通過數(shù)據(jù)線D及D_耦合到相應(yīng)列中的所有存儲器單元。隔離裝置323可以與圖2中223處所展示者類似的方式來實施。隔離裝置323可包含分別耦合到數(shù)據(jù)線D及D_的一對隔離晶體管321-1及321-2。盡管圖3中未展示，但隔離裝置323可包含耦合到互補控制信號(例如，ISO_)的另一對隔離晶體管，所述互補控制信號獨立地或與ISO控制信號的撤銷激活協(xié)調(diào)地被激活，使得感測放大器306可分別選擇性地耦合到若干個存儲器陣列數(shù)據(jù)線。根據(jù)各種實施例，感測放大器306可包含隔離裝置323。感測放大器306可包含一對交叉耦合n溝道晶體管(例如，NMOS晶體管)327-1及327-2，其相應(yīng)源極耦合到第一(負態(tài)有效)控制信號328(RNL_)且漏極分別耦合到數(shù)據(jù)線D及D_。感測放大器306還可包含一對交叉耦合p溝道晶體管(例如，PMOS晶體管)329-1及329-2，其相應(yīng)源極耦合到第二(正態(tài)有效)控制信號390(PSA)且其漏極分別耦合到數(shù)據(jù)線D及D_。感測放大器306也可包含經(jīng)配置以使數(shù)據(jù)線D及D_平衡的電路。在此實例中，平衡電路包括具有耦合到可等于VDD/2的平衡電壓325(dvc2)的第一源極/漏極區(qū)域的晶體管324，其中VDD是與陣列相關(guān)聯(lián)的供應(yīng)電壓。晶體管324的第二源極/漏極區(qū)域可耦合到一對晶體管325-1及325-2的共同第一源極/漏極區(qū)域。晶體管325-1及325-2的第二源極/漏極區(qū)域可分別耦合到數(shù)據(jù)線D及D_。晶體管324、325-1及325-2的柵極可耦合到控制信號326(EQ)。如此，激活EQ會啟用晶體管324、325-1及325-2，此有效地將數(shù)據(jù)線D短接到數(shù)據(jù)線D_，使得數(shù)據(jù)線D及D_平衡到平衡電壓dvc2。感測放大器306也可包含其柵極耦合到信號333(COLDEC)的晶體管332-1及332-2。信號333可稱為列解碼信號(例如，列選擇信號)。數(shù)據(jù)線D及D_可響應(yīng)于激活信號333而連接到相應(yīng)局部I/O線334-1(IO)及334-2(IO_)(例如，以與讀取操作相關(guān)聯(lián)地執(zhí)行例如數(shù)據(jù)線存取等的操作)。如此，可激活信號333以在I/O線334-1及334-2上傳送對應(yīng)于陣列中的正被存取的存儲器單元的狀態(tài)(例如，邏輯數(shù)據(jù)值，例如邏輯0或邏輯1)的信號。在操作中，當正感測(例如，讀取)存儲器單元時，數(shù)據(jù)線D、D_中的一者上的電壓將稍大于數(shù)據(jù)線D、D_中的另一者上的電壓。接著將PSA信號驅(qū)動到高且將RNL_信號驅(qū)動到低，以啟用感測放大器306。具有較低電壓的數(shù)據(jù)線D、D_對PMOS晶體管329-1、329-2中的一者的接通程度大于對PMOS晶體管329-1、329-2中的另一者的接通程度，借此使具有較高電壓的數(shù)據(jù)線D、D_被驅(qū)動為高的程度大于另一數(shù)據(jù)線D、D_被驅(qū)動為高的程度。類似地，具有較高電壓的數(shù)據(jù)線D、D_對NMOS晶體管327-1、327-2中的一者的接通程度將大于對NMOS晶體管327-1、327-2中的另一者的接通程度，借此使具有較低電壓的數(shù)據(jù)線D、D_被驅(qū)動為低的程度大于另一數(shù)據(jù)線D、D_被驅(qū)動為低的程度。結(jié)果，在短延遲之后，具有稍大電壓的數(shù)據(jù)線D、D_被驅(qū)動到PSA信號的電壓(其可為供應(yīng)電壓VDD)，且另一數(shù)據(jù)線D、D_被驅(qū)動到RNL_信號的電壓(其可為參考電位，例如接地電位)。因而，交叉耦合NMOS晶體管327-1、327-2以及PMOS晶體管329-1、329-2用作感測放大器對，其放大數(shù)據(jù)線D及D_上的差分電壓且用以鎖存從選定存儲器單元感測的數(shù)據(jù)值。如本文中所使用，感測放大器306的交叉耦合鎖存器可稱為初級鎖存器。相比之下，且如上文結(jié)合圖2所描述，與計算組件(例如，圖2中展示的計算組件231)相關(guān)聯(lián)的交叉耦合鎖存器可稱為次級鎖存器。返回參考圖2，且其中圖2中展示的感測放大器206包括圖3中306處展示的電路，根據(jù)本發(fā)明的各種實施例，一種設(shè)備(例如，存儲器陣列)可包括存儲器單元陣列及耦合到所述陣列的感測電路。感測電路可包含計算組件(其包含鎖存器)，且其經(jīng)配置以使存儲于鎖存器中的數(shù)據(jù)值反轉(zhuǎn)。例如，鎖存器可包括與所述陣列的存儲器單元成間距形成的第一對晶體管及第二對晶體管。感測電路可經(jīng)配置以使存儲于鎖存器中的數(shù)據(jù)值反轉(zhuǎn)為經(jīng)反轉(zhuǎn)數(shù)據(jù)值，同時仍將原始數(shù)據(jù)值保留于鎖存器中。感測電路也可經(jīng)配置及/或操作以將經(jīng)反轉(zhuǎn)數(shù)據(jù)值存儲于感測放大器中。感測電路可另外包括隔離裝置，所述隔離裝置可經(jīng)配置及/或操作使得經(jīng)反轉(zhuǎn)數(shù)據(jù)值可存儲于感測放大器中，同時所述陣列與感測電路隔離。如圖2中所展示，感測電路可通過數(shù)據(jù)線(例如，通過隔離裝置)耦合到存儲器單元陣列。如此，感測電路可經(jīng)配置及/或操作以從耦合到數(shù)據(jù)線的存儲器單元感測數(shù)據(jù)值，在不執(zhí)行數(shù)據(jù)線地址存取的情況下將來自鎖存器的數(shù)據(jù)值累加到次級鎖存器，且在數(shù)據(jù)值在次級鎖存器中累加之后使數(shù)據(jù)值反轉(zhuǎn)。隔離裝置可經(jīng)配置以將感測電路耦合到第二陣列，使得一次將所述陣列及第二陣列中的至多一者連接到感測電路。隔離裝置也可經(jīng)配置使得所述陣列及第二陣列兩者可同時與感測電路斷開連接。圖4圖解說明根據(jù)本發(fā)明的若干個實施例的與使用感測電路執(zhí)行若干個邏輯操作相關(guān)聯(lián)的時序圖。圖4中展示的時序圖圖解說明與執(zhí)行邏輯操作(例如，反轉(zhuǎn)操作)相關(guān)聯(lián)的信號(例如，電壓信號)，例如，所述邏輯操作可通過上文關(guān)于圖2所描述的電路而實現(xiàn)。所述感測電路可經(jīng)配置以執(zhí)行可包含以下各項的邏輯操作：將數(shù)據(jù)值加載到耦合到數(shù)據(jù)線(及/或一對互補數(shù)據(jù)線)的感測放大器，將數(shù)據(jù)值存儲于耦合到感測放大器的計算組件中，以及在計算組件中使數(shù)據(jù)值反轉(zhuǎn)。所述數(shù)據(jù)線(及/或所述對互補數(shù)據(jù)線)可在將數(shù)據(jù)值加載到感測放大器之前(及/或之后)經(jīng)平衡。經(jīng)反轉(zhuǎn)數(shù)據(jù)值隨后可加載回到所述數(shù)據(jù)線(及/或所述對互補數(shù)據(jù)線)上。在計算組件中使數(shù)據(jù)值反轉(zhuǎn)可在不執(zhí)行對數(shù)據(jù)線的地址存取的情況下及/或在不激活可耦合到感測放大器的輸入/輸出(I/O)線的情況下及/或在不激活可切換地耦合到數(shù)據(jù)線的陣列中的存儲器單元行的情況下及/或在不放大互補數(shù)據(jù)線對的情況下而實現(xiàn)。在計算組件中使數(shù)據(jù)值反轉(zhuǎn)可包含同時將原始數(shù)據(jù)值保留于(例如，鎖存于)累加器中。舉例來說，可在于計算組件中使數(shù)據(jù)值反轉(zhuǎn)之前將數(shù)據(jù)值存儲于累加器中，且同時地將數(shù)據(jù)值保留于累加器中。此后，經(jīng)反轉(zhuǎn)數(shù)據(jù)值可存儲于累加器中。如果需要，那么存儲于累加器中的經(jīng)反轉(zhuǎn)數(shù)據(jù)值可在計算組件中再次經(jīng)反轉(zhuǎn)(例如，重新反轉(zhuǎn))(例如，返回到數(shù)據(jù)值)，且同時地將經(jīng)反轉(zhuǎn)數(shù)據(jù)值保留于累加器中。在感測電路耦合到第二存儲器單元陣列(例如，例如通過可選擇隔離裝置耦合到多個陣列的存儲器單元)的情形中，感測電路可經(jīng)配置以將來自第二陣列的第二數(shù)據(jù)值加載到感測放大器，將第二數(shù)據(jù)值存儲于耦合到感測放大器的計算組件中，且在計算組件中使第二數(shù)據(jù)值反轉(zhuǎn)。隔離裝置的若干個隔離晶體管可操作以先將感測放大器連接到多個陣列中的單一者的互補數(shù)據(jù)線且使感測放大器與多個陣列中的所有其它陣列的互補數(shù)據(jù)線隔離，之后才在所述互補數(shù)據(jù)線上使數(shù)據(jù)值反轉(zhuǎn)為經(jīng)反轉(zhuǎn)數(shù)據(jù)值。隔離裝置的所述若干個隔離晶體管也可操作以例如在加載數(shù)據(jù)值之后或在將數(shù)據(jù)值反轉(zhuǎn)為經(jīng)反轉(zhuǎn)數(shù)據(jù)值之前或之后，將感測放大器與所述多個陣列中的所有陣列的互補數(shù)據(jù)線隔離。圖4中展示的時序圖圖解說明與執(zhí)行反轉(zhuǎn)邏輯操作(例如，R輸入邏輯操作)的第一操作階段相關(guān)聯(lián)的信號(例如，電壓信號)。例如，關(guān)于圖4所描述的第一操作階段可為AND、NAND、OR、NOR或反轉(zhuǎn)操作的第一操作階段。然而，關(guān)于圖4所描述的第一操作階段在本文中限于可適用于為執(zhí)行包括反轉(zhuǎn)操作的操作階段做準備的第一操作階段。如下文進一步描述，與可涉及在執(zhí)行計算函數(shù)時在電壓軌之間(例如，供應(yīng)與接地之間)提供全擺幅的先前處理方法相比，執(zhí)行圖4中圖解說明的第一操作階段可涉及消耗較少能量(例如，約50％)。在圖4中圖解說明的實例中，對應(yīng)于互補邏輯值(例如，“1”及“0”)的電壓軌是供應(yīng)電壓474(VDD)與接地電壓472(GND)。在執(zhí)行邏輯操作之前，可發(fā)生平衡操作，使得互補數(shù)據(jù)線D及D_在平衡電壓425(VDD/2)下短接在一起，如先前關(guān)于圖3中圖解說明的感測放大器306所描述。將數(shù)據(jù)存儲于累加器中的操作可概述如下：將來自行X的數(shù)據(jù)值存儲于累加器中對EQ撤銷激活啟用行X啟用感測放大器(在此之后行X數(shù)據(jù)駐存于感測放大器中)激活Passd及Passdb(感測放大器數(shù)據(jù)(行X)被傳送到累加器)對Passd及Passdb撤銷激活停用行X預(yù)充電圖4中展示的時序圖圖解說明與將來自存儲器陣列的行X(其中1≤X≤N)中的存儲器單元的數(shù)據(jù)存儲于累加器中相關(guān)聯(lián)的信號。在時間t1處，對平衡信號426撤銷激活，且接著啟用一行存儲器單元(例如，例如通過激活信號以選擇特定行而經(jīng)選擇、開啟)。舉例來說，經(jīng)啟用行包含其數(shù)據(jù)值將被感測且用作第一輸入的存儲器單元。行信號404表示施加到選定行(例如，圖2中展示的行3)的電壓信號。當行信號404達到對應(yīng)于選定存儲器單元(例如，圖2中展示的203)的存取晶體管(例如，圖2中展示的202)的閾值電壓(Vt)時，存取晶體管接通且將數(shù)據(jù)線D耦合到選定存儲器單元，此在時間t2與t3之間在數(shù)據(jù)線D與D_之間形成差分電壓信號(例如，如分別由信號405-1及405-2指示)。選定單元的電壓由信號403表示。由于能量守恒，在D與D_之間形成差分信號(例如，通過將單元耦合到數(shù)據(jù)線D)可不消耗能量，這是因為可經(jīng)由耦合到行的多個存儲器單元攤還與激活/撤銷激活行信號404相關(guān)聯(lián)的能量。在時間t3處，啟用感測放大器(例如，圖2中展示的206)(例如，第二控制信號431(例如，圖3中展示的PSA390)變?yōu)楦邞B(tài)有效，且第一控制信號428(例如，圖3中展示的信號RNL328)變?yōu)榈蛻B(tài)有效)，此放大D與D_之間的差分信號，從而導(dǎo)致對應(yīng)于邏輯1的電壓(例如，VDD)或?qū)?yīng)于邏輯0的電壓(例如，GND)處于數(shù)據(jù)線D上(且對應(yīng)于另一邏輯狀態(tài)的電壓處于互補數(shù)據(jù)線D_上)，使得所感測數(shù)據(jù)值存儲于圖2中展示的感測放大器206(或圖3中展示的感測放大器306)的初級鎖存器中。在將數(shù)據(jù)線D(圖2中展示的205-1或圖3中展示的305-1)從平衡電壓VDD/2充電到導(dǎo)軌電壓VDD時發(fā)生初級能量消耗。在時間t4處，(例如，分別經(jīng)由施加到圖2中展示的控制線211-1及211-2的相應(yīng)Passd及Passdb控制信號411)啟用傳輸晶體管(例如，圖2中展示的207-1及207-2)。如本文中所使用，各種控制信號(例如，Passd及Passdb)可通過參考所述信號被施加到的控制線而參考。在時間t5處，經(jīng)由圖2中展示的相應(yīng)控制線212-1及212-2激活累加器控制信號Accumb412-1及Accum412-2。如下文所描述，累加器控制信號412-1及412-2可在后續(xù)操作階段內(nèi)保持被激活。如此，在此實例中，激活累加器控制信號412-1及412-2會啟用圖2中展示的計算組件231的次級鎖存器(例如，累加器)。存儲于感測放大器(例如，圖2中展示的感測放大器206或圖3中展示的感測放大器306)中的所感測數(shù)據(jù)值因此存儲于次級鎖存器中。在時間t6處，可停用(例如，關(guān)斷)傳輸晶體管(例如，圖2中展示的晶體管207-1及207-2)。然而，由于累加器控制信號412-1及412-2保持被激活，因此將經(jīng)累加結(jié)果存儲(例如，鎖存)于次級鎖存器(例如，累加器)中。在時間t7處，可對行信號404撤銷激活以停用(例如，例如通過對用于特定行的選擇信號撤銷激活而取消選擇、關(guān)閉)存儲器單元行。在時間t8處，可停用陣列感測放大器(例如，第一控制信號428變高且第二控制信號431變低)。在時間t9處，可使數(shù)據(jù)線D及D_平滑(例如，可激活平衡信號426)，如由數(shù)據(jù)線電壓信號405-1及405-2從其相應(yīng)軌值移動到平衡電壓425(VDD/2)所圖解說明。所述平衡由于能量守恒定律而消耗極少能量。如先前所描述，在此實例中，平衡操作可涉及使互補數(shù)據(jù)線D及D_在可為VDD/2的平衡電壓下短接在一起。平衡可例如在存儲器單元感測操作或反轉(zhuǎn)操作之前發(fā)生(下文所描述)。圖5圖解說明根據(jù)本發(fā)明的若干個實施例的與使用感測電路執(zhí)行反轉(zhuǎn)操作相關(guān)聯(lián)的時序圖。在行X數(shù)據(jù)存儲于累加器中之后，使存儲于累加器中的數(shù)據(jù)值反轉(zhuǎn)(且將經(jīng)反轉(zhuǎn)數(shù)據(jù)存儲于累加器中)的操作階段可概述如下：對(行X)進行NOT操作，并將結(jié)果存儲于累加器中對平衡(EQ)撤銷激活激活I(lǐng)nvD對InvD撤銷激活停用累加器啟用感測放大器(例如，激發(fā)NPSA，在此之后將反轉(zhuǎn)行X數(shù)據(jù)駐存于感測放大器中)激活Passd及Passdb啟用累加器(例如，在此之后將反轉(zhuǎn)行X數(shù)據(jù)駐存于累加器中)對Passd及Passdb撤銷激活停用感測放大器(例如，關(guān)閉NPSA)激活平衡(EQ)以進行預(yù)充電圖5中展示的時序圖圖解說明與執(zhí)行邏輯操作的中間操作階段相關(guān)聯(lián)的信號(例如，電壓信號)。例如，圖5中展示的時序圖對應(yīng)于反轉(zhuǎn)操作的中間操作階段?？稍趫?zhí)行反轉(zhuǎn)函數(shù)之前或之后執(zhí)行其它邏輯操作。執(zhí)行邏輯操作可包含在初始操作階段(例如圖4中所描述的初始操作階段)之后一或多次地及/或在執(zhí)行其它操作階段以完成其它邏輯函數(shù)之前或之后一或多次地執(zhí)行關(guān)于圖5展示及描述的反轉(zhuǎn)函數(shù)操作階段。如在圖5中展示的時序圖，在時間t1處，停用平衡(例如，對平衡信號526撤銷激活)。在時間t2處，可啟用反相晶體管(例如，圖2中展示的214-1及214-2)(例如，其經(jīng)由如可施加到圖2中展示的控制線213的相應(yīng)InvD控制信號531變高而被接通)。在時間t3處，可停用反相晶體管(例如，圖2中展示的214-1及214-2)(例如，經(jīng)由圖2中展示的控制線213上的相應(yīng)InvD控制信號531變低而被關(guān)斷)。在時間t4處，經(jīng)由圖2中展示的相應(yīng)控制線212-1及212-2對累加器控制信號Accumb512-1及Accum512-2撤銷激活。如此，在此實例中，對累加器控制信號512-1及512-2撤銷激活會停用圖2中展示的計算組件231的次級鎖存器(例如，累加器)。在感測放大器正被啟用以將經(jīng)反轉(zhuǎn)數(shù)據(jù)值存儲于感測放大器中時，停用累加器會將經(jīng)感測數(shù)據(jù)值(例如，未經(jīng)反轉(zhuǎn)的)保留于累加器中。此后，存儲于圖3中展示的感測放大器306中的經(jīng)反轉(zhuǎn)數(shù)據(jù)值可通過控制適當Passd及Passdb(及/或行)晶體管以從感測放大器建立所要通信路徑而存儲于次級鎖存器中(或存儲到行中的選定位置)。在時間t5處，啟用感測放大器(例如，圖2中展示的206)(例如，第二控制信號531變高，且第一控制信號528信號變低)，此放大D與D_之間的差分信號，從而導(dǎo)致對應(yīng)于邏輯1的電壓(例如，VDD)或?qū)?yīng)于邏輯0的一壓(例如，GND)處于數(shù)據(jù)線D上。對應(yīng)于互補邏輯狀態(tài)的電壓處于互補數(shù)據(jù)線D_上。經(jīng)反轉(zhuǎn)數(shù)據(jù)值因此存儲于圖2中展示的感測放大器206(或圖3中展示的感測放大器306)的初級鎖存器中。在將數(shù)據(jù)線D(圖2中展示的205-1或圖3中展示的305-1)從平衡電壓VDD/2充電到導(dǎo)軌電壓VDD時發(fā)生初級能量消耗。在時間t6處，啟用傳輸晶體管(例如，圖2中展示的207-1及207-2)(例如，經(jīng)由相應(yīng)Passd及Passdb控制信號511在可分別施加到圖2中展示的控制線211-1及211-2時變高)。在時間t7處，經(jīng)由圖2中展示的相應(yīng)控制線212-1及212-2激活累加器控制信號Accumb412-1及Accum412-2。如下文所描述，累加器控制信號512-1及512-2可在后續(xù)操作階段內(nèi)保持被激活。在此實例中，激活累加器控制信號512-1及512-2會啟用圖2中展示的計算組件231的次級鎖存器(例如，累加器)。存儲于感測放大器(例如，圖2中展示的感測放大器206或圖3中展示的感測放大器306)中的經(jīng)反轉(zhuǎn)數(shù)據(jù)值被存儲于次級鎖存器中。在時間t8處，如在圖5中通過Passd及Passdb控制信號511變低所展示，可停用(例如，關(guān)斷)傳輸晶體管(例如，圖2中展示的晶體管207-1及207-2)。在時間t9處，停用感測放大器(例如，圖2中展示的206)(例如，借助于第二控制信號531變低且第一控制信號528變高)。感測放大器仍保留經(jīng)反轉(zhuǎn)數(shù)據(jù)值(例如，相對于起初通過感測放大器感測的數(shù)據(jù)值經(jīng)反轉(zhuǎn))。在時間t10處，可使數(shù)據(jù)線D及D_平衡(例如，可激活平衡信號526)，如通過數(shù)據(jù)線電壓信號505-1及505-2從其相應(yīng)軌值移動到平衡電壓525(VDD/2)所圖解說明。所述平衡由于能量守恒定律而消耗極少能量。如先前所描述，在此實例中，平衡操作可涉及使互補數(shù)據(jù)線D及D_在可為VDD/2的平衡電壓下短接在一起。平衡可例如在存儲器單元感測操作或反轉(zhuǎn)操作之前發(fā)生(下文所描述)。根據(jù)本發(fā)明的各種實施例，在t5之后將經(jīng)反轉(zhuǎn)數(shù)據(jù)值鎖存到感測放大器(例如，圖2中所展示的206)中，如上文關(guān)于圖5所描述，而非激活Passd及Passdb控制信號511且啟用累加器以存儲經(jīng)反轉(zhuǎn)數(shù)據(jù)(或除此操作之外)。也可激活選定行以將經(jīng)反轉(zhuǎn)數(shù)據(jù)存儲于選定存儲器單元中。為將經(jīng)反轉(zhuǎn)數(shù)據(jù)值存儲于選定行的存儲器單元中，除激活圖5中所展示的Passd及Passdb控制信號511之外或作為此的替代，可緊接在時間t6之前或之后激活行信號(如圖5中所展示)且緊接在時間t8之前或之后對行信號撤銷激活(如圖5中所展示)。根據(jù)一個實例性實施方案，可在對適當行信號撤銷激活(例如，以停用選定行)之前對Passd及Passdb控制信號511撤銷激活。在利用數(shù)據(jù)線隔離裝置(例如，圖2中所展示的隔離裝置223)的陣列架構(gòu)中，在將行X數(shù)據(jù)存儲于累加器中之后，在選定存儲器陣列(例如，第一存儲器陣列或第二存儲器陣列)的計算組件中使數(shù)據(jù)反轉(zhuǎn)的操作可概述如下：對(行X)進行NOT操作，其中隔離未經(jīng)使用的存儲器陣列配置隔離晶體管(例如，啟用/停用隔離晶體管以連接選定存儲器并隔離未經(jīng)使用的存儲器陣列)對平衡(EQ)撤銷激活激活I(lǐng)nvD對InvD撤銷激活停用累加器啟用感測放大器(例如，激發(fā)NPSA，在此之后將反轉(zhuǎn)行X數(shù)據(jù)駐存于感測放大器中)激活Passd及Passdb啟用累加器(例如，在此之后將反轉(zhuǎn)行X數(shù)據(jù)駐存于累加器中)撤銷激活Passd及Passdb停用感測放大器(例如，關(guān)閉NPSA)重配置隔離晶體管(例如，停用/啟用所有隔離晶體管)激活平衡(EQ)以進行預(yù)充電先前關(guān)于圖2描述了操作隔離晶體管。操作隔離晶體管以選擇多個存儲器陣列中的特定者(例如，兩個中的一者)可提供關(guān)于數(shù)據(jù)值操作及傳送的額外靈活性及能力。根據(jù)各種實施例，例如，通過隔離晶體管的適當操作，可從一個存儲器陣列感測數(shù)據(jù)值，使其反轉(zhuǎn)，并將結(jié)果存儲于另一存儲器陣列中。在利用陣列/數(shù)據(jù)線隔離裝置(例如，圖2中所展示的隔離裝置223)的陣列架構(gòu)中，在行X數(shù)據(jù)存儲于累加器中之后，在計算組件中使數(shù)據(jù)反轉(zhuǎn)的操作可概述如下：對(行X)進行NOT操作，其中隔離所有存儲器陣列配置隔離晶體管以停用所有隔離晶體管(例如，以隔離所有存儲器陣列，使得無數(shù)據(jù)線耦合到感測放大器/計算組件)對平衡(EQ)撤銷激活激活I(lǐng)nvD對InvD撤銷激活停用累加器啟用感測放大器(例如，激發(fā)NPSA，在此之后將反轉(zhuǎn)行X數(shù)據(jù)駐存于感測放大器中)激活Passd及Passdb啟用累加器(例如，在此之后將反轉(zhuǎn)行X數(shù)據(jù)駐存于累加器中)撤銷激活Passd及Passdb停用感測放大器(例如，關(guān)閉NPSA)重配置隔離晶體管(例如，啟用所有隔離晶體管)激活平衡(EQ)以進行預(yù)充電最初操作隔離晶體管以隔離所有存儲器陣列具有有效地移除存儲器陣列的所有數(shù)據(jù)線的電容的優(yōu)點。使用此隔離晶體管配置，反轉(zhuǎn)操作可快得多地發(fā)生。此外，由于不需對所有數(shù)據(jù)線的電容進行充電，因此在反轉(zhuǎn)操作中使用較少電力。圖6是圖解說明根據(jù)本發(fā)明的若干個實施例的感測電路的示意圖。存儲器單元包括存儲元件(例如，電容器)及存取裝置(例如，晶體管)。例如，晶體管602-1及電容器603-1包括存儲器單元，且晶體管602-2及電容器603-2包括存儲器單元等。在此實例中，存儲器陣列630是1T1C(一個晶體管一個電容器)存儲器單元的DRAM陣列。在若干個實施例中，存儲器單元可為破壞性讀取存儲器單元(例如，讀取存儲于單元中的數(shù)據(jù)會破壞數(shù)據(jù)，使得起初存儲于單元中的數(shù)據(jù)在經(jīng)讀取之后經(jīng)刷新)。存儲器陣列630的單元布置成由字線604-X(行X)、604-Y(行Y)等耦合的行，以及由互補數(shù)據(jù)線對DIGIT(n-1)/DIGIT(n-1)_、DIGIT(n)/DIGIT(n)_、DIGIT(n+1)/DIGIT(n+1)_耦合的列。對應(yīng)于每一互補數(shù)據(jù)線對的個別數(shù)據(jù)線也可分別稱為數(shù)據(jù)線605-1(D)及605-2(D_)。盡管在圖6中僅展示三對互補數(shù)據(jù)線，但本發(fā)明的實施例不限于此，且存儲器單元陣列可包含額外存儲器單元列及/或數(shù)據(jù)線(例如，4,096、8,192、16,384等)。存儲器單元可耦合到不同數(shù)據(jù)線及/或字線。舉例來說，晶體管602-1的第一源極/漏極區(qū)域可耦合到數(shù)據(jù)線605-1(D)，晶體管602-1的第二源極/漏極區(qū)域可耦合到電容器603-1，且晶體管602-1的柵極可耦合到字線604-X。晶體管602-2的第一源極/漏極區(qū)域可耦合到數(shù)據(jù)線605-2(D_)，晶體管602-2的第二源極/漏極區(qū)域可耦合到電容器603-2，且晶體管602-2的柵極可耦合到字線604-Y。如圖6中所展示，單元板可耦合到電容器603-1及603-2中的每一者。單元板可為可在各種存儲器陣列配置中將參考電壓(例如，接地)施加到的共同節(jié)點。根據(jù)本發(fā)明的若干個實施例，存儲器陣列630耦合到感測電路650。在此實例中，感測電路650包括對應(yīng)于相應(yīng)存儲器單元列(例如，耦合到相應(yīng)互補數(shù)據(jù)線對)的感測放大器606及計算組件631。感測放大器606可包括可在本文中稱為初級鎖存器的交叉耦合鎖存器。可如關(guān)于圖7所描述地配置感測放大器606。在圖6中所圖解說明的實例中，對應(yīng)于計算組件631的電路包括靜態(tài)鎖存器664及主要實施動態(tài)鎖存器的額外十個晶體管。計算組件631的動態(tài)鎖存器及/或靜態(tài)鎖存器可在本文中統(tǒng)稱為可用作累加器的次級鎖存器。如此，計算組件631可作為累加器操作及/或在本文中稱為累加器。如圖6中所展示，計算組件631可耦合到數(shù)據(jù)線D605-1及D_605-2中的每一者。然而，實施例并不限于此實例。舉例來說，計算組件631的晶體管可全部是n溝道晶體管(例如，NMOS晶體管)。在此實例中，數(shù)據(jù)線D605-1可耦合到晶體管616-1及639-1的第一源極/漏極區(qū)域，以及負載/傳輸晶體管618-1的第一源極/漏極區(qū)域。數(shù)據(jù)線D_605-2可耦合到晶體管616-2及639-2的第一源極/漏極區(qū)域，以及負載/傳輸晶體管618-2的第一源極/漏極區(qū)域。負載/傳輸晶體管618-1及618-2的柵極可共同地耦合到LOAD控制信號，或分別耦合到PASSD/PASSDB控制信號，如下文進一步論述。負載/傳輸晶體管618-1的第二源極/漏極區(qū)域可直接耦合到晶體管616-1及639-2的柵極。負載/傳輸晶體管618-2的第二源極/漏極區(qū)域可直接耦合到晶體管616-2及639-1的柵極。晶體管616-1的第二源極/漏極區(qū)域可直接耦合到下拉晶體管614-1的第一源極/漏極區(qū)域。晶體管639-1的第二源極/漏極區(qū)域可直接耦合到下拉晶體管607-1的第一源極/漏極區(qū)域。晶體管616-2的第二源極/漏極區(qū)域可直接耦合到下拉晶體管614-2的第一源極/漏極區(qū)域。晶體管639-2的第二源極/漏極區(qū)域可直接耦合到下拉晶體管607-2的第一源極/漏極區(qū)域。下拉晶體管607-1、607-2、614-1及614-2中的每一者的第二源極/漏極區(qū)域可共同地一起耦合到參考電壓線691-1(例如，接地(GND))。下拉晶體管607-1的柵極可耦合到AND控制信號線，下拉晶體管614-1的柵極可耦合到ANDinv控制信號線613-1，下拉晶體管614-2的柵極可耦合到ORinv控制信號線613-2，且下拉晶體管607-2的柵極可耦合到OR控制信號線。晶體管639-1的柵極可稱為節(jié)點S1，且晶體管639-2的柵極可稱為節(jié)點S2。圖6中所展示的電路將累加器數(shù)據(jù)動態(tài)地存儲于節(jié)點S1及S2上。激活LOAD控制信號致使負載/傳輸晶體管618-1及618-2導(dǎo)通，且借此將互補數(shù)據(jù)加載到節(jié)點S1及S2上。可使LOAD控制信號提高到大于VDD的電壓以將全VDD電平傳遞到S1/S2。然而，使LOAD控制信號提高到大于VDD的電壓是任選的，且圖6中所展示的電路的功能性并不取決于將LOAD控制信號提高到大于VDD的電壓。當下拉晶體管607-1、607-2、614-1及614-2在感測放大器606被激發(fā)之前(例如，在感測放大器606的預(yù)種期間)導(dǎo)通時，圖6中所展示的計算組件631的配置具有平衡感測放大器的功能性的益處。如本文中所使用，激發(fā)感測放大器606是指啟用感測放大器606以設(shè)定初級鎖存器及隨后停用感測放大器606以保留經(jīng)設(shè)定初級鎖存器。在停用平衡(在感測放大器中)之后但在感測放大器激發(fā)之前執(zhí)行邏輯操作可節(jié)省電力使用量，這是因為感測放大器的鎖存器不必須使用全軌電壓(例如，VDD、GND)來“翻轉(zhuǎn)”。反相晶體管可在執(zhí)行某些邏輯操作時下拉相應(yīng)數(shù)據(jù)線。舉例來說，可操作與晶體管614-1(具有耦合到ANDinv控制信號線613-1的柵極)串聯(lián)的晶體管616-1(具有耦合到動態(tài)鎖存器的S2的柵極)以下拉數(shù)據(jù)線605-1(D)，且可操作與晶體管614-2(具有耦合到ANDinv控制信號線613-2的柵極)串聯(lián)的晶體管616-2(具有耦合到動態(tài)鎖存器的S1的柵極)以下拉數(shù)據(jù)線605-2(D_)。鎖存器664可通過耦合到負態(tài)有效控制信號線612-1(ACCUMB)及正態(tài)有效控制信號線612-2(ACCUM)而以可控制方式經(jīng)啟用，而非經(jīng)配置以通過耦合到接地及VDD而連續(xù)地經(jīng)啟用。在各種實施例中，負載/傳輸晶體管608-1及608-2可各自具有耦合到LOAD控制信號或PASSD/PASSDB控制信號中的一者的柵極。根據(jù)一些實施例，負載/傳輸晶體管618-1及618-2的柵極可共同地耦合到LOAD控制信號。在其中負載/傳輸晶體管618-1及618-2的柵極共同地耦合到LOAD控制信號的配置中，晶體管618-1及618-2可為負載晶體管。激活LOAD控制信號致使負載晶體管導(dǎo)通，且借此將互補數(shù)據(jù)加載到節(jié)點S1及S2上?？墒筁OAD控制信號提高到大于VDD的電壓以將全VDD電平傳遞到S1/S2。然而，LOAD控制信號不需要提高到大于VDD的電壓是任選的，且圖6中所展示的電路的功能性并不取決于將LOAD控制信號提高到大于VDD的電壓。根據(jù)一些實施例，負載/傳輸晶體管618-1的柵極可耦合到PASSD控制信號，且負載/傳輸晶體管618-2的柵極可耦合到PASSDb控制信號。在其中晶體管618-1及618-2的柵極分別耦合到PASSD及PASSDb控制信號中的一者的配置中，晶體管618-1及618-2可為傳輸晶體管。可以不同于負載晶體管的方式(例如，在不同時間處及/或在不同電壓/電流條件下)操作傳輸晶體管。如此，傳輸晶體管的配置可不同于負載晶體管的配置。舉例來說，負載晶體管經(jīng)構(gòu)造以處置與將數(shù)據(jù)線耦合到局部動態(tài)節(jié)點S1及S2相關(guān)聯(lián)的負載。傳輸晶體管經(jīng)構(gòu)造以處置與將數(shù)據(jù)線耦合到鄰近累加器(例如，通過移位電路623，如圖6中所展示)相關(guān)聯(lián)的較重加載。根據(jù)一些實施例，負載/傳輸晶體管618-1及618-2可經(jīng)配置以適應(yīng)對應(yīng)于傳輸晶體管的較重加載，但是作為負載晶體管而被耦合及操作。經(jīng)配置為傳輸晶體管的負載/傳輸晶體管618-1及618-2也可用作負載晶體管。然而，經(jīng)配置為負載晶體管的負載/傳輸晶體管618-1及618-2可不能夠用作傳輸晶體管。在若干個實施例中，包含鎖存器664的計算組件631可包括若干個晶體管，所述若干個晶體管與其所耦合到的陣列(例如，圖6中所展示的陣列630)的對應(yīng)存儲器單元的晶體管成間距形成，所述若干個晶體管可符合特定特征大小(例如，4F2、6F2等)。根據(jù)各種實施例，鎖存器664包含通過負載/傳輸晶體管618-1及618-2耦合到一對互補數(shù)據(jù)線D605-1及D_605-2的四個晶體管608-1、608-2、609-1及609-2。然而，實施例不限于此配置。鎖存器664可為交叉耦合鎖存器(例如，例如n溝道晶體管(例如，NMOS晶體管)609-1及609-2等的一對晶體管的柵極與例如p溝道晶體管(例如，PMOS晶體管)608-1及608-2的另一對晶體管的柵極交叉耦合)。如下文進一步描述，交叉耦合鎖存器664可稱為靜態(tài)鎖存器。相應(yīng)數(shù)據(jù)線D及D_上的電壓或電流可提供到交叉耦合鎖存器664的相應(yīng)鎖存器輸入617-1及617-2(例如，次級鎖存器的輸入)。在此實例中，鎖存器輸入617-1耦合到晶體管608-1及609-1的第一源極/漏極區(qū)域以及晶體管608-2及609-2的柵極。類似地，鎖存器輸入617-2可耦合到晶體管608-2及609-2的第一源極/漏極區(qū)域以及晶體管608-1及609-1的柵極。在此實例中，晶體管609-1及609-2的第二源極/漏極區(qū)域共同地耦合到負控制信號線612-1(例如，類似于圖7中關(guān)于初級鎖存器所展示的控制信號RnIF的接地(GND)或ACCUMB控制信號)。晶體管608-1及608-2的第二源極/漏極區(qū)域共同地耦合到正控制信號線612-2(例如，類似于圖7中關(guān)于初級鎖存器所展示的控制信號ACT的VDD或ACCUM控制信號)。正控制信號612-2可提供供應(yīng)電壓(例如，VDD)且負控制信號612-1可為參考電壓(例如，接地)以啟用交叉耦合鎖存器664。根據(jù)一些實施例，晶體管608-1及608-2的第二源極/漏極區(qū)域共同地直接耦合到供應(yīng)電壓(例如，VDD)，且晶體管609-1及609-2的第二源極/漏極區(qū)域共同地直接耦合到參考電壓(例如，接地)以便連續(xù)地啟用鎖存器664。經(jīng)啟用交叉耦合鎖存器664操作以放大鎖存器輸入617-1(例如，第一共同節(jié)點)與鎖存器輸入617-2(例如，第二共同節(jié)點)之間的差分電壓，使得鎖存器輸入617-1被驅(qū)動到經(jīng)激活正控制信號電壓(例如，VDD)或經(jīng)激活負控制信號電壓(例如，接地)，且鎖存器輸入617-2被驅(qū)動到經(jīng)激活正控制信號電壓(例如，VDD)或經(jīng)激活負控制信號電壓(例如，接地)中的另一者。圖7是圖解說明根據(jù)本發(fā)明的若干個實施例的感測電路的一部分的示意圖。根據(jù)各種實施例，感測放大器606可包括交叉耦合鎖存器。然而，感測放大器706的實施例并不限于交叉耦合鎖存器。作為一實例，感測放大器706可為電流模式感測放大器及/或單端感測放大器(例如，耦合到一個數(shù)據(jù)線的感測放大器)。同時，本發(fā)明的實施例并不限于折疊式數(shù)據(jù)線架構(gòu)。在若干個實施例中，感測放大器(例如，706)可包括若干個晶體管，所述若干個晶體管與對應(yīng)計算組件731及/或其所耦合到的陣列(例如，圖6中所展示的陣列630)的存儲器單元的晶體管成間距形成，所述若干個晶體管可符合特定特征大小(例如，4F2、6F2等)。感測放大器706包括鎖存器715，鎖存器715包含耦合到一對互補數(shù)據(jù)線D705-1及D_705-2的四個晶體管。鎖存器715可為交叉耦合鎖存器(例如，例如n溝道晶體管(例如，NMOS晶體管)727-1及727-2等的一對晶體管的柵極與例如p溝道晶體管(例如，PMOS晶體管)729-1及729-2等的另一對晶體管的柵極交叉耦合)。如下文進一步描述，包括晶體管727-1、727-2、729-1及729-2的鎖存器715可稱為初級鎖存器。然而，實施例并不限于此實例。相應(yīng)數(shù)據(jù)線D及D_上的電壓或電流可提供到交叉耦合鎖存器715的相應(yīng)鎖存器輸入733-1及733-2(例如，次級鎖存器的輸入)。在此實例中，鎖存器輸入733-1耦合到晶體管727-1及729-1的第一源極/漏極區(qū)域以及晶體管727-2及729-2的柵極。類似地，鎖存器輸入733-2可耦合到晶體管727-2及729-2的第一源極/漏極區(qū)域以及晶體管727-1及729-1的柵極。計算組件733(例如，累加器)可耦合到交叉耦合鎖存器715的鎖存器輸入733-1及733-2，如所展示；然而，實施例不限于圖7中展示的實例。在此實例中，晶體管727-1及727-2的第二源極/漏極區(qū)域共同地耦合到負態(tài)有效控制信號728(RnIF)。晶體管729-1及729-2的第二源極/漏極區(qū)域共同地耦合到正態(tài)有效控制信號790(ACT)。ACT信號790可為供應(yīng)電壓(例如，VDD)，且RnIF信號可為參考電壓(例如，接地)。激活信號728及790將啟用交叉耦合鎖存器715。經(jīng)啟用交叉耦合鎖存器715操作以放大鎖存器輸入733-1(例如，第一共同節(jié)點)與鎖存器輸入733-2(例如，第二共同節(jié)點)之間的差分電壓，使得鎖存器輸入733-1被驅(qū)動到ACT信號電壓及RnIF信號電壓中的一者(例如，VDD及接地中的一者)，且鎖存器輸入733-2被驅(qū)動到ACT信號電壓及RnIF信號電壓中的另一者。感測放大器706也可包含經(jīng)配置以使數(shù)據(jù)線D與D_平衡(例如，與使感測放大器準備用于感測操作相關(guān)聯(lián)地)的電路。在此實例中，平衡電路包括具有第一源極/漏極區(qū)域的晶體管724，所述第一源極/漏極區(qū)域耦合到晶體管725-1的第一源極/漏極區(qū)域及數(shù)據(jù)線D705-1。晶體管724的第二源極/漏極區(qū)域可耦合到晶體管725-2的第一源極/漏極區(qū)域及數(shù)據(jù)線D_705-2。晶體管724的柵極可耦合到晶體管725-1及725-2的柵極。晶體管725-1及725-2的第二源極/漏極區(qū)域耦合到可等于VDD/2的平衡電壓738(例如，VDD/2)，其中VDD是與所述陣列相關(guān)聯(lián)的供應(yīng)電壓。晶體管724、725-1及725-2的柵極可耦合到控制信號725(EQ)。如此，激活EQ會啟用晶體管724、725-1及725-2，此有效地將數(shù)據(jù)線D短接到數(shù)據(jù)線D_，使得數(shù)據(jù)線D及D_被平衡到平衡電壓VDD/2。根據(jù)本發(fā)明的各種實施例，可使用感測放大器執(zhí)行若干個邏輯操作，且將結(jié)果存儲于計算組件(例如，累加器)中。如在圖6中所展示，感測放大器606及計算組件631可經(jīng)由移位電路623耦合到陣列630。在此實例中，移位電路623包括一對隔離裝置(例如，分別耦合到數(shù)據(jù)線605-1(D)及605-2(D_)的隔離晶體管621-1及621-2)。隔離晶體管621-1及621-2耦合到控制信號622(NORM)，控制信號622在被激活時啟用(例如，接通)隔離晶體管621-1及621-2以將對應(yīng)感測放大器606及計算組件631耦合到一列對應(yīng)存儲器單元(例如，一對對應(yīng)互補數(shù)據(jù)線605-1(D)及605-2(D_))。根據(jù)各種實施例，隔離晶體管621-1及621-2的導(dǎo)通可稱為移位電路623的“正?！迸渲?。在圖6中所圖解說明的實例中，移位電路623包含耦合到互補控制信號619(SHIFT)的另一(例如，第二)對隔離裝置(例如，隔離晶體管621-3及621-4)，互補控制信號619可(例如)在對NORM撤銷激活時經(jīng)激活?？刹僮鞲綦x晶體管621-3及621-4(例如，經(jīng)由控制信號619)，使得特定感測放大器606及計算組件631耦合到一對不同互補數(shù)據(jù)線(例如，不同于隔離晶體管621-1及621-2將特定感測放大器606及計算組件631耦合到的所述對互補數(shù)據(jù)線的一對互補數(shù)據(jù)線)，或可將特定感測放大器606及計算組件631耦合到另一存儲器陣列(且隔離特定感測放大器606及計算組件631與第一存儲器陣列)。根據(jù)各種實施例，例如，移位電路623可布置為感測放大器606的一部分(例如，布置在其內(nèi))。盡管圖6中所展示的移位電路623包含用以將特定感測電路650(例如，特定感測放大器606及對應(yīng)計算組件631)耦合到一對特定互補數(shù)據(jù)線605-1(D)及605-2(D_)(例如，DIGIT(n)及DIGIT(n)_)的隔離晶體管621-1及621-2，且隔離晶體管621-3及621-4經(jīng)布置以將特定感測電路650耦合到一個特定方向上的一對鄰近互補數(shù)據(jù)線(例如，在圖6中的右邊所展示的鄰近數(shù)據(jù)線DIGIT(n+1)及DIGIT(n+1)_)，但本發(fā)明的實施例并不限于此。例如，移位電路可包含用以將特定感測電路耦合到一對特定互補數(shù)據(jù)線(例如，DIGIT(n)及DIGIT(n)_)的隔離晶體管621-1及621-2以及經(jīng)布置以便用以將特定感測電路耦合到另特定方向上的一對鄰近互補數(shù)據(jù)線(例如，在圖6中的左邊所展示的鄰近數(shù)據(jù)線DIGIT(n-1)及DIGIT(n-1)_)的隔離晶體管621-3及621-4。本發(fā)明的實施例并不限于圖6中所展示的移位電路623的配置。在若干個實施例中，例如，可在不經(jīng)由I/O線(例如，局部I/O線(IO/IO_))將數(shù)據(jù)傳送出感測電路650的情況下與執(zhí)行例如加法及減法函數(shù)等的計算函數(shù)相關(guān)聯(lián)地操作例如圖6中所展示的移位電路623(例如，連同感測放大器606及計算組件631)。盡管圖6中未展示，但每一存儲器單元列可耦合到列解碼線，所述列解碼線可經(jīng)啟用以經(jīng)由局部I/O線將來自對應(yīng)感測放大器606及/或計算組件631的數(shù)據(jù)值傳送到在陣列外部的例如外部處理資源(例如，主機處理器及/或其它功能單元電路)等的控制組件。列解碼線可耦合到列解碼器(例如，列解碼器)。然而，如本文中所描述，在若干個實施例中，不需要經(jīng)由此些I/O線傳送數(shù)據(jù)來執(zhí)行根據(jù)本發(fā)明的實施例的邏輯操作。在若干個實施例中，例如，可在不將數(shù)據(jù)傳送到在陣列外部的控制組件的情況下連同感測放大器606及計算組件631操作移位電路623以執(zhí)行例如加法及減法函數(shù)等的計算函數(shù)?？梢詳?shù)種模式(包含其中邏輯操作的結(jié)果最初存儲于感測放大器606中的第一模式，以及其中邏輯操作的結(jié)果最初存儲于計算組件631中的第二模式)操作感測電路650以執(zhí)行邏輯操作。下文關(guān)于圖3及4描述感測電路650以第一模式的操作，且以上部分地關(guān)于圖4到5(上文)描述且以下部分地關(guān)于圖10到12描述感測電路650以第二模式的操作。另外關(guān)于第一操作模式，可以預(yù)感測(例如，在邏輯操作控制信號為有效之前激發(fā)感測放大器)及后感測(例如，在邏輯操作控制信號為有效之后激發(fā)感測放大器)模式兩者操作感測電路650，其中邏輯操作的結(jié)果最初存儲于感測放大器606中。如下文進一步描述，可操作感測放大器606連同計算組件631以使用來自陣列的數(shù)據(jù)作為輸入來執(zhí)行各種邏輯操作。在若干個實施例中，可在不經(jīng)由數(shù)據(jù)線地址存取傳送數(shù)據(jù)的情況下(例如，在不激發(fā)列解碼信號使得經(jīng)由局部I/O線將數(shù)據(jù)傳送到在陣列及感測電路外部的電路的情況下)將邏輯操作的結(jié)果存儲回到陣列。如此，本發(fā)明的若干個實施例可實現(xiàn)使用少于各種先前方法的電力執(zhí)行邏輯操作及與其相關(guān)聯(lián)的計算函數(shù)。另外，由于若干個實施例消除對跨越I/O線傳送數(shù)據(jù)以便執(zhí)行計算函數(shù)(例如，在存儲器與離散處理器之間)的需要，因此若干個實施例可實現(xiàn)與先前方法相比較經(jīng)增加的并行處理能力。下文關(guān)于執(zhí)行邏輯操作且將結(jié)果最初存儲于感測放大器606中來描述并在下表1中概述圖6的感測電路650的功能性。例如，將特定邏輯操作的結(jié)果最初存儲于感測放大器606的初級鎖存器中可提供與先前方法相比較經(jīng)改善的多功能性，在先前方法中，結(jié)果可最初駐存于計算組件631的次級鎖存器(例如，累加器)中，且接著隨后被傳送到感測放大器606。操作累加器感測放大器AND未經(jīng)改變結(jié)果OR未經(jīng)改變結(jié)果NOT未經(jīng)改變結(jié)果SHIFT未經(jīng)改變經(jīng)移位數(shù)據(jù)表1將特定操作的結(jié)果最初存儲于感測放大器606中(例如，而不必須執(zhí)行額外操作以將結(jié)果從計算組件631(例如，累加器)移動到感測放大器606)是有利的，這是因為(例如)可在不執(zhí)行預(yù)充電循環(huán)(例如，在互補數(shù)據(jù)線605-1(D)及/或605-2(D_)上)的情況下將結(jié)果寫入到(存儲器單元陣列的)行或?qū)懟氐嚼奂悠髦?。圖8圖解說明根據(jù)本發(fā)明的若干個實施例的與使用感測電路執(zhí)行若干個邏輯操作相關(guān)聯(lián)的時序圖。圖8圖解說明與起始對第一操作數(shù)及第二操作數(shù)的AND邏輯操作相關(guān)聯(lián)的時序圖。在此實例中，第一操作數(shù)存儲于耦合到第一存取線(例如，行X)的存儲器單元中，且第二操作數(shù)存儲于耦合到第二存取線(例如，行Y)的存儲器單元中。盡管實例涉及對存儲于對應(yīng)于一個特定列的單元中的數(shù)據(jù)執(zhí)行AND操作，但實施例并不限于此。例如，可對整個行的數(shù)據(jù)值與不同行的數(shù)據(jù)值并行地進行AND操作。舉例來說，如果陣列包括2,048列，那么并行地執(zhí)行2,048個AND操作。圖8圖解說明與操作感測電路(例如，650)以執(zhí)行AND邏輯操作相關(guān)聯(lián)的若干個控制信號?！癊Q”對應(yīng)于施加到感測放大器606的平衡信號，“行X”對應(yīng)于施加到存取線604-X的激活信號，“行Y”對應(yīng)于施加到存取線604-Y的激活信號，“Act”及“RnIF”對應(yīng)于施加到感測放大器606的相應(yīng)正態(tài)有效控制信號及負控制信號，“LOAD”對應(yīng)于負載控制信號(例如，圖6中展示的LOAD/PASSD及LOAD/PASSDb)，且“AND”對應(yīng)于圖6中展示的AND控制信號。圖8還圖解說明展示在針對行X及行Y數(shù)據(jù)值的各種數(shù)據(jù)值組合的AND邏輯操作期間對應(yīng)于感測放大器606的數(shù)字線D及D_上及對應(yīng)于計算組件631(例如，Accum)的節(jié)點S1及S2上的信號(例如，電壓信號)的波形圖(例如，圖式對應(yīng)于相應(yīng)數(shù)據(jù)值組合00、10、01、11)。下文關(guān)于與圖6中展示的電路的AND操作相關(guān)聯(lián)的偽碼來描述特定時序圖波形。與將存儲于耦合到行604-X的單元中的第一數(shù)據(jù)值加載(例如，拷貝)到累加器中相關(guān)聯(lián)的偽碼的實例可概述如下：將行X拷貝到累加器中：對EQ撤銷激活啟用行X激發(fā)感測放大器(在此之后將行X數(shù)據(jù)駐存于感測放大器中)激活LOAD(感測放大器數(shù)據(jù)(行X)被傳送到累加器的節(jié)點S1及S2且動態(tài)地駐存于此處)對LOAD撤銷激活停用行X預(yù)充電在以上偽碼中，“對EQ撤銷激活”指示如圖8中所展示在t1處停用對應(yīng)于感測放大器606的平衡信號(圖8中所展示的EQ信號)(例如，使得互補數(shù)據(jù)線(例如，605-1(D)及605-2(D_))不再短接到VDD/2)。在停用平衡之后，啟用選定行(例如，行X)(例如，例如通過激活信號以選擇特定行而經(jīng)選擇、開啟)，如由偽碼中的“啟用行X”所指示且在圖8中針對信號行X在t2處所展示。當施加到行X的電壓信號達到對應(yīng)于選定單元的存取晶體管(例如，602-2)的閾值電壓(Vt)時，存取晶體管接通且將數(shù)據(jù)線(例如，605-2(D_))耦合到選定單元(例如，耦合到電容器603-2)，此在數(shù)據(jù)線之間形成差分電壓信號。在激活行X之后，在以上偽碼中，“激發(fā)感測放大器”指示感測放大器606被啟用以設(shè)定初級鎖存器且隨后被停用。舉例來說，如圖8中在t3處所展示，ACT正控制信號(例如，圖7中所展示的790)變高且RnIF負控制信號(例如，圖7中所展示的728)變低，此放大605-1(D)與D_605-2之間的差分信號，從而導(dǎo)致對應(yīng)于邏輯1的電壓(例如，VDD)或?qū)?yīng)于邏輯0的電壓(例如，GND)處于數(shù)據(jù)線605-1(D)上(且對應(yīng)于另一邏輯狀態(tài)的電壓處于互補數(shù)據(jù)線605-2(D_)上)。所感測數(shù)據(jù)值存儲于感測放大器606的初級鎖存器中。在將數(shù)據(jù)線(例如，605-1(D)或605-2(D_))從平衡電壓VDD/2充電到導(dǎo)軌電壓VDD時發(fā)生初級能量消耗。圖8中所圖解說明的四組可能感測放大器及累加器信號(例如，針對行X與行Y數(shù)據(jù)值的每一組合中的一者)展示數(shù)據(jù)線D及D_上的信號行為。行X數(shù)據(jù)值存儲于感測放大器的初級鎖存器中。應(yīng)注意，圖6展示對應(yīng)于行X的包含存儲元件602-2的存儲器單元耦合到互補數(shù)據(jù)線D_，而對應(yīng)于行Y的包含存儲元件602-1的存儲器單元耦合到數(shù)據(jù)線D。然而，如圖6中可見，對應(yīng)于“0”數(shù)據(jù)值的存儲于存儲器單元602-2(對應(yīng)于行X)中的電荷致使數(shù)據(jù)線D_(存儲器單元602-2耦合到其)上的電壓變高且對應(yīng)于“1”數(shù)據(jù)值的存儲于存儲器單元602-2中的電荷致使數(shù)據(jù)線D_上的電壓變低，此與存儲于耦合到數(shù)據(jù)線D的對應(yīng)于行Y的存儲器單元602-2中的數(shù)據(jù)狀態(tài)與電荷之間的對應(yīng)性相反。將電荷存儲于耦合到不同數(shù)據(jù)線的存儲器單元中時的這些差異在將數(shù)據(jù)值寫入到相應(yīng)存儲器單元時會被適當?shù)乜紤]到。在激發(fā)感測放大器之后，在以上偽碼中，“激活LOAD”指示：LOAD控制信號變高，如圖8中在t4處所展示，從而致使負載/傳輸晶體管618-1及618-2導(dǎo)通。以此方式，激活LOAD控制信號會啟用計算組件631的累加器中的次級鎖存器。存儲于感測放大器606中的所感測數(shù)據(jù)值被傳送(例如，拷貝)到次級鎖存器。如針對圖8中所圖解說明的四組可能感測放大器及累加器信號中的每一者所展示，累加器的次級鎖存器的輸入處的行為指示次級鎖存器加載有行X數(shù)據(jù)值。如圖8中所展示，累加器的次級鎖存器可取決于先前存儲于動態(tài)鎖存器中的數(shù)據(jù)值而翻轉(zhuǎn)(例如，參見針對行X＝“0”及行Y＝“0”且針對行X＝“1”及行Y＝“0”的累加器信號)，或不翻轉(zhuǎn)(例如，參見針對行X＝“0”及行Y＝“1且針對行X＝“1”及行Y＝“1”的累加器信號)。在依據(jù)存儲于感測放大器中(且存在于數(shù)據(jù)線605-1(D)及605-2(D_)上)的數(shù)據(jù)值設(shè)定次級鎖存器之后，在以上偽碼中，“對LOAD撤銷激活”指示負載控制信號變回為低(如在圖8中t5處所展示)以致使負載/傳輸晶體管618-1及618-2停止導(dǎo)通且借此隔離動態(tài)鎖存器與互補數(shù)據(jù)線。然而，數(shù)據(jù)值保持動態(tài)地存儲于累加器的次級鎖存器中。在將數(shù)據(jù)值存儲于次級鎖存器上之后，停用選定行(例如，行X)(例如，例如通過對用于特定行的選擇信號撤銷激活而被取消選擇、關(guān)閉)，如由“停用行X”所指示且圖8中在t6處所指示，此可通過將存取晶體管關(guān)斷以將選定單元從對應(yīng)數(shù)據(jù)線解耦而完成。一旦關(guān)閉選定行且隔離存儲器單元與數(shù)據(jù)線，便可將數(shù)據(jù)線預(yù)充電，如以上偽碼中的“預(yù)充電”所指示?？赏ㄟ^平衡操作完成數(shù)據(jù)線的預(yù)充電，如圖8中由EQ信號在t7處變高所指示。如圖8中在t7處所圖解說明的四組可能感測放大器及累加器信號中的每一者中所展示，平衡操作致使數(shù)據(jù)線D及D_上的電壓各自返回到VDD/2?？?例如)在存儲器單元感測操作或邏輯操作(下文所描述)之前發(fā)生平衡。與對第一數(shù)據(jù)值(現(xiàn)在存儲于感測放大器606及計算組件631的次級鎖存器中)及第二數(shù)據(jù)值(存儲于耦合到行Y604-Y的存儲器單元602-1中)執(zhí)行AND或OR操作相關(guān)聯(lián)的后續(xù)操作階段包含執(zhí)行取決于將執(zhí)行AND還是OR的特定步驟。下文概述與對駐存于累加器中的數(shù)據(jù)值(例如，存儲于耦合到行X604-X的存儲器單元602-2中的第一數(shù)據(jù)值)及第二數(shù)據(jù)值(例如，存儲于耦合到行Y604-Y的存儲器單元602-1中的數(shù)據(jù)值)進行AND操作及OR操作相關(guān)聯(lián)的偽碼的實例。與對數(shù)據(jù)值進行AND操作相關(guān)聯(lián)的實例性偽碼可包含：對EQ撤銷激活啟用行Y激發(fā)感測放大器(在此之后將行Y數(shù)據(jù)駐存于感測放大器中)停用行Y在接下來的操作中，邏輯操作的結(jié)果將放置于感測放大器上，此將重寫有效的任一行。甚至在關(guān)閉行Y時，感測放大器仍含有行Y數(shù)據(jù)值。激活A(yù)ND此導(dǎo)致感測放大器被寫入為函數(shù)(例如，行XAND行Y)的值如果累加器含有“0”(即，電壓在節(jié)點S2上對應(yīng)于“0”且電壓在節(jié)點S1上對應(yīng)于“1”)，那么感測放大器數(shù)據(jù)經(jīng)寫入為“0”如果累加器含有“1”(即，電壓在節(jié)點S2上對應(yīng)于“1”且電壓在節(jié)點S1上對應(yīng)于“0”)，那么感測放大器數(shù)據(jù)保持未改變(行Y數(shù)據(jù))此操作使累加器中的數(shù)據(jù)未改變。對AND撤銷激活預(yù)充電在以上偽碼中，“對EQ撤銷激活”指示停用對應(yīng)于感測放大器606的平衡信號(例如，使得互補數(shù)據(jù)線605-1(D)及605-2(D_)不再短接到VDD/2)，此在圖8中在t8處圖解說明。在停用平衡之后，激活選定行(例如，行Y)，如以上偽碼中由“啟用行Y”所指示且圖8中在t9處所展示。當施加到行Y的電壓信號達到對應(yīng)于選定單元的存取晶體管(例如，602-1)的閾值電壓(Vt)時，存取晶體管接通且將數(shù)據(jù)線(例如，D_605-1)耦合到選定單元(例如，電容器603-1)，此在數(shù)據(jù)線之間形成差分電壓信號。在啟用行Y之后，在以上偽碼中，“激發(fā)感測放大器”指示：啟用感測放大器606以放大605-1(D)與605-2(D_)之間的差分信號，從而導(dǎo)致對應(yīng)于邏輯1的電壓(例如，VDD)或?qū)?yīng)于邏輯0的電壓(例如，GND)處于數(shù)據(jù)線605-1(D)上(且對應(yīng)于另一邏輯狀態(tài)的電壓處于互補數(shù)據(jù)線605-2(D_)上)。如圖8中在t10處所展示，ACT正控制信號(例如，圖7中所展示的790)變高且RnIF負控制信號(例如，圖7中展示的728)變低以激發(fā)感測放大器。來自存儲器單元602-1的所感測數(shù)據(jù)值存儲于感測放大器606的初級鎖存器中，如先前所描述。次級鎖存器仍對應(yīng)于來自存儲器單元602-2的數(shù)據(jù)值，這是因為動態(tài)鎖存器未改變。在從耦合到行Y的存儲器單元602-1感測到的第二數(shù)據(jù)值存儲于感測放大器606的初級鎖存器中之后，在以上偽碼中，“停用行Y”指示：如果不期望將AND邏輯操作的結(jié)果存儲回到對應(yīng)于行Y的存儲器單元中，那么可停用選定行(例如，行Y)。然而，圖8展示使行Y被啟用，使得可將邏輯操作的結(jié)果存儲回到對應(yīng)于行Y的存儲器單元中?？赏ㄟ^存取晶體管關(guān)斷完成隔離對應(yīng)于行Y的存儲器單元以將選定單元602-1從數(shù)據(jù)線605-1(D)解耦。在選定行Y經(jīng)配置(例如，以隔離存儲器單元或不隔離存儲器單元)之后，以上偽碼中的“激活A(yù)ND”指示：AND控制信號變高，如圖8中在t11處所展示，從而致使傳輸晶體管607-1導(dǎo)通。以此方式，激活A(yù)ND控制信號致使函數(shù)(例如，行XAND行Y)的值寫入到感測放大器。在第一數(shù)據(jù)值(例如，行X)存儲于累加器631的動態(tài)鎖存器中且第二數(shù)據(jù)值(例如，行Y)存儲于感測放大器606中的情況下，如果計算組件631的動態(tài)鎖存器含有“0”(即，電壓在節(jié)點S2上對應(yīng)于“0”且電壓在節(jié)點S1上對應(yīng)于“1”)，那么感測放大器數(shù)據(jù)經(jīng)寫入為“0”(而不管先前存儲于感測放大器中的數(shù)據(jù)值如何)，這是因為在節(jié)點S1上對應(yīng)于“1”的電壓致使晶體管609-1導(dǎo)通，借此經(jīng)由晶體管609-1、傳輸晶體管607-1及數(shù)據(jù)線605-1(D)將感測放大器606耦合到接地。當AND操作的任一數(shù)據(jù)值是“0”時，結(jié)果是“0”。此處，當?shù)诙?shù)據(jù)值(在動態(tài)鎖存器中)是“0”時，AND操作的結(jié)果是“0”而不管第一數(shù)據(jù)值的狀態(tài)如何，且因此感測電路的配置致使結(jié)果“0”經(jīng)寫入且最初存儲于感測放大器606中。此操作使累加器中的數(shù)據(jù)值(例如，來自行X)未改變。如果累加器的次級鎖存器含有“1”(例如，來自行X)，那么AND操作的結(jié)果取決于存儲于感測放大器606中的數(shù)據(jù)值(例如，來自行Y)。如果存儲于感測放大器606中的數(shù)據(jù)值(例如，來自行Y)是“1”，那么AND操作的結(jié)果應(yīng)也是“1”，但如果存儲于感測放大器606中的數(shù)據(jù)值(例如，來自行Y)是“0”，那么AND操作的結(jié)果應(yīng)也是“0”。感測電路650經(jīng)配置使得：如果累加器的動態(tài)鎖存器含有“1”(即，電壓在節(jié)點S2上對應(yīng)于“1”且電壓在節(jié)點S1上對應(yīng)于“0”)，那么晶體管609-1不導(dǎo)通，感測放大器不耦合到接地(如上文所描述)，且先前存儲于感測放大器606中的數(shù)據(jù)值保持未改變(例如，行Y數(shù)據(jù)值，因此如果行Y數(shù)據(jù)值是“1”，那么AND操作結(jié)果是“1”，且如果行Y數(shù)據(jù)值是“0”，那么AND操作結(jié)果是“0”)。此操作使累加器中的數(shù)據(jù)值(例如，來自行X)未改變。在AND操作的結(jié)果最初存儲于感測放大器606中之后，以上偽碼中的“對AND撤銷激活”指示：AND控制信號變低，如圖8中在t12處所展示，從而致使傳輸晶體管607-1停止導(dǎo)通以隔離感測放大器606(及數(shù)據(jù)線605-1(D))與接地。如果先前未進行，那么可關(guān)閉行Y(如圖8中在t13處所展示)且可停用感測放大器(如圖8中在t14處通過ACT正控制信號變低且RnIF負控制信號變高所展示)。在隔離數(shù)據(jù)線的情況下，以上偽碼中的“預(yù)充電”可通過平衡操作導(dǎo)致數(shù)據(jù)線的預(yù)充電，如先前所描述(例如，圖8中所展示在t14處開始)。圖8展示，在替代方案中，針對涉及可能操作數(shù)組合(例如，行X/行Y數(shù)據(jù)值00、10、01及11)中的每一者的AND邏輯操作，耦合到感測放大器(例如，圖6中所展示的606)的數(shù)據(jù)線(例如，圖6中所展示的605-1(D)及605-2(D_))上的電壓信號的行為及計算組件(例如，圖6中所展示的631)的次級鎖存器的節(jié)點S1及S1上的電壓信號的行為。盡管圖8中所圖解說明的時序圖及上文所描述的偽碼指示在開始將第二操作數(shù)(例如，行Y數(shù)據(jù)值)加載到感測放大器中之后起始AND邏輯操作，但可通過在開始將第二操作數(shù)(例如，行Y數(shù)據(jù)值)加載到感測放大器中之前起始AND邏輯操作而成功地操作圖6中所展示的電路。圖9圖解說明根據(jù)本發(fā)明的若干個實施例的與使用感測電路執(zhí)行若干個邏輯操作相關(guān)聯(lián)的時序圖。圖9圖解說明與在開始將第二操作數(shù)(例如，行Y數(shù)據(jù)值)加載到感測放大器中之后起始OR邏輯操作相關(guān)聯(lián)的時序圖。圖9圖解說明針對第一操作數(shù)數(shù)據(jù)值與第二操作數(shù)數(shù)據(jù)值的各種組合的感測放大器及累加器信號。下文關(guān)于與圖6中所展示的電路的AND邏輯操作相關(guān)聯(lián)的偽碼論述特定時序圖信號。后續(xù)操作階段可交替地與對第一數(shù)據(jù)值(現(xiàn)在存儲于感測放大器606及計算組件631的次級鎖存器中)及第二數(shù)據(jù)值(存儲于耦合到行Y604-Y的存儲器單元602-1中)執(zhí)行OR操作相關(guān)聯(lián)。不關(guān)于圖9重復(fù)先前關(guān)于圖8中所展示的時間t1到t7所描述的用以將行X數(shù)據(jù)加載到感測放大器及累加器中的操作。與對數(shù)據(jù)值進行“OR”操作相關(guān)聯(lián)的實例性偽碼可包含：對EQ撤銷激活啟用行Y激發(fā)感測放大器(在此之后將行Y數(shù)據(jù)駐存于感測放大器中)停用行Y在關(guān)閉行Y時，感測放大器仍含有行Y數(shù)據(jù)值。激活OR此導(dǎo)致感測放大器經(jīng)寫入為函數(shù)(例如，行XOR行Y)的值，此可如下對先前存儲于感測放大器中的來自行Y的數(shù)據(jù)值重寫：如果累加器含有“0”(即，電壓在節(jié)點S2上對應(yīng)于“0”且電壓在節(jié)點S1上對應(yīng)于“1”)，那么感測放大器數(shù)據(jù)保持未改變(行Y數(shù)據(jù))如果累加器含有“1”(即，電壓在節(jié)點S2上對應(yīng)于“1”且電壓在節(jié)點S1上對應(yīng)于“0”)，那么感測放大器數(shù)據(jù)經(jīng)寫入為“1”此操作使累加器中的數(shù)據(jù)未改變。對OR撤銷激活預(yù)充電以上偽碼中所展示的“對EQ撤銷激活”(圖9中在t8處所展示)、“啟用行Y”(圖9中在t9處所展示)、“激發(fā)感測放大器”(圖9中在t10處所展示)及“停用行Y”(圖9中在t13處所展示，且此可在起始特定邏輯功能控制信號之前發(fā)生)指示與先前關(guān)于AND操作偽碼所描述相同的功能性。一旦選定行Y的配置被適當?shù)嘏渲?例如，如果邏輯操作結(jié)果將存儲于對應(yīng)于行Y的存儲器單元中，則啟用選定行Y，或如果邏輯操作結(jié)果將不存儲于對應(yīng)于行Y的存儲器單元中，則關(guān)閉選定行Y以隔離存儲器單元)，以上偽碼中的“激活OR”便指示：OR控制信號變高(如圖9中在t11處所展示)，此致使傳輸晶體管607-2導(dǎo)通。以此方式，激活OR控制信號致使函數(shù)(例如，行XOR行Y)的值寫入到感測放大器。在第一數(shù)據(jù)值(例如，行X)存儲于計算組件631的次級鎖存器中且第二數(shù)據(jù)值(例如，行Y)存儲于感測放大器606中的情況下，如果累加器的動態(tài)鎖存器含有“0”(即，電壓在節(jié)點S2上對應(yīng)于“0”且電壓在節(jié)點S1上對應(yīng)于“1”)，那么OR操作的結(jié)果取決于存儲于感測放大器606中的數(shù)據(jù)值(例如，來自行Y)。如果存儲于感測放大器606中的數(shù)據(jù)值(例如，來自行Y)是“1”，那么OR操作的結(jié)果應(yīng)是“1”，但如果存儲于感測放大器606中的數(shù)據(jù)值(例如，來自行Y)是“0”，那么OR操作的結(jié)果應(yīng)也是“0”。感測電路650經(jīng)配置使得：如果累加器的動態(tài)鎖存器含有“0”(其中電壓在節(jié)點S2上對應(yīng)于“0”)，那么晶體管609-2關(guān)斷且不導(dǎo)通(且傳輸晶體管607-1也關(guān)斷，這是因為AND控制信號未經(jīng)斷言)，因此感測放大器606不耦合到接地(任一側(cè))，且先前存儲于感測放大器606中的數(shù)據(jù)值保持未改變(例如，行Y數(shù)據(jù)值，使得如果行Y數(shù)據(jù)值是“1”，那么OR操作結(jié)果是“1”，且如果行Y數(shù)據(jù)值是“0”，那么OR操作結(jié)果是“0”)。如果累加器的動態(tài)鎖存器含有“1”(即，電壓在節(jié)點S2上對應(yīng)于“1”且電壓在節(jié)點S1上對應(yīng)于“0”)，那么晶體管609-2導(dǎo)通(傳輸晶體管607-2同樣導(dǎo)通，這是因為OR控制信號經(jīng)斷言)，且耦合到數(shù)據(jù)線605-2(D_)的感測放大器606輸入耦合到接地，這是因為在節(jié)點S2上對應(yīng)于“1”的電壓致使晶體管609-2連同傳輸晶體管607-2(其也導(dǎo)通，這是因為OR控制信號經(jīng)斷言)導(dǎo)通。以此方式，當累加器的次級鎖存器含有“1”時，將“1”作為OR操作的結(jié)果最初存儲于感測放大器606中而不管先前存儲于感測放大器中的數(shù)據(jù)值如何。此操作使累加器中的數(shù)據(jù)未改變。圖9展示，在替代方案中，針對涉及可能操作數(shù)組合(例如，行X/行Y數(shù)據(jù)值00、10、01及11)中的每一者的OR邏輯操作，耦合到感測放大器(例如，圖6中所展示的606)的數(shù)據(jù)線(例如，圖6中所展示的605-1(D)及605-2(D_))上的電壓信號的行為及計算組件631的次級鎖存器的節(jié)點S1及S2上的電壓信號的行為。在OR操作的結(jié)果最初存儲于感測放大器606中之后，以上偽碼中的“對OR撤銷激活”指示：OR控制信號變低(如圖9中在t12處所展示)，從而致使傳輸晶體管607-2停止導(dǎo)通以隔離感測放大器606(及數(shù)據(jù)線D605-2)與接地。如果先前未進行，那么可關(guān)閉行Y(如圖9中在t13處所展示)且可停用感測放大器(如圖9中在t14處通過ACT正控制信號變低且RnIF負控制信號變高所展示)。在數(shù)據(jù)線經(jīng)隔離的情況下，以上偽碼中的“預(yù)充電”可通過平衡操作致使數(shù)據(jù)線的預(yù)充電，如先前所描述及圖9中在t14處所展示。圖6中所圖解說明的感測電路650可如下提供額外邏輯操作靈活性。通過在上文所描述的AND及OR操作中用ANDinv控制信號的操作替代AND控制信號的操作及/或用ORinv控制信號的操作替代OR控制信號的操作，邏輯操作可從{行XAND行Y}改變?yōu)閧～行XAND行Y}(其中“～行X”指示行X數(shù)據(jù)值的對立面，例如，NOT行X)且可從{行XOR行Y}改變?yōu)閧～行XOR行Y}。舉例來說，在涉及經(jīng)反轉(zhuǎn)數(shù)據(jù)值的AND操作期間，可斷言ANDinv控制信號而非AND控制信號，且在涉及經(jīng)反轉(zhuǎn)數(shù)據(jù)值的OR操作期間，可斷言O(shè)RInv控制信號而非OR控制信號。激活ORinv控制信號致使晶體管614-1導(dǎo)通且激活A(yù)NDinv控制信號致使晶體管614-2導(dǎo)通。在每一情形中，斷言適當?shù)慕?jīng)反轉(zhuǎn)控制信號可使感測放大器翻轉(zhuǎn)且致使最初存儲于感測放大器606中的結(jié)果成為使用經(jīng)反轉(zhuǎn)行X及真實行Y數(shù)據(jù)值今夏的AND操作的結(jié)果或使用經(jīng)反轉(zhuǎn)行X及真實行Y數(shù)據(jù)值今夏的OR操作的結(jié)果。一個數(shù)據(jù)值的真實或互補版本可在累加器中用以(例如)通過首先加載將被反轉(zhuǎn)的數(shù)據(jù)值且其次加載將不被反轉(zhuǎn)的數(shù)據(jù)值而執(zhí)行邏輯操作(例如，AND、OR)。在與上文關(guān)于將用于上文所描述的AND及OR操作的數(shù)據(jù)值反轉(zhuǎn)所描述的方法類似的方法中，圖6中所展示的感測電路可通過將未經(jīng)反轉(zhuǎn)數(shù)據(jù)值置入到累加器的動態(tài)鎖存器中且使用所述數(shù)據(jù)來在感測放大器606中將數(shù)據(jù)值反轉(zhuǎn)而執(zhí)行NOT(例如，反轉(zhuǎn))操作。如先前所提及，激活ORinv控制信號致使晶體管614-1導(dǎo)通，且激活A(yù)NDinv控制信號致使晶體管614-2導(dǎo)通。使用ORinv及/或ANDinv控制信號來實施NOT函數(shù)，如下文進一步描述：將行X拷貝到累加器中對EQ撤銷激活啟用行X激發(fā)感測放大器(在此之后將行X數(shù)據(jù)駐存于感測放大器中)激活LOAD(感測放大器數(shù)據(jù)(行X)被傳送到累加器的節(jié)點S1及S2且動態(tài)地駐存于此處)對LOAD撤銷激活激活A(yù)NDinv及ORinv(此將互補數(shù)據(jù)值置于數(shù)據(jù)線上)此導(dǎo)致感測放大器中的數(shù)據(jù)值經(jīng)反轉(zhuǎn)(例如，使感測放大器鎖存器翻轉(zhuǎn))此操作使累加器中的數(shù)據(jù)未改變對ANDinv及ORinv撤銷激活停用行X預(yù)充電以上偽碼中所展示的“對EQ撤銷激活”、“啟用行X”、“激發(fā)感測放大器”、“激活LOAD”及“對LOAD撤銷激活”將相同功能性指示為在用于AND操作及OR操作的偽碼之前的上文所描述的用于“將行X拷貝到累加器中”初始操作階段的偽碼中的相同操作。然而，不是在將行X數(shù)據(jù)加載到感測放大器606中且拷貝到動態(tài)鎖存器中之后關(guān)閉行X并進行預(yù)充電，而是可將累加器的動態(tài)鎖存器中的數(shù)據(jù)值的互補版本置于數(shù)據(jù)線上且因此通過啟用(例如，致使晶體管導(dǎo)通)及停用反相晶體管(例如，ANDinv及ORinv)而傳送到感測放大器606。此導(dǎo)致感測放大器606從先前存儲于感測放大器中的真實數(shù)據(jù)值翻轉(zhuǎn)為存儲于感測放大器中的互補數(shù)據(jù)值(例如，經(jīng)反轉(zhuǎn)數(shù)據(jù)值)。即，可通過激活及撤銷激活A(yù)NDinv及ORinv而將累加器中的數(shù)據(jù)值的真實或互補版本傳送到感測放大器。此操作使累加器中的數(shù)據(jù)未改變。由于圖6中所展示的感測電路650最初將AND、OR及NOT邏輯操作的結(jié)果存儲于感測放大器606中(例如，感測放大器節(jié)點上)，因此這些邏輯操作結(jié)果可容易地且迅速地傳達到任一經(jīng)啟用行(在完成邏輯操作之后激活的任一行)及/或傳達到計算組件631的次級鎖存器中。也可通過在感測放大器606激發(fā)之前適當激發(fā)AND、OR、ANDinv及/或ORinv控制信號(及具有耦合到特定控制信號的柵極的對應(yīng)晶體管的操作)而互換感測放大器606以及AND、OR及/或NOT邏輯操作的定序。當以此方式執(zhí)行邏輯操作時，感測放大器606可預(yù)種有來自累加器的動態(tài)鎖存器的數(shù)據(jù)值以減少所利用的總電流，這是因為在累加器函數(shù)拷貝到感測放大器606時，感測放大器606未處于全軌電壓(例如，供應(yīng)電壓或接地/參考電壓)。借助經(jīng)預(yù)種感測放大器606進行的操作序列將數(shù)據(jù)線中的一者驅(qū)迫到參考電壓(從而使互補數(shù)據(jù)線處于VDD/2)或使互補數(shù)據(jù)線未改變。當感測放大器606激發(fā)時，感測放大器606將相應(yīng)數(shù)據(jù)線拉到全軌。使用此操作序列將重寫經(jīng)啟用行中的數(shù)據(jù)。通過使用傳統(tǒng)DRAM隔離(ISO)方案將兩個相鄰數(shù)據(jù)線互補對多路復(fù)用(“多路復(fù)用傳輸”)而完成SHIFT操作。根據(jù)本發(fā)明的實施例，移位電路623可用于使存儲于耦合到一對特定互補數(shù)據(jù)線的存儲器單元中的數(shù)據(jù)值移位到對應(yīng)于一對不同互補數(shù)據(jù)線的感測電路650(例如，感測放大器606)(例如，例如對應(yīng)于左或右鄰近互補數(shù)據(jù)線對的感測放大器606)。如本文中所使用，感測放大器606對應(yīng)于在隔離晶體管621-1及621-2導(dǎo)通時所述感測放大器所耦合到的互補數(shù)據(jù)線對。SHIFT操作(向右或向左)不將行X數(shù)據(jù)值預(yù)拷貝到累加器中。使行X向右移位的操作可概述如下：對Norm撤銷激活且激活Shift對EQ撤銷激活啟用行X激發(fā)感測放大器(在此之后將經(jīng)移位行X數(shù)據(jù)駐存于感測放大器中)激活Norm且對Shift撤銷激活停用行X預(yù)充電在以上偽碼中，“對Norm撤銷激活且激活Shift”指示：NORM控制信號變低，從而致使移位電路623的隔離晶體管621-1及621-2不導(dǎo)通(例如，隔離感測放大器與對應(yīng)互補數(shù)據(jù)線對)。SHIFT控制信號變高，從而致使隔離晶體管621-3及621-4導(dǎo)通，借此將感測放大器606耦合到左鄰近互補數(shù)據(jù)線對(例如，針對左鄰近互補數(shù)據(jù)線對在非導(dǎo)通隔離晶體管621-1及621-2的存儲器陣列側(cè)上)。在移位電路623被配置之后，以上偽碼中所展示的“對EQ撤銷激活”、“啟用行X”及“激發(fā)感測放大器”將相同功能性指示為在用于AND操作及OR操作的偽碼之前的上文所描述的用于“將行X拷貝到累加器中”初始操作階段的偽碼中的相同操作。在這些操作之后，耦合到左鄰近互補數(shù)據(jù)線對的存儲器單元的行X數(shù)據(jù)值向右移位且存儲于感測放大器606中。在以上偽碼中，“激活Norm且對Shift撤銷激活”指示：NORM控制信號變高，從而致使移位電路623的隔離晶體管621-1及621-2導(dǎo)通(例如，將感測放大器耦合到對應(yīng)互補數(shù)據(jù)線對)，且SHIFT控制信號變低，從而致使隔離晶體管621-3及621-4不導(dǎo)通且隔離感測放大器606與左鄰近互補數(shù)據(jù)線對(例如，針對左鄰近互補數(shù)據(jù)線對在非導(dǎo)通隔離晶體管621-1及621-2的存儲器陣列側(cè)上)。由于行X仍有效，因此已向右移位的行X數(shù)據(jù)值通過隔離晶體管621-1及621-2傳送到對應(yīng)互補數(shù)據(jù)線對的行X。在行X數(shù)據(jù)值向右移位到對應(yīng)互補數(shù)據(jù)線對之后，停用選定行(例如，行X)，如以上偽碼中的“停用行X”所指示，此可通過存取晶體管關(guān)斷以將選定單元從對應(yīng)數(shù)據(jù)線解耦而完成。一旦關(guān)閉選定行且隔離存儲器單元與數(shù)據(jù)線，便可將數(shù)據(jù)線預(yù)充電，如以上偽碼中的“預(yù)充電”所指示?？赏ㄟ^平衡操作完成數(shù)據(jù)線的預(yù)充電，如上文所描述。使行X向左移位的操作可概述如下：激活Norm且對Shift撤銷激活對EQ撤銷激活啟用行X激發(fā)感測放大器(在此之后將行X數(shù)據(jù)駐存于感測放大器中)對Norm撤銷激活且激活Shift將感測放大器數(shù)據(jù)(向左移位的行X)傳送到行X停用行X預(yù)充電在以上偽碼中，“激活Norm且對Shift撤銷激活”指示：NORM控制信號變高，從而致使移位電路623的隔離晶體管621-1及621-2導(dǎo)通，且SHIFT控制信號變低，從而致使隔離晶體管621-3及621-4不導(dǎo)通。此配置將感測放大器606耦合到對應(yīng)互補數(shù)據(jù)線對且隔離感測放大器與右鄰近互補數(shù)據(jù)線對。在移位電路被配置之后，以上偽碼中所展示的“對EQ撤銷激活”、“啟用行X”及“激發(fā)感測放大器”將相同功能性指示為在用于AND操作及OR操作的偽碼之前的上文所描述的用于“將行X拷貝到累加器中”初始操作階段的偽碼中的相同操作。在這些操作之后，將耦合到對應(yīng)于感測電路650的互補數(shù)據(jù)線對的存儲器單元的行X數(shù)據(jù)值存儲于感測放大器606中。在以上偽碼中，“對Norm撤銷激活且激活Shift”指示：NORM控制信號變低，從而致使移位電路623的隔離晶體管621-1及621-2不導(dǎo)通(例如，隔離感測放大器與對應(yīng)互補數(shù)據(jù)線對)，且SHIFT控制信號變高，從而致使隔離晶體管621-3及621-4導(dǎo)通，從而將感測放大器耦合到左鄰近互補數(shù)據(jù)線對(例如，針對左鄰近互補數(shù)據(jù)線對在非導(dǎo)通隔離晶體管621-1及621-2的存儲器陣列側(cè)上)。由于行X仍有效，因此已向左移位的行X數(shù)據(jù)值被傳送到左鄰近互補數(shù)據(jù)線對的行X。在行X數(shù)據(jù)值向左移位到左鄰近互補數(shù)據(jù)線對之后，停用選定行(例如，行X)，如由“停用行X”所指示，此可通過存取晶體管關(guān)斷以將選定單元從對應(yīng)數(shù)據(jù)線解耦而完成。一旦關(guān)閉選定行且隔離存儲器單元與數(shù)據(jù)線，便可將數(shù)據(jù)線預(yù)充電，如以上偽碼中的“預(yù)充電”所指示?？赏ㄟ^平衡操作完成數(shù)據(jù)線的預(yù)充電，如上文所描述。根據(jù)各種實施例，舉例來說，可在存儲器內(nèi)處理器(PIM)裝置的存儲器陣列核心(例如DRAM每存儲器單元一個晶體管(例如，1T1C)配置，為6F^2或4F^2存儲器單元大小)中實現(xiàn)通用計算。本文中所描述的設(shè)備及方法的優(yōu)點并非是就單個指令速度實現(xiàn)，而是就可通過在不將數(shù)據(jù)傳送出存儲器陣列(例如，DRAM)或激發(fā)列解碼的情況下并行計算整個數(shù)據(jù)庫而達成的累積速度來實現(xiàn)。換句話說，可消除數(shù)據(jù)傳送時間。舉例來說，本發(fā)明的設(shè)備可使用耦合到數(shù)據(jù)線的存儲器單元(例如，一列的11K個存儲器單元)中的數(shù)據(jù)值來同時執(zhí)行AND或OR操作。在其中移出數(shù)據(jù)以用于邏輯操作處理(例如，使用32或64位寄存器)的先前方法感測電路中，可并行執(zhí)行與本發(fā)明的設(shè)備相比較較少的操作。以此方式，與涉及與存儲器離散的中央處理單元(CPU)使得數(shù)據(jù)必須在其之間傳送的常規(guī)配置相比較，有效地提供顯著較高吞吐量。與其中CPU與存儲器離散的配置相比，根據(jù)本發(fā)明的設(shè)備及/或方法也可使用較少能量/面積。此外，本發(fā)明的設(shè)備及/或方法可在較小能量/面積優(yōu)點上做出改善，這是因為在存儲器陣列中的邏輯操作通過消除某些數(shù)據(jù)值傳送而節(jié)省能量。部分地關(guān)于圖4到5(上文)且下文部分地關(guān)于圖10到12描述感測電路650以第二模式的操作(其中邏輯操作的結(jié)果最初存儲于計算組件631中)。感測電路650以第二模式的操作類似于針對圖2中所展示的感測電路250所描述且在圖4及5中展示的時序圖中所圖解說明的操作，但需要說明的是，計算組件631的額外動態(tài)鎖存器部分與計算組件631的靜態(tài)鎖存器664一起操作。圖4圖解說明作為邏輯操作的初始操作階段，將數(shù)據(jù)值加載到感測放大器且將數(shù)據(jù)值存儲于耦合到感測放大器的計算組件中。將數(shù)據(jù)值加載到感測放大器606且將數(shù)據(jù)值存儲于計算組件631中可以與通過圖6中所展示的感測電路650類似的方式實施。加載到感測放大器606及計算組件631中的數(shù)據(jù)值可為例如邏輯操作(例如AND或OR邏輯操作)的第一操作數(shù)。圖5圖解說明在計算組件中將數(shù)據(jù)值反轉(zhuǎn)，其是邏輯操作(例如，R輸入邏輯操作)的一個實例性中間操作階段，且其后可接著其它邏輯操作或邏輯操作的最后操作階段以存儲所得數(shù)據(jù)值(例如，下文關(guān)于圖12所描述)。關(guān)于圖2中所展示的計算組件250所描述且如在圖5中所展示的時序圖中所圖解說明的反轉(zhuǎn)邏輯操作可以與使用圖6中所展示的計算組件631類似的方式來實施。另外，感測電路650可實施邏輯操作(例如，AND及OR)的額外中間階段，如下文關(guān)于圖10及11所描述，且可實施邏輯操作的最后階段(例如，以存儲所得數(shù)據(jù)值)，如下文關(guān)于圖12所描述。圖10及11分別圖解說明根據(jù)本發(fā)明的若干個實施例的與使用感測電路執(zhí)行若干個邏輯操作相關(guān)聯(lián)的時序圖。圖10及11中所展示的時序圖圖解說明與執(zhí)行邏輯操作(例如，R輸入邏輯操作)的若干個中間操作階段相關(guān)聯(lián)的信號(例如，電壓信號)。例如，圖10中所展示的時序圖對應(yīng)于R輸入NAND操作或R輸入AND操作的若干個中間操作階段，且圖11中所展示的時序圖對應(yīng)于R輸入NOR操作或R輸入OR操作的若干個中間操作階段。舉例來說，執(zhí)行AND或NAND操作可包含繼例如關(guān)于圖14所描述的初始操作階段之后一或多次地執(zhí)行圖10中展示的操作階段。類似地，執(zhí)行OR或NOR操作可包含繼例如關(guān)于圖14所描述的初始操作階段之后一或多次地執(zhí)行關(guān)于圖11展示及描述的操作階段。如在圖10及11中圖解說明的時序圖中所展示，在時間t1處，停用平衡(例如，對平衡信號1026/1626撤銷激活)，且接著啟用選定行(例如，對應(yīng)于其數(shù)據(jù)值將被感測且用作輸入(例如，第二輸入、第三輸入等)的存儲器單元的行)。信號1004-1/1604-1表示施加到選定行(例如，圖6中所展示的行Y604-Y)的電壓信號。當行信號1004-1達到對應(yīng)于選定單元的存取晶體管(例如，圖6中所展示的602-1)的閾值電壓(Vt)時，存取晶體管接通且將數(shù)據(jù)線D耦合到選定存儲器單元(例如，在單元是1T1CDRAM單元的情況下耦合到電容器603-1)，此在時間t2與t3之間在數(shù)據(jù)線D與D_之間形成差分電壓信號(例如，如分別由信號1005-1/1605-1及1005-2/1605-2所指示)。選定單元的電壓由信號1003/1603表示。由于能量守恒，在D與D_之間形成差分信號(例如，通過將單元耦合到數(shù)據(jù)線D)可不消耗能量，這是因為可經(jīng)由耦合到行的多個存儲器單元攤還與激活/撤銷激活行信號1004-1/1604-1相關(guān)聯(lián)的能量。在時間t3處，啟用感測放大器(例如，圖6中所展示的606)(例如，正控制信號1090/1690(例如，對應(yīng)于圖7中所展示的ACT733)變高，且負控制信號1028/1628(例如，圖7中所展示的RnIF728)變低)，其放大D與D_之間的差分信號，從而導(dǎo)致對應(yīng)于邏輯1的電壓(例如，VDD)或?qū)?yīng)于邏輯0的電壓(例如，接地)處于數(shù)據(jù)線D上(且另一電壓處于互補數(shù)據(jù)線D_上)，使得所感測數(shù)據(jù)值存儲于感測放大器606的初級鎖存器中。在將數(shù)據(jù)線D(1305-1)從平衡電壓VDD/2充電到導(dǎo)軌電壓VDD時發(fā)生初級能量消耗。如在圖10及11中圖解說明的時序圖中所展示，在時間t4處(例如，在感測選定單元之后)，取決于特定邏輯操作而激活圖10中所展示的控制信號1011-1(Passd)及11中所展示的控制信號1111-2(Passdb)中的僅一者(例如，啟用傳輸晶體管(如果存在)中的僅一者)。舉例來說，由于圖10中圖解說明的時序圖對應(yīng)于NAND或AND操作的中間階段，因此在時間t4處激活控制信號1011-1(Passd)以接通將初級鎖存器耦合到數(shù)據(jù)線D的傳輸晶體管，且Passdb控制信號保持撤銷激活，從而使將初級鎖存器耦合到數(shù)據(jù)線D_的傳輸晶體管關(guān)斷。相反地，由于圖11中圖解說明的時序圖對應(yīng)于NOR或OR操作的中間階段，因此在時間t4處激活控制信號1111-2(Passdb)以接通將初級鎖存器耦合到數(shù)據(jù)線D_的傳輸晶體管，且控制信號Passd保持撤銷激活，從而使將初級鎖存器耦合到數(shù)據(jù)線D的傳輸晶體管關(guān)斷。從上文回想起：累加器控制信號1412-1(Accumb)及1412-2(Accum)在關(guān)于圖14所描述的初始操作階段期間被激活，且其在中間操作階段期間保持被激活。由于先前啟用了計算組件，因此僅激活Passd(如圖10中所展示的1511-1)導(dǎo)致累加對應(yīng)于圖10中所展示的對應(yīng)于數(shù)據(jù)線D的電壓信號1005-1的數(shù)據(jù)值。類似地，僅激活Passdb(如圖11中所展示的1611-2)導(dǎo)致累加對應(yīng)于電壓信號1105-2(其對應(yīng)于數(shù)據(jù)線D_)的數(shù)據(jù)值。例如，在于圖10中圖解說明的時序圖中所展示的其中僅激活Passd(1511-1)的實例性AND/NAND操作中，如果存儲于第二選定存儲器單元中的數(shù)據(jù)值是邏輯“0”，那么與次級鎖存器相關(guān)聯(lián)的經(jīng)累加值經(jīng)斷言為低，使得次級鎖存器存儲邏輯“0”。如果存儲于第二選定存儲器單元中的數(shù)據(jù)值并非是邏輯“0”，那么次級鎖存器保持其所存儲的第一選定存儲器單元數(shù)據(jù)值(例如，邏輯“1”或邏輯“0”)。如此，在此AND/NAND操作實例中，次級鎖存器用作零(0)累加器。類似地，在圖11中圖解說明的時序圖中展示的其中僅激活Passdb1111-2的實例性O(shè)R/NOR操作中，如果存儲于第二選定存儲器單元中的數(shù)據(jù)值是邏輯“1”，那么與次級鎖存器相關(guān)聯(lián)的經(jīng)累加值經(jīng)斷言為高，使得次級鎖存器存儲邏輯“1”。如果存儲于第二選定存儲器單元中的數(shù)據(jù)值并非是邏輯“1”，那么次級鎖存器保持其所存儲的第一選定存儲器單元數(shù)據(jù)值(例如，邏輯“1”或邏輯“0”)。如此，在此OR/NOR操作實例中，次級鎖存器正有效地用作一(1)累加器，這是因為D_上的電壓信號1105-2設(shè)定累加器的真實數(shù)據(jù)值。在例如圖10或11中展示的中間操作階段的結(jié)束時，對Passd信號1011-1(例如，用于AND/NAND)或Passdb信號1111-2(例如，用于OR/NOR)撤銷激活(例如，在時間t5處)，停用選定行(例如，在時間t6處)，停用感測放大器(例如，在時間t7處)，且發(fā)生平衡(例如，在時間t8處)?？芍貜?fù)例如圖10或11中所圖解說明的中間操作階段以便累加來自若干個額外行的結(jié)果。作為一實例，圖10及/或11中圖解說明的時序圖的序列可針對第三存儲器單元經(jīng)執(zhí)行后續(xù)(例如，第二)次，針對第四存儲器單元經(jīng)執(zhí)行后續(xù)(例如，第三)次等。例如，針對10輸入NOR操作，圖11中所展示的中間階段可發(fā)生9次以提供10輸入邏輯操作的9個輸入，其中在初始操作階段(例如，如關(guān)于圖14所描述)期間確定第十輸入。圖12圖解說明根據(jù)本發(fā)明的若干個實施例的與使用感測電路執(zhí)行若干個邏輯操作相關(guān)聯(lián)的時序圖。圖12中圖解說明的時序圖展示與執(zhí)行邏輯操作(例如，R輸入邏輯操作)的最后操作階段相關(guān)聯(lián)的信號(例如，電壓信號)。例如，圖12中圖解說明的時序圖對應(yīng)于R輸入AND操作或R輸入OR操作的最后操作階段。舉例來說，執(zhí)行R輸入最后操作階段可包含繼與圖10及/或11相關(guān)聯(lián)地描述的中間操作階段的若干個迭代之后執(zhí)行圖12中所展示的操作階段。下文所展示的表2指示根據(jù)本文中所描述的若干個實施例對應(yīng)于與執(zhí)行若干個R輸入邏輯操作相關(guān)聯(lián)的操作階段序列的圖。操作圖14圖10圖11圖12AND第一階段R-1個迭代最后階段NAND第一階段R-1個迭代OR第一階段R-1個迭代最后階段NOR第一階段R-1個迭代表2可例如通過以下方式來實施NAND操作：將針對AND操作的R-1個迭代的結(jié)果存儲于感測放大器中，接著在進行最后操作階段以存儲結(jié)果(下文所述)之前將感測放大器反轉(zhuǎn)?？衫缤ㄟ^以下方式來實施NOR操作：將針對OR操作的R-1個迭代的結(jié)果存儲于感測放大器中，接著在進行最后操作階段以存儲結(jié)果(下文所述)之前將感測放大器反轉(zhuǎn)。與將R輸入邏輯操作的結(jié)果存儲到陣列(例如，圖6中所展示的陣列630)的行相關(guān)聯(lián)地描述在圖12的時序圖中圖解說明的最后操作階段。然而，如上文所描述，在若干個實施例中，可將結(jié)果存儲到除存儲回到陣列以外的適合位置(例如，經(jīng)由I/O線，存儲到與控制器及/或主機處理器相關(guān)聯(lián)的外部寄存器、存儲到不同存儲器裝置的存儲器陣列等)。如在圖12中圖解說明的時序圖中所展示，在時間t1處，停用平衡(例如，對平衡信號1226撤銷激活)，使得數(shù)據(jù)線D及D_處于浮動。在時間t2處，激活Passd控制信號1211(及Passdb信號)以用于AND或OR操作。激活Passd控制信號1211(及Passdb信號)(例如，與AND或OR操作相關(guān)聯(lián)地)將存儲于圖6中所展示的計算組件631-6的次級鎖存器中的經(jīng)累加輸出傳送到感測放大器606的初級鎖存器。例如，針對AND操作，如果在先前操作階段(例如，圖14中圖解說明的第一操作階段及10中圖解說明的中間操作階段的一或多個迭代)中感測的存儲器單元中的任一者存儲邏輯0(例如，如果AND操作的R輸入中的任一者是邏輯0)，那么數(shù)據(jù)線D_將攜載對應(yīng)于邏輯“1”的電壓(例如，VDD)且數(shù)據(jù)線D將攜載對應(yīng)于邏輯“0”的電壓(例如，接地)。針對此AND操作實例，如果在先前操作階段中感測的所有存儲器單元存儲邏輯“1”(例如，AND操作的所有R輸入是邏輯“1”)，那么數(shù)據(jù)線D_將攜載對應(yīng)于邏輯“0”的電壓且數(shù)據(jù)線D將攜載對應(yīng)于邏輯“1”的電壓。在時間t3處，接著啟用感測放大器606的初級鎖存器(例如，正控制信號1290(例如，對應(yīng)于圖7中所展示的ACT790)變高且負控制信號1228(例如，對應(yīng)于圖7中所展示的RnIF728)變低)，此放大數(shù)據(jù)線D與D_之間的差分信號，使得數(shù)據(jù)線D現(xiàn)在攜載相應(yīng)輸入數(shù)據(jù)值的經(jīng)AND操作的結(jié)果(如根據(jù)在先前操作階段期間感測的存儲器單元確定)。如此，如果輸入數(shù)據(jù)值中的任一者是邏輯“0”，那么數(shù)據(jù)線D將處于接地，且如果所有輸入數(shù)據(jù)值是邏輯“1”，那么數(shù)據(jù)線D將處于VDD。針對OR操作，如果在先前操作階段(例如，圖14的第一操作階段及11中所展示的中間操作階段的一或多個迭代)中感測的存儲器單元中的任一者存儲邏輯“1”(例如，如果OR操作的R輸入中的任一者是邏輯“1”)，那么數(shù)據(jù)線D_將攜載對應(yīng)于邏輯“0”的電壓(例如，接地)且數(shù)據(jù)線D將攜載對應(yīng)于邏輯“1”的電壓(例如，VDD)。針對此OR實例，如果在先前操作階段中感測的所有存儲器單元存儲邏輯“0”(例如，OR操作的所有R輸入均是邏輯“0”)，那么數(shù)據(jù)線D將攜載對應(yīng)于邏輯“0”的電壓且數(shù)據(jù)線D_將攜載對應(yīng)于邏輯“1”的電壓。在時間t3處，接著啟用感測放大器606的初級鎖存器且數(shù)據(jù)線D現(xiàn)在攜載相應(yīng)輸入數(shù)據(jù)值的經(jīng)OR操作的結(jié)果(如根據(jù)在先前操作階段期間感測的存儲器單元所確定)。如此，如果輸入數(shù)據(jù)值中的任一者是邏輯“1”，那么數(shù)據(jù)線D將處于VDD，且如果所有輸入數(shù)據(jù)值是邏輯“0”，那么數(shù)據(jù)線D將處于接地。接著可將R輸入AND或OR邏輯操作的結(jié)果存儲回到圖6中所展示的陣列1230的存儲器單元。在圖12中所展示的實例中，將R輸入邏輯操作的結(jié)果存儲到耦合到經(jīng)啟用的最后行(例如，最后邏輯操作操作數(shù)的行)的存儲器單元中。將邏輯操作的結(jié)果存儲到存儲器單元僅涉及通過啟用特定行而啟用相關(guān)聯(lián)行存取晶體管。存儲器單元的電容器將被驅(qū)動到對應(yīng)于數(shù)據(jù)線D上的數(shù)據(jù)值(例如，邏輯“1”或邏輯“0”)的電壓，此本質(zhì)上重寫先前存儲于選定存儲器單元中的任何數(shù)據(jù)值。應(yīng)注意，選定存儲器單元可為存儲用作邏輯操作的輸入的數(shù)據(jù)值的相同存儲器單元。例如，可將邏輯操作的結(jié)果存儲回到存儲邏輯操作的操作數(shù)的存儲器單元。圖12中圖解說明的時序圖展示，在時間t3處，對正控制信號1290及負控制信號1228撤銷激活(例如，信號1290變高且信號1228變低)以停用圖6中所展示的感測放大器606。在時間t4處，對在時間t2處激活的Passd控制信號1211(及Passdb信號)撤銷激活。實施例并不限于此實例。例如，在若干個實施例中，可繼時間t4之后(例如，在對Passd控制信號1211(及Passdb信號)撤銷激活之后)啟用圖6中所展示的感測放大器606。如圖12中所展示，在時間t5處，(例如，通過行激活信號1204變高)啟用選定行，此將選定單元的電容器驅(qū)動到對應(yīng)于存儲于累加器中的邏輯值的電壓。在時間t6處，停用選定行。在時間t7處，停用圖6中所展示的感測放大器606(例如，對正控制信號1228及負控制信號1290撤銷激活)，且在時間t8處發(fā)生平衡(例如，激活信號1226且使互補數(shù)據(jù)線1205-1(D)及1205-2(D_)上的電壓達到平衡電壓)。盡管上文關(guān)于圖12針對執(zhí)行AND及OR邏輯操作論述了對R輸入執(zhí)行最后操作階段的實例，但實施例并不限于這些邏輯操作。舉例來說，NAND及NOR操作也可涉及通過使用控制信號操作圖6中圖解說明的感測電路而進行的對存儲回到陣列630的存儲器單元的R輸入的最后操作階段。圖13是圖解說明根據(jù)本發(fā)明的若干個實施例的具有可選擇邏輯操作選擇邏輯的感測電路的示意圖。圖13展示耦合到一對互補感測線1305-1及1305-2的感測放大器1306，以及經(jīng)由通過門1307-1及1307-2耦合到感測放大器1306的計算組件1331。通過門1307-1及1307-2的柵極可由可從邏輯操作選擇邏輯1313-5輸出的邏輯操作選擇邏輯信號PASS控制。圖13展示標記為“A”的計算組件1331及標記為“B”的感測放大器1306以指示存儲于計算組件1331中的數(shù)據(jù)值是“A”數(shù)據(jù)值且存儲于感測放大器1306中的數(shù)據(jù)值是“B”數(shù)據(jù)值，如關(guān)于圖14所圖解說明的邏輯表中所展示。圖13中所圖解說明的感測電路1350包含邏輯操作選擇邏輯1313-5。在此實例中，邏輯1313-5包括由邏輯操作選擇邏輯信號PASS*控制的交換門1342。邏輯操作選擇邏輯1313-5還包括四個邏輯選擇晶體管：邏輯選擇晶體管1362，其耦合于交換晶體管1342的柵極與TF信號控制線之間；邏輯選擇晶體管1352，其耦合于通過門1307-1及1307-2的柵極與TT信號控制線之間；邏輯選擇晶體管1354，其耦合于通過門1307-1及1307-2的柵極與FT信號控制線之間；及邏輯選擇晶體管1364，其耦合于交換晶體管1342的柵極與FF信號控制線之間。邏輯選擇晶體管1362及1352的柵極通過隔離晶體管1350-1(具有耦合到ISO信號控制線的柵極)耦合到真實感測線(例如，1305-1)，且邏輯選擇晶體管1364及1354的柵極通過隔離晶體管1350-2(也具有耦合到ISO信號控制線的柵極)耦合到互補感測線(例如，1305-2)。邏輯選擇晶體管1352及1354分別類似于如圖6中所展示的晶體管693-1(耦合到AND信號控制線)及晶體管693-2(耦合到OR信號控制線)而布置。邏輯選擇晶體管1352及1354的操作基于在斷言ISO信號時TT及FT選擇信號的狀態(tài)及相應(yīng)互補感測線上的數(shù)據(jù)值而是類似的。邏輯選擇晶體管1362及1364也以類似于交換晶體管1342的控制連續(xù)性的方式操作。即，為啟用(例如，接通)交換晶體管1342，在真實感測線上的數(shù)據(jù)值為“1”的情況下激活TF控制信號(例如，為高)，或在互補感測線上的數(shù)據(jù)值為“1”的情況下激活FF控制信號(例如，為高)。如果對應(yīng)感測線(例如，特定邏輯選擇晶體管的柵極耦合到的感測線)上的相應(yīng)控制信號或數(shù)據(jù)值并非是高的，那么交換晶體管1342將不由特定邏輯選擇晶體管啟用。PASS*控制信號未必與PASS控制信號互補。例如，可能同時激活PASS及PASS*控制信號兩者或?qū)λ鰞烧叱蜂N激活。然而，同時激活PASS及PASS*控制信號兩者會使互補感測線對短接在一起，此可要避免的破壞性配置。圖14中所圖解說明的邏輯表中概述圖13中所圖解說明的感測電路的邏輯操作結(jié)果。圖10是圖解說明根據(jù)本發(fā)明的若干個實施例的可由圖13中所展示的感測電路實施的可選擇邏輯操作結(jié)果的邏輯表。四個邏輯選擇控制信號(例如，TF、TT、FT及FF)連同存在于互補感測線上的特定數(shù)據(jù)值可用以選擇多個邏輯操作中的一者來實施涉及存儲于感測放大器1306及計算組件1331中的開始數(shù)據(jù)值。所述四個控制信號連同存在于互補感測線上的特定數(shù)據(jù)值控制通過門1307-1及1307-2以及交換晶體管1342的連續(xù)性，此又在激發(fā)之前/之后影響計算組件1331及/或感測放大器1306中的數(shù)據(jù)值。選擇性地控制交換晶體管1342的連續(xù)性的能力尤其促進實施涉及反轉(zhuǎn)數(shù)據(jù)值(例如，反轉(zhuǎn)操作數(shù)及/或反轉(zhuǎn)結(jié)果)的邏輯操作。圖14中所圖解說明的邏輯表展示1444處的列A中所展示的存儲于計算組件1331中的開始數(shù)據(jù)值及1445處的列B中所展示的存儲于感測放大器1306中的開始數(shù)據(jù)值。圖14的邏輯表中的其它3個頂部列標題(未開啟(NOTOPEN)、開啟真實(OPENTRUE)及開啟反轉(zhuǎn)(OPENINVERT))是指通過門1307-1及1307-2以及交換晶體管1342的連續(xù)性，通過門1307-1及1307-2以及交換晶體管1342可分別取決于在斷言ISO控制信號時四個邏輯選擇控制信號(例如，TF、TT、FT及FF)的狀態(tài)連同存在于互補感測線對1305-1及1305-2上的特定數(shù)據(jù)值而經(jīng)控制為開啟或關(guān)閉?！拔撮_啟”列對應(yīng)于通過門1307-1及1307-2以及交換晶體管1342兩者均處于非導(dǎo)通狀況中，“開啟真實”對應(yīng)于通過門1307-1及1307-2處于導(dǎo)通狀況中，且“開啟反轉(zhuǎn)”對應(yīng)于交換晶體管1342處于導(dǎo)通狀況中。圖14的邏輯表中未反映對應(yīng)于通過門1307-1及1307-2以及交換晶體管1342兩者均處于導(dǎo)通狀況中的配置，這是因為此配置會導(dǎo)致感測線被短接在一起。經(jīng)由對通過門1307-1及1307-2以及交換晶體管1342的連續(xù)性的選擇性控制，圖14的邏輯表的上部部分的第一組兩行的三個列中的每一者可與在第一組下面的第二組兩行的三個列中的每一者組合以提供對應(yīng)于九個不同邏輯操作的3×3＝9個不同結(jié)果組合，如由1475處所展示的各種連接路徑所指示。圖13中所圖解說明的邏輯表中概述可由感測電路1350實施的九個不同可選擇邏輯操作。圖14中所圖解說明的邏輯表的下部部分的列展示包含邏輯選擇控制信號的狀態(tài)的標題1480。舉例來說，第一邏輯選擇控制信號的狀態(tài)提供于行1476中，第二邏輯選擇控制信號的狀態(tài)提供于行1477中，第三邏輯選擇控制信號的狀態(tài)提供于行1478中，且第四邏輯選擇控制信號的狀態(tài)提供于行1479中。行1447中概述對應(yīng)于結(jié)果的特定邏輯操作。如此，圖13中所展示的感測電路可用以執(zhí)行如圖14中所展示的各種邏輯操作。舉例來說，根據(jù)本發(fā)明的若干個實施例，可操作感測電路1350以與將存儲器中的數(shù)據(jù)型式進行比較相關(guān)聯(lián)地執(zhí)行各種邏輯操作(例如，AND及OR邏輯操作)。盡管本文中已圖解說明及描述了具體實施例，但所屬領(lǐng)域的技術(shù)人員將了解，旨在實現(xiàn)相同結(jié)果的布置可替代所展示的具體實施例。本發(fā)明意欲涵蓋本發(fā)明的一或多個實施例的修改或變化。應(yīng)理解，已以說明性方式而非限定性方式做出以上描述。在審閱以上描述后，所屬領(lǐng)域的技術(shù)人員將明了以上實施例的組合及本文中未具體描述的其它實施例。本發(fā)明的一或多個實施例的范圍包含其中使用以上結(jié)構(gòu)及方法的其它應(yīng)用。因此，本發(fā)明的一或多個實施例的范圍應(yīng)參考所附權(quán)利要求書聯(lián)合連同此權(quán)利要求書的等效內(nèi)容的全部范圍來確定。在前述實施方式中，出于簡化本發(fā)明的目的，將一些特征一起集合于單個實施例中。本發(fā)明的此方法不應(yīng)解釋為反映本發(fā)明的所揭示實施例必須使用比明確陳述于每一權(quán)利要求中更多的特征的意圖。而是，如以下權(quán)利要求書反映：發(fā)明性標的物在于少于單個所揭示實施例的所有特征。因此，特此將所附權(quán)利要求書并入到實施方案中，其中每一權(quán)利要求獨立地作為單獨實施例。當前第1頁1 2 3