一種利用電源檢測實現(xiàn)非易失性異步邏輯電路的低功耗控制方法
【專利摘要】一種利用電源檢測實現(xiàn)非易失性異步邏輯電路的低功耗控制方法，該方法有三大步驟：步驟一：獲得Vdd監(jiān)測信號；電路中需要設(shè)計一個實時監(jiān)測并處理Vdd波動的模塊，該模塊的作用是將邏輯計算單元開關(guān)所引起的Vdd的壓降記錄下來，且對幅度和頻率敏感，能夠?qū)dd波動幅度和頻率的變化作出相應(yīng)的響應(yīng)，為利用Vdd變化來控制計算模塊關(guān)閉/啟動的決策提供依據(jù)；步驟二：利用步驟一中獲得的Vdd監(jiān)測信號，決定計算模塊是否采取相應(yīng)的操作來適應(yīng)電路的工作狀態(tài)；步驟三：通過計算模塊操作對Vdd的反饋，對電壓閾值進(jìn)行動態(tài)調(diào)整，來獲取最優(yōu)電壓閾值。本發(fā)明通過反饋來實時控制計算單元的關(guān)閉/啟動，大幅降低電路的靜態(tài)功耗。
【專利說明】—種利用電源檢測實現(xiàn)非易失性異步邏輯電路的低功耗控制方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明基于非易失性器件(如磁性隧道結(jié)、憶阻器或相變存儲器等)的異步邏輯電路，利用異步電路對不同任務(wù)電路進(jìn)行不同的響應(yīng)的特性，采用反饋控制的手段，提出了一種利用電源檢測實現(xiàn)非易失性異步邏輯電路的低功耗控制方法，它是一種利用器件非易失性特性動態(tài)調(diào)整異步電路工作單元來降低功耗的控制方法。屬于非易失性低功耗電路設(shè)計領(lǐng)域。

【背景技術(shù)】
[0002]隨著集成電路的高速發(fā)展，晶體管集成度迅速增加，電路復(fù)雜度不斷增大，同步設(shè)計技術(shù)在設(shè)計、制造和應(yīng)用中的局限性和缺陷日益凸顯。異步電路設(shè)計方法作為新的設(shè)計方法和對同步設(shè)計方法的補充，成為片上系統(tǒng)設(shè)計的研究熱點。與同步系統(tǒng)相比，異步系統(tǒng)由于沒有同步時鐘可以大幅降低動態(tài)功耗，且對集成電路的工藝偏差具有更強的魯棒性，這對于基于深亞微米加工工藝的集成電路具有重要意義。
[0003]新型半導(dǎo)體器件如磁性隧道結(jié)、憶阻器和相變存儲器等除了低能耗，還具有非易失以及抗輻射等優(yōu)良特性。它們在集成電路中的應(yīng)用使得設(shè)計非易失性邏輯電路成為可倉泛。
[0004]和傳統(tǒng)的同步電路相比，采用非易失性邏輯的異步電路具有以下幾方面的優(yōu)勢:
[0005]1.異步電路采用模塊化設(shè)計，執(zhí)行計算任務(wù)不依賴時鐘信號觸發(fā)，通過各模塊間的通信來傳遞完成信號。和同步電路信號時間離散化相比，異步電路的信號時間連續(xù)，信號可以隨時有效，一旦信號有效即可立即送出，無需像同步電路等待時鐘信號特定邊沿觸發(fā)。在理論上異步設(shè)計的速度性能優(yōu)于同步設(shè)計。
[0006]2.低功耗。異步電路中動作的推進(jìn)和傳遞不依靠時鐘節(jié)拍，而是通過計算模塊之間的握手信號交互進(jìn)行。握手信號是否送出由數(shù)據(jù)的有效與否決定，這種數(shù)據(jù)驅(qū)動的方式使得電路不會進(jìn)行無必要的操作，大幅降低了動態(tài)功耗。
[0007]3.非易失性。由于電路中采用了基于電子的自旋特性的器件，數(shù)據(jù)在計算模塊中的存儲無需耗費額外的能源來維持，一方面可以大幅降低靜態(tài)功耗，另一方面可以實現(xiàn)系統(tǒng)的快速啟動。
[0008]和成熟的同步設(shè)計方法相比，異步設(shè)計方法還存在一些具體的問題。在異步電路中，由于信號有效時間未被離散化，設(shè)計時需要仔細(xì)考慮電路每一時刻的工作狀態(tài)，對如何處理電路中出現(xiàn)的亞穩(wěn)態(tài)要加以考慮。為了實現(xiàn)低功耗電路的設(shè)計目標(biāo)，給出計算模塊關(guān)閉/啟動的邊界條件成為設(shè)計中面臨的一個具體問題。為了解決這一問題，本發(fā)明利用電源電壓Vdd的實時監(jiān)測信號，采用負(fù)反饋控制的方法，來給出計算模塊關(guān)閉/啟動的最優(yōu)電壓閾值，避免造成電路的亞穩(wěn)態(tài)，同時實現(xiàn)低功耗的設(shè)計目標(biāo)。


【發(fā)明內(nèi)容】

[0009]1、發(fā)明目的:本發(fā)明的目的是提供一種利用電源檢測實現(xiàn)非易失性異步邏輯電路的低功耗控制方法，它是采用一種新型的非易失性異步電路，基于Vdd電壓監(jiān)測，通過反饋來實時控制計算單元的關(guān)閉/啟動，大幅降低電路的靜態(tài)功耗。
[0010]2、技術(shù)方案:集成電路中，電源電壓Vdd會隨著電路的工作狀態(tài)的不同產(chǎn)生波動，當(dāng)電路處在低負(fù)荷工作狀態(tài)時，這種波動的幅度和頻率都會減小，反之則波動的幅度和頻率會增大。由于在異步電路中，電路由數(shù)據(jù)驅(qū)動，可以不依賴時鐘，且又因為采用了具有非易失性的器件，維持?jǐn)?shù)據(jù)無需供電。所以在計算單元閑時將其關(guān)閉，在任務(wù)到來時再將其啟動，可以極大幅度地減小電路的靜態(tài)功耗。但當(dāng)電路處在高負(fù)荷工作狀態(tài)時，若頻繁地關(guān)閉/啟動計算單元，造成電路的亞穩(wěn)態(tài)，反而會導(dǎo)致更大的能耗。
[0011]vdd-tracking是一種實時監(jiān)測電路電源電壓Vdd的技術(shù),通過該技術(shù),可以獲取變化的Vdd信號，此信號可作為判斷電路工作狀態(tài)的重要依據(jù)。
[0012]可以找到一個臨界狀態(tài)，當(dāng)Vdd的頻率和振幅大于該臨界狀態(tài)時，認(rèn)為電路處于高負(fù)荷工作狀態(tài)，若關(guān)閉空閑計算單元，可能造成電路亞穩(wěn)態(tài)。而當(dāng)Vdd的頻率和振幅小于該臨界狀態(tài)時，關(guān)閉空閑狀態(tài)計算單元造成電路亞穩(wěn)態(tài)的概率將大大減小，于是該臨界狀態(tài)的判斷可以作為計算模塊關(guān)閉的依據(jù)。因此，問題的關(guān)鍵在于:給出異步計算單元關(guān)閉的邊界條件，避免造成頻繁地開關(guān)振蕩，邊界條件以電壓閾值的形式給出。
[0013]在實際應(yīng)用中，由于電路執(zhí)行的任務(wù)發(fā)生變化，電路的工作負(fù)荷也隨之變化，因此由Vdd信號給出的電壓閾值會因電路負(fù)荷的不同發(fā)生變化:電壓閾值由Vdd信號給出，而電壓閾值決定了計算模塊采取的操作，計算模塊的工作狀態(tài)會反過來影響Vdd的波動。所以通過引入反饋控制，可以找到最優(yōu)的電壓閾值，實現(xiàn)電路靜態(tài)功耗最優(yōu)的目標(biāo)。
[0014]綜上所述，本發(fā)明一種利用電源檢測實現(xiàn)非易失性異步邏輯電路的低功耗控制方法，該方法具體步驟如下:
[0015]步驟一:獲得Vdd監(jiān)測信號。如附圖1所示，電路中需要設(shè)計一個可以實時監(jiān)測并處理Vdd波動的模塊，該模塊的作用是將邏輯計算單元開關(guān)所引起的Vdd的壓降記錄下來，且對幅度和頻率敏感，能夠?qū)dd波動幅度和頻率的變化作出相應(yīng)的響應(yīng)，為利用Vdd變化來控制計算模塊關(guān)閉/啟動的決策提供依據(jù)。
[0016]步驟二:如附圖1所示，利用步驟一中獲得的Vdd監(jiān)測信號，決定計算模塊是否采取相應(yīng)的操作來適應(yīng)電路的工作狀態(tài)。當(dāng)Vdd的波動范圍在閾值內(nèi)時，電路工作狀態(tài)被認(rèn)為是低負(fù)荷狀態(tài)，此時空閑計算模塊將進(jìn)入關(guān)閉狀態(tài)，而當(dāng)需要啟動該模塊的時候，協(xié)同單元(即與該模塊即將進(jìn)行數(shù)據(jù)交互的模塊)負(fù)責(zé)發(fā)送激活信號，啟動關(guān)閉的計算模塊進(jìn)入工作模式。如附圖1所示，每個計算單元進(jìn)入關(guān)閉狀態(tài)之前，需要將數(shù)據(jù)存儲在非易失性器件中。當(dāng)計算單元再次被激活時，數(shù)據(jù)從非易失性器件中讀出，因而可以立即啟動而不需重新從外部存儲器中加載數(shù)據(jù)。
[0017]步驟三:如附圖2所示，通過計算模塊操作對Vdd的反饋，對電壓閾值進(jìn)行動態(tài)調(diào)整，來獲取最優(yōu)電壓閾值。對閾值的調(diào)整和Vdd頻率的波動強相關(guān)，當(dāng)頻率波動變大時，閾值應(yīng)調(diào)小來避免計算模塊的反復(fù)開關(guān)。反之，則將閾值調(diào)大，避免頻繁的計算模塊工作模式切換。
[0018]3、優(yōu)點和功效:本發(fā)明根據(jù)非易失性器件構(gòu)成的異步邏輯電路的特點，利用Vdd監(jiān)測信號對電路計算單元進(jìn)行反饋控制，實現(xiàn)低負(fù)荷系統(tǒng)空閑模塊完全關(guān)閉、高負(fù)荷系統(tǒng)空閑模塊選擇性關(guān)閉，非易失性計算模塊可以保持模塊關(guān)閉前的數(shù)據(jù)。在保證電路功能和不降低系統(tǒng)穩(wěn)定性的基礎(chǔ)上，大幅度降低了電路的靜態(tài)功耗。

【專利附圖】

【附圖說明】
[0019]圖1為控制原理，其中電源信號檢測電路監(jiān)測各個邏輯模塊電壓變化，并決定將哪些電路模塊進(jìn)入休眠狀態(tài)。
[0020]圖2為反饋控制流程圖。
[0021]圖3為本發(fā)明步驟框圖

【具體實施方式】
:
[0022]見圖3，本發(fā)明一種利用電源檢測實現(xiàn)非易失性異步邏輯電路的低功耗控制方法，該方法具體步驟如下:
[0023]步驟一:獲得監(jiān)測信號。如附圖1所示，電路中需要設(shè)計一個可以實時監(jiān)測并處理波動的模塊，該模塊的作用是將邏輯計算單元開關(guān)所引起的的壓降記錄下來，且對幅度和頻率敏感，能夠?qū)?(1(1波動幅度和頻率的變化作出相應(yīng)的響應(yīng)，為利用7(1(1變化來控制計算模塊關(guān)閉/啟動的決策提供依據(jù)。
[0024]步驟二:如附圖1所示，利用步驟一中獲得的乂況監(jiān)測信號，決定計算模塊是否采取相應(yīng)的操作來適應(yīng)電路的工作狀態(tài)。當(dāng)7(1(1的波動范圍在閾值內(nèi)時，電路工作狀態(tài)被認(rèn)為是低負(fù)荷狀態(tài)，此時空閑計算模塊將進(jìn)入關(guān)閉狀態(tài)，而當(dāng)需要啟動該模塊的時候，協(xié)同單元(即與該模塊即將進(jìn)行數(shù)據(jù)交互的模塊)負(fù)責(zé)發(fā)送激活信號，啟動關(guān)閉的計算模塊進(jìn)入工作模式。如附圖1所示，每個計算單元進(jìn)入關(guān)閉狀態(tài)之前，需要將數(shù)據(jù)存儲在非易失性器件中。當(dāng)計算單元再次被激活時，數(shù)據(jù)從非易失性器件中讀出，因而可以立即啟動而不需重新從外部存儲器中加載數(shù)據(jù)。
[0025]步驟三:如附圖2所示，通過計算模塊操作對的反饋，對電壓閾值進(jìn)行動態(tài)調(diào)整，來獲取最優(yōu)電壓閾值。對閾值的調(diào)整和卩況頻率的波動強相關(guān)，當(dāng)頻率波動變大時，閾值應(yīng)調(diào)小來避免計算模塊的反復(fù)開關(guān)。反之，則將閾值調(diào)大，避免頻繁的計算模塊工作模式切換。
【權(quán)利要求】
1.一種利用電源檢測實現(xiàn)非易失性異步邏輯電路的低功耗控制方法，其特征在于:該方法具體步驟如下: 步驟一:獲得Vdd監(jiān)測信號；電路中需要設(shè)計一個實時監(jiān)測并處理Vdd波動的模塊，該模塊的作用是將邏輯計算單元開關(guān)所引起的Vdd的壓降記錄下來，且對幅度和頻率敏感，能夠?qū)dd波動幅度和頻率的變化作出相應(yīng)的響應(yīng)，為利用Vdd變化來控制計算模塊關(guān)閉/啟動的決策提供依據(jù)； 步驟二:利用步驟一中獲得的Vdd監(jiān)測信號，決定計算模塊是否采取相應(yīng)的操作來適應(yīng)電路的工作狀態(tài)；當(dāng)Vdd的波動范圍在閾值內(nèi)時，電路工作狀態(tài)被認(rèn)為是低負(fù)荷狀態(tài)，此時空閑計算模塊將進(jìn)入關(guān)閉狀態(tài)，而當(dāng)需要啟動該模塊的時候，協(xié)同單元即與該模塊即將進(jìn)行數(shù)據(jù)交互的模塊負(fù)責(zé)發(fā)送激活信號，啟動關(guān)閉的計算模塊進(jìn)入工作模式；每個計算單元進(jìn)入關(guān)閉狀態(tài)之前，需要將數(shù)據(jù)存儲在非易失性器件中；當(dāng)計算單元再次被激活時，數(shù)據(jù)從非易失性器件中讀出，因而立即啟動而不需重新從外部存儲器中加載數(shù)據(jù)； 步驟三:通過計算模塊操作對Vdd的反饋，對電壓閾值進(jìn)行動態(tài)調(diào)整，來獲取最優(yōu)電壓閾值；對閾值的調(diào)整和Vdd頻率的波動強相關(guān)，當(dāng)頻率波動變大時，閾值應(yīng)調(diào)小來避免計算模塊的反復(fù)開關(guān)；反之，則將閾值調(diào)大，避免頻繁的計算模塊工作模式切換。
【文檔編號】G11C16/02GK104409097SQ201410529867
【公開日】2015年3月11日 申請日期:2014年10月10日 優(yōu)先權(quán)日:2014年10月10日
【發(fā)明者】趙恒 , 成元慶, 郭瑋, 趙巍勝 申請人:北京航空航天大學(xué)