專利名稱:邏輯電路易測(cè)設(shè)計(jì)方法
本發(fā)明屬于電路測(cè)試領(lǐng)域，確切地說是大規(guī)模和超大規(guī)模集成電路、插件板易測(cè)設(shè)計(jì)方法的改進(jìn)。
由于邏輯電路集成度的不斷提高，集成電路內(nèi)部所包含的電路越來越復(fù)雜，使插件板和集成電路本身的測(cè)試越來越困難，成本也越來越高。
現(xiàn)時(shí)國外采用的易測(cè)設(shè)計(jì)方法沒有理論根據(jù)，只是憑經(jīng)驗(yàn)定出一套規(guī)則，然后按規(guī)則人工機(jī)械地修改電路，增設(shè)硬件，由此使增設(shè)的硬件在20%以上，而且對(duì)邏輯設(shè)計(jì)強(qiáng)加許多限制，并要占用三條以上的引出線。美國的IBM公司提出了LSSD(Level-Sensitive Scan Design)方法，這種方法由于置初態(tài)和觀測(cè)結(jié)果要通過大量串行移位完成，所以測(cè)試模式(PATTERN)大量增加，降低了測(cè)試效率，并且使制造這類測(cè)試儀器困難大為增加。
為了尋求新的易測(cè)設(shè)計(jì)方法也稱可測(cè)性設(shè)計(jì)方法的理論根據(jù)，本發(fā)明人于1978年4月在《電子計(jì)算機(jī)技術(shù)》第一期首次發(fā)表了“加權(quán)法”的理論，其正確性已經(jīng)得到世界的公認(rèn)。在該文中詳細(xì)討論了可測(cè)性的原理和改善方法。1980年7月在《電子信息技術(shù)》上發(fā)表了“加權(quán)法”實(shí)驗(yàn)結(jié)果，證明效果顯著。在“加權(quán)法”公開發(fā)表后的次年，美國南加州大學(xué)M·A·布魯爾(Breuer)教授發(fā)表了“數(shù)字電路自動(dòng)測(cè)試的新概念”(譯文發(fā)表在《計(jì)算機(jī)工程與應(yīng)用》1981年12期上)。其主要內(nèi)容和“加權(quán)法”幾乎一樣，不久美國學(xué)者戈?duì)柎奶?Goldstein)又成功地應(yīng)用于可測(cè)性設(shè)計(jì)，但沒有介紹增設(shè)硬件的方法，目前尚未檢索到國外有關(guān)的專利文獻(xiàn)。
本發(fā)明根據(jù)“加權(quán)法”中提出的可測(cè)性原理，提出一種增設(shè)硬件的方法，使邏輯電路更容易測(cè)試，從而降低測(cè)試成本，可用于大規(guī)模集成電路和超大規(guī)模集成電路、插件板的易測(cè)設(shè)計(jì)。
本發(fā)明的原理是根據(jù)“加權(quán)法”提出的方法在邏輯電路中增設(shè)“與”門、“或”門、觀測(cè)線和控制線。然后在電路中增設(shè)一個(gè)全用“與”門，也可以是“或”門構(gòu)成的樹型網(wǎng)絡(luò)，通稱收集樹。其中每條輸入線將與增設(shè)的觀測(cè)線連接。這樣由至少一個(gè)“與”門(或者是“或”門)至少二條輸入線和一條樹根就構(gòu)成了一個(gè)收集樹。根據(jù)“加權(quán)法”的原理可知，收集樹本身的可測(cè)性比電路的其它部分好，而且所有觀測(cè)線上的狀態(tài)都可以通過樹根毫無困難地觀測(cè)到，可以說不管增設(shè)多少觀測(cè)線都只要占用電路(或插件板)的一條引出線就可以達(dá)到目的。
為了給增設(shè)的控制線提供所需的控制信號(hào)，還要根據(jù)增設(shè)的控制線多少設(shè)置一個(gè)寄存器或寄存器堆，寄存器可以由一個(gè)觸發(fā)器(如，D型觸發(fā)器)構(gòu)成也可以是由多個(gè)觸發(fā)器構(gòu)成寄存器堆再加打入脈沖線組成。而寄存器或寄存器堆的底層寄存器的數(shù)據(jù)輸入端分別與原電路輸入數(shù)據(jù)通路中的一條線連接，而寄存器或寄存器堆的每個(gè)觸發(fā)器正輸出端或負(fù)輸出端與一條控制線連接。打入脈沖線將作為電路的一條新輸入線占用一條引出線。所有控制線上所需要的狀態(tài)可以很容易地從寄存器(堆)得到。不管增設(shè)多少控制線都不占用電路或插件板的引出線，實(shí)際上僅寄存器(堆)的打入脈沖線需占用一條引出線。
當(dāng)要增設(shè)一個(gè)寄存器堆時(shí)，還要增設(shè)一些輸出合併電路，而只需增設(shè)一個(gè)寄存器時(shí)，不必增設(shè)輸出合併電路。其目的是使寄存器堆本身的故障容易檢測(cè)。這種由“與”門、“或”門、反向門和輸出選通線構(gòu)成的輸出合併電路，其一條輸入線與所說的寄存器堆最高層寄存器中觸發(fā)器的輸出端結(jié)合，在輸出合併電路控制下使寄存器堆的最高輸出端可直接被觀測(cè)。輸出合併電路中的輸出選通線最好占用一條引出線，也可借用寄存器(堆)的打入脈沖線。
圖1 收集樹網(wǎng)絡(luò)示意圖圖2 寄存器堆示意圖圖3 輸出合併電路圖4 易測(cè)設(shè)計(jì)示例總結(jié)構(gòu)圖從圖1可見〔6a〕〔6b〕〔6e〕是“與”門或者是“或”門，為簡單明瞭，這里假定采用扇入能力為2的“與”門構(gòu)成，電路中僅增設(shè)了四條觀測(cè)線，因此收集樹僅需四條輸入線〔1〕〔2〕〔3〕〔4〕?！?〕是收集樹樹根，將作為電路的一條新輸出線占用一條引出線。實(shí)際應(yīng)用時(shí)，收集樹的高、低和大、小取決于增加觀測(cè)線的多少以及采用的“與”門或“或”門的扇入能力。
從圖2可見，這里先假定電路中增設(shè)了四條控制線，而且電路中的數(shù)據(jù)通路寬度為2，選用D型觸發(fā)器構(gòu)成寄存器堆，其中〔7a〕〔7b〕〔7c〕〔7d〕是D型觸發(fā)器，〔8a〕〔9a〕〔10a〕〔11a〕是觸發(fā)器的負(fù)輸出端，〔8b〕〔9b〕〔10b〕〔11b〕是觸發(fā)器的正輸出端，〔12〕是打入脈沖線，〔13〕〔14〕是原電路輸入數(shù)據(jù)通路中的兩條線。電路正常工作之前，寄存器堆應(yīng)全置為1狀態(tài)(即負(fù)輸出端為低電平、正輸出端為高電平)，當(dāng)收集樹由“或”門構(gòu)成，并且按相應(yīng)方法連接時(shí)，電路正常工作之前，寄存器堆應(yīng)全置0狀態(tài)。實(shí)際應(yīng)用時(shí)，是否采用寄存器堆要取決于增設(shè)的控制線多少和電路的數(shù)據(jù)通路的寬度。當(dāng)必須采用寄存器堆時(shí)，寄存器堆的寬度和層數(shù)還依賴原電路中可與寄存器堆最高層輸出端合併的輸出線的多少。
圖3所示的本發(fā)明的輸出合併電路是一個(gè)實(shí)際可用的邏輯電路圖，〔17〕〔18〕是電路原來連接的一條輸出線，〔15〕是連接寄存器堆最高層寄存器中一個(gè)觸發(fā)器的正輸出端〔8b〕或〔9b〕，也可以是負(fù)輸出端〔8a〕或〔9a〕的線
，〔19a〕是“或”門，〔19b〕〔19C〕是“與”門，〔20〕是反向門，〔16〕是所有輸出合併電路的輸出選通線占用一條引出線。如果測(cè)試生成程序處理能力強(qiáng)，〔16〕線可借用寄存器(堆)的打入脈沖線〔12〕，這樣〔16〕線可不占用引出線。當(dāng)〔16〕線為高電平時(shí)，〔15〕被選通輸出，當(dāng)〔16〕線為低電平時(shí)，〔17〕被選通輸出，因此電路正常工作時(shí)應(yīng)維持低電平。在實(shí)際應(yīng)用時(shí)可根據(jù)具體情況設(shè)計(jì)各種各樣但具有相同功能的輸出合併電路。
本發(fā)明的一個(gè)具體實(shí)施例是如圖4的電路圖。首先假定電路的數(shù)據(jù)通路的寬度為2，增設(shè)了三個(gè)“或”門〔21a〕〔21b〕〔21c〕和一個(gè)“與”門〔22〕。增設(shè)四條觀測(cè)線〔23〕〔24〕〔25〕〔26〕及四條控制線〔27〕〔28〕〔29〕〔30〕這里收集樹是用扇入能力為2的“與”門〔31a〕〔31b〕〔31c〕構(gòu)成(相當(dāng)圖1中的〔6a〕〔6b〕〔6c〕)〔32〕線為樹根(相當(dāng)圖1中的〔5〕)，收集樹的輸入線〔33〕〔34〕〔35〕分別與觀測(cè)線〔23〕〔25〕〔26〕相連，而輸入線〔36〕與觀測(cè)線〔24〕之間必須串聯(lián)一個(gè)反向門〔22a〕，因?yàn)橛^測(cè)線〔24〕是從增設(shè)的“與”門〔22〕的輸出線〔37〕上引出的。如果收集樹是用“或”門構(gòu)成，則上面的處理正好相反。
〔38〕〔39〕，〔40〕〔41〕，〔42〕〔43〕，〔44〕〔45〕四對(duì)線，是原來電路中直接相連的四條內(nèi)部線，如果收集樹的一條輸入線是從增設(shè)的“與”門輸出線上引出的觀測(cè)線，則此觀測(cè)線要串聯(lián)一個(gè)反向門后才作為收集樹的輸入。反之如果收集樹是用“或”門構(gòu)成，則由增設(shè)的“或”門輸出端引出的觀測(cè)線要串接一個(gè)反向門。
本實(shí)施例寄存器堆為2層，寬度為2，由四個(gè)D型觸發(fā)器構(gòu)成即〔49a〕〔49b〕〔49c〕〔49d〕，(相當(dāng)于圖2中〔7a〕〔7b〕〔7c〕〔7d〕，〔46〕是打入脈沖線，〔47〕〔48〕是電路的數(shù)據(jù)通路，用“與”門構(gòu)成收集樹，寄存器堆中每個(gè)觸發(fā)器正輸出端〔50b〕〔52b〕〔53b〕分別與控制“或”門〔21a〕〔21b〕〔21c〕的控制線〔27〕〔29〕〔30〕連接。負(fù)輸出端〔51a〕與一條控制“與”門〔22〕的控制線〔28〕連接。
〔57〕是兩個(gè)輸出合併電路的控制線(相當(dāng)于圖3中的〔16〕，〔54〕〔55〕，〔58〕〔59〕是電路中原來直接相連的兩條輸出線，〔56a〕〔56b〕分別與寄存器堆最高層寄存器中的觸發(fā)器〔49a〕〔49b〕的負(fù)輸出端〔50a〕，〔51a〕相連(也可以是正輸出端)，〔60〕是反向門〔61a〕〔61b〕是“與”門，〔62〕是“或”門。要注意一個(gè)觸發(fā)器的兩個(gè)輸出端不能都與控制線連接。如果用“或”門構(gòu)成收集樹，則連接方法正好相反。寄存器或寄存器堆的底層寄存器的每條數(shù)據(jù)輸入端分別與原電路的輸入數(shù)據(jù)通路中的一條線連接。與寄存器堆中同一層寄存器的輸出端相連接的控制線相對(duì)應(yīng)的觀測(cè)線最好與收集樹中同一個(gè)“與”門的輸入線相連。圖4連接方法是最佳組合。
本發(fā)明由于建立在“加權(quán)法”的理論基礎(chǔ)上，增設(shè)的硬件可以明顯地提高測(cè)試生成程序的效率，并且整個(gè)易測(cè)設(shè)計(jì)過程可在計(jì)算機(jī)上自動(dòng)完成，其步驟是，首先自動(dòng)或人機(jī)交互確定增設(shè)硬件的位置和門的類型，然后自動(dòng)檢驗(yàn)增設(shè)的硬件的效果，并根據(jù)效果好壞取舍本次增設(shè)的硬件，重復(fù)上述過程直至達(dá)到滿意的檢測(cè)率為止。最后增設(shè)收集樹，寄存器(堆)以及輸出合併電路，并按上述方法(圖4)連接。
本發(fā)明一般可以保證增設(shè)的硬件不超過10%。還有如下優(yōu)點(diǎn)對(duì)邏輯設(shè)計(jì)不加任何限制，至多占用三條引出線，置初態(tài)是并行移入，觀測(cè)結(jié)果不用移位，因而只會(huì)少量增加模式，并不要求測(cè)試儀增加新部件。
權(quán)利要求
1.在邏輯電路中增設(shè)“與”門、“或”門、觀測(cè)線和控制線的易測(cè)設(shè)計(jì)方法(也稱可測(cè)性設(shè)計(jì)方法)，其特征在于在電路中增設(shè)由“與”門[6]也可以是“或”門和輸入線[1]，[2]，[3]，[4]、樹根[5]構(gòu)成的收集樹，由觸發(fā)器[7a]，[7b]，[7c]，[7d]、打入脈沖線[12]構(gòu)成的寄存器或寄存器堆、由“或”門[19a]、“與”門[19b]，[19c]、反向門[20]和輸出選通線[16]構(gòu)成的輸出合併電路三者組合，使其在電路中最多占用三條引出線。
2.根據(jù)權(quán)利要求
1所說的邏輯電路易測(cè)設(shè)計(jì)方法，其特征在于所說的收集樹是由至少一個(gè)“與”門，也可以是“或”門和至少二條輸入線及一條樹根組成，所說的輸入線與觀測(cè)線連接，所說的樹根作為電路的一條新的輸出線占用一條引出線。
3.根據(jù)權(quán)利要求
1所說的邏輯電路易測(cè)設(shè)計(jì)方法，其特征在于所說的寄存器可以是一個(gè)觸發(fā)器構(gòu)成，也可以是由多個(gè)觸發(fā)器構(gòu)成寄存器堆。而寄存器或寄存器堆的底層寄存器的數(shù)據(jù)輸入端分別與原電路輸入數(shù)據(jù)通路中的一條線連接，而寄存器或寄存器堆的每個(gè)觸發(fā)器正輸出端或負(fù)輸出端與一條控制線連接，所說的打入脈沖線占用一條引出線。
4.根據(jù)權(quán)利要求
1所說的邏輯電路易測(cè)設(shè)計(jì)方法，其特征在于所說的由“與”門、“或”門、反向門和輸出選通線構(gòu)成的輸出合併電路，其一條輸入線與所說的寄存器堆最高層寄存器中觸發(fā)器的輸出端結(jié)合，所說的輸出選通線可以占用一條引出線，也可以不占用引出線。
5.根據(jù)權(quán)利要求
1，4所說的邏輯電路易測(cè)設(shè)計(jì)方法，其特征在于所說的輸出合併電路可以不設(shè)也可以設(shè)置多個(gè)。
專利摘要
本發(fā)明提供一種增設(shè)硬件的方法，使邏輯電路更容易測(cè)試并降低測(cè)試成本?？捎糜诖笠?guī)模和超大規(guī)模集成電路及插件板的易測(cè)設(shè)計(jì)。本發(fā)明提出在電路中增設(shè)“與”門，“或”門觀測(cè)線和控制線來改善電路的可測(cè)性，然后再增設(shè)收集樹、寄存器堆、和輸出合并電路使觀測(cè)線的可觀測(cè)性和控制線的可控制性不降低，同時(shí)使所增加的硬件本身的易測(cè)性不低于增設(shè)硬件后整個(gè)電路的易測(cè)性，并且至多占用3條引出線。
文檔編號(hào)G01R31/26GK85104808SQ85104808
公開日1986年7月16日 申請(qǐng)日期1985年6月24日
發(fā)明者朱昌銜 申請(qǐng)人:朱昌銜導(dǎo)出引文BiBTeX, EndNote, RefMan