專利名稱：非門邏輯電路及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及4乜4-物半導(dǎo)^K衧料和器件領(lǐng)二或，尤其是涉及基于貧柵fU乜4爭
納米線場效應(yīng)晶體管的直4妄耦合場效應(yīng)邏輯(Direct-coupled FET Logic ，簡稱 DCFL)的非門邏輯電路及其形成方法。
背景技術(shù)：
ZnO是一種n - VI族直接帶隙的新型多功能化合物半導(dǎo)體材料，被稱為 第三代寬禁帶半導(dǎo)體材料。ZnO晶體為纖鋅礦結(jié)構(gòu)，禁帶寬度約為3.37eV， 激子束縛能約為60meV。 ZnO具備半導(dǎo)體、光電、壓電、熱電、氣壽文和透明 導(dǎo)電等特性，在傳感、聲、光、電等諸多領(lǐng)域有著廣闊的潛在應(yīng)用〗介值。
近年來，對ZnO材料和器件的研究受到廣泛關(guān)注。研究范圍涵蓋了ZnO 體單晶、薄膜、量子線、量子點等材料的生長和特性以及ZnO傳感器、透明 電極、壓敏電阻、太陽能電池窗口、表面聲波器件、探測器及發(fā)光二極管 (Light-emitting Diodes,縮寫LED )等器件的制備和研究方面。目前，已形 成多種方法用于ZnO材料的生長，并且研制出若干種類的ZnO器件及傳感器， 但是P型ZnO材料的生長，ZnO納米器件的制備及應(yīng)用等問題依然需要深入 和系統(tǒng)的研究。
ZnO是目前擁有納米結(jié)構(gòu)和特性最為豐富的材料，已實現(xiàn)的納米結(jié)構(gòu)包 括納米線、納米帶、納米環(huán)、納米梳、納米管等等。其中， 一維納米線由于 材料的細(xì)微化，比表面積增加，具有常規(guī)體材料所不具備的表面效應(yīng)、小尺 寸效應(yīng)、量子效應(yīng)和宏觀量子隧道效應(yīng)，晶體質(zhì)量更好，載流子的運(yùn)輸性能 更為優(yōu)越。 一維納米線不僅可以實現(xiàn)基本的納米尺度元器件(如激光器、傳
5感器、場效應(yīng)晶體管、發(fā)光二極管、邏輯線路、自旋電子器件以及量子計算 機(jī)等)，而且還能用來連接各種納米器件，可望在單一納米線上實現(xiàn)具有復(fù) 雜功能的電子、光子及自旋信息處理器件。
ZnO納米線場效應(yīng)晶體管(Nanowire Field-Effect Transistor,縮寫NW FET)已成為國際研究的熱點之一。ZnO—維納米線作為溝道，與柵氧和柵金 屬可以形成金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor,縮寫MOSFET)。由于ZnO納米線的電學(xué)性能隨周圍 氣氛中組成氣體的改變而變化，比如未摻雜的ZnO對還原性、氧化性氣體具 有優(yōu)越的敏感性，因此能夠?qū)ο鄳?yīng)氣體進(jìn)行檢測和定量測試。這使得ZnO — 維納米線場效應(yīng)晶體管可以用于氣體、濕度和化學(xué)傳感器、光電和紫外探測 器、存儲器(Memory)等應(yīng)用領(lǐng)域。尤其是能夠?qū)τ卸練怏w(如CO、 NH3 等)進(jìn)行探測，通過場效應(yīng)晶體管的跨導(dǎo)變化，即可檢測出氣體的組成及濃 度。與常規(guī)Sn02氣體傳感器相比，基于ZnO納米線場效應(yīng)晶體管的氣體傳 感器具有尺寸小，成本低，可重復(fù)利用等優(yōu)點。
綜上所述，ZnO納米線場效應(yīng)晶體管的研制在納米電子學(xué)和新型納米傳 感器方面具有重要的研究和應(yīng)用價值，將會對國民經(jīng)濟(jì)的發(fā)展起到重要的推 動作用。
基于納米材料和器件的邏輯單元電路有利于開拓納米器件和電路及其應(yīng) 用的研究。但是由于本征ZnO為N型半導(dǎo)體，且制作的ZnONWFET多為耗 盡型器件，制約了利用ZnO納米線材料實現(xiàn)基于增強(qiáng)/耗盡型FET的邏輯電路 應(yīng)用。

發(fā)明內(nèi)容
為了克服ZnO納米線材料在實現(xiàn)基于增強(qiáng)/耗盡型FET的邏輯電路應(yīng)用方 面的局限性，本發(fā)明提供了一種基于背柵ZnO納米線場效應(yīng)晶體管的直接耦 合場效應(yīng)邏輯的非門邏輯電路及其形成方法。一種非門邏輯電路，其中包括 一輸入端，用于接收輸入電壓信號；一 增強(qiáng)型背柵氧化鋅納米線場效應(yīng)晶體管，其柵電極耦接至所述輸入端，其源 電極耦接至接地點； 一耗盡型背柵氧化鋅納米線場效應(yīng)晶體管，其漏電極耦 接至電壓源，其柵電極、其源電極、以及所述增強(qiáng)型背柵氧化鋅納米線場效 應(yīng)晶體管的漏電極耦接于一點，以該點作為輸出端，用于輸出電壓信號。
一種非門邏輯電路形成方法，該非門邏輯電路包括一增強(qiáng)型背柵氧化鋅 納米線場效應(yīng)晶體管及一耗盡型背柵氧化鋅納米線場效應(yīng)晶體管；其中，該 形成方法包括所述增強(qiáng)型背柵氧化鋅納米線場效應(yīng)晶體管的柵電極作為該 非門邏輯電路的輸入端，用于接收輸入電壓信號；所述增強(qiáng)型背柵氧化鋅納 米線場效應(yīng)晶體管的源電極耦接至接地點；所述耗盡型背柵氧化鋅納米線場 效應(yīng)晶體管的漏電極耦接至電壓源；所述耗盡型背柵氧化鋅納米線場效應(yīng)晶 體管的柵電極、源電極、以及所述增強(qiáng)型背柵氧化鋅納米線場效應(yīng)晶體管的 漏電極耦接于一點，以該點作為該非門邏輯電路的輸出端，用于輸出電壓信 號。
本發(fā)明提供的非門邏輯電路及其形成方法，將一增強(qiáng)型背柵ZnONWFET 及一耗盡型背柵ZnONWFET基于DCFL進(jìn)行有效連接，克服了 ZnO納米線 材料在實現(xiàn)基于增強(qiáng)/耗盡型FET的邏輯電路應(yīng)用方面的局限性，實現(xiàn)了基于 ZnO NW FET的DCFL非門邏輯單元的目的。


圖1為本發(fā)明一種非門邏輯電路的結(jié)構(gòu)示意圖2為本發(fā)明一種非門邏輯電路中耗盡型背柵ZnO NW FET或增強(qiáng)型背 柵ZnO NW FET的結(jié)構(gòu)示意圖3為本發(fā)明一種非門邏輯電路形成方法的一流程示意圖； 圖4為本發(fā)明一種非門邏輯電路形成方法的另 一流程示意圖； 圖5為圖4中步驟101制作耗盡型背柵ZnONWFET的流程圖；圖6為圖4中步驟102制作增強(qiáng)型背柵ZnONWFET的流程圖； 圖7圖6中退火處理后的ZnO NW FET器件的轉(zhuǎn)移特性曲線。
具體實施例方式
圖1為本發(fā)明一種非門邏輯電路的結(jié)構(gòu)示意圖。該非門邏輯電路，包括 一輸入端，用于接收輸入電壓信號Vin; —增強(qiáng)型背柵ZnONWFET 100，其 柵電極Gl耦接至輸入端，其源電極SI耦接至接地點；以及一耗盡型背柵ZnO NWFET200，其漏電極D2耦接至電壓源(圖1中電壓源為直流電源VDD ), 其柵電極G2、其源電極S2、以及增強(qiáng)型背柵ZnONWFET 100的漏電極D1 耦接于一點A，以該點A作為輸出端，用于輸出電壓信號Vout。
由于耗盡型背柵ZnO NW FET 200的柵電極G2和源電極S2相連，使得 耗盡型背柵ZnO NW FET 200的柵電壓為零伏，大于耗盡型背柵ZnO NW FET 200的閾值電壓(耗盡型背柵ZnONWFET200的閾值電壓為一負(fù)電壓)，所 以耗盡型背柵ZnO NW FET 200處于常開狀態(tài)，當(dāng)輸入端的輸入電壓信號Vin 為低電位，即小于增強(qiáng)型背柵ZnONWFET 100的閾值電壓(增強(qiáng)型背柵ZnO NWFET 100的閾值電壓為一正電壓)時，增強(qiáng)型背柵ZnONWFET 100處于 截止?fàn)顟B(tài)，此時輸出端A點處于高電位。當(dāng)輸入端信號Vin電壓值為高電位， 即大于增強(qiáng)型ZnO NW FET 100的閾值電壓時，增強(qiáng)型ZnO NW FET 100處 于開啟狀態(tài)，此時輸出端A點處于低電位?？梢钥闯?，輸入端信號Vin的電 位和輸出端信號Vout的電位處于反相狀態(tài)，乂人而形成DCFL非門邏輯單元電 路。
其中耗盡型背柵ZnO NWFET或增強(qiáng)型背柵ZnO NWFET,如圖2所示 包括
柵氧介質(zhì)Si02，利用PECVD (等離子體增強(qiáng)化學(xué)氣相沉積)生長于P+ -Si4t底的正面；
背柵電極，通過蒸發(fā)金屬形成于？+-81襯底的背面；規(guī)則的周期性排列的十字型定位標(biāo)記，通過依次光刻定位標(biāo)記圖形、蒸
發(fā)金屬、剝離金屬，形成于？+-&襯底的正面； 氧化鋅納米線，放置于P十-Si襯底的正面；
源漏電極(圖2中為源電極、漏電極)，通過依次光刻源漏電極圖形、 蒸發(fā)金屬、剝離金屬形成。
其中增強(qiáng)型背柵ZnONWFET在上述工藝基礎(chǔ)上，再進(jìn)行退火處理，在 60(TC環(huán)境下，退火處理2min，使得原本小于零伏的閾值電壓，正向漂移，形 成大于零伏的增強(qiáng)型閾值電壓。
圖3為本發(fā)明一種非門邏輯電路形成方法的一流程示意圖。該非門邏輯 電路包括一增強(qiáng)型背柵氧化鋅納米線場效應(yīng)晶體管及一耗盡型背柵氧化鋅納 米線場效應(yīng)晶體管。該形成方法包括
步驟10、增強(qiáng)型背柵ZnONWFET的柵電極作為該非門邏輯電路的輸入 端，用于接收輸入電壓信號；
步驟20 、增強(qiáng)型背柵ZnO NW FET的源電極耦接至接地點；
步驟30、耗盡型背柵ZnO NW FET的漏電極耦接至電壓源；
步驟40、耗盡型背柵ZnONWFET的柵電極、源電極、以及所述增強(qiáng)型 背柵ZnO NW FET的漏電極耦接于一點，以該點作為該非門邏輯電路的輸出 端，用于輸出電壓信號。
本發(fā)明非門邏輯電^各形成方法，并不局限于上述步驟10-40的實現(xiàn)順序， 步驟10-40可任意調(diào)換順序。
圖4為本發(fā)明一種非門邏輯電路形成方法的另一流程示意圖。圖3以及 圖4對應(yīng)的實施例相對于圖3以及圖3對應(yīng)的實施例的區(qū)別在于還包括
步驟101 、制作耗盡型背柵ZnO NW FET的步驟。
步驟102、制作增強(qiáng)型背柵ZnO NW FET的步驟。
本發(fā)明非門邏輯電路形成方法，并不局限于上述步驟IOI、步驟102的實 現(xiàn)順序，步驟IOI、以及步驟102可任意調(diào)換順序。圖5為圖4中步驟101制作耗盡型背柵ZnO NW FET的流程圖。 步驟1、柵氧介質(zhì)的制作。利用？￡(3￥0在？+-81襯底的正面生長柵氧介 質(zhì)Si02，完成背柵ZnO納米線場效應(yīng)晶體管的柵氧介質(zhì)的制作。
步驟2、背柵電極的制作。在P十-Si襯底的背面蒸發(fā)金屬，形成背柵電極。
步驟3、定位標(biāo)記的制作。依次在P十-Si襯底的正面進(jìn)行光刻定位標(biāo)記 圖形、蒸發(fā)金屬、剝離金屬，形成規(guī)則的周期性排列的十字型定位標(biāo)記，為 后續(xù)的納米線定位工藝提供十字型定位標(biāo)記。
步驟4、納米線的轉(zhuǎn)移和沉積。將氧化鋅納米線材料浸泡于異丙酮溶液中， 采用超聲降解技術(shù)，使氧化鋅納米線從生長村底表面脫落，懸浮于異丙酮溶 液；并將含有氧化鋅納米線的異丙酮溶液滴于？+-Si襯底的正面，完成氧化 鋅納米線的轉(zhuǎn)移和淀積。
步驟5、納米線的定位。觀察氧化鋅納米線，利用十字型定位標(biāo)記，為后 續(xù)光刻工藝提供氧化鋅納米線的準(zhǔn)確位置。
步驟6、源漏電極的制作。依次光刻源漏電極圖形、蒸發(fā)金屬、剝離金屬， 在P+- Si^H"底的正面形成源漏電才及。
圖6為圖4中步驟102制作增強(qiáng)型背柵ZnO NW FET的流程圖。增強(qiáng)型 背柵ZnONWFET的制作流程與耗盡型背柵ZnONW FET的制作流程相似， 區(qū)別在于，源漏電極制作后，還需進(jìn)行退火處理。圖6相對于圖5還包括
步驟7、退火處理。源漏電極制作后，還需進(jìn)行退火處理，即對整個wafer (晶片)進(jìn)行退火，使得ZnONWFET器件的閾值電壓向正向移動，實現(xiàn)大 于零伏的增強(qiáng)型閾值電壓，從而獲得增強(qiáng)型背柵ZnONWFET。在60(TC環(huán)境 下，退火處理2min,使得原本小于零伏的閾值電壓，正向漂移，形成大于零 伏的增強(qiáng)型閾值電壓。
圖7為圖6中退火處理后的ZnO NW FET器件的轉(zhuǎn)移特性曲線，其表征 ZnONWFET器件在不同柵電壓作用下的源漏電流變化曲線。同時，ZnONW
10FET器件的閾值電壓也可由此曲線得到，從本圖可以看出，當(dāng)柵電壓Vgs小 于0V時，源漏電流Ids極小，當(dāng)柵電壓Vgs大于0V后，源漏電流Ids逐漸 增加，可知器件的閾值電壓為增強(qiáng)型。
本發(fā)明利用ZnO納米線材料和ZnO NW FET器件制作技術(shù)以及互連技 術(shù)，實現(xiàn)基于ZnO NW FET的DCFL非門邏輯電路。
最后應(yīng)說明的是以上實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其 限制；盡管參照前述實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù) 人員應(yīng)當(dāng)理解其依然可以對前述各實施例所記載的技術(shù)方案進(jìn)行修改，或 者對其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技 術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的精神和范圍。
權(quán)利要求
1、一種非門邏輯電路，其特征在于，包括一輸入端，用于接收輸入電壓信號；一增強(qiáng)型背柵氧化鋅納米線場效應(yīng)晶體管，其柵電極耦接至所述輸入端，其源電極耦接至接地點；一耗盡型背柵氧化鋅納米線場效應(yīng)晶體管，其漏電極耦接至電壓源，其柵電極、其源電極、以及所述增強(qiáng)型背柵氧化鋅納米線場效應(yīng)晶體管的漏電極耦接于一點，以該點作為輸出端，用于輸出電壓信號。
2、 根據(jù)權(quán)利要求1所述的非門邏輯電路，其特征在于，所述耗盡型背柵 氧化鋅納米線場效應(yīng)晶體管或增強(qiáng)型背柵氧化鋅納米線場效應(yīng)晶體管，包括柵氧介質(zhì)Si02,利用PECVD生長于P+ - Si襯底的正面； 背柵電極，通過蒸發(fā)金屬形成于？+-^襯底的背面； 規(guī)則的周期性排列的十字型定位標(biāo)記，通過依次光刻定位標(biāo)記圖形、蒸 發(fā)金屬、剝離金屬，形成于？+-8〖襯底的正面； 氧化鋅納米線，放置于？+-8〖襯底的正面；源漏電極，通過依次光刻源漏電極圖形、蒸發(fā)金屬、剝離金屬形成于P+-Si襯底的正面；其中所述增強(qiáng)型背柵氧化鋅納米線場效應(yīng)晶體管在上述工藝基礎(chǔ)上，再 進(jìn)行退火處理，在60(TC環(huán)境下，退火處理2min,使得原本小于零伏的閾值 電壓，正向漂移，形成大于零伏的閾值電壓。
3、 一種非門邏輯電路形成方法，該非門邏輯電路包括一增強(qiáng)型背柵氧化 鋅納米線場效應(yīng)晶體管及一耗盡型背柵氧化鋅納米線場效應(yīng)晶體管；其特征 在于，該形成方法包括所述增強(qiáng)型背柵氧化鋅納米線場效應(yīng)晶體管的柵電極作為該非門邏輯電 路的輸入端，用于接收輸入電壓信號；所述增強(qiáng)型背柵氧化鋅納米線場效應(yīng)晶體管的源電極耦接至接地點；所述耗盡型背柵氧化鋅納米線場效應(yīng)晶體管的漏電極耦接至電壓源； 所述耗盡型背柵氧化鋅納米線場效應(yīng)晶體管的柵電極、源電極、以及所述增強(qiáng)型背柵氧化鋅納米線場效應(yīng)晶體管的漏電極耦接于一點，以該點作為該非門邏輯電路的輸出端，用于輸出電壓信號。
4、 根據(jù)權(quán)利要求3所述的非門邏輯電路形成方法，其特征在于，還包括 制作耗盡型背柵氧化鋅納米線場效應(yīng)晶體管的步驟。
5、 根據(jù)權(quán)利要求4所述的非門邏輯電路形成方法，其特征在于，所述制 作耗盡型背柵氧化鋅納米線場效應(yīng)晶體管的步驟，包括利用PECVD在P+ - Si襯底的正面生長4冊氧介質(zhì)Si,02; 在？+-^襯底的背面蒸發(fā)金屬，形成背柵電極；依次在P+ - Si襯底的正面進(jìn)行光刻定位標(biāo)記圖形、蒸發(fā)金屬、剝離金屬， 形成規(guī)則的周期性排列的十字型定位標(biāo)記；將氧化鋅納米線材料浸泡于異丙酮溶液中，采用超聲降解技術(shù)，使納米 線從生長襯底表面脫落，懸浮于異丙酮溶液；并將含有氧化鋅納米線的異丙 酮溶液滴于P+ - Si襯底的正面，完成氧化鋅納米線的轉(zhuǎn)移和淀積；觀察氧化鋅納米線，利用十字型定位標(biāo)記，為后續(xù)光刻工藝提供氧化鋅 納米線的準(zhǔn)確位置；依次光刻源漏電極圖形、蒸發(fā)金屬、剝離金屬，在P十-Si襯底的正面形 成源漏電極。
6、 根據(jù)權(quán)利要求3所述的非門邏輯電路形成方法，其特征在于，還包括 制作增強(qiáng)型背柵氧化鋅納米線場效應(yīng)晶體管的步驟。
7、 根據(jù)權(quán)利要求6所述的非門邏輯電路形成方法，其特征在于，所述制 作增強(qiáng)型背柵氧化鋅納米線場效應(yīng)晶體管的步驟包括利用PECVD在P+ - Si襯底的正面生長對冊氧介質(zhì)Si02; 在P+ - Si襯底的背面蒸發(fā)金屬，形成背柵電極；依次在P+ - Si襯底的正面進(jìn)行光刻定位標(biāo)記圖形、蒸發(fā)金屬、剝離金屬，形成規(guī)則的周期性排列的十字型定位標(biāo)記；將氧化鋅納米線材料浸泡于異丙酮溶液中，采用超聲降解技術(shù)，使納米 線從生長襯底表面脫落，懸浮于異丙酮溶液；并將含有氧化鋅納米線的異丙 酮溶液滴于P+ - Si襯底的正面，完成氧化鋅納米線的轉(zhuǎn)移和淀積；觀察氧化鋅納米線，利用十字型定位標(biāo)記，為后續(xù)光刻工藝提供氣化鋅 納米線的準(zhǔn)確位置；依次光刻源漏電極圖形、蒸發(fā)金屬、剝離金屬，在？+-8〗襯底的正面形 成源漏電才及；退火處理。
全文摘要
本發(fā)明涉及非門邏輯電路及其形成方法。該非門邏輯電路，包括一輸入端，用于接收輸入電壓信號；一增強(qiáng)型背柵氧化鋅納米線場效應(yīng)晶體管，其柵電極耦接至所述輸入端，其源電極耦接至接地點；一耗盡型背柵氧化鋅納米線場效應(yīng)晶體管，其漏電極耦接至電壓源，其柵電極、其源電極、以及所述增強(qiáng)型背柵氧化鋅納米線場效應(yīng)晶體管的漏電極耦接于一點，以該點作為輸出端，用于輸出電壓信號。本發(fā)明利用氧化鋅納米線材料和氧化鋅納米線場效應(yīng)晶體管制作技術(shù)以及互連技術(shù)，實現(xiàn)基于氧化鋅納米線場效應(yīng)晶體管的直接耦合場效應(yīng)邏輯的非門邏輯電路。
文檔編號H01L21/336GK101431328SQ200810227459
公開日2009年5月13日 申請日期2008年11月25日 優(yōu)先權(quán)日2008年11月25日
發(fā)明者張海英, 徐靜波 申請人:中國科學(xué)院微電子研究所