閃存低速讀模式控制電路的制作方法
【專利摘要】本發(fā)明公開了一種閃存低速讀模式控制電路，包括：電荷泵，由串聯(lián)兩個(gè)電阻和一個(gè)第一開關(guān)組成的第一分壓電路，由兩個(gè)電容串聯(lián)形成的第二分壓電路。第一開關(guān)用于對低速讀模式的數(shù)據(jù)讀取模式和電荷泵漏電模式進(jìn)行切換，在數(shù)據(jù)讀取模式中，兩個(gè)電阻形成的第一分壓通過比較器、與非門和緩沖器反饋到電荷泵的輸入端，使得電荷泵的輸出電壓的穩(wěn)定值和第一分壓成比例。在電荷泵漏電模式，第二分壓電路監(jiān)測電荷泵的輸出電壓，當(dāng)輸出電壓低于低閾值電壓時(shí)，形成反饋信號到電荷泵的輸入端并使電荷泵開啟，當(dāng)輸出電壓高于低閾值電壓時(shí)，形成反饋信號到電荷泵的輸入端并使電荷泵停止工作。本發(fā)明能大大降低整個(gè)低速讀模式的平均電流，降低讀取過程的功耗。
【專利說明】閃存低速讀模式控制電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種閃存低速讀模式控制電路。

【背景技術(shù)】
[0002]在閃存的整個(gè)讀過程中，當(dāng)?shù)刂忿D(zhuǎn)換速率變慢時(shí)，會在當(dāng)前地址數(shù)據(jù)讀完之后、下一個(gè)地址的數(shù)據(jù)讀取之前進(jìn)入等待模式。一般稱低速讀模式為地址轉(zhuǎn)換速率變慢的數(shù)據(jù)讀取模式，具體為，一般將閃存的低速讀模式定義為讀取速率小于30MHZ的讀模式。如圖1所示，是現(xiàn)有閃存低速讀模式的時(shí)序圖；現(xiàn)有閃存低速讀模式包括正常的數(shù)據(jù)讀取模式即圖1中的Active所對應(yīng)區(qū)域的模式和等待模式即圖1中Standbye所對應(yīng)區(qū)域的模式,其中數(shù)據(jù)讀取模式的時(shí)間為Ta，等待模式的時(shí)間為Ts。地址信號Addres為讀操作提供地址，閃存的CEb引腳即芯片使能(Chip Enable, CE)信號為低電平時(shí)開始一個(gè)讀取過程，閃存的電荷泵在整個(gè)讀取過程中輸出電壓VD25_pre，時(shí)鐘信號CLK為電荷泵提供時(shí)鐘信號。
[0003]從圖1可以看出，Ta為30ns，在數(shù)據(jù)讀取模式中電壓VD25_pre為3V，在現(xiàn)有技術(shù)中，電荷泵在數(shù)據(jù)讀取模式中的輸出電壓VD25_pre低于電荷泵的低閾值電壓，圖1中的低閾值電壓為3.6V ;而當(dāng)數(shù)據(jù)讀取結(jié)束時(shí)，由于電荷泵的輸出電壓VD25_pre低于低閾值電壓，電荷泵會啟動自動充電的過程，這樣在等待模式中電壓VD25_pre會升高，并會一直升高到電荷泵的高閾值電壓，圖1中示意的高閾值電壓為5V ;在升高到高閾值電壓即5V時(shí)電荷泵的輸出電壓會開始降低，當(dāng)降低到低閾值電壓即3.6V后又升高。可以看出，在現(xiàn)有技術(shù)的整個(gè)等待模式中閃存的電荷泵都會工作并消耗電流。
[0004]在整個(gè)低速讀模式中的平均電流可以采用如下公式表示:
[0005]Iavg= (Ta*Ia+Ts*Is)/(Ta+Ts)；
[0006]其中Iavg表示整個(gè)低速讀模式中的平均電流，Ia表示數(shù)據(jù)讀取模式中的閃存消耗的電流，Is表示等待模式中的閃存消耗的電流，其中閃存等待模式消耗的電流主要是電荷泵電流。可知，由于Is的存在，使得整個(gè)讀取過程的電流消耗過大。


【發(fā)明內(nèi)容】

[0007]本發(fā)明所要解決的技術(shù)問題是提供一種閃存低速讀模式控制電路，能大大降低整個(gè)低速讀模式的平均電流，降低讀取過程的功耗。
[0008]為解決上述技術(shù)問題，本發(fā)明提供的閃存低速讀模式控制電路中的低速讀模式為讀取速率小于30MHZ的讀模式，包括:
[0009]電荷泵，所述電荷泵工作時(shí)在其輸出端產(chǎn)生一輸出電壓。
[0010]所述電荷泵輸出端連接第一分壓電路，所述第一分壓電路包括串聯(lián)的第一電阻、第二電阻和第一開關(guān)，所述第一電阻的第一端連接所述電荷泵的輸出端、所述第一電阻的第二端連接所述第二電阻的第一端，所述第一開關(guān)連接在所述第二電阻的第二端和地之間；所述第一開關(guān)接通時(shí)，閃存處于低速讀模式中的數(shù)據(jù)讀取模式；所述第一開關(guān)斷開時(shí)，所述閃存處于所述低速讀模式中的電荷泵漏電模式。
[0011]在所述數(shù)據(jù)讀取模式中，所述第一電阻的第二端輸出所述輸出電壓的第一分壓，所述第一分壓連接到一比較器的正輸入端；所述比較器的負(fù)輸入端連接電源電壓；所述比較器的輸出端連接一與非門的第一輸入端，所述與非門的輸出端通過第一緩沖器連接到所述電荷泵的輸入端；當(dāng)所述電荷泵的輸入端為高電平時(shí)所述電荷泵工作，當(dāng)所述電荷泵的輸入端為低電平時(shí)所述電荷泵停止工作。
[0012]在所述數(shù)據(jù)讀取模式中，所述第一分壓低于電源電壓時(shí)所述電荷泵工作，所述第一分壓等于所述電源電壓時(shí)所述電荷泵停止工作并使所述電荷泵的所述輸出電壓保持為穩(wěn)定值并作為數(shù)據(jù)讀取的工作電壓；所述數(shù)據(jù)讀取的工作電壓大于所述電荷泵在等待模式下的低閾值電壓；
[0013]所述電荷泵輸出端連接第二分壓電路，所述第二分壓電路由串聯(lián)的第一電容和第二電容組成，所述第一電容的第一端接所述電荷泵的輸出端，所述第二電容連接在所述第一電容的第二端和地之間，所述第一電容的第二端輸出第二分壓。
[0014]第一 PMOS管，所述第一 PMOS管的源極連接電源電壓，所述第一 PMOS管的漏極通過第一電流源接地，所述第一 PMOS管的柵極連接所述第二分壓；通過調(diào)節(jié)所述第一電容和所述第二電容的大小調(diào)節(jié)所述第二分壓和所述輸出電壓的比例關(guān)系，當(dāng)所述輸出電壓小于等于所述電荷泵的低閾值電壓時(shí)，所述電源電壓和所述第二分壓的電壓差大于等于所述第一 PMOS管的閾值電壓并使所述第一 PMOS管導(dǎo)通；當(dāng)所述輸出電壓大于所述電荷泵的低閾值電壓時(shí)，所述電源電壓和所述第二分壓的電壓差小于所述第一 PMOS管的閾值電壓并使所述第一 PMOS管斷開。
[0015]第二 NMOS管，所述第二 NMOS管的源極接地，所述第二 NMOS管的漏極通過第二電流源接電源電壓，所述第二 NMOS管的柵極連接所述第一 PMOS管的漏極。
[0016]所述第二 NMOS管的漏極通過第二緩沖器連接到D觸發(fā)器的復(fù)位端，該復(fù)位端為低電平時(shí)所述D觸發(fā)器復(fù)位。
[0017]所述D觸發(fā)器的D輸入端連接電源電壓，時(shí)鐘輸入端連接片上時(shí)序信號，Q輸出端連接所述與非門的第二輸入端。
[0018]進(jìn)一步的改進(jìn)是，在所述電荷泵漏電模式中所述電荷泵的所述輸出電壓從穩(wěn)定值開始下降，通過設(shè)置所述電荷泵的所述輸出電壓的穩(wěn)定值和低閾值電壓的差值使所述電荷泵漏電模式中所述電荷泵的所述輸出電壓始終大于所述低閾值電壓。
[0019]進(jìn)一步的改進(jìn)是，所述電荷泵的所述輸出電壓的穩(wěn)定值和低閾值電壓的差值為0.3V ?0.4V。
[0020]進(jìn)一步的改進(jìn)是，通過調(diào)整所述第一電阻和所述第二電阻的值使所述電荷泵的所述輸出電壓的穩(wěn)定值為所述電源電壓的2.2倍；所述電荷泵的低閾值電壓設(shè)置為所述電源電壓的2倍。
[0021]本發(fā)明閃存低速讀模式控制電路能使閃存低速讀模式在數(shù)據(jù)讀取模式和電荷泵漏電模式之間切換，在數(shù)據(jù)讀取模式中將電荷泵輸出的數(shù)據(jù)讀取工作電壓大于電荷泵的低閾值電壓，這樣能使從數(shù)據(jù)讀取模式切換到電荷泵漏電模式時(shí)使電荷泵的輸出電壓大于低閾值電壓，這樣避免了為了在電荷泵漏電模式中的電荷泵的輸出電壓必須大于低閾值電壓而對電荷泵進(jìn)行充電，所以本發(fā)明的電荷泵漏電模式中電荷泵的輸出電壓下降到低閾值電壓之前電荷泵都停止工作，所以本發(fā)明能大大降低電荷泵漏電模式的電流消耗；且當(dāng)在電荷泵漏電模式中，電荷泵的輸出電壓始終大于低閾值電壓時(shí)，能使電荷泵漏電模式的電流消耗為O ;所以本發(fā)明能大大降低整個(gè)低速讀模式的平均電流，降低讀取過程的功耗。

【專利附圖】

【附圖說明】
[0022]下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0023]圖1是現(xiàn)有閃存低速讀模式的時(shí)序圖；
[0024]圖2是本發(fā)明實(shí)施例閃存低速讀模式控制電路圖；
[0025]圖3是本發(fā)明實(shí)施例閃存低速讀模式的時(shí)序圖。

【具體實(shí)施方式】
[0026]如圖2所示，是本發(fā)明實(shí)施例閃存低速讀模式控制電路圖。在閃存的整個(gè)讀過程中，當(dāng)?shù)刂忿D(zhuǎn)換速率小于數(shù)據(jù)讀取速率時(shí)，會在當(dāng)前地址數(shù)據(jù)讀完之后、下一個(gè)地址的數(shù)據(jù)讀取之前插入等待模式，一般將閃存的低速讀模式定義為讀取速率小于30MHZ的讀模式。本發(fā)明實(shí)施例閃存低速讀模式控制電路包括:
[0027]電荷泵I，所述電荷泵I工作時(shí)在其輸出端產(chǎn)生一輸出電壓VD25_pre。
[0028]所述電荷泵I輸出端連接第一分壓電路，所述第一分壓電路包括串聯(lián)的第一電阻R0、第二電阻Rl和第一開關(guān)K1，所述第一電阻RO的第一端連接所述電荷泵I的輸出端、所述第一電阻RO的第二端連接所述第二電阻Rl的第一端，所述第一開關(guān)Kl連接在所述第二電阻Rl的第二端和地之間；所述第一開關(guān)Kl接通時(shí)，閃存處于低速讀模式中的數(shù)據(jù)讀取模式；所述第一開關(guān)Kl斷開時(shí)，所述閃存處于所述低速讀模式中的電荷泵漏電模式。
[0029]在所述數(shù)據(jù)讀取模式中，所述第一電阻RO的第二端輸出所述輸出電壓VD25_pre的第一分壓VF，所述第一分壓VF連接到一比較器2的正輸入端即P輸入端；所述比較器2的負(fù)輸入端即N輸入端連接電源電壓VDD ;所述比較器2的輸出端連接一與非門3的第一輸入端，所述與非門3的輸出端輸出信號ENl并通過第一緩沖器4連接到所述電荷泵I的輸入端；當(dāng)所述電荷泵I的輸入端即信號EN為高電平時(shí)所述電荷泵I工作，當(dāng)所述電荷泵I的輸入端為低電平時(shí)所述電荷泵I停止工作。
[0030]在所述數(shù)據(jù)讀取模式中，所述第一分壓VF低于電源電壓VDD時(shí)所述電荷泵I工作，所述第一分壓VF等于所述電源電壓VDD時(shí)所述電荷泵I停止工作并使所述電荷泵I的所述輸出電壓VD25_pre保持為穩(wěn)定值并作為數(shù)據(jù)讀取的工作電壓；所述數(shù)據(jù)讀取的工作電壓大于所述電荷泵的等待模式下的低閾值電壓。
[0031]當(dāng)數(shù)據(jù)讀取結(jié)束時(shí)，所述輸出電壓VD25_pre小于所述電荷泵的等待模式下的低閾值電壓時(shí)，低速讀模式會直接切換到等待模式，而不會進(jìn)入到本發(fā)明實(shí)施例的所述電荷泵漏電模式；進(jìn)入到等待模式后，會對電荷泵充電，產(chǎn)生如圖1所示的情形，具體請參考【背景技術(shù)】的描述。而本發(fā)明實(shí)施例將所述數(shù)據(jù)讀取的工作電壓設(shè)置為大于所述電荷泵的低閾值電壓，當(dāng)數(shù)據(jù)讀取結(jié)束時(shí)能使所述輸出電壓VD25_pre直接大于所述電荷泵的低閾值電壓，這樣低速讀模式不會切換到等待模式、而是直接切換到電荷泵漏電模式，避免了現(xiàn)有技術(shù)中將數(shù)據(jù)讀取的工作電壓設(shè)置為小于電荷泵的低閾值電壓時(shí)所出現(xiàn)的在進(jìn)入到等待模式時(shí)必然會對電荷泵進(jìn)行充電的情形，能夠大大降低電流的消耗。
[0032]所述電荷泵I輸出端連接第二分壓電路，所述第二分壓電路由串聯(lián)的第一電容CO和第二電容Cl組成,所述第一電容CO的第一端接所述電荷泵I的輸出端即輸入信號VD25_pre，所述第二電容Cl連接在所述第一電容CO的第二端和地之間，所述第一電容CO的第二端輸出第二分壓VD。
[0033]第一 PMOS管MO，所述第一 PMOS管MO的源極連接電源電壓VDD，所述第一 PMOS管MO的漏極通過第一電流源1接地，所述第一 PMOS管MO的柵極連接所述第二分壓VD ;通過調(diào)節(jié)所述第一電容CO和所述第二電容Cl的大小調(diào)節(jié)所述第二分壓VD和所述輸出電壓VD25_pre的比例關(guān)系，當(dāng)所述輸出電壓VD25_pre小于等于所述電荷泵I的低閾值電壓時(shí)，所述電源電壓VDD和所述第二分壓VD的電壓差大于等于所述第一 PMOS管MO的閾值電壓并使所述第一 PMOS管MO導(dǎo)通；當(dāng)所述輸出電壓VD25_pre大于所述電荷泵I的低閾值電壓時(shí)，所述電源電壓VDD和所述第二分壓VD的電壓差小于所述第一 PMOS管MO的閾值電壓并使所述第一 PMOS管MO斷開。
[0034]第二 NMOS管Ml，所述第二 NMOS管Ml的源極接地，所述第二 NMOS管Ml的漏極通過第二電流源Il接電源電壓VDD，所述第二 NMOS管Ml的柵極連接所述第一 PMOS管MO的漏極。
[0035]所述第二 NMOS管Ml的漏極通過第二緩沖器5連接到D觸發(fā)器6的復(fù)位端即RN端，即所述第二 NMOS管Ml的漏極輸出的電壓信號VE經(jīng)過緩沖后得到電壓信號VR并輸入到D觸發(fā)器6的復(fù)位端，該復(fù)位端為低電平時(shí)所述D觸發(fā)器6復(fù)位。
[0036]所述D觸發(fā)器6的D輸入端連接電源電壓VDD，時(shí)鐘輸入端即CK端連接片上時(shí)序信號ATDb，Q輸出端輸出信號SB_EN并連接所述與非門3的第二輸入端。片上時(shí)序信號ATDb為閃存中的片上時(shí)序信號產(chǎn)生電路產(chǎn)生的信號，片上時(shí)序信號產(chǎn)生電路通過對地址變化的檢測和脈沖寬度的調(diào)整得到片上時(shí)序信號ATDb。
[0037]在所述電荷泵漏電模式中所述電荷泵I的所述輸出電壓VD25_pre從穩(wěn)定值開始下降，通過設(shè)置所述電荷泵I的所述輸出電壓VD25_pre的穩(wěn)定值和低閾值電壓的差值，較佳為，該差值為0.3V?0.4V，使所述電荷泵漏電模式中所述電荷泵I的所述輸出電壓VD25_pre始終大于所述低閾值電壓，這樣能使所述電荷泵漏電模式中的電荷泵電流為0，最大限度的減少整個(gè)低速讀取模式的平均電流，減少功率消耗。
[0038]較佳為，通過調(diào)整所述第一電阻RO和所述第二電阻Rl的值使所述電荷泵的所述輸出電壓VD25_pre的穩(wěn)定值為所述電源電壓VDD的2.2倍；所述電荷泵I的低閾值電壓設(shè)置為所述電源電壓VDD的2倍。
[0039]如圖3所示，本發(fā)明實(shí)施閃存低速讀模式的時(shí)序圖。正常的數(shù)據(jù)讀取模式為圖3中的Active所對應(yīng)區(qū)域的模式和電荷泵漏電模式為圖3中Standbye所對應(yīng)區(qū)域的模式，其中數(shù)據(jù)讀取模式的時(shí)間為Ta，等待模式的時(shí)間為TL。地址信號Addres為讀操作提供地址，閃存的CEb引腳信號為低電平時(shí)開始一個(gè)讀取過程，閃存的電荷泵在整個(gè)讀取過程中輸出電壓VD25_pre，時(shí)鐘信號CLK為讀取過程提供時(shí)鐘。從圖3可以看出，Ta為30ns，在數(shù)據(jù)讀取模式中電壓VD25_pre為3.9V，在電荷泵漏電模式中電壓VD25_pre會逐漸降低。
[0040]在整個(gè)低速讀模式中的平均電流可以采用如下公式表示:
[0041]Iavg= (TaXIa+TLXIL)/(Ta+TL)
[0042]其中Iavg表示整個(gè)低速讀模式中的平均電流，Ia表示數(shù)據(jù)讀取模式中的閃存的消耗電流，Il表示電荷泵漏電模式中的閃存的消耗電流。
[0043]如果圖3中電荷泵漏電模式結(jié)束時(shí)的電壓VP大于電荷泵的低閾值電壓，在整個(gè)電荷泵漏電模式中中閃存的電荷泵都不會啟動，那么L?O微安。
[0044]最終的平均電流:Iavg?(TaX Ia) / (Ta+TL)。
[0045]所以本發(fā)明實(shí)施能使得整個(gè)讀取過程的平均電流大大降低。
[0046]以上通過具體實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種閃存低速讀模式控制電路，閃存的低速讀模式為讀取速率小于30MHZ的讀模式，其特征在于，包括: 電荷泵，所述電荷泵工作時(shí)在其輸出端產(chǎn)生一輸出電壓； 所述電荷泵輸出端連接第一分壓電路，所述第一分壓電路包括串聯(lián)的第一電阻、第二電阻和第一開關(guān)，所述第一電阻的第一端連接所述電荷泵的輸出端、所述第一電阻的第二端連接所述第二電阻的第一端，所述第一開關(guān)連接在所述第二電阻的第二端和地之間；所述第一開關(guān)接通時(shí)，閃存處于低速讀模式中的數(shù)據(jù)讀取模式；所述第一開關(guān)斷開時(shí)，所述閃存處于所述低速讀模式中的電荷泵漏電模式； 在所述數(shù)據(jù)讀取模式中，所述第一電阻的第二端輸出所述輸出電壓的第一分壓，所述第一分壓連接到一比較器的正輸入端；所述比較器的負(fù)輸入端連接電源電壓；所述比較器的輸出端連接一與非門的第一輸入端，所述與非門的輸出端通過第一緩沖器連接到所述電荷泵的輸入端；當(dāng)所述電荷泵的輸入端為高電平時(shí)所述電荷泵工作，當(dāng)所述電荷泵的輸入端為低電平時(shí)所述電荷泵停止工作； 在所述數(shù)據(jù)讀取模式中，所述第一分壓低于電源電壓時(shí)所述電荷泵工作，所述第一分壓等于所述電源電壓時(shí)所述電荷泵停止工作并使所述電荷泵的所述輸出電壓保持為穩(wěn)定值并作為數(shù)據(jù)讀取的工作電壓；所述數(shù)據(jù)讀取的工作電壓大于所述電荷泵在等待模式下的低閾值電壓； 所述電荷泵輸出端連接第二分壓電路，所述第二分壓電路由串聯(lián)的第一電容和第二電容組成，所述第一電容的第一端接所述電荷泵的輸出端，所述第二電容連接在所述第一電容的第二端和地之間，所述第一電容的第二端輸出第二分壓； 第一 PMOS管，所述第一 PMOS管的源極連接電源電壓，所述第一 PMOS管的漏極通過第一電流源接地，所述第一 PMOS管的柵極連接所述第二分壓；通過調(diào)節(jié)所述第一電容和所述第二電容的大小調(diào)節(jié)所述第二分壓和所述輸出電壓的比例關(guān)系，當(dāng)所述輸出電壓小于等于所述電荷泵的低閾值電壓時(shí)，所述電源電壓和所述第二分壓的電壓差大于等于所述第一PMOS管的閾值電壓并使所述第一 PMOS管導(dǎo)通；當(dāng)所述輸出電壓大于所述電荷泵的低閾值電壓時(shí)，所述電源電壓和所述第二分壓的電壓差小于所述第一 PMOS管的閾值電壓并使所述第一 PMOS管斷開； 第二 NMOS管，所述第二 NMOS管的源極接地，所述第二 NMOS管的漏極通過第二電流源接電源電壓，所述第二 NMOS管的柵極連接所述第一 PMOS管的漏極； 所述第二 NMOS管的漏極通過第二緩沖器連接到D觸發(fā)器的復(fù)位端，該復(fù)位端為低電平時(shí)所述D觸發(fā)器復(fù)位； 所述D觸發(fā)器的D輸入端連接電源電壓，時(shí)鐘輸入端連接片上時(shí)序信號，Q輸出端連接所述與非門的第二輸入端。
2.如權(quán)利要求1所述閃存低速讀模式控制電路，其特征在于:在所述電荷泵漏電模式中所述電荷泵的所述輸出電壓從穩(wěn)定值開始下降，通過設(shè)置所述電荷泵的所述輸出電壓的穩(wěn)定值和低閾值電壓的差值使所述電荷泵漏電模式中所述電荷泵的所述輸出電壓始終大于所述低閾值電壓。
3.如權(quán)利要求2所述閃存低速讀模式控制電路，其特征在于:所述電荷泵的所述輸出電壓的穩(wěn)定值和低閾值電壓的差值為0.3V?0.4V。
4.如權(quán)利要求1或2或3所述閃存低速讀模式控制電路，其特征在于:通過調(diào)整所述第一電阻和所述第二電阻的值使所述電荷泵的所述輸出電壓的穩(wěn)定值為所述電源電壓的2.2倍；所述電荷泵的低閾值電壓設(shè)置為所述電源電壓的2倍。
【文檔編號】G11C16/06GK104517645SQ201410206549
【公開日】2015年4月15日 申請日期:2014年5月16日 優(yōu)先權(quán)日:2014年5月16日
【發(fā)明者】楊光軍, 馮楚華 申請人:上海華虹宏力半導(dǎo)體制造有限公司