一種具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器的制造方法
【專利摘要】本實(shí)用新型公開了一種具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器，其包括存儲(chǔ)器陣列及其電路，其特征在于：還包括數(shù)個(gè)自偏壓電路，每個(gè)自偏壓電路均由一個(gè)字線控制的P型晶體管和一個(gè)柵極與漏極相連的N型晶體管組成。本實(shí)用新型提供的具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器，其自偏壓電路可在不影響讀寫操作模式電壓的條件下，能有效降低靜態(tài)工作狀態(tài)下的電壓；由于不需要特別調(diào)節(jié)電源電壓，因此，該存儲(chǔ)器便于集成，同時(shí)能有效降低存儲(chǔ)器陣列的漏電流，具有極強(qiáng)的實(shí)用價(jià)值，便于廣泛推廣應(yīng)用。
【專利說明】一種具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種靜態(tài)隨機(jī)存儲(chǔ)器，具體說，是涉及一種具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器，屬于存儲(chǔ)器【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]靜態(tài)隨機(jī)存儲(chǔ)器(英文為Static Random Access Memory,簡稱SRAM)作為一種標(biāo)準(zhǔn)的存儲(chǔ)器單元，廣泛應(yīng)用于掌上電腦、無線通訊和數(shù)字娛樂設(shè)備等領(lǐng)域。隨著集成電路集成度和速度的提高，芯片的功耗越來越大，SRAM的漏電水平也在急速上升。如何設(shè)計(jì)低功耗的靜態(tài)隨機(jī)存儲(chǔ)器已經(jīng)成為目前集成電路領(lǐng)域的一項(xiàng)重要課題。
[0003]通常SRAM的正常工作電壓應(yīng)高于設(shè)計(jì)電壓的90%，但實(shí)際上當(dāng)SRAM存儲(chǔ)單元不處于讀寫存儲(chǔ)狀態(tài)時(shí)，只需70%的設(shè)計(jì)電壓就可以正常保存數(shù)據(jù)，即SRAM存儲(chǔ)單元處于數(shù)據(jù)保存模式(data retention mode)狀態(tài)。在以往的設(shè)計(jì)中，只有當(dāng)整個(gè)SRAM存儲(chǔ)陣列都處于非讀寫狀態(tài)時(shí)，系統(tǒng)才會(huì)進(jìn)入數(shù)據(jù)保存模式，而實(shí)際上在芯片正常工作時(shí)，SRAM會(huì)被頻繁讀寫，數(shù)據(jù)保存模式被運(yùn)用的機(jī)會(huì)很少，因此，在SRAM設(shè)計(jì)中如何有效利用數(shù)據(jù)保存模式的低電壓狀態(tài)來降低功耗很有必要。
實(shí)用新型內(nèi)容
[0004]針對(duì)現(xiàn)有技術(shù)存在的上述不足，本實(shí)用新型的目的是提供一種具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器，實(shí)現(xiàn)在芯片正常工作的同時(shí)，使未參與讀寫操作的存儲(chǔ)器單元處于相對(duì)比較低的電壓，以有效解決漏電流的技術(shù)問題。
[0005]為實(shí)現(xiàn)上述目的，本實(shí)用新型采用如下技術(shù)方案來實(shí)現(xiàn):
[0006]一種具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器，包括存儲(chǔ)器陣列及其電路，其特征在于:還包括數(shù)個(gè)自偏壓電路，每個(gè)自偏壓電路均由一個(gè)字線控制的P型晶體管和一個(gè)柵極與漏極相連的N型晶體管組成。
[0007]作為一種優(yōu)選方式，還包括電源線，所述電源線通過自偏壓電路與存儲(chǔ)器陣列相連。
[0008]作為一種優(yōu)選方式，外部電源通過自偏壓電路連接到內(nèi)部電源，該內(nèi)部電源與存儲(chǔ)器陣列的各個(gè)單元相連。
[0009]本實(shí)用新型提供的具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器的工作原理如下:
[0010]在實(shí)際工作中，當(dāng)SRAM的存儲(chǔ)單元處于讀寫狀態(tài)時(shí)，其字線(WLx)處于高電位，通過反向器控制的P型晶體管(MPx)導(dǎo)通，此時(shí)內(nèi)部電源(Virtual VDD)的電壓等于外部電源(VDD);對(duì)于不處于讀寫狀態(tài)的存儲(chǔ)單元，其字線處在低電位，通過反向器控制的P型晶體管關(guān)閉，而N型晶體管(MNx)導(dǎo)通；由于N型晶體管的工作特性和柵漏極相連的設(shè)計(jì)，漏極與源極的電位差大于閾值電壓，N型晶體管產(chǎn)生了 AV的電壓降，這樣內(nèi)部電源的電壓僅為VDD-Λ V，從而有效降低了漏電流。
[0011]與現(xiàn)有技術(shù)相比，本實(shí)用新型提供的具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器，其自偏壓電路可在不影響讀寫操作模式電壓的條件下，能有效降低靜態(tài)工作狀態(tài)下的電壓；由于不需要特別調(diào)節(jié)電源電壓，因此，該存儲(chǔ)器便于集成，同時(shí)能有效降低存儲(chǔ)器陣列的漏電流，具有極強(qiáng)的實(shí)用價(jià)值，便于廣泛推廣應(yīng)用。
【專利附圖】

【附圖說明】
[0012]圖1是實(shí)施例1所述的具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器的結(jié)構(gòu)示意圖；
[0013]圖2是實(shí)施例1所述的存儲(chǔ)器陣列的內(nèi)部結(jié)構(gòu)示意圖；
[0014]圖3是實(shí)施例1所述的靜態(tài)隨機(jī)存儲(chǔ)器(6T單元結(jié)構(gòu))的電路示意圖；
[0015]圖4是實(shí)施例1所述的具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器在工作時(shí)的電壓波形示意圖；
[0016]圖5是實(shí)施例2所述的具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器的結(jié)構(gòu)示意圖；
[0017]圖6實(shí)施例3所述的具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器的結(jié)構(gòu)示意圖；
[0018]圖7是實(shí)施例3所述的靜態(tài)隨機(jī)存儲(chǔ)器(8T單元結(jié)構(gòu))的電路示意圖。
【具體實(shí)施方式】
[0019]下面結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型的技術(shù)方案做進(jìn)一步詳細(xì)闡述。
[0020]實(shí)施例1
[0021]如圖1至圖3所示，本實(shí)施例提供的具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器，包括存儲(chǔ)器陣列及其電路，以及數(shù)個(gè)自偏壓電路和電源線，每個(gè)自偏壓電路均由一個(gè)字線控制的P型晶體管和一個(gè)柵極與漏極相連的N型晶體管組成，所述電源線通過自偏壓電路與存儲(chǔ)器陣列相連，電源線通過自偏壓電路給存儲(chǔ)器陣列供電；外部電源(VDD)通過自偏壓電路連接到內(nèi)部電源，該內(nèi)部電源與存儲(chǔ)器陣列的各個(gè)單元相連，直接用于給存儲(chǔ)器單元供電；每條字線(WLx)單獨(dú)控制一個(gè)自偏壓電路。
[0022]當(dāng)存儲(chǔ)器進(jìn)行正常讀寫操作時(shí)，通常只有一條字線被選中而處于高電位，該存儲(chǔ)器的其它字線都處于低電位。對(duì)于處于高電位的字線(WLx)，其通過反向器控制的P型晶體管(MPx)打開，內(nèi)部電源(Virtual VDD)被拉至外部電源電位，讀寫操作速度不會(huì)受到影響。而其他處于低電位的字線，其通過反向器控制的P型晶體管(MPx)都關(guān)閉，由于柵漏極相連的N型晶體管(MNx)本身會(huì)產(chǎn)生一個(gè)電壓降(Λ V)，內(nèi)部電源(Virtual VDD)都位于相對(duì)低電壓(VDD- AV),由其供電的存儲(chǔ)器單元也都處在相對(duì)低電壓(VDD- Λ V)下，因此可達(dá)到減少漏電的目的。本實(shí)施例所述的具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器在工作時(shí)的電壓波形示意圖如圖4所示。
[0023]實(shí)施例2
[0024]圖5是本實(shí)施例所述的具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器的結(jié)構(gòu)示意圖，對(duì)比圖5和圖1可見，本實(shí)施例提供的具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器與實(shí)施例1的區(qū)別在于:當(dāng)控制信號(hào)(RE)處于高電位時(shí)，不管字線被選中與否，其控制的P型晶體管(MPx)都打開；而當(dāng)控制信號(hào)(RE)處于低電位時(shí)，可以通過控制字線電位高低來控制P型晶體管(MPx)的開關(guān)，從而通過自偏壓電路降低靜態(tài)工作電壓。
[0025]實(shí)施例3
[0026]圖6是本實(shí)施例所述的具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器的結(jié)構(gòu)示意圖，圖7是本實(shí)施例所述的靜態(tài)隨機(jī)存儲(chǔ)器(8T單元結(jié)構(gòu))的電路示意圖，由圖6和7可見:對(duì)于該8Τ結(jié)構(gòu)的靜態(tài)隨機(jī)存儲(chǔ)器單元，其具有兩條控制字線(WLa/WLb);當(dāng)任意一條控制字線被選中處于高電位時(shí)，P型晶體管(MPx)都處于打開狀態(tài)；而當(dāng)兩條控制字線同時(shí)處于低電位時(shí)，其控制的P型晶體管(MPx)處于關(guān)閉狀態(tài)，N型晶體管(MNx)導(dǎo)通，降低內(nèi)部電源電壓，從而可有效降低漏電流。
[0027]綜上所述，本實(shí)用新型提供的具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器，其自偏壓電路可在不影響讀寫操作模式電壓的條件下，能有效降低靜態(tài)工作狀態(tài)下的電壓；由于不需要特別調(diào)節(jié)電源電壓，因此，該存儲(chǔ)器便于集成，同時(shí)能有效降低存儲(chǔ)器陣列的漏電流，具有極強(qiáng)的實(shí)用價(jià)值，便于廣泛推廣應(yīng)用。
[0028]最后有必要在此指出的是，上述說明只用于對(duì)本實(shí)用新型的技術(shù)方案作進(jìn)一步詳細(xì)說明，不能理解為對(duì)本實(shí)用新型保護(hù)范圍的限制，本領(lǐng)域的技術(shù)人員根據(jù)本實(shí)用新型的上述內(nèi)容作出的一些非本質(zhì)的改進(jìn)和調(diào)整均屬于本實(shí)用新型的保護(hù)范圍。
【權(quán)利要求】
1.一種具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器，包括存儲(chǔ)器陣列及其電路，其特征在于:還包括數(shù)個(gè)自偏壓電路，每個(gè)自偏壓電路均由一個(gè)字線控制的P型晶體管和一個(gè)柵極與漏極相連的N型晶體管組成。
2.如權(quán)利要求1所述的具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器，其特征在于:還包括電源線，所述電源線通過自偏壓電路與存儲(chǔ)器陣列相連。
3.如權(quán)利要求1或2所述的具有自偏壓的靜態(tài)隨機(jī)存儲(chǔ)器，其特征在于:外部電源通過自偏壓電路連接到內(nèi)部電源，該內(nèi)部電源與存儲(chǔ)器陣列的各個(gè)單元相連。
【文檔編號(hào)】G11C11/413GK203573659SQ201320647460
【公開日】2014年4月30日 申請(qǐng)日期:2013年10月18日 優(yōu)先權(quán)日:2013年10月18日
【發(fā)明者】何佳, 鄭祺 申請(qǐng)人:上海工程技術(shù)大學(xué)