電子裝置與用于電子裝置的控制方法
【專利摘要】本發(fā)明是提供了一種電子裝置以及一種用于該電子裝置的控制方法，該電子裝置包含有：一存儲(chǔ)器單元、一金屬墊以及一控制單元。該金屬墊耦接于該存儲(chǔ)器單元，并且用于接收一第一信號與一第二信號；該控制單元耦接于該金屬墊，并且用于在一特定時(shí)間區(qū)間產(chǎn)生一控制信號以控制該金屬墊所接收的該第一信號與該第二信號，并且在該特定時(shí)間區(qū)間將該第一信號的電平上拉以及將該第二信號的電平下拉，以使該第一信號與該第二信號具有一電壓差。本發(fā)明可以消除毛刺，并且避免輸入毛刺造成的問題。
【專利說明】電子裝置與用于電子裝置的控制方法

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明是有關(guān)于一種電子裝置以及一種用于該電子裝置的控制方法，特別是有關(guān)于可消除輸入毛刺(gl itch )的一種電子裝置以及一種用于該電子裝置的控制方法。

【背景技術(shù)】
[0002]為了提升同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(synchronous dynamic random accessmemory, SDRAM)寫入/讀取數(shù)據(jù)的速度,發(fā)展出第三代雙倍速數(shù)據(jù)傳輸(Double Data RateThree,DDR3)技術(shù)的應(yīng)用。應(yīng)用此技術(shù)的隨機(jī)存取存儲(chǔ)器即第三代雙倍速同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Double Data Rate Three Synchronous Dynamic Random Access Memory, DDR3SDRAM)o
[0003]圖1所示是傳統(tǒng)的第三代雙倍速同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的頻率信號CLK、第一數(shù)據(jù)選通信號DQS、第二數(shù)據(jù)選通信號DQS#、輸入數(shù)據(jù)選通信號DQS_input、輸入使能數(shù)據(jù)選通信號DQS_input enable以及輸入芯片數(shù)據(jù)選通信號DQS_input chip的信號時(shí)序圖。如圖1所示，傳統(tǒng)的第三代雙倍速同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器在進(jìn)行一讀取操作時(shí)(例如在圖1中的時(shí)間區(qū)間TO?T3)，第一數(shù)據(jù)選通信號DQS以及第二數(shù)據(jù)選通信號DQS#會(huì)先將片內(nèi)終結(jié)電阻器(On-Die Terminat1n，0DT)打開，使得第一數(shù)據(jù)選通信號DQS以及第二數(shù)據(jù)選通信號DQS#都停留在1/2VDD的電平，由于第一數(shù)據(jù)選通信號DQS以及第二數(shù)據(jù)選通信號DQS#是一組差分信號(differential signal),當(dāng)?shù)谝粩?shù)據(jù)選通信號DQS以及第二數(shù)據(jù)選通信號DQS#具有相同電平時(shí)會(huì)造成毛刺(glitch)，而輸入使能數(shù)據(jù)選通信號DQSjnputenable的開關(guān)時(shí)間的不確定性又會(huì)造成輸入毛刺，所以傳統(tǒng)的第三代雙倍速同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器會(huì)因?yàn)槊?gl itch )而有獲取錯(cuò)數(shù)據(jù)的問題。


【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明的主要目的在于提供一種電子裝置以及一種用于該電子裝置的控制方法，其可消除毛刺(glitch)，并且避免輸入毛刺造成獲取錯(cuò)數(shù)據(jù)的問題。
[0005]根據(jù)本發(fā)明的權(quán)利要求，其披露了一種電子裝置，該電子裝置包含有:一存儲(chǔ)器單元、一金屬墊以及一控制單元。該金屬墊耦接于該存儲(chǔ)器單元，并且用于接收一第一信號與一第二信號；該控制單元耦接于該金屬墊，并且用于在一特定時(shí)間區(qū)間產(chǎn)生一控制信號以控制該金屬墊所接收的該第一信號與該第二信號，并且在該特定時(shí)間區(qū)間將該第一信號的電平上拉以及將該第二信號的電平下拉，以使該第一信號與該第二信號具有一電壓差。
[0006]根據(jù)本發(fā)明的權(quán)利要求，其披露了一種用于一電子裝置的控制方法，該電子裝置包含有一存儲(chǔ)器單元，該控制方法包含有:利用耦接于該存儲(chǔ)器單元的一金屬墊來接收一第一信號與一第二信號；以及利用耦接于該金屬墊的一控制單元在一特定時(shí)間區(qū)間產(chǎn)生一控制信號以控制該金屬墊所接收的該第一信號與該第二信號，并且在該特定時(shí)間區(qū)間將該第一信號的電平上拉以及將該第二信號的電平下拉，以使該第一信號與該第二信號具有一電壓差。
[0007]綜上所述，與先前技術(shù)相比，由于本發(fā)明所披露的電子裝置以及用于該電子裝置的控制方法可在該特定時(shí)間區(qū)間使該第一信號與該第二信號具有一電壓差，所以本發(fā)明可以消除毛刺，并且避免輸入毛刺造成獲取錯(cuò)數(shù)據(jù)的問題。

【專利附圖】

【附圖說明】
[0008]圖1所示是傳統(tǒng)的第三代雙倍速同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的頻率信號CLK、第一數(shù)據(jù)選通信號DQS、第二數(shù)據(jù)選通信號DQS#、輸入數(shù)據(jù)選通信號DQS_input、輸入使能數(shù)據(jù)選通信號DQS_input enable以及輸入芯片數(shù)據(jù)選通信號DQS_input chip的信號時(shí)序圖。
[0009]圖2所示是依據(jù)本發(fā)明的一實(shí)施方式的電子裝置的簡化的方框示意圖。
[0010]圖3所示是本發(fā)明的電子裝置的頻率信號CLK、第一數(shù)據(jù)選通信號DQS、第二數(shù)據(jù)選通信號DQS#、輸入數(shù)據(jù)選通信號DQS_input、輸入使能數(shù)據(jù)選通信號DQS_input enable以及輸入芯片數(shù)據(jù)選通信號DQS_input chip的信號時(shí)序圖。
[0011][圖的符號簡單說明]:
[0012]200:電子裝置
[0013]202:存儲(chǔ)器單元
[0014]204:金屬墊
[0015]206:控制單元

【具體實(shí)施方式】
[0016]請參考圖2以及圖3，圖2所示是依據(jù)本發(fā)明的一實(shí)施方式的電子裝置200的簡化的方框示意圖，電子裝置200包含有:一存儲(chǔ)器單元202、一金屬墊204以及一控制單元206，其中，存儲(chǔ)器單元202可以是一第三代雙倍速同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Double DataRate Three Synchronous Dynamic Random Access Memory, DDR3 SDRAM)。圖 3 所不是電子裝置200的頻率信號CLK、第一數(shù)據(jù)選通信號DQS、第二數(shù)據(jù)選通信號DQS#、輸入數(shù)據(jù)選通信號DQS_input、輸入使能數(shù)據(jù)選通信號DQS_input enable以及輸入芯片數(shù)據(jù)選通信號DQS_input chip的信號時(shí)序圖。
[0017]如圖2所示，金屬墊204耦接于存儲(chǔ)器單元202，并且用于接收第一數(shù)據(jù)選通信號DQS以及第二數(shù)據(jù)選通信號DQS#，其中，第一數(shù)據(jù)選通信號DQS以及第二數(shù)據(jù)選通信號DQS#是一組差分信號(differential signal)?？刂茊卧?06稱接于金屬墊204,并且用于在一時(shí)間區(qū)間T3產(chǎn)生一控制信號C以控制金屬墊204所接收的第一數(shù)據(jù)選通信號DQS以及第二數(shù)據(jù)選通信號DQS#，并且在時(shí)間區(qū)間T3將第一數(shù)據(jù)選通信號DQS的電平上拉以及將第二數(shù)據(jù)選通信號DQS#的電平下拉，以使第一數(shù)據(jù)選通信號DQS以及第二數(shù)據(jù)選通信號DQS#具有一電壓差，如圖3所示，其中時(shí)間區(qū)間T3是控制單元206進(jìn)行一讀取操作的一時(shí)間區(qū)間。因此，本發(fā)明可消除因第一數(shù)據(jù)選通信號DQS以及第二數(shù)據(jù)選通信號DQS#具有相同電平所造成的毛刺(glitch)，換句話說，本發(fā)明可防止因輸入使能數(shù)據(jù)選通信號DQSjnputenable的開關(guān)時(shí)間的不確定性而造成輸入毛刺，所以能避免獲取錯(cuò)數(shù)據(jù)的問題。此外，應(yīng)當(dāng)注意的是，上述的實(shí)施方式僅作為本發(fā)明的舉例說明，而不是本發(fā)明的限制條件，舉例來說，控制單元206進(jìn)行該讀取操作的時(shí)間區(qū)間可以依據(jù)不同設(shè)計(jì)需求改為時(shí)間區(qū)間T2或Tl。
[0018]綜上所述，與先前技術(shù)相比，由于本發(fā)明所披露的電子裝置以及用于該電子裝置的控制方法可在該特定時(shí)間區(qū)間使該第一信號與該第二信號具有一電壓差，所以本發(fā)明可以消除毛刺，并且避免輸入毛刺造成獲取錯(cuò)數(shù)據(jù)的問題。
[0019][符號說明]
[0020]200:電子裝置
[0021]202:存儲(chǔ)器單元
[0022]204:金屬墊
[0023]206:控制單元
【權(quán)利要求】
1.一種電子裝置，包含有: 一存儲(chǔ)器單元； 一金屬墊，耦接于所述存儲(chǔ)器單元，用于接收一第一信號與一第二信號；以及一控制單元，耦接于所述金屬墊，用于在一特定時(shí)間區(qū)間產(chǎn)生一控制信號以控制所述金屬墊所接收的所述第一信號與所述第二信號，并且在所述特定時(shí)間區(qū)間將所述第一信號的電平上拉以及將所述第二信號的電平下拉，以使所述第一信號與所述第二信號具有一電壓差。
2.如權(quán)利要求1所述的電子裝置，其中，所述特定時(shí)間區(qū)間是所述控制單元進(jìn)行一讀取操作的一時(shí)間區(qū)間。
3.如權(quán)利要求1所述的電子裝置，其中，所述存儲(chǔ)器單元是一第三代雙倍速同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Double Data Rate Three Synchronous Dynamic Random AccessMemory, DDR3 SDRAM)。
4.如權(quán)利要求1所述的電子裝置，其中，所述第一信號與所述第二信號是數(shù)據(jù)選通信號(data strobe signal, DQS)。
5.如權(quán)利要求1所述的電子裝置，其中，所述第一信號與所述第二信號是一組差分信號(differential signal)。
6.一種用于一電子裝置的控制方法，所述電子裝置包含有一存儲(chǔ)器單元，所述控制方法包含有: 利用耦接于所述存儲(chǔ)器單元的一金屬墊來接收一第一信號與一第二信號；以及利用耦接于所述金屬墊的一控制單元在一特定時(shí)間區(qū)間產(chǎn)生一控制信號以控制所述金屬墊所接收的所述第一信號與所述第二信號，并且在所述特定時(shí)間區(qū)間將所述第一信號的電平上拉以及將所述第二信號的電平下拉，以使所述第一信號與所述第二信號具有一電壓差。
7.如權(quán)利要求6所述的控制方法，其中，所述特定時(shí)間區(qū)間是所述控制單元進(jìn)行一讀取操作的一時(shí)間區(qū)間。
8.如權(quán)利要求6所述的控制方法，其中，所述存儲(chǔ)器單元是一第三代雙倍速同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Double Data Rate Three Synchronous Dynamic Random AccessMemory, DDR3 SDRAM)。
9.如權(quán)利要求6所述的控制方法，其中，所述第一信號與所述第二信號是數(shù)據(jù)選通信號(data strobe signal, DQS)。
10.如權(quán)利要求6所述的控制方法，其中，所述第一信號與所述第二信號是一組差分信號(differential signal)。
【文檔編號】G11C7/10GK104517625SQ201310456438
【公開日】2015年4月15日 申請日期:2013年9月29日 優(yōu)先權(quán)日:2013年9月29日
【發(fā)明者】黃勝國 申請人:瑞昱半導(dǎo)體股份有限公司