對(duì)存儲(chǔ)在閃存中的數(shù)據(jù)有地址ram的模擬電可擦存儲(chǔ)器的制造方法
【專利摘要】本發(fā)明涉及對(duì)存儲(chǔ)在閃存中的數(shù)據(jù)有地址RAM的模擬電可擦存儲(chǔ)器。存儲(chǔ)器系統(tǒng)包括存儲(chǔ)器控制器、耦合于所述存儲(chǔ)器控制器的地址隨機(jī)存取存儲(chǔ)器（RAM）、以及耦合于所述存儲(chǔ)器控制器的非易失性存儲(chǔ)器。所述非易失性存儲(chǔ)器有地址部分和數(shù)據(jù)部分。所述非易失性存儲(chǔ)器的所述地址部分給所述存儲(chǔ)器控制器提供了數(shù)據(jù)部分地址和有效數(shù)據(jù)的數(shù)據(jù)部分地址。所述存儲(chǔ)器控制器加載所述數(shù)據(jù)部分地址并將其存儲(chǔ)在有效數(shù)據(jù)的所述查找地址限定的位置處的地址RAM內(nèi)。所述存儲(chǔ)器控制器使用所述數(shù)據(jù)部分地址，以及所述地址RAM內(nèi)的數(shù)據(jù)塊的位置，以將所述數(shù)據(jù)塊定位在所述非易失性存儲(chǔ)器數(shù)據(jù)部分內(nèi)。所述存儲(chǔ)器控制器使用所述數(shù)據(jù)部分地址，以及所述地址RAM內(nèi)的所述數(shù)據(jù)塊地址的位置，以將所述數(shù)據(jù)塊定位在所述非易失性存儲(chǔ)器數(shù)據(jù)部分內(nèi)。
【專利說明】對(duì)存儲(chǔ)在閃存中的數(shù)據(jù)有地址RAM的模擬電可擦存儲(chǔ)器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明通常涉及存儲(chǔ)系統(tǒng)，更具體地說，涉及模擬電可擦(EEE)存儲(chǔ)器。
【背景技術(shù)】
[0002]模擬電可擦(EEE)存儲(chǔ)器通常使用隨機(jī)存取存儲(chǔ)器(RAM)和非易失性存儲(chǔ)器，例如被電可擦合并以給與該RAM有可比大小的存儲(chǔ)器提供帶有超過普通非易失性存儲(chǔ)器的增強(qiáng)的忍耐力的存儲(chǔ)系統(tǒng)的閃存存儲(chǔ)器。這是通過使用遠(yuǎn)遠(yuǎn)大于RAM的非易失性存儲(chǔ)器實(shí)現(xiàn)的，但EEE存儲(chǔ)器的操作就像它僅僅是RAM的大小。因此EEE存儲(chǔ)器模擬從被EEE存儲(chǔ)器使用的但是在忍耐力方面有增加的尺寸減小的電可擦存儲(chǔ)器。
[0003]EEE存儲(chǔ)器使用RAM以顯示模擬存儲(chǔ)器的內(nèi)容，但是當(dāng)刻意的模擬EE編程變得大時(shí)開始變得沒有競(jìng)爭(zhēng)性。RAM模擬意味著通過基于方法論的搜索的緩慢的訪問時(shí)間。
[0004]因此，有必要提供改進(jìn)了上述描述的問題的EEE存儲(chǔ)器以允許非易失性存儲(chǔ)器能夠與電可擦只讀存儲(chǔ)器(EEPROM)競(jìng)爭(zhēng)。
【專利附圖】

【附圖說明】
[0005]本發(fā)明通過舉例說明并不被附圖所限制。在附圖中，相同的參考符號(hào)表示相同的元素。對(duì)圖中的元素的示出是為了簡(jiǎn)便和清晰并不一定按比例繪制。
[0006]圖1以方框圖的形式示出了對(duì)從閃存存儲(chǔ)器陣列讀取數(shù)據(jù)有用的系統(tǒng)的實(shí)施例。
[0007]圖2示出了可以被用在圖1的系統(tǒng)中的全地址記錄的實(shí)施例。
[0008]圖3示出了可以被用在圖1的系統(tǒng)中的地址系統(tǒng)記錄的實(shí)施例。
[0009]圖4示出了可以被用在圖1的系統(tǒng)中的地址隨機(jī)存取存儲(chǔ)器的實(shí)施例。
[0010]圖5示出了可以被用在圖1的系統(tǒng)中的閃存存儲(chǔ)器陣列的數(shù)據(jù)部分的實(shí)施例。
[0011]圖6示出了可以被用在圖5的閃存存儲(chǔ)器陣列的數(shù)據(jù)部分的記錄狀態(tài)格式的實(shí)施例。
[0012]圖7示出了可以被用在圖5的閃存存儲(chǔ)器陣列的數(shù)據(jù)部分的數(shù)據(jù)塊的格式的實(shí)施例。
[0013]圖8以方框圖的形式示出了對(duì)將數(shù)據(jù)寫入閃存存儲(chǔ)器陣列有用的系統(tǒng)的另一實(shí)施例。
[0014]圖9以流程圖的形式示出了一種使用圖8的系統(tǒng)執(zhí)行寫入操作的方法的實(shí)施例?！揪唧w實(shí)施方式】
[0015]一方面，模擬電可擦(EEE)存儲(chǔ)器有被分成多個(gè)分區(qū)的非易失性存儲(chǔ)器(NVM)和用于存儲(chǔ)NVM地址信息的隨機(jī)存取存儲(chǔ)器(RAM)。地址信息被存儲(chǔ)在一種類型的RAM存儲(chǔ)器中；所述RAM存儲(chǔ)器允許在兩個(gè)時(shí)鐘周期內(nèi)訪問保持在NVM中的數(shù)據(jù)記錄。NVM和地址RAM相互協(xié)作以防止可能在電涌或在記錄生成期間的降落期間發(fā)生的數(shù)據(jù)丟失。結(jié)合突發(fā)程序模式，分布式壓縮/擦除操作可以被實(shí)施以允許對(duì)命令的快速響應(yīng)。參照附圖和以下的說明書可對(duì)此有更好的理解。
[0016]在一個(gè)實(shí)施例中，閃存存儲(chǔ)器被用作NVM。在一個(gè)例子中，正如本發(fā)明所使用的，編程指將邏輯電平“O”存儲(chǔ)到位單元，而擦除指將邏輯電平“ I ”存儲(chǔ)到位單元。然而，在替代實(shí)施例中，編程可以指將邏輯電平“ I ”存儲(chǔ)到位單元，而擦除可以指將邏輯電平“O”存儲(chǔ)到位單元。邏輯電平“O”也可以被稱為邏輯低，而邏輯電平“I”也可以被稱為邏輯高。
[0017]當(dāng)將信號(hào)、狀態(tài)位、或類似的裝置分別變?yōu)槠溥壿嬚婊蜻壿嫾贍顟B(tài)的時(shí)侯，術(shù)語“斷言”或“設(shè)置”和“否定”(或“去斷言”或“清除”)在本發(fā)明中被使用。如果邏輯真狀態(tài)是邏輯電平“I”，邏輯假狀態(tài)是邏輯電平“O”。如果邏輯真狀態(tài)是邏輯電平“0”，邏輯假狀態(tài)是邏輯電平“I”。
[0018]圖1以方框圖的形式示出了對(duì)從閃存存儲(chǔ)器108讀取數(shù)據(jù)有用的處理系統(tǒng)100的實(shí)施例，包括處理器102、以及使用非易失性閃存存儲(chǔ)器陣列108和地址RAM106的EEE存儲(chǔ)器系統(tǒng)114。EEE存儲(chǔ)器系統(tǒng)114包括存儲(chǔ)器控制器104、地址RAM106、以及閃存陣列108(也可以被稱為NVM陣列，其中任何類型的NVM可以代替閃存存儲(chǔ)器被使用)。閃存陣列108可以包括一個(gè)或多個(gè)數(shù)據(jù)段110和一個(gè)或多個(gè)地址系統(tǒng)112?？梢员徽J(rèn)為是易失性存儲(chǔ)器的RAM106雙向耦合于存儲(chǔ)器控制器104。存儲(chǔ)器控制器104被耦合以接收來自處理器102的全地址記錄和來自地址系統(tǒng)112的更新的數(shù)據(jù)塊地址。存儲(chǔ)器控制器104被進(jìn)一步耦合以給地址RAM106提供查找地址以及給門116提供相應(yīng)的數(shù)據(jù)部分位置。重置信號(hào)被提供給處理器102和存儲(chǔ)器控制器104。該重置信號(hào)例如可以是系統(tǒng)100的全局重置信號(hào)。門116接收來自地址RAM106的數(shù)據(jù)部分地址，并且將數(shù)據(jù)部分地址和數(shù)據(jù)塊中的相應(yīng)的位置進(jìn)行合并，并且發(fā)送合并的地址/塊位置信號(hào)以訪問相應(yīng)的數(shù)據(jù)塊和在數(shù)據(jù)段110中的特定數(shù)據(jù)塊內(nèi)的位置。
[0019]處理器102可以是任何類型的處理器，例如微處理器、數(shù)字信號(hào)處理器等，或者可以是任何其它類型的可以訪問EEE存儲(chǔ)器系統(tǒng)114的互連主機(jī)。系統(tǒng)100也可以包括圖1中未顯示的部件，例如系統(tǒng)總線或其它形式的互連，例如交叉開關(guān)(crossbar)、點(diǎn)至點(diǎn)連接、以及光纖和無線傳輸部件、其它存儲(chǔ)器、一個(gè)或多個(gè)附加處理器、一個(gè)或多個(gè)外圍設(shè)備、一個(gè)或多個(gè)輸入/輸出(I/O)設(shè)備等等?；蛘撸到y(tǒng)100中不存在其它模塊或部件。
[0020]在操作中，處理器102可以將訪問請(qǐng)求(讀取或?qū)懭朐L問請(qǐng)求)發(fā)送到存儲(chǔ)器系統(tǒng)114。包括全地址，并且在寫訪問的情況下與寫數(shù)據(jù)相關(guān)的來自處理器102的訪問請(qǐng)求被提供給存儲(chǔ)器控制器104。全地址包括查找地址和與查找地址相關(guān)聯(lián)的數(shù)據(jù)塊中的相應(yīng)的位置。地址RAM106包括將查找地址轉(zhuǎn)化成相應(yīng)的數(shù)據(jù)部分地址的表。在讀訪問的情況下，數(shù)據(jù)段110給處理器104提供了對(duì)應(yīng)于全地址指定的位置的數(shù)據(jù)。在寫訪問的情況下，數(shù)據(jù)段110將接收到的寫數(shù)據(jù)在接收到的地址位置存儲(chǔ)為新的記錄。在寫訪問的情況下，存儲(chǔ)器控制器104可以檢測(cè)閃存陣列108的更新并且給地址RAM106提供來自地址系統(tǒng)112的更新的數(shù)據(jù)塊地址。
[0021]作為帶有使用32位記錄的地址系統(tǒng)112的例子，前16位可以在128K EEE圖像內(nèi)容納64字節(jié)的位置。低16位指向數(shù)據(jù)部分110內(nèi)的64字節(jié)塊的物理位置。對(duì)于帶有64字節(jié)塊的128K EEE圖像，8K閃存存儲(chǔ)器將包括2K用于地址系統(tǒng)112內(nèi)的地址位置。整個(gè)系統(tǒng)可以包括兩個(gè)或多個(gè)EEE圖像，并且對(duì)每EEE圖像需要8k的閃存存儲(chǔ)器。
[0022]所有64字節(jié)塊的物理地址被轉(zhuǎn)移到對(duì)應(yīng)于高位字中的64字節(jié)偏移的地址處的地址RAM。使用測(cè)試邏輯，轉(zhuǎn)移過程可以自動(dòng)進(jìn)行，其中在8K地址系統(tǒng)112內(nèi)每記錄耗費(fèi)I個(gè)周期。因此，對(duì)帶8Κ地址系統(tǒng)112的系統(tǒng)更新地址RAM106對(duì)25mHz的時(shí)鐘速率將需要IOus0
[0023]數(shù)據(jù)部分110中的塊可以以兩個(gè)自動(dòng)化步驟讀作標(biāo)準(zhǔn)的電可擦編程只讀存儲(chǔ)器，所述兩個(gè)自動(dòng)化步驟包括(I)從查找地址中去除高地址位以確定地址RAM106中的數(shù)據(jù)部分地址，以及(2)將數(shù)據(jù)部分地址和數(shù)據(jù)部分110中的數(shù)據(jù)位置進(jìn)行合并以訪問數(shù)據(jù)部分110中的特定數(shù)據(jù)。每自動(dòng)化步驟需要I個(gè)時(shí)鐘周期。
[0024]圖2示出了可以被用在圖1的系統(tǒng)100的全地址200的實(shí)施例。全地址200連同讀取或?qū)懭胝?qǐng)求從處理器102發(fā)送到存儲(chǔ)器控制器104并且包括查找地址和要訪問的數(shù)據(jù)塊內(nèi)的位置。查找地址被轉(zhuǎn)化成地址RAM106中的數(shù)據(jù)部分地址。數(shù)據(jù)部分地址和在數(shù)據(jù)塊中的位置被門116進(jìn)行合并并且被用于訪問閃存陣列108的數(shù)據(jù)部分110中的數(shù)據(jù)塊中的特定位置。
[0025]圖3示出了可以被用在圖1的系統(tǒng)100中的地址系統(tǒng)記錄300的實(shí)施例。地址系統(tǒng)記錄300是可以在地址系統(tǒng)112 (圖1)中實(shí)現(xiàn)的多地址系統(tǒng)記錄300的其中一個(gè)，并且可以包括查找地址字段、數(shù)據(jù)部分地址字段、狀態(tài)字段、以及塊選擇字段。來自查找地址字段的信息和在數(shù)據(jù)塊中的位置由地址RAM106提供以填充記錄300中的查找地址和數(shù)據(jù)部分地址字段。記錄300中的狀態(tài)字段和數(shù)據(jù)部分地址字段的信息由存儲(chǔ)器控制器104提供。合格的狀態(tài)位可以被使用以確定地址系統(tǒng)112中的記錄的存在,所以全部O可以表示沒有記錄。
[0026]圖4示出了可以被用在圖1的系統(tǒng)中的地址RAM106的實(shí)施例，包括查找地址(O)至(η)和相應(yīng)的數(shù)據(jù)部分地址(O)至(η)的表。當(dāng)?shù)刂稲AM106從存儲(chǔ)器控制器104接收查找地址時(shí)，地址RAM106檢索相應(yīng)的數(shù)據(jù)部分地址并且將數(shù)據(jù)部分地址發(fā)送到門116。注意，在數(shù)據(jù)塊中的數(shù)據(jù)部分地址和位置可以被單獨(dú)發(fā)送到數(shù)據(jù)部分110，而不是通過門116。查找地址和數(shù)據(jù)部分地址的數(shù)量和大小可以基于閃存陣列110的大小。
[0027]圖5示出了可以被用在圖1的系統(tǒng)100中的閃存存儲(chǔ)器陣列108的數(shù)據(jù)部分110的實(shí)施例，包括狀態(tài)記錄500和數(shù)據(jù)塊(O)至(N)。狀態(tài)記錄500可以包括分區(qū)識(shí)別字段502、記錄狀態(tài)字段504-508、以及未使用字節(jié)510。分區(qū)識(shí)別字段502識(shí)別閃存存儲(chǔ)器陣列108中的分區(qū)。記錄狀態(tài)字段504-508包括關(guān)于至閃存存儲(chǔ)器陣列108中的相應(yīng)的塊的寫入是否被啟動(dòng)或被完成的信息。
[0028]圖6示出了可以被用在圖5的閃存存儲(chǔ)器陣列108的數(shù)據(jù)部分110中的記錄狀態(tài)字段504-508的格式的實(shí)施例。作為例子，記錄狀態(tài)字段508可以有4個(gè)位，其中2個(gè)位被保留以表示操作(例如寫入命令)是否已被啟動(dòng)，并且其它2個(gè)位表示該操作是否已被完成。記錄狀態(tài)字段504-508的其它合適格式可以被使用。
[0029]未使用的字節(jié)510可以被用作附加塊的記錄狀態(tài)字段，追蹤分區(qū)擦除計(jì)數(shù)，或保留未使用，這取決于數(shù)據(jù)部分110的大小。
[0030]圖7示出了可以被用在圖5的閃存存儲(chǔ)器陣列108的數(shù)據(jù)部分110中的數(shù)據(jù)塊
(O)的格式的實(shí)施例。注意，相同的格式可以被用于數(shù)據(jù)塊(I)至(η)。通過使用數(shù)據(jù)部分地址，數(shù)據(jù)塊(O)被訪問，并且正如門116 (圖1)或其它合適技術(shù)或機(jī)械裝置所提供的，通過使用數(shù)據(jù)塊(O)中的位置，數(shù)據(jù)塊(O)中的每字節(jié)可以被訪問。雖然數(shù)據(jù)塊(O)被顯示為有64字節(jié)，數(shù)據(jù)塊(O)、以及數(shù)據(jù)塊(I) - (η)可以有任何合適數(shù)量的字節(jié)。
[0031]圖8以方框圖的形式示出了對(duì)將數(shù)據(jù)寫入閃存存儲(chǔ)器108有用的系統(tǒng)100的另一實(shí)施例。處理器102提供了連同地址一起被寫入的數(shù)據(jù)以將數(shù)據(jù)寫入存儲(chǔ)器控制器104。存儲(chǔ)器控制器104將數(shù)據(jù)發(fā)送到閃存陣列108中的數(shù)據(jù)部分110的所需地址。狀態(tài)信息，例如特定數(shù)據(jù)塊的寫入是否已被啟動(dòng)或已被完成，也被發(fā)送到數(shù)據(jù)部分110。查找和數(shù)據(jù)部分地址和狀態(tài)信息也可以被發(fā)送到閃存陣列108的地址系統(tǒng)112以追蹤數(shù)據(jù)部分110。存儲(chǔ)器控制器104也可以與地址RAM106進(jìn)行通信以在系統(tǒng)重置或需要對(duì)一個(gè)或多個(gè)查找地址和/或相應(yīng)的數(shù)據(jù)部分地址進(jìn)行更新的其它事件之后提供更新的數(shù)據(jù)塊地址。
[0032]圖9示出了一種使用圖8的系統(tǒng)100執(zhí)行寫入操作的方法900的實(shí)施例的流程圖。過程902可以包括生成包括將數(shù)據(jù)寫入閃存陣列108的記錄命令。記錄命令可以通過連同數(shù)據(jù)和來自處理器102的地址一起給存儲(chǔ)器控制器104發(fā)送命令被生成。
[0033]過程904可以包括確定記錄狀態(tài)字段504-508 (圖5)的設(shè)置以表示寫入操作正在進(jìn)行，并且一旦寫入操作完成，更新的數(shù)據(jù)在相應(yīng)的塊中是可用的。
[0034]過程906可以包括編程或?qū)懭霐?shù)據(jù)塊。注意，數(shù)據(jù)可以被寫入閃存陣列中的單一位，或突發(fā)編程模式可以被使用以通過地址寫入一組位，假定起始位被寫入由地址識(shí)別的塊中。作為過程906的一部分，相應(yīng)的記錄狀態(tài)字段502-508也可以被寫入數(shù)據(jù)部分110。與突發(fā)寫入操作相反，單一寫入操作可以被使用以寫入記錄狀態(tài)字段502-508的其中一個(gè)。
[0035]過程908可以包括將數(shù)據(jù)部分地址和在數(shù)據(jù)塊中的位置寫入地址系統(tǒng)112。數(shù)據(jù)部分地址和在數(shù)據(jù)塊中的位置對(duì)應(yīng)于被寫入數(shù)據(jù)部分110的數(shù)據(jù)。注意，不需要搜索來確定數(shù)據(jù)部分地址，因?yàn)槭褂玫刂废到y(tǒng)112中的查找地址，信息可以很容易地被確定。
[0036]在過程909，存儲(chǔ)器控制器104改變記錄狀態(tài)來完成并且將更新的記錄狀態(tài)發(fā)送到閃存陣列108。
[0037]過程910可以包括確定壓縮或擦除操作是否將被執(zhí)行。根據(jù)壓縮操作將在過程910被執(zhí)行的確定，過程912可以根據(jù)預(yù)定的壓縮算法壓縮輸入數(shù)據(jù)，由此減小存儲(chǔ)在存儲(chǔ)器塊中的數(shù)據(jù)大小。根據(jù)擦除操作將在過程910被執(zhí)行的確定，過程914執(zhí)行擦除操作；在該操作期間，存儲(chǔ)在單一塊中的一個(gè)或多個(gè)頁面中的數(shù)據(jù)按順序被擦除。
[0038]在過程912或914被執(zhí)行之后，或在過程910確定沒有壓縮或擦除操作要通過寫入操作被執(zhí)行之后，過程916包括使用來自地址系統(tǒng)112的更新的查找地址更新存儲(chǔ)器控制器104和地址RAM106。
[0039]作為例子，下面的表I顯示了執(zhí)行方法900所需的時(shí)間:
[0040]表1:過程900的各自部分所需的例子時(shí)間
【權(quán)利要求】
1.一種存儲(chǔ)器系統(tǒng)，包括: 存儲(chǔ)器控制器； 耦合于所述存儲(chǔ)器控制器的地址隨機(jī)存取存儲(chǔ)器(RAM);以及 耦合于所述存儲(chǔ)器控制器的非易失性存儲(chǔ)器(NVM)； 其中: 所述非易失性存儲(chǔ)器具有地址部分和數(shù)據(jù)部分； 所述非易失性存儲(chǔ)器的所述地址部分向所述存儲(chǔ)器控制器提供數(shù)據(jù)部分地址和有效數(shù)據(jù)的查找地址； 所述存儲(chǔ)器控制器加載所述數(shù)據(jù)部分地址并將其存儲(chǔ)在有效數(shù)據(jù)的所述查找地址限定的位置處的所述地址RAM內(nèi)；以及 所述存儲(chǔ)器控制器使用數(shù)據(jù)部分地址，以及所述地址RAM內(nèi)的數(shù)據(jù)塊地址的位置，以將數(shù)據(jù)塊定位在所述非易失性存儲(chǔ)器的所述數(shù)據(jù)部分內(nèi)。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，還包括耦合于所述非易失性存儲(chǔ)器的所述數(shù)據(jù)部分的處理器，其中: 響應(yīng)于所述處理器提供的系統(tǒng)地址，所述地址RAM向所述非易失性存儲(chǔ)器提供來自由查找地址選擇的地址RAM中的位置的數(shù)據(jù)部分地址。
3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器系統(tǒng)，其中所述系統(tǒng)地址包括識(shí)別所述地址RAM內(nèi)的位置的所述查找地址。`
4.根據(jù)權(quán)利要求2所述的存儲(chǔ)器系統(tǒng)，其中所述系統(tǒng)地址還包括數(shù)據(jù)部分地址，所述存儲(chǔ)器系統(tǒng)還包括將從所述地址RAM提供的數(shù)據(jù)部分地址和所述數(shù)據(jù)塊內(nèi)的所述位置進(jìn)行結(jié)合以從所述數(shù)據(jù)部分選擇有效數(shù)據(jù)的邏輯門。
5.一種操作具有非易失性存儲(chǔ)器(NVM)的存儲(chǔ)器系統(tǒng)的方法，包括: 識(shí)別所述NVM內(nèi)的第一 NVM位置，其中所述第一 NVM位置具有第一有效數(shù)據(jù)； 在地址RAM的第一隨機(jī)存取存儲(chǔ)器(RAM)位置內(nèi)加載所述第一 NVM位置的地址； 提供用于選擇所述第一 RAM位置的系統(tǒng)地址； 響應(yīng)于用于選擇所述第一 RAM位置的所述系統(tǒng)地址，從所述地址RAM向所述NVM提供所述第一 NVM位置的所述地址；以及 響應(yīng)于從所述地址RAM接收所述第一 NVM位置的所述地址，提供來自所述第一 NVM位置的所述第一有效數(shù)據(jù)。
6.根據(jù)權(quán)利要求5所述的方法，其中: 識(shí)別所述第一 NVM位置的步驟的進(jìn)一步特征在于，所述第一 NVM位置具有附加有效數(shù)據(jù)；以及 提供所述系統(tǒng)地址的步驟的進(jìn)一步特征在于，所述系統(tǒng)地址具有用于選擇所述第一RAM位置的第一部分和用于從所述第一有效數(shù)據(jù)和所述附加有效數(shù)據(jù)之中選擇所述第一有效數(shù)據(jù)的第二部分。
7.根據(jù)權(quán)利要求6所述的方法，還包括: 將所述第一有效數(shù)據(jù)和所述附加有效數(shù)據(jù)寫入所述NVM位置作為突發(fā)操作的一部分。
8.根據(jù)權(quán)利要求7所述的方法，還包括: 通過將有效數(shù)據(jù)從包括無效數(shù)據(jù)的分區(qū)復(fù)制到只包括所述有效數(shù)據(jù)的一個(gè)或多個(gè)分區(qū)中來壓縮所述NVM內(nèi)的所述有效數(shù)據(jù)；以及 改變只包括所述無效數(shù)據(jù)的所述分區(qū)中的每一個(gè)的狀態(tài)指示器。
9.根據(jù)權(quán)利要求5所述的方法，還包括: 通過相應(yīng)的系統(tǒng)地址向所述存儲(chǔ)器控制器提供要寫入所述NVM的第二有效數(shù)據(jù)；以及 使用所述NVM的地址系統(tǒng)將所述第二有效數(shù)據(jù)寫入所述NVM的數(shù)據(jù)部分內(nèi)的第二 NVM位置。
10.根據(jù)權(quán)利要求9所述的方法，還包括通過所述第二有效數(shù)據(jù)的所述位置加載所述地址RAM。
11.根據(jù)權(quán)利要求10所述的方法，還包括: 提供對(duì)應(yīng)于所述第二有效數(shù)據(jù)的所述地址； 從所述地址RAM獲得所述第二有效數(shù)據(jù)的所述位置；以及 向所述NVM提供從所述地址RAM獲得的所述第二有效數(shù)據(jù)的所述位置以從所述NVM獲得所述第二有效數(shù)據(jù)。
12.根據(jù)權(quán)利要求11所述的方法，其中所述第二有效數(shù)據(jù)是從NVM的所述數(shù)據(jù)部分獲得的。
13.根據(jù)權(quán)利要求12所述的方法，其中所述數(shù)據(jù)部分包括狀態(tài)信息。
14.根據(jù)權(quán)利要求13所述的方法，其中所述數(shù)據(jù)部分包括數(shù)據(jù)塊，其中訪問位置是識(shí)別所述數(shù)據(jù)塊和所述數(shù)據(jù)塊內(nèi)的位置的組合。
15.根據(jù)權(quán)利要求14所述的方法，其中在讀取期間，所述數(shù)據(jù)塊內(nèi)的所述位置由所述系統(tǒng)地址提供，并且所述數(shù)據(jù)塊的識(shí)別來自所述地址RAM。
16.—種存儲(chǔ)器系統(tǒng),包括: 具有數(shù)據(jù)部分和地址系統(tǒng)的非易失性存儲(chǔ)器； 根據(jù)系統(tǒng)地址將數(shù)據(jù)寫入所述數(shù)據(jù)部分的數(shù)據(jù)處理器； 存儲(chǔ)器控制器，耦合于所述非易失性存儲(chǔ)器和所述處理器，用于接收所述系統(tǒng)地址和所述數(shù)據(jù)； 地址隨機(jī)存取存儲(chǔ)器(RAM)，耦合于所述存儲(chǔ)器控制器，提供對(duì)應(yīng)于系統(tǒng)地址的查找地址； 其中: 所述存儲(chǔ)器控制器向所述地址系統(tǒng)提供所述查找地址，并且將數(shù)據(jù)寫入通過所述查找地址選擇的所述數(shù)據(jù)部分中的位置。
17.根據(jù)權(quán)利要求16所述的方法，其中所述數(shù)據(jù)部分存儲(chǔ)狀態(tài)信息。
18.根據(jù)權(quán)利要求17所述的方法，其中所述數(shù)據(jù)部分存儲(chǔ)分區(qū)ID信息。
19.根據(jù)權(quán)利要求16所述的方法，其中: 所述數(shù)據(jù)處理器根據(jù)系統(tǒng)地址從所述數(shù)據(jù)部分讀取數(shù)據(jù)； 所述存儲(chǔ)器控制器從對(duì)應(yīng)于系統(tǒng)地址的所述地址RAM獲得數(shù)據(jù)部分地址，并且向所述地址系統(tǒng)提供所述數(shù)據(jù)部分地址以識(shí)別所述數(shù)據(jù)部分中的位置用于讀??；以及所述數(shù)據(jù)部分從對(duì)應(yīng)于所述數(shù)據(jù)部分地址的位置向所述處理器提供數(shù)據(jù)。
20.根據(jù)權(quán)利要求19所述的方法，其中所述數(shù)據(jù)部分具有數(shù)據(jù)塊，并且所述地址各自具有數(shù)據(jù)塊部分和數(shù)據(jù)塊部分中的位置。
21.根據(jù)權(quán)利要求20所述的方法，其中在讀取期間，所述非易失性存儲(chǔ)器接收選擇地址，所述選擇地址是來自所述系統(tǒng)地址的數(shù)據(jù)塊內(nèi)的所述位置和來自所述RAM地址的所述數(shù)據(jù)塊部分的組合。
【文檔編號(hào)】G11C16/14GK103514953SQ201310247508
【公開日】2014年1月15日 申請(qǐng)日期:2013年6月21日 優(yōu)先權(quán)日:2012年6月22日
【發(fā)明者】R·S·斯考勒, F·K·小巴克爾, R·J·西茲代克 申請(qǐng)人:飛思卡爾半導(dǎo)體公司