存儲(chǔ)器件的制作方法
【專利摘要】一種存儲(chǔ)器件包括：奇偶校驗(yàn)電路，被配置成利用多個(gè)命令信號(hào)和多個(gè)地址信號(hào)來檢測(cè)錯(cuò)誤的存在或不存在；命令移位電路，被配置成與控制時(shí)鐘同步地將多個(gè)命令信號(hào)移位預(yù)設(shè)的延遲值；時(shí)鐘控制電路，被配置成當(dāng)正在命令移位電路中移位的命令信號(hào)中不存在有效命令信號(hào)時(shí)將控制時(shí)鐘去激活；以及譯碼器電路，被配置成將從命令移位電路輸出的多個(gè)命令信號(hào)譯碼。
【專利說明】存儲(chǔ)器件
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2012年6月20日提交的申請(qǐng)?zhí)枮?0-2012-0066004的韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的示例性實(shí)施例涉及一種存儲(chǔ)器件，更具體而言，涉及一種用于檢測(cè)命令和地址的錯(cuò)誤的技術(shù)。
【背景技術(shù)】
[0004]用于檢查傳輸/接收數(shù)據(jù)的錯(cuò)誤的方法之一是奇偶校驗(yàn)檢查。奇偶校驗(yàn)檢查表示用于進(jìn)行以下操作的錯(cuò)誤檢查:將接收的多比特?cái)?shù)據(jù)中具有值‘I’的數(shù)據(jù)的數(shù)目設(shè)定為偶數(shù)和奇數(shù)中的一個(gè)，并且檢查接收的多比特?cái)?shù)據(jù)中具有值‘I’的數(shù)據(jù)比特是否與所述偶數(shù)或所述奇數(shù)一致。例如，在偶數(shù)奇偶校驗(yàn)檢查的情況下，如果接收的多比特?cái)?shù)據(jù)中具有值‘I’的數(shù)據(jù)的數(shù)目為偶數(shù)，則判定出不存在錯(cuò)誤，而如果數(shù)據(jù)的數(shù)目為奇數(shù)，則判定出存在錯(cuò)誤。此外，在奇數(shù)奇偶校驗(yàn)檢查的情況下，如果接收的多比特?cái)?shù)據(jù)中具有值‘I’的數(shù)據(jù)的數(shù)目為奇數(shù)，則判定出不存在錯(cuò)誤，而如果數(shù)據(jù)的數(shù)目為偶數(shù)，則判定出存在錯(cuò)誤。
[0005]在現(xiàn)有的存儲(chǔ)器件中，已執(zhí)行奇偶校驗(yàn)檢查以檢查數(shù)據(jù)中是否存在錯(cuò)誤。然而，由于命令信號(hào)和地址信號(hào)的比特?cái)?shù)目增加并且命令信號(hào)和地址信號(hào)的傳輸速度變快，對(duì)執(zhí)行命令信號(hào)和地址信號(hào)的奇偶校驗(yàn)檢查的要求會(huì)增加。因此，已論述了用于針對(duì)命令和地址執(zhí)行奇偶校驗(yàn)檢查的各種設(shè)計(jì)。因此，需要一種用于檢查命令和地址的奇偶校驗(yàn)方法，和一種用于在檢測(cè)出錯(cuò)誤時(shí)實(shí)質(zhì)地防止執(zhí)行相應(yīng)命令的方法。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的一個(gè)實(shí)施例涉及一種存儲(chǔ)器件，所述存儲(chǔ)器件利用命令和地址來檢查命令中的錯(cuò)誤存在或不存在，并有效地防止命令的執(zhí)行，同時(shí)在檢查出命令中的錯(cuò)誤時(shí)消耗
最小電流量。
[0007]根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種存儲(chǔ)器件包括:奇偶校驗(yàn)電路，所述奇偶校驗(yàn)電路被配置成利用多個(gè)命令信號(hào)和多個(gè)地址信號(hào)來檢測(cè)錯(cuò)誤的存在或不存在；命令移位電路，所述命令移位電路被配置成與控制時(shí)鐘同步地將多個(gè)命令信號(hào)移位預(yù)設(shè)的延遲值；時(shí)鐘控制電路，所述時(shí)鐘控制電路被配置成當(dāng)正在命令移位電路中移位的命令信號(hào)中不存在有效命令信號(hào)時(shí)將控制時(shí)鐘去激活；以及譯碼器電路，所述譯碼器電路被配置成將通過命令移位電路移位的多個(gè)命令信號(hào)譯碼。
[0008]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種存儲(chǔ)器件包括:奇偶校驗(yàn)電路，所述奇偶校驗(yàn)電路被配置成利用多個(gè)命令信號(hào)和多個(gè)地址信號(hào)來檢測(cè)錯(cuò)誤的存在或不存在，產(chǎn)生異步錯(cuò)誤信息，以及通過將異步錯(cuò)誤信息與奇偶校驗(yàn)延遲同步來產(chǎn)生同步錯(cuò)誤信息；命令移位電路，所述命令移位電路被配置成與控制時(shí)鐘同步地將多個(gè)命令信號(hào)移位與奇偶校驗(yàn)延遲相對(duì)應(yīng)的延遲值，輸出移位的命令信號(hào)，以及在異步錯(cuò)誤信息表示錯(cuò)誤產(chǎn)生時(shí)將正移位的命令信號(hào)初始化；時(shí)鐘控制電路，所述時(shí)鐘控制電路被配置成當(dāng)正在命令移位電路中移位的命令信號(hào)中不存在有效命令信號(hào)時(shí)將控制時(shí)鐘去激活；譯碼器電路，所述譯碼器電路被配置成將通過命令移位電路移位的命令信號(hào)譯碼；命令/地址移位電路，所述命令/地址移位電路被配置成與控制時(shí)鐘同步地將多個(gè)命令信號(hào)和多個(gè)地址信號(hào)移位與奇偶校驗(yàn)延遲相對(duì)應(yīng)的延遲值，輸出移位的命令信號(hào)；以及錯(cuò)誤日志電路，所述錯(cuò)誤日志電路被配置成在同步錯(cuò)誤信息被激活時(shí)將通過命令/地址移位電路移位的命令信號(hào)和地址信號(hào)儲(chǔ)存。
[0009]根據(jù)本發(fā)明，當(dāng)檢查命令中錯(cuò)誤的存在或不存在并且檢測(cè)出命令中的錯(cuò)誤時(shí)，直接防止命令被傳送到譯碼器電路，使得不執(zhí)行錯(cuò)誤的命令。
[0010]此外，在除了將命令實(shí)際輸入到存儲(chǔ)器的時(shí)段以外的時(shí)段中，控制時(shí)鐘被去激活，從而使得減小與命令中錯(cuò)誤的存在或不存在的檢測(cè)相關(guān)的電路的電流消耗，并防止執(zhí)行錯(cuò)誤命令。
【專利附圖】

【附圖說明】
[0011]圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器件的配置圖。
[0012]圖2是圖1中所示的命令移位電路120的配置圖。
[0013]圖3是說明圖1中所示的命令/地址移位電路150的配置圖。
[0014]圖4是說明圖1中所示的時(shí)鐘控制電路110的配置圖。
[0015]圖5是說明圖1中所示的奇偶校驗(yàn)電路140的配置圖。
[0016]圖6是說明圖5中所示的奇偶校驗(yàn)控制單元510的配置圖。
[0017]圖7是說明圖5中所示的錯(cuò)誤檢測(cè)單元520的配置圖。
[0018]圖8是說明圖5中所示的錯(cuò)誤信息輸出單元530的配置圖。
[0019]圖9是說明圖1中所示的錯(cuò)誤日志電路160的配置圖。
【具體實(shí)施方式】
[0020]下面將參照附圖更詳細(xì)地描述本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以用不同的方式實(shí)施，而不應(yīng)解釋為限制于本文所列的實(shí)施例。確切地說，提供這些實(shí)施例使得本說明書充分與完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在說明書中，附圖標(biāo)記與在本發(fā)明的不同附圖與實(shí)施例中相似的部分直接相對(duì)應(yīng)。另外，只要不在句子中特意提及，單數(shù)形式可以包括復(fù)數(shù)形式。
[0021]圖1是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器件的配置圖。
[0022]參見圖1，存儲(chǔ)器件包括:時(shí)鐘控制電路110、命令移位電路120、譯碼器電路130、奇偶校驗(yàn)電路140、命令/地址移位電路150以及錯(cuò)誤日志電路160。
[0023]接收電路101被配置成接收從外部源輸入的命令信號(hào)CMDS和地址信號(hào)ADDS，將信號(hào)鎖存，并且將信號(hào)提供到存儲(chǔ)器件的內(nèi)部電路。例如，接收電路可以包括23個(gè)緩沖器和23個(gè)鎖存器。在這些緩沖器和鎖存器中，可以利用五個(gè)緩沖器和五個(gè)鎖存器來接收命令信號(hào)，并且可以利用18個(gè)緩沖器和18個(gè)鎖存器來接收地址信號(hào)。
[0024]時(shí)鐘控制電路110被配置成接收時(shí)鐘CLK，并產(chǎn)生用于移位電路120和150以及奇偶校驗(yàn)電路140的控制時(shí)鐘CLK_PAR。在滿足以下四個(gè)條件(I)至(4)中的一個(gè)或更多個(gè)時(shí)，時(shí)鐘控制電路110將控制時(shí)鐘CLK_PAR去激活，即時(shí)鐘控制電路110停止觸發(fā)控制時(shí)鐘CLK_PAR:(1)當(dāng)正在命令移位電路120中移位的命令信號(hào)中不存在有效命令信號(hào)，并且在一段時(shí)間內(nèi)沒有激活的命令信號(hào)CST、ACTT, CAST、RAST以及WET施加到存儲(chǔ)器件時(shí)，不需要利用控制時(shí)鐘CLK_PAR的控制和移位操作；(2)當(dāng)通過奇偶校驗(yàn)電路140檢測(cè)出錯(cuò)誤時(shí)，由于不必要將正在命令移位電路120中移位的命令傳送到譯碼器電路130，所以將控制時(shí)鐘CLK_PAR去激活；(3)當(dāng)將奇偶校驗(yàn)檢查功能去激活時(shí)，即，當(dāng)當(dāng)前模式不是用于檢測(cè)錯(cuò)誤的奇偶校驗(yàn)?zāi)Ｊ綍r(shí)(控制時(shí)鐘CLK_PAR與奇偶校驗(yàn)檢查相關(guān))；以及(4)當(dāng)當(dāng)前模式是斷電模式時(shí)，時(shí)鐘控制電路110將控制時(shí)鐘CLK_PAR去激活。時(shí)鐘控制電路110僅在期望的時(shí)段中將供應(yīng)到與命令的奇偶校驗(yàn)檢查相關(guān)的電路的控制時(shí)鐘CLK_PAR激活，由此減小存儲(chǔ)器件的電流消耗。將參照?qǐng)D4來詳細(xì)地描述時(shí)鐘控制電路110。
[0025]命令移位電路120被配置成與控制時(shí)鐘CLK_PAR同步地將命令信號(hào)CST、ACTT,CAST、RAST以及WET移位奇偶校驗(yàn)延遲(PU。奇偶校驗(yàn)延遲(PL)是用于命令的奇偶校驗(yàn)檢查所需的延時(shí)，并且可以通過存儲(chǔ)器件的模式寄存器組(MRS)來設(shè)定。當(dāng)奇偶校驗(yàn)電路140檢測(cè)出命令中的錯(cuò)誤時(shí)，命令移位電路120將正在其中移位的命令信號(hào)初始化成去激活狀態(tài)。由于命令移位電路120中的命令信號(hào)在檢測(cè)出命令中的錯(cuò)誤時(shí)被初始化，所以譯碼器電路130未接收到有效的命令信號(hào)，并且存儲(chǔ)器件不執(zhí)行與錯(cuò)誤的命令相對(duì)應(yīng)的任何操作。當(dāng)未設(shè)定奇偶校驗(yàn)?zāi)Ｊ綍r(shí)，命令移位電路120輸出命令信號(hào)CST、ACTT、CAST、RAST及WET，而不將它們移位(延遲)。將參照?qǐng)D2詳細(xì)地描述命令移位電路120。
[0026]譯碼器電路130被配置成將通過命令移位電路120移位的命令信號(hào)CST_PL、ACTT_PL、CAST_PL、RAST_PL 以及 WET_PL 譯碼，并且產(chǎn)生命令信號(hào) REF、MRS、ACT、PRE、RD 以及 WT。命令信號(hào)包括:刷新命令REF、模式寄存器組命令MRS、激活命令A(yù)CT、預(yù)充電命令PRE、讀取命令RD、寫入命令WT等。存儲(chǔ)器件執(zhí)行與通過譯碼器電路130產(chǎn)生的命令信號(hào)REF、MRS、ACT、PRE、RD以及WT相對(duì)應(yīng)的操作。
[0027]奇偶校驗(yàn)電路140被配置成與控制時(shí)鐘CLK_PAR同步地檢測(cè)多個(gè)命令信號(hào)(例如，CST、ACTT、CAST、RAST 以及 WET)和多個(gè)地址信號(hào)(例如，A〈0:13>、ΒΚ〈0:1> 以及 BG〈0:1>)的錯(cuò)誤。在奇偶校驗(yàn)電路140利用偶數(shù)奇偶校驗(yàn)檢查方案的情況下，當(dāng)在命令信號(hào)CST、ACTT、CAST、RAST以及WET和地址信號(hào)A〈0:13>、ΒΚ〈0: 1>以及BG〈0: 1>中具有值‘I’的信號(hào)的數(shù)目為偶數(shù)時(shí)，判定出不存在錯(cuò)誤。否則，判定出存在錯(cuò)誤。此外，在奇偶校驗(yàn)電路140利用奇數(shù)奇偶校驗(yàn)檢查方案的情況下，當(dāng)具有值‘ I’的信號(hào)的數(shù)目為奇數(shù)時(shí)，判定出不存在錯(cuò)誤，并且當(dāng)具有值‘I’的信號(hào)的數(shù)目為偶數(shù)時(shí)，判定出存在錯(cuò)誤。為了方便起見，在本發(fā)明的實(shí)施例的描述中，假設(shè)奇偶校驗(yàn)電路140利用偶數(shù)奇偶校驗(yàn)檢查方案。當(dāng)檢測(cè)出錯(cuò)誤時(shí)，奇偶校驗(yàn)電路140激活兩種類型的錯(cuò)誤信息ERRB_ASYNC和ERRB_SYNC作為奇偶校驗(yàn)檢查的結(jié)果。在兩種錯(cuò)誤信息中，異步信息ERRB_ASYNC在奇偶校驗(yàn)電路140檢測(cè)出錯(cuò)誤時(shí)被激活成‘低’電平，而同步信息ERRB_SYNC為與奇偶校驗(yàn)延遲同步的異步信息ERRB_ASYNC。異步信息ERRB_ASYNC在奇偶校驗(yàn)電路140檢測(cè)出錯(cuò)誤時(shí)的大致時(shí)間點(diǎn)處被激活，而同步信息ERRB_SYNC在奇偶校驗(yàn)延遲的延遲之后被激活。將參見圖5至圖8來詳細(xì)描述奇偶校驗(yàn)電路140。
[0028]命令/地址移位電路150被配置成與控制時(shí)鐘CLK_PAR同步地將多個(gè)命令信號(hào)CST、ACTT、CAST、RAST以及WET和多個(gè)地址信號(hào)A〈0:13>、BK<0:1>以及BG〈0:1>移位奇偶校驗(yàn)延遲PL的值，并且輸出移位的信號(hào)。命令/地址移位電路150可以具有與命令移位電路120的配置相似的配置。然而，命令/地址移位電路150與命令移位電路120不同之處在于，即使在奇偶校驗(yàn)電路140檢測(cè)出錯(cuò)誤時(shí)，命令/地址移位電路150也不將正被移位的命令信號(hào)和地址信號(hào)初始化。命令/地址移位電路150是用于在檢測(cè)出錯(cuò)誤時(shí)將錯(cuò)誤的命令信號(hào)和地址信號(hào)傳送到錯(cuò)誤日志電路160的電路。當(dāng)未設(shè)定奇偶校驗(yàn)?zāi)Ｊ綍r(shí)，命令/地址移位電路150輸出輸入命令信號(hào)CST、ACTT, CAST、RAST以及WET和地址信號(hào)A〈0:13>、BK<0:1>以及BG〈0:1>，而不將它們移位(延遲)。將參照?qǐng)D3來詳細(xì)地描述命令/地址移位電路150。
[0029]錯(cuò)誤日志電路160被配置成儲(chǔ)存命令信號(hào)CST_PL、ACTT_PL、CAST_PL、RAST_PL以及WET_PL和地址信號(hào)A_PL〈0:13>、BK_PL〈0:1>以及BG_PL〈0: 1>。當(dāng)通過奇偶校驗(yàn)電路140檢測(cè)出命令中的錯(cuò)誤時(shí)，即，在激活同步信息ERRB_SYNC時(shí)，命令信號(hào)通過命令/地址移位電路150移位。將與錯(cuò)誤相對(duì)應(yīng)并且儲(chǔ)存在錯(cuò)誤日志電路160中的命令信號(hào)和地址信號(hào)在存儲(chǔ)器控制器的控制下傳送到存儲(chǔ)器控制器。存儲(chǔ)器控制器可以利用從錯(cuò)誤日志電路160中傳送的信息來判定從存儲(chǔ)器控制器施加到存儲(chǔ)器件的命令之中具有錯(cuò)誤的命令。將參照?qǐng)D9來詳細(xì)地描述錯(cuò)誤日志電路160。
[0030]對(duì)于以上所描述的命令信號(hào)，CST表不芯片選擇信號(hào),ACTT表不激活信號(hào),RAST表示行地址選通信號(hào)，CAST表示列地址選通信號(hào)，以及WET表示寫入使能信號(hào)。這些命令信號(hào)處于具有值‘I’的電平的激活狀態(tài)中。此外，對(duì)于地址信號(hào)，A〈0:13>表示第O至第十三地址，ΒΚ〈0:1>表示第O存儲(chǔ)體地址和第一存儲(chǔ)體地址，并且BG〈0:1>表示第O存儲(chǔ)體組地址和第一存儲(chǔ)體組地址。
[0031]圖2是根據(jù)一個(gè)實(shí)施例的圖1的命令移位電路120的配置圖。
[0032]參見圖2，命令移位電路120包括:SR鎖存器210、延遲單元211以及移位寄存器220。
[0033]SR鎖存器210被配置成利用異步錯(cuò)誤信號(hào)ERRB_ASYNC作為設(shè)定信號(hào)，并且利用由延遲單元211延遲的快速復(fù)位信號(hào)RSTB_FAST_TRAS作為復(fù)位信號(hào)，以及產(chǎn)生快速復(fù)位信號(hào)RSTB_FAST。SR鎖存器210響應(yīng)于激活的異步錯(cuò)誤信號(hào)ERRB_ASYNC而將快速復(fù)位信號(hào)RSTB_FAST激活成‘0’，并且響應(yīng)于延遲的快速復(fù)位信號(hào)RSTB_FAST_TRAS的激活而將快速復(fù)位信號(hào)RSTB_FAST去激活成‘I’。例如，延遲單元211的延遲值可以被設(shè)定成大約存儲(chǔ)器件的tRAS最小值(ACT至PRE命令時(shí)段:從激活命令至預(yù)充電命令的時(shí)間的最小值)。
[0034]例如，提供與命令信號(hào)CST、ACTT、CAST、RAST及WET的數(shù)目相對(duì)應(yīng)的五個(gè)移位寄存器220 (圖2僅示出一個(gè)移位寄存器220)。在圖2中，輸入信號(hào)IN與命令信號(hào)CST、ACTT、CAST、RAST以及WET相對(duì)應(yīng)，并且輸出信號(hào)OUT與移位的命令信號(hào)CST_PL、ACTT_PL、CAST_PL、RAST_PL 以及 WET_PL 相對(duì)應(yīng)。
[0035]移位寄存器220包括:反相器221和224，與非門222,223以及235，或非門225，多路復(fù)用器226、228以及230，和觸發(fā)器227、229、231、232、233以及234。奇偶校驗(yàn)?zāi)Ｊ叫盘?hào)M_CAPEN在奇偶校驗(yàn)檢查功能被激活時(shí)具有電平‘I’，并且在奇偶校驗(yàn)檢查功能被去激活時(shí)具有電平‘0’。當(dāng)奇偶校驗(yàn)?zāi)Ｊ叫盘?hào)M_CAPEN為‘0’時(shí)，僅穿過與非門222和235來輸出輸入信號(hào)IN。即，當(dāng)奇偶校驗(yàn)檢查功能被去激活時(shí)，移位寄存器220在不移位輸入信號(hào)IN的情況下將輸入信號(hào)IN作為輸出信號(hào)OUT輸出。當(dāng)奇偶校驗(yàn)?zāi)Ｊ叫盘?hào)M_CAPEN為‘I，時(shí)，輸入信號(hào)IN經(jīng)由與非門223傳送到多路復(fù)用器226、228以及230。
[0036]輸入到多路復(fù)用器226、228以及230的信號(hào)PL[6]、PL[5]以及PL[4]表示奇偶校驗(yàn)延遲(PU。奇偶校驗(yàn)延遲可以由模式寄存器組MRS來設(shè)定，其中，當(dāng)將奇偶校驗(yàn)延遲分別設(shè)定為4、5或6時(shí)，PL[4]、PL[5]以及PL[6]之中的相應(yīng)信號(hào)被激活。觸發(fā)器227、229、231、232、233以及234分別被配置成與控制時(shí)鐘CLK_PAR同步地延遲它們本身的輸入信號(hào)一個(gè)時(shí)鐘并輸出。當(dāng)信號(hào)PL[4]被激活時(shí)，由于經(jīng)由與非門223傳送的輸入信號(hào)IN穿過四個(gè)觸發(fā)器231、232、233以及234，所以輸入信號(hào)IN被移位(延遲)四個(gè)時(shí)鐘，并且作為輸出信號(hào)OUT輸出。當(dāng)信號(hào)PL[5]被激活時(shí)，由于經(jīng)由與非門223傳送的輸入信號(hào)IN穿過五個(gè)觸發(fā)器229、231、232、233以及234，所以輸入信號(hào)IN被延遲五個(gè)時(shí)鐘，并且作為輸出信號(hào)OUT輸出。當(dāng)信號(hào)PL[6]被激活時(shí)，由于經(jīng)由與非門223傳送的輸入信號(hào)IN穿過六個(gè)觸發(fā)器227、229、231、232、233以及234，所以輸入信號(hào)IN被延遲六個(gè)時(shí)鐘，并且作為輸出信號(hào)OUT輸出。
[0037]當(dāng)奇偶校驗(yàn)?zāi)Ｊ叫盘?hào)M_CAPEN被激活成‘ I ’并且快速復(fù)位信號(hào)RSTB_FAST被激活成‘O，時(shí)，或非門225的輸出信號(hào)為電平‘1’，并且儲(chǔ)存在觸發(fā)器227、229、231、232、233以及234中的所有信號(hào)被初始化成‘0’。S卩，當(dāng)異步錯(cuò)誤信號(hào)ERRB_ASYNC被激活成‘0’時(shí)，命令移位電路120將正在其中移位的所有命令信號(hào)初始化成‘0’。
[0038]五個(gè)移位寄存器220中的、將芯片選擇信號(hào)CST移位的移位寄存器中的信號(hào)IN[6]、IN[5]、IN[4]、IN[3]、IN[2]以及IN[1]被傳送到時(shí)鐘控制電路110，并被時(shí)鐘控制電路Iio利用。此外，將五個(gè)移位寄存器220中的芯片選擇信號(hào)CST移位的移位寄存器中的信號(hào)IN[1]被傳送到奇偶校驗(yàn)電路140，并且被奇偶校驗(yàn)電路140利用。
[0039]圖3是說明圖1中所示的命令/地址移位電路150的配置圖。
[0040]參見圖3，命令/地址移位電路150包括移位寄存器320。
[0041]例如，提供與五個(gè)命令信號(hào)CST、ACTT, CAST、RAST以及WET和18個(gè)地址信號(hào)A〈0:13>、BK〈0:1>以及BG〈0:1>的數(shù)目相對(duì)應(yīng)的23個(gè)移位寄存器320 (圖3僅示出一個(gè)移位寄存器320)。在圖3中，輸入信號(hào)IN與命令信號(hào)CST、ACTT、CAST、RAST以及WET和地址信號(hào)A〈0:13>、BK<0:1>及BG〈0:1>相對(duì)應(yīng)，并且輸出信號(hào)OUT與移位的命令信號(hào)CST_PL、ACTT_PL、CAST_PL、RAST_PL 以及 WET_PL 和移位的地址信號(hào) A_PL〈0:13>、BK_PL<0:1> 以及BG_PL〈0:1> 相對(duì)應(yīng)。
[0042]命令/地址移位電路150的移位寄存器320具有與命令移位電路120的移位寄存器220的配置相似的配置。然而，移位寄存器320與移位寄存器220的不同之處在于，移位寄存器320不具有用于復(fù)位觸發(fā)器327、329、331、332、333以及334的配置。兩個(gè)電路220與320之間的差異的原因是當(dāng)檢測(cè)出錯(cuò)誤時(shí)，命令移位電路120應(yīng)實(shí)質(zhì)地防止錯(cuò)誤命令CST_PL、ACTT_PL、CAST_PL、RAST_PL以及WET_PL傳送到譯碼器電路130，而當(dāng)檢測(cè)出錯(cuò)誤時(shí)，命令/地址移位電路150應(yīng)將命令CST_PL、ACTT_PL、CAST_PL、RAST_PL以及WET_PL和地址A_PL<0:13>,BK_PL<0:1> 以及 BG_PL〈0: 1> 傳送到錯(cuò)誤日志電路 160。
[0043]圖4是根據(jù)一個(gè)實(shí)施例的圖1的時(shí)鐘控制電路110的配置圖。
[0044]參見圖4，時(shí)鐘控制電路110包括:芯片選擇信號(hào)組合單元410、SR鎖存器420以及時(shí)鐘緩沖單元430。
[0045]芯片選擇信號(hào)組合單元410被配置成接收芯片選擇信號(hào)CST和命令移位電路120的移位寄存器220中與芯片選擇信號(hào)CST相對(duì)應(yīng)的信號(hào)IN[6]、IN[5]、IN[4]、IN[3]、IN[2]及IN[1]。當(dāng)芯片選擇信號(hào)CST和信號(hào)IN[6]、IN[5]、IN[4]、IN[3]、IN[2]以及IN[1]中的至少一個(gè)被激活成‘I’時(shí)，芯片選擇信號(hào)組合單元410將輸出信號(hào)ACST激活成電平‘I’。當(dāng)芯片選擇信號(hào)CST和信號(hào)IN[6]、IN[5]、IN[4]、IN[3]、IN[2]以及IN[1]都被去激活成‘0’時(shí)，芯片選擇信號(hào)組合單元410將輸出信號(hào)ACST去激活成電平‘0’。在命令信號(hào)CST、ACTT, CAST、RAST以及WET中，芯片選擇信號(hào)CST表示命令的有效性。當(dāng)芯片選擇信號(hào)CST不保持激活成‘I’時(shí)，其他的命令信號(hào)ACTT、CAST、RAST以及WET被忽略。輸出信號(hào)ACST去激活成‘0’表不在大約四至六個(gè)時(shí)鐘內(nèi)芯片選擇信號(hào)CST未被激活。S卩，輸出信號(hào)ACST的去激活表示在命令移位電路120中正移位的命令信號(hào)中不存在有效命令。
[0046]SR鎖存器420被配置成接收同步錯(cuò)誤信號(hào)ERRB_SYNC作為設(shè)定信號(hào)，并且接收延遲的快速復(fù)位信號(hào)RSTB_FAST_TRAS (參見圖2)作為復(fù)位信號(hào)，以及產(chǎn)生正常復(fù)位信號(hào)RSTB_N0RM。當(dāng)同步錯(cuò)誤信號(hào)ERRB_SYNC被激活成‘0’時(shí)，SR鎖存器420響應(yīng)于同步錯(cuò)誤信號(hào)ERRB_SYNC的激活而將正常復(fù)位信號(hào)RSTB_N0RM激活成‘0’。當(dāng)延遲的快速復(fù)位信號(hào)RSTB_FAST_TRAS被激活成‘0’時(shí)，SR鎖存器420響應(yīng)于延遲的快速復(fù)位信號(hào)RSTB_FAST_TRAS的激活而將正常復(fù)位信號(hào)RSTB_N0RM去激活成‘I’。
[0047]時(shí)鐘緩沖單元430被配置成響應(yīng)于奇偶校驗(yàn)?zāi)Ｊ叫盘?hào)M_CAPEN、斷電信號(hào)TONB、芯片選擇信號(hào)組合單元410的輸出信號(hào)ACST以及正常復(fù)位信號(hào)RSTB_N0RM而將時(shí)鐘CLK緩沖成控制時(shí)鐘CLK_PAR，或?qū)⒖刂茣r(shí)鐘CLK_PAR去激活(將控制時(shí)鐘CLK_PAR固定成電平‘O’)。斷電信號(hào)TONB在斷電模式下具有電平‘0’，且在除了斷電模式以外的模式下具有電平‘I’。從外部源來施加時(shí)鐘CLK。時(shí)鐘緩沖單元430被配置成在奇偶校驗(yàn)?zāi)Ｊ叫盘?hào)M_CAPEN、斷電信號(hào)TONB、芯片選擇信號(hào)組合單元410的輸出信號(hào)ACST以及正常復(fù)位信號(hào)RSTB_N0RM都具有電平‘I’時(shí)，將時(shí)鐘CLK緩沖成控制時(shí)鐘CLK_PAR，并且在其他的情況下將控制時(shí)鐘CLK_PAR去激活。因此，控制時(shí)鐘CLK_PAR在滿足以下條件(I)至(4)中的一個(gè)或更多個(gè)時(shí)被去激活:(I)當(dāng)正在命令移位電路120中移位的命令信號(hào)中不存在有效命令信號(hào)時(shí)；(2)當(dāng)命令中的錯(cuò)誤通過奇偶校驗(yàn)電路140檢測(cè)出時(shí)；(3)當(dāng)奇偶校驗(yàn)檢查功能被去激活時(shí)；以及(4)當(dāng)當(dāng)前模式為斷電模式時(shí)。
[0048]圖5是說明根據(jù)一個(gè)實(shí)施例的圖1中所示的奇偶校驗(yàn)電路140的配置圖。
[0049]參見圖5，奇偶校驗(yàn)電路140包括:奇偶校驗(yàn)控制單元510、錯(cuò)誤檢測(cè)單元520以及錯(cuò)誤信息輸出單元530。
[0050]奇偶校驗(yàn)控制單元510被配置成利用控制時(shí)鐘CLK_PAR和芯片選擇信號(hào)CST來產(chǎn)生奇偶校驗(yàn)輸入使能信號(hào)PARITY_IEN，并且延遲奇偶校驗(yàn)輸入使能信號(hào)PARITY_IEN以產(chǎn)生奇偶校驗(yàn)輸出使能信號(hào)PARITY_0EN。
[0051]錯(cuò)誤檢測(cè)單元520被配置成與奇偶校驗(yàn)輸入使能信號(hào)PARITY_IEN同步地接收命令信號(hào)CST、ACTT、CAST、RAST以及WET和地址信號(hào)A〈0:13>、BK〈0: 1>以及BG〈0:1>，對(duì)信號(hào)執(zhí)行奇偶校驗(yàn)操作，以及產(chǎn)生表示檢測(cè)到錯(cuò)誤的錯(cuò)誤信號(hào)PARITY_0UT作為奇偶校驗(yàn)操作的結(jié)果。
[0052]錯(cuò)誤信息輸出單元530被配置成在激活奇偶校驗(yàn)輸出使能信號(hào)PARITY_0EN時(shí)輸出錯(cuò)誤信號(hào)PARITY_0UT作為異步錯(cuò)誤信息ERRB_ASYNC，并且將錯(cuò)誤信號(hào)PARITY_0UT移位直到與奇偶校驗(yàn)延遲相對(duì)應(yīng)的時(shí)間點(diǎn)，以輸出同步錯(cuò)誤信息ERRB_SYNC。[0053]將參看圖6至圖8來詳細(xì)描述奇偶校驗(yàn)控制單元510、錯(cuò)誤檢測(cè)單元520以及錯(cuò)誤信息輸出單元530。
[0054]圖6是根據(jù)一個(gè)實(shí)施例的圖5的奇偶校驗(yàn)控制單元510的配置圖。
[0055]參見圖6，奇偶校驗(yàn)控制單元510包括:奇偶校驗(yàn)輸入使能信號(hào)發(fā)生部610和奇偶校驗(yàn)輸出使能信號(hào)發(fā)生部620。
[0056]奇偶校驗(yàn)輸入使能信號(hào)發(fā)生部610包括與門，所述與門被配置成接收控制時(shí)鐘CLK_PAR、奇偶校驗(yàn)?zāi)Ｊ叫盘?hào)M_CAPEN以及芯片選擇信號(hào)CST。奇偶校驗(yàn)輸入使能信號(hào)發(fā)生部610被配置成在控制時(shí)鐘CLK_PAR、奇偶校驗(yàn)?zāi)Ｊ叫盘?hào)M_CAPEN以及芯片選擇信號(hào)CST都保持值‘ I’時(shí)，將奇偶校驗(yàn)輸入使能信號(hào)PARITY_IEN激活成‘ I’。因此，在奇偶校驗(yàn)檢查功能被激活的狀態(tài)下，每當(dāng)輸入有效命令信號(hào)時(shí)，與控制時(shí)鐘CLK_PAR同步地激活奇偶校驗(yàn)輸入使能信號(hào)PARITY_IEN。
[0057]奇偶校驗(yàn)輸出使能信號(hào)發(fā)生部620包括:復(fù)制延遲部分621、SR鎖存器622以及與門 623。
[0058]復(fù)制延遲部分621是具有大體與錯(cuò)誤檢測(cè)單元520檢測(cè)錯(cuò)誤所需的時(shí)間相等的延遲值的復(fù)制電路。
[0059]SR鎖存器622被配置成接收同步錯(cuò)誤信號(hào)ERRB_SYNC作為設(shè)定信號(hào)，并且接收存儲(chǔ)器錯(cuò)誤清除信號(hào)M_ERRCLEAR作為復(fù)位信號(hào)，以及產(chǎn)生輸出信號(hào)RSTB_CLEAR。存儲(chǔ)器錯(cuò)誤清除信號(hào)M_ERRCLEAR通過存儲(chǔ)器控制器的命令來被激活。在激活存儲(chǔ)器錯(cuò)誤清除信號(hào)M_ERRCLEAR時(shí)，儲(chǔ)存在錯(cuò)誤日志電路160中的錯(cuò)誤日志被清除，并且再次開始由于錯(cuò)誤檢測(cè)而停止的奇偶校驗(yàn)檢查操作。因此，輸出信號(hào)RSTB_CLEAR在同步錯(cuò)誤信號(hào)ERRB_SYNC激活時(shí)被激活成‘0’，并且在存儲(chǔ)器錯(cuò)誤清除信號(hào)M_ERRCLEAR激活時(shí)被再次去激活成‘I’。
[0060]與門623被配置成將復(fù)制延遲部分621輸出信號(hào)作為奇偶校驗(yàn)輸出使能信號(hào)PARITY_0EN輸出，同時(shí)SR鎖存器622的輸出信號(hào)RSTB_CLEAR保持去激活成‘I’，并且大體保持奇偶校驗(yàn)輸出使能信號(hào)PARITY_0EN去激活成‘0’，同時(shí)SR鎖存器622的輸出信號(hào)RSTB_CLEAR保持去激活成‘0’。
[0061]圖7是根據(jù)一個(gè)實(shí)施例的圖5的錯(cuò)誤檢測(cè)單元520的配置圖。
[0062]參見圖7，錯(cuò)誤檢測(cè)單元520包括輸入部710和奇偶校驗(yàn)操作部720。
[0063]輸入部710被配置成在奇偶校驗(yàn)?zāi)Ｊ奖患せ?即，奇偶校驗(yàn)?zāi)Ｊ叫盘?hào)M_CAPEN為‘I’)的狀態(tài)下，與奇偶校驗(yàn)輸入使能信號(hào)PARITY_IEN同步地接收并鎖存命令信號(hào)CST、ACTT、CAST、RAST以及WET和地址信號(hào)A〈0:13>、BK〈0: 1>以及BG〈0:1>。錯(cuò)誤檢測(cè)單元520可以包括多個(gè)輸入部710。例如，23個(gè)輸入部710 (為了方便起見，圖7僅示出一個(gè)輸入部710)。例如，輸入部710可以包括與門711和鎖存器電路712。
[0064]在圖7中，輸入信號(hào)IN與命令信號(hào)CST、ACTT, CAST、RAST以及WET和地址信號(hào)A〈0:13>、BK〈0:1>以及BG〈0:1>相對(duì)應(yīng)，并且輸出信號(hào)OUT與鎖存的輸入信號(hào)IN或鎖存的命令信號(hào)CST、ACTT、CAST、RAST以及WET和鎖存的地址信號(hào)A〈0:13>、BK〈0: 1>以及BG〈0:1>相對(duì)應(yīng)。
[0065]奇偶校驗(yàn)操作部720被配置成判定輸入部710的輸出信號(hào)OUT之中具有電平‘I’的信號(hào)的數(shù)目。例如，23個(gè)信號(hào)(鎖存的命令信號(hào)CST、ACTT, CAST、RAST以及WET和鎖存的地址信號(hào)A〈0:13>、BK〈0:1>以及BG〈0:1>)是否為偶數(shù)(偶數(shù)奇偶校驗(yàn)檢查)。當(dāng)具有電平‘I’的信號(hào)的數(shù)目為偶數(shù)時(shí)，奇偶校驗(yàn)操作部720判定出不存在錯(cuò)誤，并且將錯(cuò)誤信號(hào)PARITY_OUT去激活成‘O’。此外，當(dāng)具有電平‘I’的信號(hào)的數(shù)目為奇數(shù)時(shí)，奇偶校驗(yàn)操作部720判定出存在錯(cuò)誤，并且將錯(cuò)誤信號(hào)PARITY_OUT激活成‘I’。奇偶校驗(yàn)操作部720可以包括多個(gè)異或門。
[0066]圖8是說明圖5中所示的錯(cuò)誤信息輸出單元530的配置圖。
[0067]參見圖8，錯(cuò)誤信息輸出單元530包括:異步錯(cuò)誤信息發(fā)生部810和同步錯(cuò)誤信息發(fā)生部820。
[0068]異步錯(cuò)誤信息發(fā)生部810被配置成將錯(cuò)誤信號(hào)PARITY_0UT與奇偶校驗(yàn)輸出使能信號(hào)PARITY_0EN組合以產(chǎn)生異步錯(cuò)誤信息ERRB_ASYNC。當(dāng)錯(cuò)誤信號(hào)PARITY_0UT和奇偶校驗(yàn)輸出使能信號(hào)PARITY_0EN具有電平‘I’時(shí)，異步錯(cuò)誤信息ERRB_ASYNC被激活成‘O’。異步錯(cuò)誤信息發(fā)生部810可以包括與非門。
[0069]同步錯(cuò)誤信息發(fā)生部820包括:SR鎖存器821、復(fù)位信號(hào)發(fā)生部分822、管輸入信號(hào)發(fā)生部分823、管輸出信號(hào)發(fā)生部分825以及管電路830。
[0070]SR鎖存器821被配置成接收同步錯(cuò)誤信號(hào)ERRB_SYNC作為設(shè)定信號(hào)，并且接收延遲的快速復(fù)位信號(hào)RSTB_FAST_TRAS (參見圖2)作為復(fù)位信號(hào)，以及產(chǎn)生正常復(fù)位信號(hào)RSTB_N0RM。SR鎖存器821響應(yīng)于同步錯(cuò)誤信號(hào)ERRB_SYNC激活成‘0’而將正常復(fù)位信號(hào)RSTB_N0RM激活成‘0’，并且響應(yīng)于將延遲的快速復(fù)位信號(hào)RSTB_FAST_TRAS激活成‘0’而將正常復(fù)位信號(hào)RSTB_N0RM去激活成‘I’。
[0071]復(fù)位信號(hào)發(fā)生部分822被配置成利用存儲(chǔ)器件的復(fù)位信號(hào)RSTB(從存儲(chǔ)器控制器施加的系統(tǒng)復(fù)位信號(hào))、奇偶校驗(yàn)?zāi)Ｊ叫盘?hào)M_CAPEN以及正常復(fù)位信號(hào)RSTB_N0RM，來產(chǎn)生用于復(fù)位管輸入信號(hào)發(fā)生部分823和管輸出信號(hào)發(fā)生部分825的復(fù)位信號(hào)IRSTB。當(dāng)滿足以下條件(I)至(3)中的一個(gè)或更多個(gè)時(shí)，將復(fù)位信號(hào)IRSTB激活成‘0’:(1)當(dāng)復(fù)位信號(hào)RSTB被激活成‘0’時(shí)，(2)當(dāng)奇偶校驗(yàn)?zāi)Ｊ叫盘?hào)M_CAPEN被去激活成‘0’時(shí)，以及(3)當(dāng)正常復(fù)位信號(hào)RSTB_N0RM被激活成‘0’時(shí)。
[0072]管輸入信號(hào)發(fā)生部分823被配置成每當(dāng)奇偶校驗(yàn)輸出使能信號(hào)PARITY_0EN被觸發(fā)時(shí)，一個(gè)接一個(gè)地將激活信號(hào)ΡΙΝ[0]至PIN[3]順序激活。例如，在信號(hào)ΡΙΝ[0]保持激活成‘I’的狀態(tài)下，當(dāng)奇偶校驗(yàn)輸出使能信號(hào)PARITY_0EN被觸發(fā)一次時(shí)，信號(hào)PIN[1]被激活成‘I’，并且當(dāng)奇偶校驗(yàn)輸出使能信號(hào)PARITY_0EN再被觸發(fā)一次時(shí)，信號(hào)PIN[2]被激活成‘I’。此外，當(dāng)復(fù)位信號(hào)RSTB被激活成‘0’時(shí)，管輸入信號(hào)發(fā)生部分823將信號(hào)ΡΙΝ[0]初始化成‘1’，將PIN[1]初始化成‘0’，將PIN[2]初始化成‘0’以及將PIN[3]初始化成‘O’。信號(hào)PIN[0:3]通過與非門與奇偶校驗(yàn)輸出使能信號(hào)PARITY_0EN邏輯組合，從而導(dǎo)致管輸入信號(hào)PENB[0:3]的產(chǎn)生。
[0073]管輸出信號(hào)發(fā)生部分825被配置成每當(dāng)信號(hào)IN[1]被觸發(fā)時(shí)順序激活信號(hào)POUT[O]至POUT[3]。例如，在信號(hào)POUT[O]被激活成‘I’的狀態(tài)下，當(dāng)信號(hào)IN[1]被觸發(fā)一次時(shí)，信號(hào)POUT[I]被激活成‘I’，并且當(dāng)信號(hào)IN[1]再被觸發(fā)一次時(shí)，信號(hào)POUT[2]被激活成‘I’。此外，當(dāng)復(fù)位信號(hào)IRSTB被激活成‘0’時(shí)，管輸出信號(hào)發(fā)生部分825將信號(hào)POUT[O]初始化成‘I’，將信號(hào)POUT[I]初始化成‘0’，將信號(hào)POUT[2]初始化成‘0’且將信號(hào)P0UT[3]初始化成‘0’。信號(hào)IN[1]是在命令移位電路120的移位寄存器220之中將芯片選擇信號(hào)CST移位的移位寄存器中的內(nèi)部信號(hào)(IN[1]，參見圖2)，并且在與奇偶校驗(yàn)延遲相對(duì)應(yīng)的時(shí)間點(diǎn)處被激活。
[0074]管電路830包括管831至834、輸出控制單元835以及復(fù)位單元836。管831至834分別被配置成響應(yīng)于其本身的相應(yīng)管輸入信號(hào)PENB[0:3]而接收并儲(chǔ)存錯(cuò)誤信號(hào)PARITY_OUT，且響應(yīng)于其本身的相應(yīng)管輸出信號(hào)POUT[0:3]而輸出儲(chǔ)存的錯(cuò)誤信號(hào)。輸出控制單元835被配置成每當(dāng)信號(hào)IN[1]被激活成‘I’時(shí)，將來自管831至834的輸出信號(hào)作為同步錯(cuò)誤信號(hào)ERRB_SYNC傳遞。復(fù)位單元836被配置成在復(fù)位信號(hào)IRSTB被激活成‘0’時(shí)將同步錯(cuò)誤信號(hào)ERRB_SYNC初始化成狀態(tài)‘0’。
[0075]圖9是說明圖1中所示的錯(cuò)誤日志電路160的配置圖。
[0076]參見圖9，錯(cuò)誤日志電路160可以包括多個(gè)(例如，23個(gè))觸發(fā)器910 (圖9僅示出一個(gè)觸發(fā)器)。23個(gè)觸發(fā)器910被配置成儲(chǔ)存命令信號(hào)CST_PL、ACTT_PL、CAST_PL、RAST_PL以及WET_PL和地址信號(hào)A_PL〈0:13>、BK_PL〈0:1>以及BG_PL〈0: 1>。每當(dāng)同步錯(cuò)誤信息ERRB_SYNC被激活成‘0’時(shí)，這些命令信號(hào)和地址信號(hào)與23個(gè)觸發(fā)器910相對(duì)應(yīng)。在圖9中，輸入信號(hào)IN與命令信號(hào)CST_PL、ACTT_PL、CAST_PL、RAST_PL以及WET_PL和地址信號(hào)A_PL〈0:13>、BK_PL〈0:1> 以及 BG_PL〈0:1> 相對(duì)應(yīng)。
[0077]將儲(chǔ)存在錯(cuò)誤日志電路160中的信息傳送到存儲(chǔ)器控制器，并且存儲(chǔ)器控制器利用從錯(cuò)誤日志電路160傳送的錯(cuò)誤日志來判定從存儲(chǔ)器控制器施加到存儲(chǔ)器件的命令中的錯(cuò)誤命令。
[0078]盡管已經(jīng)參照具體的實(shí)施例描述了本發(fā)明，但是對(duì)本領(lǐng)域技術(shù)人員顯然的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種變化和修改。
[0079]具體地，在本發(fā)明的實(shí)施例中，已將用于存儲(chǔ)器件的DRAM中的命令信號(hào)和地址信號(hào)作為實(shí)例進(jìn)行了描述。然而，命令信號(hào)的類型和地址信號(hào)的數(shù)目可以改變。此外，本發(fā)明可以應(yīng)用于檢測(cè)命令中是否檢測(cè)出錯(cuò)誤的所有類型的存儲(chǔ)器件。
[0080]通過以上實(shí)施例可以看出，本申請(qǐng)?zhí)峁┝艘韵碌募夹g(shù)方案。
[0081]技術(shù)方案1.一種存儲(chǔ)器件，包括:
[0082]奇偶校驗(yàn)電路，所述奇偶校驗(yàn)電路被配置成利用多個(gè)命令信號(hào)和多個(gè)地址信號(hào)來檢測(cè)錯(cuò)誤；
[0083]命令移位電路，所述命令移位電路被配置成與控制時(shí)鐘同步地將所述多個(gè)命令信號(hào)移位預(yù)設(shè)的延遲值；
[0084]時(shí)鐘控制電路，所述時(shí)鐘控制電路被配置成當(dāng)正在所述命令移位電路中移位的命令信號(hào)中不存在有效命令信號(hào)時(shí)將所述控制時(shí)鐘去激活；以及
[0085]譯碼器電路，所述譯碼器電路被配置成將從所述命令移位電路輸出的多個(gè)命令信號(hào)譯碼。
[0086]技術(shù)方案2.如技術(shù)方案I所述的存儲(chǔ)器件，其中，所述命令移位電路包括多個(gè)移位寄存器，所述多個(gè)移位寄存器被配置成將所述多個(gè)命令信號(hào)之中與所述多個(gè)移位寄存器相對(duì)應(yīng)的命令信號(hào)移位，并且在所述奇偶校驗(yàn)電路檢測(cè)出錯(cuò)誤時(shí)將在所述多個(gè)移位寄存器中的命令信號(hào)初始化。
[0087]技術(shù)方案3.如技術(shù)方案2所述的存儲(chǔ)器件，其中，所述多個(gè)命令信號(hào)包括芯片選擇信號(hào)，并且所述時(shí)鐘控制電路被配置成檢測(cè)激活的芯片選擇信號(hào)是否存在于與所述芯片選擇信號(hào)相對(duì)應(yīng)的移位寄存器中。[0088]技術(shù)方案4.如技術(shù)方案I所述的存儲(chǔ)器件，其中，所述命令移位電路被配置成在所述奇偶校驗(yàn)電路檢測(cè)出錯(cuò)誤時(shí)將所有的內(nèi)部命令信號(hào)初始化。
[0089]技術(shù)方案5.如技術(shù)方案I所述的存儲(chǔ)器件，還包括:
[0090]命令/地址移位電路，所述命令/地址移位電路被配置成與所述控制時(shí)鐘同步地將所述多個(gè)命令信號(hào)和所述多個(gè)地址信號(hào)移位所述預(yù)設(shè)的延遲值；以及
[0091 ] 錯(cuò)誤日志電路，所述錯(cuò)誤日志電路被配置成在所述奇偶校驗(yàn)電路檢測(cè)出錯(cuò)誤時(shí)將通過所述命令/地址移位電路移位的命令信號(hào)和地址信號(hào)儲(chǔ)存。
[0092]技術(shù)方案6.如技術(shù)方案I所述的存儲(chǔ)器件，其中，所述時(shí)鐘控制電路被配置成在奇偶校驗(yàn)檢查功能被去激活或處于斷電模式時(shí)將所述控制時(shí)鐘去激活。
[0093]技術(shù)方案7.如技術(shù)方案6所述的存儲(chǔ)器件，其中，當(dāng)所述奇偶校驗(yàn)檢查功能被去激活時(shí)，所述命令移位電路在不移位所述多個(gè)命令信號(hào)的情況下將所述多個(gè)命令信號(hào)傳送到所述譯碼器電路，并且所述奇偶校驗(yàn)電路不檢測(cè)所述錯(cuò)誤的存在或不存在。
[0094]技術(shù)方案8.如技術(shù)方案I所述的存儲(chǔ)器件，其中，所述預(yù)設(shè)的延遲值是奇偶校驗(yàn)延遲。
[0095]技術(shù)方案9.一種存儲(chǔ)器件,包括:
[0096]奇偶校驗(yàn)電路，所述奇偶校驗(yàn)電路被配置成利用多個(gè)命令信號(hào)和多個(gè)地址信號(hào)來檢測(cè)錯(cuò)誤，產(chǎn)生異步錯(cuò)誤信息，以及通過將所述異步錯(cuò)誤信息與奇偶校驗(yàn)延遲同步來產(chǎn)生同步錯(cuò)誤信息；
[0097]命令移位電路，所述命令移位電路被配置成與控制時(shí)鐘同步地將所述多個(gè)命令信號(hào)移位與奇偶校驗(yàn)延遲相對(duì)應(yīng)的延遲值，輸出移位的命令信號(hào)，以及在所述異步錯(cuò)誤信息表示錯(cuò)誤產(chǎn)生時(shí)將正移位的命令信號(hào)初始化；
[0098]時(shí)鐘控制電路，所述時(shí)鐘控制電路被配置成當(dāng)正在所述命令移位電路中移位的命令信號(hào)之中不存在有效命令信號(hào)時(shí)將所述控制時(shí)鐘去激活；
[0099]譯碼器電路，所述譯碼器電路被配置成將從所述命令移位電路輸出的命令信號(hào)譯碼；
[0100]命令/地址移位電路，所述命令/地址移位電路被配置成與所述控制時(shí)鐘同步地將所述多個(gè)命令信號(hào)和所述多個(gè)地址信號(hào)移位與所述奇偶校驗(yàn)延遲相對(duì)應(yīng)的延遲值，輸出移位的命令信號(hào)和地址信號(hào)；以及
[0101 ] 錯(cuò)誤日志電路，所述錯(cuò)誤日志電路被配置成在所述同步錯(cuò)誤信息被激活時(shí)將通過所述命令/地址移位電路移位的命令信號(hào)和地址信號(hào)儲(chǔ)存。
[0102]技術(shù)方案10.如技術(shù)方案9所述的存儲(chǔ)器件，其中，所述時(shí)鐘控制電路被配置成在滿足條件(I)至(4)中的一個(gè)或更多個(gè)時(shí)將所述控制時(shí)鐘去激活:(I)當(dāng)正在所述命令移位電路中移位的所述命令信號(hào)中不存在有效命令信號(hào)時(shí)；(2)當(dāng)所述同步錯(cuò)誤信息表示錯(cuò)誤產(chǎn)生時(shí)；(3)當(dāng)奇偶校驗(yàn)檢查功能被去激活時(shí)；以及(4)當(dāng)當(dāng)前模式為斷電模式時(shí)。
[0103]技術(shù)方案11.如技術(shù)方案9所述的存儲(chǔ)器件，其中，所述命令移位電路包括多個(gè)移位寄存器，所述多個(gè)移位寄存器被配置成將所述多個(gè)命令信號(hào)中與所述多個(gè)移位寄存器相對(duì)應(yīng)的命令信號(hào)移位。
[0104]技術(shù)方案12.如技術(shù)方案11所述的存儲(chǔ)器件，其中，所述多個(gè)命令信號(hào)包括芯片選擇信號(hào)，并且所述時(shí)鐘控制電路被配置成檢測(cè)激活的芯片選擇信號(hào)是否存在于與所述芯片選擇信號(hào)相對(duì)應(yīng)的移位寄存器中。
[0105]技術(shù)方案13.如技術(shù)方案9所述的存儲(chǔ)器件，其中，所述多個(gè)命令信號(hào)包括芯片選擇信號(hào)，并且所述奇偶校驗(yàn)電路包括:
[0106]奇偶校驗(yàn)控制單元，所述奇偶校驗(yàn)控制單元被配置成利用所述控制時(shí)鐘和所述芯片選擇信號(hào)來產(chǎn)生奇偶校驗(yàn)輸入使能信號(hào)，并且延遲所述奇偶校驗(yàn)輸入使能信號(hào)以產(chǎn)生奇偶校驗(yàn)輸出使能信號(hào)；
[0107]錯(cuò)誤檢測(cè)單元，所述錯(cuò)誤檢測(cè)單元被配置成與所述奇偶校驗(yàn)輸入使能信號(hào)同步地接收所述多個(gè)命令信號(hào)和所述多個(gè)地址信號(hào)，并且產(chǎn)生表示錯(cuò)誤存在或不存在的錯(cuò)誤信號(hào)；以及
[0108]錯(cuò)誤信息輸出單元，所述錯(cuò)誤信息輸出單元被配置成在激活所述奇偶校驗(yàn)輸出使能信號(hào)時(shí)將所述錯(cuò)誤信號(hào)作為所述異步錯(cuò)誤信息輸出，并且將所述錯(cuò)誤信號(hào)移位直至與所述奇偶校驗(yàn)延遲相對(duì)應(yīng)的時(shí)間點(diǎn)以輸出所述同步錯(cuò)誤信息。
[0109]技術(shù)方案14.如技術(shù)方案13所述的存儲(chǔ)器件，其中，所述奇偶校驗(yàn)控制單元被配置成在所述同步錯(cuò)誤信息被激活時(shí)將所述奇偶校驗(yàn)輸出使能信號(hào)基本上保持去激活狀態(tài)，并且所述錯(cuò)誤信息輸出單元被配置成在所述同步錯(cuò)誤信息被激活時(shí)停止用于產(chǎn)生所述同步錯(cuò)誤信息的移位操作。
[0110]技術(shù)方案15.如技術(shù)方案9所述的存儲(chǔ)器件，還包括:
[0111]接收電路，所述接收電路被配置成從所述存儲(chǔ)器件的外部接收所述多個(gè)命令信號(hào)和所述多個(gè)地址信號(hào)。
[0112]技術(shù)方案16.如技術(shù)方案9所述的存儲(chǔ)器件，其中，當(dāng)所述奇偶校驗(yàn)檢查功能被去激活時(shí)，所述命令移位電路在不移位所述多個(gè)命令信號(hào)的情況下將所述多個(gè)命令信號(hào)傳送到所述譯碼器電路，所述奇偶校驗(yàn)電路不檢測(cè)所述錯(cuò)誤的存在或不存在，所述時(shí)鐘控制電路將所述控制時(shí)鐘去激活，以及所述命令/地址移位電路在不移位所述多個(gè)命令信號(hào)和所述多個(gè)地址信號(hào)的情況下將所述多個(gè)命令信號(hào)和所述多個(gè)地址信號(hào)傳送到所述錯(cuò)誤日志電路。
【權(quán)利要求】
1.一種存儲(chǔ)器件，包括: 奇偶校驗(yàn)電路，所述奇偶校驗(yàn)電路被配置成利用多個(gè)命令信號(hào)和多個(gè)地址信號(hào)來檢測(cè)錯(cuò)誤; 命令移位電路，所述命令移位電路被配置成與控制時(shí)鐘同步地將所述多個(gè)命令信號(hào)移位預(yù)設(shè)的延遲值； 時(shí)鐘控制電路，所述時(shí)鐘控制電路被配置成當(dāng)正在所述命令移位電路中移位的命令信號(hào)中不存在有效命令信號(hào)時(shí)將所述控制時(shí)鐘去激活；以及 譯碼器電路，所述譯碼器電路被配置成將從所述命令移位電路輸出的多個(gè)命令信號(hào)譯碼。
2.如權(quán)利要求1所述的存儲(chǔ)器件，其中，所述命令移位電路包括多個(gè)移位寄存器，所述多個(gè)移位寄存器被配置成將所述多個(gè)命令信號(hào)之中與所述多個(gè)移位寄存器相對(duì)應(yīng)的命令信號(hào)移位，并且在所述奇偶校驗(yàn)電路檢測(cè)出錯(cuò)誤時(shí)將在所述多個(gè)移位寄存器中的命令信號(hào)初始化。
3.如權(quán)利要求2所述的存儲(chǔ)器件，其中，所述多個(gè)命令信號(hào)包括芯片選擇信號(hào)，并且所述時(shí)鐘控制電路被配置成檢測(cè)激活的芯片選擇信號(hào)是否存在于與所述芯片選擇信號(hào)相對(duì)應(yīng)的移位寄存器中。
4.如權(quán)利要求1所述的存儲(chǔ)器件，其中，所述命令移位電路被配置成在所述奇偶校驗(yàn)電路檢測(cè)出錯(cuò)誤時(shí)將所有的內(nèi)部命令信號(hào)初始化。
5.如權(quán)利要求1所述的存儲(chǔ)器件，還包括: 命令/地址移位電路，所述`命令/地址移位電路被配置成與所述控制時(shí)鐘同步地將所述多個(gè)命令信號(hào)和所述多個(gè)地址信號(hào)移位所述預(yù)設(shè)的延遲值；以及 錯(cuò)誤日志電路，所述錯(cuò)誤日志電路被配置成在所述奇偶校驗(yàn)電路檢測(cè)出錯(cuò)誤時(shí)將通過所述命令/地址移位電路移位的命令信號(hào)和地址信號(hào)儲(chǔ)存。
6.如權(quán)利要求1所述的存儲(chǔ)器件，其中，所述時(shí)鐘控制電路被配置成在奇偶校驗(yàn)檢查功能被去激活或處于斷電模式時(shí)將所述控制時(shí)鐘去激活。
7.如權(quán)利要求6所述的存儲(chǔ)器件，其中，當(dāng)所述奇偶校驗(yàn)檢查功能被去激活時(shí)，所述命令移位電路在不移位所述多個(gè)命令信號(hào)的情況下將所述多個(gè)命令信號(hào)傳送到所述譯碼器電路，并且所述奇偶校驗(yàn)電路不檢測(cè)所述錯(cuò)誤的存在或不存在。
8.如權(quán)利要求1所述的存儲(chǔ)器件，其中，所述預(yù)設(shè)的延遲值是奇偶校驗(yàn)延遲。
9.一種存儲(chǔ)器件,包括: 奇偶校驗(yàn)電路，所述奇偶校驗(yàn)電路被配置成利用多個(gè)命令信號(hào)和多個(gè)地址信號(hào)來檢測(cè)錯(cuò)誤，產(chǎn)生異步錯(cuò)誤信息，以及通過將所述異步錯(cuò)誤信息與奇偶校驗(yàn)延遲同步來產(chǎn)生同步錯(cuò)誤信息； 命令移位電路，所述命令移位電路被配置成與控制時(shí)鐘同步地將所述多個(gè)命令信號(hào)移位與奇偶校驗(yàn)延遲相對(duì)應(yīng)的延遲值，輸出移位的命令信號(hào)，以及在所述異步錯(cuò)誤信息表示錯(cuò)誤產(chǎn)生時(shí)將正移位的命令信號(hào)初始化； 時(shí)鐘控制電路，所述時(shí)鐘控制電路被配置成當(dāng)正在所述命令移位電路中移位的命令信號(hào)之中不存在有效命令信號(hào)時(shí)將所述控制時(shí)鐘去激活； 譯碼器電路，所述譯碼器電路被配置成將從所述命令移位電路輸出的命令信號(hào)譯碼；命令/地址移位電路，所述命令/地址移位電路被配置成與所述控制時(shí)鐘同步地將所述多個(gè)命令信號(hào)和所述多個(gè)地址信號(hào)移位與所述奇偶校驗(yàn)延遲相對(duì)應(yīng)的延遲值，輸出移位的命令信號(hào)和地址信號(hào)；以及 錯(cuò)誤日志電路，所述錯(cuò)誤日志電路被配置成在所述同步錯(cuò)誤信息被激活時(shí)將通過所述命令/地址移位電路移位的命令信號(hào)和地址信號(hào)儲(chǔ)存。
10.如權(quán)利要求9所述的存儲(chǔ)器件，其中，所述時(shí)鐘控制電路被配置成在滿足條件(I)至(4)中的一個(gè)或更多個(gè)時(shí)將所述控制時(shí)鐘去激活:(1)當(dāng)正在所述命令移位電路中移位的所述命令信號(hào)中不存在有效命令信號(hào)時(shí)；(2)當(dāng)所述同步錯(cuò)誤信息表示錯(cuò)誤產(chǎn)生時(shí)；(3)當(dāng)奇偶校驗(yàn)檢查功能被去激活時(shí)；以及(4)當(dāng)當(dāng)前模式為斷電模式時(shí)。
【文檔編號(hào)】G11C29/44GK103514960SQ201310244564
【公開日】2014年1月15日 申請(qǐng)日期:2013年6月19日 優(yōu)先權(quán)日:2012年6月20日
【發(fā)明者】宋清基 申請(qǐng)人:愛思開海力士有限公司