顯示器面板與雙向移位寄存器電路的制作方法
【專利摘要】一種顯示器面板與雙向移位寄存器電路。該雙向移位寄存器電路包括多個移位寄存器，其中第N級移位寄存器包括輸入級電路、輸出級電路、控制電路與下拉電路。輸入級電路用以接收一第一輸入信號與一第二輸入信號。輸出級電路耦接至一第一時鐘輸入端與一輸出端，并且與輸入級電路耦接于一第一控制點與一第二控制點，用以接收一第一時鐘信號，并且根據(jù)第一控制點的一第一控制電壓電平與第二控制點的一第二控制電壓電平輸出柵極驅(qū)動信號。控制電路用以控制第一控制電壓電平及第二控制電壓電平。下拉電路耦接至輸出端，并且與控制電路耦接于第三控制點。
【專利說明】顯示器面板與雙向移位寄存器電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種移位寄存器，特別涉及一種支持相反的掃描順序操作的雙向移位寄存器。

【背景技術(shù)】
[0002]移位寄存器(shift register)被廣泛應(yīng)用于數(shù)據(jù)驅(qū)動電路與柵極驅(qū)動電路，用以分別控制各數(shù)據(jù)線取樣數(shù)據(jù)信號的時序，以及為各柵極線產(chǎn)生掃描信號的時序。在數(shù)據(jù)驅(qū)動電路中，移位寄存器用以輸出一選取信號至各數(shù)據(jù)線，使得圖像數(shù)據(jù)可依序被寫入各數(shù)據(jù)線。另一方面，在柵極驅(qū)動電路中，移位寄存器用以產(chǎn)生一掃描信號至各柵極線，用以依序?qū)⒐?yīng)至各數(shù)據(jù)線的圖像信號寫入一像素矩陣的像素。
[0003]傳統(tǒng)移位寄存器僅能以單一掃描順序產(chǎn)生取樣信號或掃描信號。然而，單一掃描順序已無法滿足現(xiàn)今圖像顯示系統(tǒng)產(chǎn)品的需求了。例如，一些數(shù)字相機(jī)的顯示屏幕可根據(jù)相機(jī)的擺放角度而被旋轉(zhuǎn)。此外，一些圖像顯示系統(tǒng)可包括旋轉(zhuǎn)屏幕的功能。因此，需要一種全新的雙向移位寄存器架構(gòu)，其可以不同掃描順序產(chǎn)生輸出信號。


【發(fā)明內(nèi)容】

[0004]根據(jù)本發(fā)明的一實施例，一種雙向移位寄存器電路包括多個移位寄存器，該等移位寄存器的一第N級移位寄存器包括輸入級電路、輸出級電路、控制電路與下拉電路。輸入級電路耦接至第一信號輸入端與第二信號輸入端，用以接收第一輸入信號與第二輸入信號，其中第一輸入信號為一起始脈沖或第(N-1)級移位寄存器所產(chǎn)生的該柵極驅(qū)動信號，第二輸入信號為第(N+1)級移位寄存器所產(chǎn)生的柵極驅(qū)動信號或起始脈沖，其中N為大于I的一正整數(shù)；輸出級電路耦接至第一時鐘輸入端與輸出端，并且與輸入級電路耦接于第一控制點與第二控制點，用以自第一時鐘輸入端接收第一時鐘信號，并且根據(jù)第一控制點的第一控制電壓電平與第二控制點的第二控制電壓電平于輸出端輸出柵極驅(qū)動信號?？刂齐娐放c輸入級電路及輸出級電路耦接于第一控制點與第二控制點，并且與輸入級電路耦接于第三控制點，用以控制第一控制電壓電平及第二控制電壓電平。下拉電路耦接至輸出端，并且與控制電路耦接于第三控制點；其中，當(dāng)雙向移位寄存器電路操作于正向掃描時，移位寄存器以第一順序依序輸出對應(yīng)的柵極驅(qū)動信號，當(dāng)雙向移位寄存器電路操作于反向掃描時，移位寄存器以一第二順序依序輸出對應(yīng)的柵極驅(qū)動信號。
[0005]根據(jù)本發(fā)明的另一實施例，一種顯示器面板，包括像素矩陣、控制芯片、數(shù)據(jù)驅(qū)動電路以及柵極驅(qū)動電路。像素矩陣包括多個像素?？刂菩酒靡援a(chǎn)生多個時鐘信號以及一起始脈沖。數(shù)據(jù)驅(qū)動電路用以產(chǎn)生多個數(shù)據(jù)驅(qū)動信號以提供數(shù)據(jù)至該等像素。柵極驅(qū)動電路用以產(chǎn)生多個柵極驅(qū)動信號以驅(qū)動像素，其中柵極驅(qū)動電路包括一雙向移位寄存器電路，雙向移位寄存器電路包括多個移位寄存器，其中第N級移位寄存器包括輸入級電路、輸出級電路、控制電路與下拉電路。輸入級電路耦接至第一信號輸入端與第二信號輸入端，用以接收第一輸入信號與第二輸入信號，其中第一輸入信號為一起始脈沖或第(N-1)級移位寄存器所產(chǎn)生的該柵極驅(qū)動信號，第二輸入信號為第(N+1)級移位寄存器所產(chǎn)生的柵極驅(qū)動信號或起始脈沖，其中N為大于I的一正整數(shù)；輸出級電路耦接至第一時鐘輸入端與輸出端，并且與輸入級電路耦接于第一控制點與第二控制點，用以自第一時鐘輸入端接收第一時鐘信號，并且根據(jù)第一控制點的第一控制電壓電平與第二控制點的第二控制電壓電平于輸出端輸出柵極驅(qū)動信號?？刂齐娐放c輸入級電路及輸出級電路耦接于第一控制點與第二控制點，并且與輸入級電路耦接于第三控制點，用以控制第一控制電壓電平及第二控制電壓電平。下拉電路耦接至輸出端，并且與控制電路耦接于第三控制點；其中，當(dāng)雙向移位寄存器電路操作于正向掃描時，移位寄存器以第一順序依序輸出對應(yīng)的柵極驅(qū)動信號，當(dāng)雙向移位寄存器電路操作于反向掃描時，移位寄存器以一第二順序依序輸出對應(yīng)的柵極驅(qū)動信號。

【專利附圖】

【附圖說明】
[0006]圖1是顯示根據(jù)本發(fā)明的一實施例所述的圖像顯示系統(tǒng)的實施方式。
[0007]圖2是顯示根據(jù)本發(fā)明的一實施例所述的雙向移位寄存器電路的架構(gòu)圖。
[0008]圖3是顯示根據(jù)本發(fā)明的一實施例所述的移位寄存器的方塊圖。
[0009]圖4是顯示根據(jù)本發(fā)明的一實施例所述的移位寄存器的電路圖。
[0010]圖5是顯示根據(jù)本發(fā)明的一實施例所述的移位寄存器操作于正向掃描時各控制點的控制電壓與信號的波形圖。
[0011]圖6是顯示根據(jù)本發(fā)明的一實施例所述的移位寄存器操作于反向掃描時各控制點的控制電壓與信號的波形圖
[0012]圖7是顯示根據(jù)本發(fā)明的一實施例所述的時鐘信號范例波形圖。
[0013]圖8是顯示根據(jù)本發(fā)明的一實施例所述的柵極驅(qū)動信號范例波形圖。
[0014]圖9是顯示根據(jù)本發(fā)明的另一實施例所述的時鐘信號范例波形圖。
[0015]圖10是顯示根據(jù)本發(fā)明的又另一實施例所述的時鐘信號范例波形圖。
[0016]【符號說明】
[0017]100圖像顯示系統(tǒng)
[0018]101顯示器面板
[0019]102輸入單元
[0020]110柵極驅(qū)動電路
[0021]120數(shù)據(jù)驅(qū)動電路
[0022]130像素矩陣
[0023]140控制芯片
[0024]200雙向移位寄存器電路
[0025]300、400、SR[1]、SR[2]、SR[N-1]、SR[N]移位寄存器
[0026]310輸入級電路
[0027]320輸出級電路
[0028]330控制電路
[0029]340下拉電路
[0030]C1、C2 電容
[0031]CK1、CK2時鐘輸入端
[0032]CLK1、CLK2、CLK3、CLK4、CLK5、CLK6、CLK7、CLK8、CLK9、CLK1、CLK11、CLK12、DATA、G(l)、G(2)、G(3)、G(4)、G(5)、G^)、G(7)、G(8)、G(N-7)、G(N-6)、G(N-5)、G(N-4)、G(N-3)、G(N-2)、G(N-1)、G(N)信號
[0033]IN1、IN2信號輸入端
[0034]N1、N2、N3 控制點
[0035]OUT輸出端
[0036]SP起始脈沖
[0037]T1、T2、T3、T4、T5、T6、T7、T8、T9 晶體管
[0038]Ta、Tb、Tc、Td 階段
[0039]VH、VH，、VH，，、VL、Vth 電壓

【具體實施方式】
[0040]為使本發(fā)明的制造、操作方法、目標(biāo)和優(yōu)點能更明顯易懂，下文特舉幾個優(yōu)選實施例，并配合附圖，作詳細(xì)說明如下:
[0041]圖1是顯示根據(jù)本發(fā)明的一實施例所述的圖像顯示系統(tǒng)的實施方式。如圖所示，圖像顯示系統(tǒng)100可包括一顯示器面板101，其中顯示器面板101包括一柵極驅(qū)動電路110、一數(shù)據(jù)驅(qū)動電路120、一像素矩陣130以及一控制芯片140。柵極驅(qū)動電路110用以產(chǎn)生多個柵極驅(qū)動信號以驅(qū)動像素矩陣130的多個像素。數(shù)據(jù)驅(qū)動電路120用以產(chǎn)生多個數(shù)據(jù)驅(qū)動信號以提供數(shù)據(jù)至像素矩陣130的多個像素。控制芯片140用以產(chǎn)生多個時序信號，包括時鐘信號、重置信號與起始脈沖等。在本發(fā)明之一些實施例中，圖像顯示系統(tǒng)100可還包括一輸入單元102。此外，圖像顯示系統(tǒng)100有多種實施方式，包括:一移動電話、一數(shù)字相機(jī)、一移動計算機(jī)、一桌上型計算機(jī)、一電視機(jī)、一汽車用顯示器、或任何包括圖像顯示功能的裝置。根據(jù)本發(fā)明的一實施例，柵極驅(qū)動電路110可包括一雙向移位寄存器電路，其可以不同的掃描順序(例如，第一順序掃描與第二順序掃描)依序產(chǎn)生一柵極驅(qū)動信號至各柵極線，用以依序?qū)⒐?yīng)至各數(shù)據(jù)線的圖像信號依序?qū)懭胂袼鼐仃?30的像素中。
[0042]圖2是顯示根據(jù)本發(fā)明的一實施例所述的雙向移位寄存器電路的架構(gòu)圖。雙向移位寄存器電路200包括多個串接的移位寄存器SR[1]、SR[2]、...SR[N-1]、SR[N]，分別用以產(chǎn)生柵極驅(qū)動信號G(I)?G(N)的其中一個。各移位寄存器分別包括信號輸入端INl與IN2、時鐘輸入端CKl與CK2以及輸出端OUT。第一級移位寄存器SR[1]通過輸入端INl接收起始脈沖SP，而其它級移位寄存器SR[2]?SR[N]的輸入端INl耦接至相鄰的一移位寄存器(例如，前一級的移位寄存器SR[1]?SR[N-1])的輸出端OUT，用以自該移位寄存器接收對應(yīng)的柵極驅(qū)動信號。移位寄存器SR[1]?SR[N-1]的另一輸入端IN2耦接至相鄰的另一移位寄存器(例如，后一級的移位寄存器SR[2]?SR[N])的輸出端OUT，用以自該移位寄存器接收對應(yīng)的柵極驅(qū)動信號，而最后一級移位寄存器SR[N]通過輸入端IN2接收起始脈沖SP。當(dāng)雙向移位寄存器電路200操作于正向掃描時，移位寄存器SR[1]?SR[N]依一第一順序輸出對應(yīng)的柵極驅(qū)動信號G(I)?G(N)，并且當(dāng)雙向移位寄存器電路200操作于反向掃描時，移位寄存器SR[N]?SR[1]依一第二順序輸出對應(yīng)的柵極驅(qū)動信號G(N)?G(I)。
[0043]值得注意的是，如圖2所示，雙向移位寄存器電路可接收四個時鐘信號CLKl?CLK4，并且可至少包括四級串接的移位寄存器。根據(jù)本發(fā)明的一實施例，以高態(tài)動作(active high)的時鐘信號為例，時鐘信號具有高電壓電平的時間區(qū)間會部分重疊。此外，值得注意的是，在本發(fā)明的優(yōu)選實施例中，移位寄存器SR[1]?SR[N]以一循環(huán)的方式接收時鐘信號CLKl?CLK4為較佳。舉例而言，如圖2所示，第一級移位寄存器SR[1]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLKl與CLK3，第二級移位寄存器SR[2]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK2與CLK4，第三級移位寄存器SR[3]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK3與CLK1，第四級移位寄存器SR[4]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK4與CLK2，其中以四級移位寄存器構(gòu)成一個循環(huán)為較佳，并且于后續(xù)的移位寄存器可重復(fù)此循環(huán)。
[0044]值得注意的是，在本發(fā)明的不同實施例中，以高態(tài)動作(active high)的時鐘信號為例，時鐘信號具有高電壓電平的時間區(qū)間長可被設(shè)計為具有兩個水平周期(horizontalper1d)的長度(即，2H)，或是具有兩個水平周期以上的長度。例如，當(dāng)時鐘信號的數(shù)量增加時，時鐘信號具有高電壓電平的時間區(qū)間長也可進(jìn)一步被延長為三個水平周期的長度(即，3H)、四個水平周期的長度(即，4H)、五個水平周期的長度(即，5H)、六個水平周期的長度(即，6H)等。其中，水平周期相當(dāng)于水平同步信號與數(shù)據(jù)致能信號DE的一個周期時間。以下段落將介紹不同的時鐘信號設(shè)計之下所對應(yīng)的各實施例。
[0045]圖3是顯示根據(jù)本發(fā)明的一實施例所述的移位寄存器的方塊圖。移位寄存器300可包括輸入級電路310、輸出級電路320、控制電路330與下拉電路340。輸入級電路310耦接至信號輸入端INl與IN2，用以自相鄰的移位寄存器接收對應(yīng)的柵極驅(qū)動信號和/或起始脈沖。輸出級電路320耦接至?xí)r鐘輸入端CKl與輸出端0UT，并且與輸入級電路310耦接于第一控制點與第二控制點(未示于圖3)，用以通過時鐘輸入端CKl接收一時鐘信號，并且根據(jù)第一控制點的第一控制電壓電平與第二控制點的第二控制電壓電平，適時于輸出端OUT將時鐘信號輸出，用以作為對應(yīng)的柵極驅(qū)動信號(以下將作更詳細(xì)的介紹)?？刂齐娐?30與輸入級電路310以及輸出級電路320耦接于第一控制點與第二控制點，并且與輸入級電路310耦接于第三控制點，用以控制第一控制點、第二控制點與第三控制點的控制電壓電平(以下將作更詳細(xì)的介紹)。下拉電路340耦接至輸出端0UT，并且與控制電路330耦接于第三控制點。
[0046]圖4是顯示根據(jù)本發(fā)明的一實施例所述的移位寄存器的電路圖。根據(jù)本發(fā)明的一實施例，移位寄存器400可包括晶體管Tl?T9以及電容Cl與C2，其中晶體管Tl與T2以及電容Cl與C2包括于輸出級電路，晶體管T3與T4包括于輸入級電路，晶體管T5包括于下拉電路，而晶體管T6?T9包含于控制電路。此外，在本發(fā)明的實施例中，電容Cl與C2可以是額外耦接的電容裝置，或是晶體管的寄生電容，而本發(fā)明并不限于任一種實施方式。
[0047]晶體管Tl的第一端耦接至?xí)r鐘輸入端CK1、第二端耦接至第一控制點N1、以及第三端耦接至輸出端OUT。晶體管T2的第一端耦接至?xí)r鐘輸入端CK1、第二端耦接至第二控制點N2、以及第三端耦接至輸出端OUT。電容Cl耦接于第一控制點NI與輸出端OUT之間，并且電容C2耦接于第二控制點N2與輸出端OUT之間。如圖所示，晶體管Tl與T2以及電容Cl與C2對稱耦接于時鐘輸入端CKl與輸出端OUT之間。
[0048]晶體管T3的第一端耦接至信號輸入端IN1、第二端耦接至第三控制點N3、第三端耦接至第一控制點NI。晶體管T4的第一端耦接至信號輸入端IN2、第二端耦接至第三控制點N3、第三端耦接至第二控制點N2。在本發(fā)明的實施例中，晶體管T3與T4根據(jù)第三控制點N3的第三控制電壓電平導(dǎo)通或不導(dǎo)通。
[0049]晶體管T5的第一端耦接至輸出端OUT、第二端耦接至第三控制點N3、第三端耦接至低操作電壓VL。在本發(fā)明的實施例中，晶體管T5根據(jù)第三控制點N3的第三控制電壓電平導(dǎo)通或不導(dǎo)通。
[0050]晶體管T6的第一端耦接至高操作電壓VH、第二端耦接至?xí)r鐘輸入端CK2、第三端耦接至第三控制點N3。晶體管T7的第一端耦接至第三控制點N3、第二端耦接至第一控制點NI。晶體管T8的第一端耦接至第三控制點N3、第二端耦接至第二控制點N2。晶體管T9的第一端耦接晶體管T7的第三端與晶體管T8的第三端、第二端耦接至?xí)r鐘輸入端CK1、第三端耦接至低操作電壓VL。
[0051]圖5是顯示根據(jù)本發(fā)明的一實施例所述的移位寄存器操作于正向掃描時各控制點的控制電壓與信號的波形圖，其中圖5所示的電壓與信號波形為第一級移位寄存器SR[1]所對應(yīng)的電壓與信號波形。結(jié)合圖4與圖5，以下段落將針對本發(fā)明所提出的移位寄存器的操作提供更詳細(xì)的說明。
[0052]在初始階段，例如，圖5中的第一階段Ta之前，第一控制點NI與第二控制點N2的控制電壓被設(shè)置為具有低電壓電平，例如，具有低操作電壓VL的電壓電平，而第三控制點N3的控制電壓被設(shè)置為具有高電壓電平，例如，近似于高操作電壓VH減去晶體管T6的臨界電壓的電壓電平。根據(jù)本發(fā)明的一實施例，第三控制點N3的初始控制電壓可通過重置電路作設(shè)定。例如，如圖4所示的電路中還可加入一重置晶體管與晶體管T6并聯(lián)耦接于高操作電壓VH與第三控制點N3之間，并且可根據(jù)一重置信號被導(dǎo)通，用以于初始階段將第三控制點N3的初始第三控制電壓設(shè)置為具有高電壓電平。一旦第三控制點N3的初始第三控制電壓被設(shè)置為具有高電壓電平，第一控制點NI的初始第一控制電壓電平與第二控制點N2的初始第二控制電壓電平可通過被導(dǎo)通的晶體管T3與T4被設(shè)置為具有低電壓電平。此時，由于晶體管T5被導(dǎo)通，柵極驅(qū)動信號G(I)亦具有低電壓電平。
[0053]在第一階段Ta，起始脈沖SP抵達(dá)，致使第一控制點NI被充電至近似于高操作電壓VH減去晶體管T3與晶體管T6的臨界電壓的一高電壓電平(如圖所示的(VH-2Vth)，其中在此假設(shè)所有晶體管具有相同的臨界電壓)。此時，第二控制點N2與第三控制點N3的控制電壓電平維持不變，晶體管Tl與T7會因應(yīng)第一控制點NI的高電壓電平被導(dǎo)通，而電容Cl將存儲第一控制點NI與輸出端OUT的電壓差。
[0054]在第二階段Tb的開端，時鐘輸入端CKl的電壓因應(yīng)時鐘信號CLKl的脈沖抵達(dá)而被抬升至近似于高操作電壓VH的高電壓電平。時鐘輸入端CKl的電壓變化進(jìn)一步將第一控制點NI的第一控制電壓電平抬升至一更高的電壓電平(如圖所示的VH’)。由于第一控制點NI的第一控制電壓電平被進(jìn)一步拉高，使晶體管Tl的第二端電壓被提高，導(dǎo)致晶體管Tl的導(dǎo)通電流增加，而時鐘信號CLKl可直接通過導(dǎo)通的晶體管Tl被傳送至輸出端0UT，而不會有臨界電壓耗損，柵極驅(qū)動信號G(I)的波形根據(jù)時鐘信號CLKl被產(chǎn)生。同一時間，晶體管T9也會因應(yīng)時鐘輸入端CKl的高電壓電平被導(dǎo)通，使得第三控制點N3的第三控制電壓電平會被下拉至具有低操作電壓VL的低電壓電平。此時第二控制點N2也會通過電容C2自輸出端OUT耦合一小電壓VH’ ’。
[0055]在第三階段Tc，時鐘輸入端CKl的電壓因應(yīng)時鐘信號CLKl的脈沖結(jié)束而被拉低至具有低操作電壓VL的低電壓電平，此時輸出端OUT的電壓電平會透晶體管Tl被放電至低電壓電平，柵極驅(qū)動信號G(I)的脈沖成功地被產(chǎn)生。
[0056]在第四階段Td，時鐘輸入端CK2的電壓因應(yīng)時鐘信號CLK3的脈沖被抬升至近似于高操作電壓VH的高電壓電平。此時晶體管T6導(dǎo)通，第三控制點N3的第三控制電壓電平被拉高至近似于高操作電壓VH減去晶體管T6的臨界電壓的電壓電平(如圖所示的(VH-Vth))。此時，晶體管T3會被導(dǎo)通，輸入端INl具有低電壓電平，使得第一控制點NI的第一控制電壓會通過晶體管T3被放電至低電壓電平。同樣地，此時晶體管T4會被導(dǎo)通，輸入端IN2因柵極驅(qū)動信號G(2)的脈沖抵達(dá)而具有高電壓電平，使得第二控制點N2的第二控制電壓會通過晶體管T4被放拉高至近似于高操作電壓VH減去晶體管T4與晶體管T6的臨界電壓的一高電壓電平(如圖所示的(VH-2Vth))。
[0057]如圖5所示，在正向掃描時，柵極驅(qū)動信號G(I)?G(N)可依序被產(chǎn)生，使得柵極線上的像素可依序動作，用以接收數(shù)據(jù)驅(qū)動信號DATA上對應(yīng)的數(shù)據(jù)。值得注意的是，雖圖5中僅顯示第一級移位寄存器SR[1]所對應(yīng)的各控制點電壓與信號波形，本領(lǐng)域技術(shù)人員當(dāng)可根據(jù)以上段落的敘述推導(dǎo)出其它級移位寄存器操作于正向掃描時各控制點電壓與信號波形，因此相關(guān)敘述在此不再贅述。
[0058]圖6是顯示根據(jù)本發(fā)明的一實施例所述的移位寄存器操作于反向掃描時各控制點的控制電壓與信號的波形圖，其中圖6所示的節(jié)點電壓與信號波形為最后一級移位寄存器SR[N]所對應(yīng)的控制電壓與信號波形。在反向掃描時，由移位寄存器SR[N]接收起始脈沖，并且各移位寄存器SR[N]?SR[1]可依序產(chǎn)生柵極驅(qū)動信號G(N)?G(l)，使得柵極線上的像素可依序動作，用以接收數(shù)據(jù)驅(qū)動信號DATA上對應(yīng)的數(shù)據(jù)。
[0059]由于移位寄存器于反向掃描時的操作與于正向掃描時的操作雷同，本領(lǐng)域技術(shù)人員當(dāng)可根據(jù)以上段落的敘述推導(dǎo)出移位寄存器于反向掃描時的操作，因此相關(guān)敘述在此不再贅述。
[0060]由以上實施例可看出，由于時鐘信號具有高電壓電平的時間區(qū)間會部分重疊，藉此消除了柵極驅(qū)動信號的脈沖上升時間Tr對于像素矩陣的各像素的充電時間產(chǎn)生的影響。換句話說，與傳統(tǒng)技術(shù)相比，像素矩陣的各像素的充電時間不會因柵極驅(qū)動信號的脈沖所需的上升時間Tr而被縮短。此外，由以上實施利可看出，控制電路中的晶體管T6、T7與T9，以及T6、T8與T9均不會于任一時間同時被導(dǎo)通，因此，不會因為于高操作電壓VH與低操作電壓VL之間產(chǎn)生一導(dǎo)通路徑而產(chǎn)生大電流。如此一來，與傳統(tǒng)技術(shù)相比，本發(fā)明所提出的移位寄存器電路無論在任何階段都不會有大電流耗損。
[0061]如上述，當(dāng)時鐘信號的數(shù)量增加時，以高態(tài)動作(active high)的時鐘信號為例，時鐘信號具有高電壓電平的時間區(qū)間長也可進(jìn)一步被延長為三個水平周期的長度(即，3H)、四個水平周期的長度(即，4H)、五個水平周期的長度(即，5H)、六個水平周期的長度(即，6H)等。舉例而言，當(dāng)時鐘信號的數(shù)量由四個增加為八個時，時鐘信號具有高電壓電平的時間區(qū)間長也可進(jìn)一步被延長為3H或4H，而當(dāng)時鐘信號的數(shù)量增加為十二個時，時鐘信號具有高電壓電平的時間區(qū)間長也可進(jìn)一步被延長為5H或6H，并依此類推。更具體的說，當(dāng)時鐘信號具有高電壓電平的時間區(qū)間長被設(shè)計為[(2M+1)H]或[(2M+2)H]時，其中M>=0，所需的時鐘信號的數(shù)量為[4*(M+1)]。
[0062]圖7是顯示根據(jù)本發(fā)明的一實施例所述的時鐘信號范例波形圖。圖8是顯示根據(jù)本發(fā)明的一實施例所述的柵極驅(qū)動信號范例波形圖。其中圖7與圖8中所示的信號波形為將時鐘信號具有高電壓電平的時間區(qū)間長延長為三個水平周期的長度的結(jié)果，并且圖7與圖8中所不的信號波形均可應(yīng)用于正向掃描與反向掃描。如圖所不，在正向掃描時，時鐘信號CLKl?CLK8的脈沖依序抵達(dá)，而柵極驅(qū)動信號G(I)?G(8)的脈沖也會因應(yīng)時鐘信號CLKl?CLK8的脈沖依序被產(chǎn)生。在反向掃描時，圖7與圖8中所示的信號波形對應(yīng)于括號內(nèi)的順序，柵極驅(qū)動信號G(N)?G(N-7)的脈沖會因應(yīng)時鐘信號CLK8?CLKl的脈沖依序被產(chǎn)生。
[0063]圖7與圖8中所示的信號波形可直接應(yīng)用于圖3與圖4所示的電路圖，本領(lǐng)域技術(shù)人員當(dāng)可根據(jù)以上段落的敘述與圖7與圖8中所示的信號波形推導(dǎo)出移位寄存器的操作，因此相關(guān)敘述在此不再贅述。值得注意的是，當(dāng)時鐘信號增加為8個時，移位寄存器SR[1]?SR[N]用以接收時鐘信號的循環(huán)也會隨之變化。舉例而言，第一級移位寄存器SR[1]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLKl與CLK5，第二級移位寄存器SR[2]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK2與CLK6，第三級移位寄存器SR[3]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK3與CLK7，第四級移位寄存器SR[4]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK4與CLK8，第五級移位寄存器SR[5]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK5與CLKl，第六級移位寄存器SR[6]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK6與CLK2，第七級移位寄存器SR[7]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK7與CLK3，第八級移位寄存器SR[8]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK8與CLK4，其中以八級移位寄存器構(gòu)成一個循環(huán)為較佳，并且于后續(xù)的移位寄存器可重復(fù)此循環(huán)。
[0064]圖9是顯示根據(jù)本發(fā)明的另一實施例所述的時鐘信號范例波形圖，圖9中所示的信號波形為將時鐘信號具有高電壓電平的時間區(qū)間長延長為四個水平周期的長度的結(jié)果。如圖所不，在正向掃描時，時鐘信號CLKl?CLK8的脈沖將依序抵達(dá),而于反向掃描時，圖9中所示的信號波形對應(yīng)于括號內(nèi)的順序，時鐘信號CLK8?CLKl的脈沖將依序抵達(dá)。
[0065]圖9中所示的信號波形可直接應(yīng)用于圖3與圖4所示的電路圖，本領(lǐng)域技術(shù)人員當(dāng)可根據(jù)以上段落的敘述與圖9中所示的信號波形推導(dǎo)出移位寄存器的操作以及對應(yīng)的柵極驅(qū)動信號波形圖，因此，相關(guān)敘述在此不再贅述。此外，當(dāng)時鐘信號具有高電壓電平的時間區(qū)間長延長為4H時，移位寄存器SR[1]?SR[N]用以接收時鐘信號的循環(huán)與當(dāng)時鐘信號具有高電壓電平的時間區(qū)間長延長為3H時相同，相關(guān)敘述在此不再贅述。
[0066]圖10是顯示根據(jù)本發(fā)明的又另一實施例所述的時鐘信號范例波形圖，圖10中所示的信號波形為將時鐘信號具有高電壓電平的時間區(qū)間長延長為五個水平周期的長度的結(jié)果。如圖所不，在正向掃描時，時鐘信號CLKl?CLK12的脈沖將依序抵達(dá),而于反向掃描時，圖10中所示的信號波形對應(yīng)于括號內(nèi)的順序，時鐘信號CLK12?CLKl的脈沖將依序抵達(dá)。
[0067]圖10中所示的信號波形可直接應(yīng)用于圖3與圖4所示的電路圖，本領(lǐng)域技術(shù)人員當(dāng)可根據(jù)以上段落的敘述與圖10中所示的信號波形推導(dǎo)出移位寄存器的操作以及對應(yīng)的柵極驅(qū)動信號波形圖，因此，相關(guān)敘述在此不再贅述。此外，當(dāng)時鐘信號增加為12個時，移位寄存器SR[1]?SR[N]用以接收時鐘信號的循環(huán)也會隨之變化。舉例而言，第一級移位寄存器SR[1]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLKl與CLK7，第二級移位寄存器SR[2]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK2與CLK8，第三級移位寄存器SR[3]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK3與CLK9，第四級移位寄存器SR[4]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK4與CLK10，第五級移位寄存器SR[5]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK5與CLKl I，第六級移位寄存器SR[6]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK6與CLK12，第七級移位寄存器SR[7]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK7與CLKl，第八級移位寄存器SR [8]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK8與CLK2，第九級移位寄存器SR[9]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK9與CLK3，第十級移位寄存器SR[10]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLKlO與CLK4，第i^一級移位寄存器SR[11]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLKll與CLK5，第十二級移位寄存器SR[12]分別通過時鐘輸入端CKl與CK2接收時鐘信號CLK12與CLK6，其中以十二級移位寄存器構(gòu)成一個循環(huán)為較佳，并且于后續(xù)的移位寄存器可重復(fù)此循環(huán)。
[0068]如上述，無論時鐘信號的數(shù)量為多少并且無論時鐘信號具有高電壓電平的時間區(qū)間長被設(shè)計為多長，本發(fā)明所提出的移位寄存器電路均可解決傳統(tǒng)技術(shù)的像素的充電時間不足的問題，同時在移位寄存器電路的任何操作階段都不會有大電流耗損。
[0069]權(quán)利要求書中用以修飾元件的“第一”、“第二”等序數(shù)詞的使用本身未暗示任何優(yōu)先權(quán)、優(yōu)先次序、各元件之間的先后次序、或方法所執(zhí)行的步驟的次序，而僅用作標(biāo)識來區(qū)分具有相同名稱(具有不同序數(shù)詞)的不同元件。
[0070]本發(fā)明雖以優(yōu)選實施例公開如上，然其并非用以限定本發(fā)明的范圍，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求書界定范圍為準(zhǔn)。
【權(quán)利要求】
1.一種雙向移位寄存器電路，用以產(chǎn)生多個柵極驅(qū)動信號，該 雙向移位寄存器電路包括多個移位寄存器，所述移位寄存器的第N級移位寄存器包括: 一輸入級電路，稱接至一第一信號輸入端與一第二信號輸入端，用以接收一第一輸入信號與一第二輸入信號，其中該第一輸入信號為一起始脈沖或第(N-1)級移位寄存器所產(chǎn)生的該柵極驅(qū)動信號，該第二輸入信號為第(N+1)級移位寄存器所產(chǎn)生的該柵極驅(qū)動信號或該起始脈沖，其中N為大于I的一正整數(shù)； 一輸出級電路，I禹接至一第一時鐘輸入端與一輸出端，并且與該輸入級電路I禹接于一第一控制點與一第二控制點，用以自該第一時鐘輸入端接收一第一時鐘信號，并且根據(jù)該第一控制點的一第一控制電壓電平與該第二控制點的一第二控制電壓電平于該輸出端輸出該柵極驅(qū)動信號； 一控制電路，與該輸入級電路及該輸出級電路耦接于該第一控制點與該第二控制點，并且與該輸入級電路耦接于一第三控制點，用以控制該第一控制電壓電平及該第二控制電壓電平；以及 一下拉電路，耦接至該輸出端，并且與該控制電路耦接于該第三控制點， 其中，當(dāng)該雙向移位寄存器電路操作于正向掃描時，所述移位寄存器以一第一順序依序輸出對應(yīng)的該柵極驅(qū)動信號，當(dāng)該雙向移位寄存器電路操作于反向掃描時，所述移位寄存器以一第二順序依序輸出對應(yīng)的該柵極驅(qū)動信號。
2.如權(quán)利要求1所述的雙向移位寄存器電路，其中該輸出級電路包括一第一晶體管與一第二晶體管、以及一第一電容與一第二電容，該第一晶體管具有一第一端稱接至該第一時鐘輸入端、一柵極端耦接至該第一控制點以及一第二端耦接至該輸出端，該第二晶體管具有一第一端耦接至該第一時鐘輸入端、一柵極端耦接至該第二控制點以及一第二端耦接至該輸出端，該第一電容I禹接于該第一控制點與該輸出端之間，并且該第二電容I禹接于該第二控制點與該輸出端之間。
3.如權(quán)利要求1所述的雙向移位寄存器電路，其中該輸入級電路包括: 一第三晶體管，具有一第一端耦接至該第一信號輸入端，一柵極端耦接至該第三控制點，以及一第二端耦接至該第一控制點；以及 一第四晶體管，具有一第一端耦接至該第二信號輸入端，一柵極端耦接至該第三控制點，以及一第二端耦接至該第二控制點。
4.如權(quán)利要求1所述的雙向移位寄存器電路，其中該下拉電路包括: 一第五晶體管，具有一第一端耦接至該輸出端，一柵極端耦接至該第三控制點，以及一第二端耦接至一低操作電壓。
5.如權(quán)利要求1所述的雙向移位寄存器電路，其中該控制電路包括: 一第六晶體管，具有一第一端耦接至一高操作電壓，一柵極端耦接至一第二時鐘輸入端，以及一第二端耦接至該第三控制點； 一第七晶體管，具有一第一端耦接至該第三控制點，以及一柵極端耦接至該第一控制占.一第八晶體管，具有一第一端耦接至該第三控制點，以及一柵極端耦接至該第二控制點；以及 一第九晶體管，具有一第一端耦接至該第七晶體管的一第二端與該第八晶體管的一第二端，一柵極端耦接至該第一時鐘輸入端，以及一第二端耦接至一低操作電壓。
6.一種顯示器面板，其中該顯示器面板包括: 一像素矩陣，包括多個像素； 一控制芯片，用以產(chǎn)生多個時鐘信號以及一起始脈沖； 一數(shù)據(jù)驅(qū)動電路，用以產(chǎn)生多個數(shù)據(jù)驅(qū)動信號以提供數(shù)據(jù)至所述像素；以及一柵極驅(qū)動電路，用以產(chǎn)生多個柵極驅(qū)動信號以驅(qū)動所述像素，其中該柵極驅(qū)動電路包括一雙向移位寄存器電路，該雙向移位寄存器電路包括多個移位寄存器，所述移位寄存器的第N級移位寄存器包括: 一輸入級電路，稱接至一第一信號輸入端與一第二信號輸入端，用以接收一第一輸入信號與一第二輸入信號，其中該第一輸入信號為該起始脈沖或第(N-1)級移位寄存器所產(chǎn)生的該柵極驅(qū)動信號，該第二輸入信號為第(N+1)級移位寄存器所產(chǎn)生的該柵極驅(qū)動信號或該起始脈沖，其中N為大于I的一正整數(shù)； 一輸出級電路，I禹接至一第一時鐘輸入端與一輸出端，并且與該輸入級電路I禹接于一第一控制點與一第二控制點，用以自該第一時鐘輸入端接收一第一時鐘信號，并且根據(jù)該第一控制點的一第一控制電壓電平與該第二控制點的一第二控制電壓電平于該輸出端輸出該柵極驅(qū)動信號； 一控制電路，與該輸入級電路及該輸出級電路耦接于該第一控制點與該第二控制點，并且與該輸入級電路耦接于一第三控制點，用以控制該第一控制電壓電平及該第二控制電壓電平；以及 一下拉電路，耦接至該輸出端，并且與該控制電路耦接于該第三控制點， 其中，當(dāng)該雙向移位寄存器電路操作于正向掃描時，所述移位寄存器以一第一順序依序輸出對應(yīng)的該柵極驅(qū)動信號，當(dāng)該雙向移位寄存器電路操作于反向掃描時，所述移位寄存器以一第二順序依序輸出對應(yīng)的該柵極驅(qū)動信號。
7.如權(quán)利要求6所述的顯示器面板，其中該輸出級電路包括一第一晶體管與一第二晶體管、以及一第一電容與一第二電容，該第一晶體管具有一第一端耦接至該第一時鐘輸入端、一柵極端耦接至該第一控制點以及一第二端耦接至該輸出端，該第二晶體管具有一第一端耦接至該第一時鐘輸入端、一柵極端耦接至該第二控制點以及一第二端耦接至該輸出端，該第一電容耦接于該第一控制點與該輸出端之間，并且該第二電容耦接于該第二控制點與該輸出端之間。
8.如權(quán)利要求6所述的顯示器面板，其中該輸入級電路包括: 一第三晶體管，具有一第一端耦接至該第一信號輸入端，一柵極端耦接至該第三控制點，以及一第二端耦接至該第一控制點；以及 一第四晶體管，具有一第一端耦接至該第二信號輸入端，一柵極端耦接至該第三控制點，以及一第二端耦接至該第二控制點。
9.如權(quán)利要求6所述的顯示器面板，其中該下拉電路包括: 一第五晶體管，具有一第一端耦接至該輸出端，一柵極端耦接至該第三控制點，以及一第二端耦接至一低操作電壓。
10.如權(quán)利要求6所述的顯示器面板，其中該控制電路包括: 一第六晶體管，具有一第一端耦接至一高操作電壓，一柵極端耦接至一第二時鐘輸入端，以及一第二端耦接至該第三控制點； 一第七晶體管，具有一第一端耦接至該第三控制點，以及一柵極端耦接至該第一控制占.一第八晶體管，具有一第一端耦接至該第三控制點，以及一柵極端耦接至該第二控制點；以及 一第九晶體管，具有一第一端耦接至該第七晶體管的一第二端與該第八晶體管的一第二端，一柵極端耦接至該第一時鐘輸入端，以及一第二端耦接至一低操作電壓。
【文檔編號】G11C19/28GK104240628SQ201310239294
【公開日】2014年12月24日 申請日期:2013年6月17日 優(yōu)先權(quán)日:2013年6月17日
【發(fā)明者】黃圣峰 申請人:群創(chuàng)光電股份有限公司