專利名稱：源側(cè)非對(duì)稱預(yù)充電編程方案的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總的涉及半導(dǎo)體裝置。更具體地，本發(fā)明涉及閃速存儲(chǔ)器裝置和閃速裝置編程方法。
背景技術(shù)：
多種類型的消費(fèi)電子設(shè)備產(chǎn)品依賴于用于保持由微控制器執(zhí)行代碼的數(shù)據(jù)或者軟件的一些形式的大容量存儲(chǔ)設(shè)備。這樣的消費(fèi)電子設(shè)備是豐富的，并且包括諸如個(gè)人數(shù)字助理(PDA)、便攜式音樂(lè)播放器、便攜式多媒體播放器(PMP)和數(shù)字照相機(jī)的裝置。在PDA中，需要大容量存儲(chǔ)設(shè)備用于保存應(yīng)用和數(shù)據(jù)，而便攜式音樂(lè)播放器和數(shù)字照相機(jī)需要大量的大容量存儲(chǔ)設(shè)備用于保持音樂(lè)文件數(shù)據(jù)和/或圖像數(shù)據(jù)。用于這樣的便攜式電子設(shè)備的大容量存儲(chǔ)設(shè)備的解決方案優(yōu)選尺寸小、功耗最低并且具有高存儲(chǔ)密度。因?yàn)橹T如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)和動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的易失性存儲(chǔ)器為了保持?jǐn)?shù)據(jù)而需要不斷地電力施加，所以將對(duì)存儲(chǔ)器的選擇限制到非易失性形式的存儲(chǔ)器。如本領(lǐng)域內(nèi)所公知的，便攜式電子設(shè)備依賴于具有有限電源供應(yīng)的電池。因此，電源移除之后仍保持?jǐn)?shù)據(jù)的非易失性存儲(chǔ)器是優(yōu)選的。雖然許多消費(fèi)產(chǎn)品使用商用閃速存儲(chǔ)器，但消費(fèi)者在諸如具有微處理功能的蜂窩電話和裝置的產(chǎn)品中間接使用閃速存儲(chǔ)器。更具體地，通常在消費(fèi)電子設(shè)備中存在的專用集成電路(ASIC)具有集成的閃速存儲(chǔ)器而能夠使得固件升級(jí)。不用說(shuō)，由于閃速存儲(chǔ)器在尺寸、存儲(chǔ)密度和速度方面的最佳折衷，使其成為用于消費(fèi)電子設(shè)備的優(yōu)選的非易失性大容量存儲(chǔ)的解決方案，所以閃速存儲(chǔ)器用途十分廣泛。本領(lǐng)域內(nèi)的普通技術(shù)人員所公知，閃速存儲(chǔ)器裝置易遭受編程干擾。更具體地，當(dāng)通過(guò)將相應(yīng)選擇的字線驅(qū)動(dòng)至編程電壓來(lái)編程選擇的存儲(chǔ)器單元時(shí)，沿著不被編程的該同樣的字線的未選擇的存儲(chǔ)器單元可能被無(wú)意地軟編程。這是由于存在對(duì)于不被編程的選擇的存儲(chǔ)器單元建立編程禁止?fàn)顟B(tài)的偏壓不足以完全阻止這些存儲(chǔ)器單元被編程的問(wèn)題。此夕卜，由于編程操作期間施加到未選擇字線的電壓過(guò)高，能夠?qū)е戮幊痰幕蛘卟脸拈撝惦妷旱钠?，所以閃速存儲(chǔ)器中的未選擇的存儲(chǔ)器單元也易遭受編程干擾。已經(jīng)使用順序編程方案解決了這個(gè)問(wèn)題，然而由于隨機(jī)頁(yè)面編程相關(guān)的操作靈活性喪失，使得隨機(jī)頁(yè)面編程操作的禁止導(dǎo)致應(yīng)用中性能的降低
發(fā)明內(nèi)容
根據(jù)本發(fā)明的第一方面，提供一種用于編程具有串聯(lián)在位線和源極線之間的源極線選擇裝置、存儲(chǔ)器單元和串選擇裝置的NAND閃速串的方法。所述方法包括偏置所述位線，非對(duì)稱地預(yù)充電溝道的分組，并且編程所述選擇的存儲(chǔ)器單元。所述位線被偏置到第一電源電壓電平和第二電源電壓電平的其中一個(gè)。溝道的分組對(duì)應(yīng)于所述存儲(chǔ)器單元，其被非對(duì)稱地預(yù)充電到與所述源極線不同的電壓電平，用于將選擇的存儲(chǔ)器單元溝道設(shè)置為與保存在未選擇存儲(chǔ)器單元中的后臺(tái)數(shù)據(jù)無(wú)關(guān)的編程禁止?fàn)顟B(tài)。僅在所述位線被偏置到所述第二電源電壓電平時(shí)編程所述選擇的存儲(chǔ)器單元，并且在所述位線被偏置到所述第一電源電壓電平時(shí)所述選擇的存儲(chǔ)器單元保持在所述編程禁止?fàn)顟B(tài)。根據(jù)本方面的實(shí)施例，編程所述選擇的存儲(chǔ)器單元包括將所述串選擇裝置驅(qū)動(dòng)至所述第一電源電壓電平，用于僅在所述位線被偏置到所述第二電源電壓電平時(shí)將所述位線耦合到所述選擇的存儲(chǔ)器單元。非對(duì)稱預(yù)充電能夠包括通過(guò)將所述源極線選擇裝置驅(qū)動(dòng)至電源極線傳遞電壓來(lái)將所述源極線偏置到串預(yù)充電電壓并且將所述源極線耦合到所述存儲(chǔ)器單元。根據(jù)所述方法的一個(gè)方面，非對(duì)稱預(yù)充電包括對(duì)下部溝道預(yù)充電，對(duì)中間溝道預(yù)充電和對(duì)上部溝道預(yù)充電。所述下部溝道對(duì)應(yīng)于所述源極線選擇裝置和與所述選擇的存儲(chǔ)器單元鄰接的第一存儲(chǔ)器單元之間的所述存儲(chǔ)器單元，其被預(yù)充電到第一預(yù)充電電壓，并且所述下部溝道包括所述選擇的存儲(chǔ)器單元和與所述選擇的存儲(chǔ)器單元鄰接的第二存儲(chǔ)器單元。所述中間溝道對(duì)應(yīng)于所述第一存儲(chǔ)器單元，其被預(yù)充電到第二預(yù)充電電壓。所述上部溝道對(duì)應(yīng)于所述第一存儲(chǔ)器單元和所述串選擇裝置之間的所述存儲(chǔ)器單元，其被預(yù)充電到第三預(yù)充電電壓。預(yù)充電所述下部溝道包括將所述源極線選擇裝置和所述第一存儲(chǔ)器單元之間的所述存儲(chǔ)器單元的柵極端子驅(qū)動(dòng)至第一傳遞電壓。預(yù)充電所述中間溝道包括將所述第一存儲(chǔ)器單元的柵極端子驅(qū)動(dòng)至第二傳遞電壓，所述第二傳遞電壓至少是0V，其中，所述第二傳遞電壓大于編程的存儲(chǔ)器單元的閾值電壓并且小于所述傳遞電壓。預(yù)充電所述上部溝道包括將所述第一存儲(chǔ)器單元和所述串選擇裝置之間的所述存儲(chǔ)器單元的柵極端子驅(qū)動(dòng)至所述第一傳遞電壓。之后，由所述第一傳遞電壓和所述第二傳遞電壓之間的差值來(lái)提升所述上部溝道以提供所述第三預(yù)充電電壓，其中，所述第二傳遞電壓在所述上部溝道處于所述第三預(yù)充電電壓時(shí)被選擇為用于關(guān)斷第一存儲(chǔ)器單元的值。根據(jù)本發(fā)明的另一方面，預(yù)充電所述下部溝道還包括關(guān)斷所述第二存儲(chǔ)器單元，并且關(guān)斷所述源極線選擇裝置。預(yù)充電所述下部溝道還包括通過(guò)將所選擇的存儲(chǔ)器單元的柵極驅(qū)動(dòng)至編程電壓來(lái)將所選擇的存儲(chǔ)器單元溝道本地提升到有效地用于禁止編程的電壓。所述編程電壓大于所述第一傳遞電壓、所述串預(yù)充電電壓和所述源極線傳遞電壓，并且所述串預(yù)充電電壓至少是所述源極線傳遞電壓。在本方面的又一個(gè)實(shí)施例中，所述串預(yù)充電電壓和所述源極線傳遞電壓處于所述第一傳遞電壓。所述選擇的存儲(chǔ)器單元和所述源極線選擇裝置之間的至少一個(gè)存儲(chǔ)器單元對(duì)應(yīng)于編程頁(yè)面，所述至少一個(gè)存儲(chǔ)器單元具有編程閾值電壓和擦除閾值電壓的其中一個(gè)。所述第一存儲(chǔ)器單元能夠?qū)?yīng)于具有編程閾值電壓和擦除閾值電壓的其中一個(gè)的編程頁(yè)面。所述選擇的存儲(chǔ)器單元和所述源極線選擇裝置之間的存儲(chǔ)器單元對(duì)應(yīng)于具有擦除閾值電壓的擦除頁(yè)面，或者替代地，所述選擇的存儲(chǔ)器單元和所述串選擇裝置之間的存儲(chǔ)器單元對(duì)應(yīng)于具有擦除閾值電壓的擦除頁(yè)面。在本發(fā)明的第二方面，提供一種用于編程具有串聯(lián)在位線和源極線之間的源極線選擇裝置、存儲(chǔ)器單元和串選擇裝置的NAND閃速串的方法。所述方法包括偏置所述位線到第一電源電壓電平和第二電源電壓電平的其中一個(gè)；預(yù)充電對(duì)應(yīng)于所述存儲(chǔ)器單元的溝道分組到與所述源極線不同的電壓電平，用于將選擇的存儲(chǔ)器單元鄰接的第一存儲(chǔ)器單元關(guān)斷；響應(yīng)于施加的編程電壓，將選擇的存儲(chǔ)器單元預(yù)充電到編程禁止?fàn)顟B(tài)；并且將所述串選擇裝置驅(qū)動(dòng)至所述第一電源電壓電平，用于僅在所述位線被偏置到所述第二電源電壓電平時(shí)將所述位線耦合到所述選擇的存儲(chǔ)器單元。所述選擇的存儲(chǔ)器單元在所述位線被偏置到所述第一電源電壓電平時(shí)保持在編程禁止?fàn)顟B(tài)。根據(jù)本發(fā)明的第三方面，提供一種用于編程具有串聯(lián)在位線和源極線之間的源極線選擇裝置、存儲(chǔ)器單元和串選擇裝置的NAND閃速串的方法。所述方法包括將所有字線驅(qū)動(dòng)至第一傳遞電壓，持續(xù)驅(qū)動(dòng)除了第一字線之外的所有字線至第二傳遞電壓，將第二字線驅(qū)動(dòng)至第一電源電壓，將第三字線驅(qū)動(dòng)至編程電壓，并且將所述位線耦合到選擇的存儲(chǔ)器單元。所有的字線被驅(qū)動(dòng)至所述第一傳遞電壓，用于將源極線提供的串預(yù)充電電壓耦合到所述存儲(chǔ)器單元，所述串預(yù)充電電壓大于所述第一傳遞電壓。除了與鄰接所述選擇的存儲(chǔ)器單元的第一存儲(chǔ)器單元對(duì)應(yīng)的第一字線之外的所有字線被驅(qū)動(dòng)至大于所述第一傳遞電壓的第二傳遞電壓，所述第一存儲(chǔ)器單元位于所述選擇的存儲(chǔ)器單元和所述串選擇裝置之間。對(duì)應(yīng)于與所述選擇的存儲(chǔ)器單元鄰接的第二存儲(chǔ)器單元的第二字線被驅(qū)動(dòng)至所述第一電源電壓，用于關(guān)斷第二存儲(chǔ)器單元。對(duì)應(yīng)于所述選擇的存儲(chǔ)器單元的所述第三字線被驅(qū)動(dòng)至大于所述第二傳遞電壓的編程電壓。在本發(fā)明的實(shí)施例中，耦合所述串預(yù)充電電壓包括將所述源極線選擇裝置驅(qū)動(dòng)至源極線傳遞電壓，并且耦合所述位線包括將串選擇裝置驅(qū)動(dòng)至所述第二電源電壓。在本方法中，所述編程電壓大于所述第二傳遞電壓、所述串預(yù)充電電壓和所述源極線傳遞電壓，所述串預(yù)充電電壓至少是所述源極線傳遞電壓，并且所述第一傳遞電壓至少是OV。所述串預(yù)充電電壓和所述源極線傳遞電壓處于所述第一傳遞電壓，并且所述第一傳遞電壓大于編程存儲(chǔ)器單元的閾值電壓。在另一個(gè)實(shí)施例中，在順序編程方向上的所述選擇的存儲(chǔ)器單元之前的所述存儲(chǔ)器單元對(duì)應(yīng)于擦除頁(yè)面，其中所述順序編程方向包括從所述選擇的存儲(chǔ)器單元到所述源極線的第一方向，和從選擇的存儲(chǔ)器單元到所述位線的第二方向。在這個(gè)實(shí)施例中，在第二編程方向中，所述第一傳遞電壓設(shè)為0V。在本發(fā)明的第四方面，提供一種閃速存儲(chǔ)器裝置。所述閃速存儲(chǔ)器裝置包括驅(qū)動(dòng)器和控制器。所述驅(qū)動(dòng)器驅(qū)動(dòng)串聯(lián)在位線和源極線之間的源極線選擇裝置、存儲(chǔ)器單元和串選擇裝置。所述控制器在編程操作中控制所述驅(qū)動(dòng)器，并且被配置用于驅(qū)動(dòng)所述存儲(chǔ)器單元的所有字線到第一傳遞電壓而將所述源極線提供的串預(yù)充電電壓耦合到所述存儲(chǔ)器單元，所述串預(yù)充電電壓大于所述第一傳遞電壓；持續(xù)驅(qū)動(dòng)除了與鄰接所述選擇的存儲(chǔ)器單元的第一存儲(chǔ)器單元對(duì)應(yīng)的第一字線之外的所有字線至大于所述第一傳遞電壓的第二傳遞電壓，所述第一存儲(chǔ)器單元位于所述選擇的存儲(chǔ)器單元和所述串選擇裝置之間；驅(qū)動(dòng)對(duì)應(yīng)于與所述選擇的存儲(chǔ)器單元鄰接的第二存儲(chǔ)器單元的第二字線至所述第一電源電壓，來(lái)關(guān)斷第二存儲(chǔ)器單元，驅(qū)動(dòng)對(duì)應(yīng)于所述選擇的存儲(chǔ)器單元的所述第三字線至大于所述第二傳遞電壓的編程電壓，并且耦合所述位線到所述選擇的存儲(chǔ)器單元。在本方面的實(shí)施例中，所述驅(qū)動(dòng)器包括字線驅(qū)動(dòng)器、塊譯碼器和行譯碼器。所述字線驅(qū)動(dòng)器將行信號(hào)耦合到所述存儲(chǔ)器單元，將源極選擇信號(hào)耦合到源極線選擇裝置并且將串選擇信號(hào)耦合到串選擇裝置。所述塊譯碼器響應(yīng)于塊地址來(lái)啟用所述字線驅(qū)動(dòng)器，所述行譯碼器響應(yīng)于行地址來(lái)提供行信號(hào)、源極選擇信號(hào)和串選擇信號(hào)。在又一個(gè)實(shí)施例中，所述行譯碼器包括用于提供行信號(hào)之一的行譯碼器電路，所述行譯碼器電路包括用于選擇性耦合編程電壓、第一傳遞電壓和第二傳遞電壓的其中一個(gè)到行信號(hào)之一的多路復(fù)用器。所述行譯碼器可以包括用于提供源極選擇信號(hào)的行譯碼器電路，所述行譯碼器電路包括用于將VSS和第二傳遞電壓的其中一個(gè)選擇性耦合到所述源極選擇信號(hào)的多路復(fù)用器。所述行譯碼器可以提供串選擇信號(hào)，所述行譯碼器電路包括用于將VSS和VDD的其中一個(gè)選擇性耦合到所述串選擇信號(hào)的多路復(fù)用器。對(duì)本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)，通過(guò)結(jié)合附圖閱讀本發(fā)明具體實(shí)施例的下面描述，本發(fā)明的其他方面和特征將變得清楚。


參考附圖，將僅通過(guò)示例方式來(lái)描述本發(fā)明的實(shí)施例，其中:圖1是典型的閃速存儲(chǔ)器的框圖；圖2a是兩個(gè)NAND存儲(chǔ)器單元串的電路圖；圖2b是圖2a中所示的兩個(gè)NAND存儲(chǔ)器單元串的平面布局；圖2c是圖2b所示的一個(gè)NAND存儲(chǔ)器單元串沿著線A-A’的橫截面圖；圖3是擦除存儲(chǔ)器單元和編程存儲(chǔ)器單元的閾值電壓(Vt)的分布圖；圖4是對(duì)于現(xiàn)有技術(shù)NAND閃速編程方案的用于不同后臺(tái)數(shù)據(jù)模式的提升的溝道電壓對(duì)VDD關(guān)系的仿真圖；圖5是對(duì)于現(xiàn)有技術(shù)順序編程方案的提升的溝道電壓對(duì)單元位置關(guān)系的仿真圖；圖6是對(duì)于現(xiàn)有技術(shù)本地提升順序編程方案的用于不同后臺(tái)數(shù)據(jù)模式的提升的溝道電壓對(duì)VDD關(guān)系的仿真圖；圖7是擦除存儲(chǔ)器單元和編程存儲(chǔ)器單元在編程干擾之后的閾值電壓(Vt)的分布圖；圖8是示出通常的NAND閃速編程方法的實(shí)施例的流程圖；圖9是具有注解的兩個(gè)NAND存儲(chǔ)器單元串以示出溝道分組的相對(duì)位置的電路圖；圖10是示出源側(cè)非對(duì)稱預(yù)充電編程方案的實(shí)施例的流程圖；圖11是示出源側(cè)非對(duì)稱預(yù)充電編程方案實(shí)施例的示例操作的時(shí)序圖；圖12是示出源側(cè)非對(duì)稱預(yù)充電編程方案實(shí)施例的另一個(gè)示例操作的時(shí)序圖；圖13是示出源側(cè)非對(duì)稱預(yù)充電編程方案實(shí)施例的又一個(gè)示例操作的時(shí)序圖；圖14是對(duì)于源自源側(cè)非對(duì)稱預(yù)充電編程方案實(shí)施例的不同后臺(tái)數(shù)據(jù)模式的提升的溝道電壓對(duì)VDD關(guān)系的仿真圖；圖15是對(duì)于使用源側(cè)非對(duì)稱預(yù)充電編程方案的順序編程操作的不同后臺(tái)數(shù)據(jù)模式的提升的溝道電壓對(duì)VDD關(guān)系的仿真圖；圖16是示出對(duì)于本實(shí)施例的提升的溝道電壓和傳遞電壓之間的關(guān)系的仿真圖；圖17是根據(jù)本發(fā)明的實(shí)施例的對(duì)于多電平閃速存儲(chǔ)器裝置的行電路的框圖；圖18是圖17所示的塊譯碼器和字線驅(qū)動(dòng)器電路的電路圖；和圖19是圖17所示的行譯碼器電路的電路圖。
具體實(shí)施例方式總的來(lái)說(shuō)，本發(fā)明提供一種用于編程N(yùn)AND閃速存儲(chǔ)器的方法，來(lái)在允許隨機(jī)頁(yè)面編程操作的同時(shí)最小化編程應(yīng)力。從正偏置的源極線非對(duì)稱預(yù)充電NAND串，而將位線從NAND串去耦合。隨后，施加編程電壓到選擇的存儲(chǔ)器單元，并且之后應(yīng)用位線數(shù)據(jù)。在非對(duì)稱預(yù)充電和施加編程電壓之后，當(dāng)所有的選擇的存儲(chǔ)器單元與在它們的相應(yīng)NAND串中的其它存儲(chǔ)器單元去耦合時(shí)，所有的選擇的存儲(chǔ)器單元將被設(shè)置為編程禁止?fàn)顟B(tài)，并且它們的溝道將被本地提升到有效禁止編程的電壓。VSS偏置的位線將使得本地提升的溝道放電到VSS，從而允許選擇的存儲(chǔ)器單元的編程的發(fā)生。VDD偏置的位線將不對(duì)預(yù)充電的NAND串產(chǎn)生影響，從而保持所選擇的存儲(chǔ)器單元的編程禁止?fàn)顟B(tài)。這個(gè)NAND閃速存儲(chǔ)器編程方法將被稱為源側(cè)非對(duì)稱預(yù)充電編程方案。圖1是現(xiàn)有技術(shù)典型的閃速存儲(chǔ)器的總的框圖。閃速存儲(chǔ)器10包括用于控制閃速電路的多種功能的邏輯電路、用于保存地址和數(shù)據(jù)的寄存器、用于產(chǎn)生所需的編程和擦除電壓的高電壓電路、和用于存取閃速存儲(chǔ)器陣列的核心存儲(chǔ)器電路。閃速存儲(chǔ)器10的所示電路塊的功能在本領(lǐng)域內(nèi)應(yīng)該是公知的。本領(lǐng)域內(nèi)的普通技術(shù)人員將理解圖1中所示的閃速存儲(chǔ)器10表示許多可能配置中的一種可能的閃速存儲(chǔ)器配置。圖2a、2b和2c是圖1中所示的閃速存儲(chǔ)器單元陣列中使用的NAND存儲(chǔ)器單元串的不意圖。圖2a是兩個(gè)NAND存儲(chǔ)器單兀串的電路不意圖。圖2b是圖2a所不的兩個(gè)NAND存儲(chǔ)器單元串的物理布局。圖2c是圖2b所示的一個(gè)NAND存儲(chǔ)器單元串沿著線A-A’的橫截面視圖。在此處所示例子中，每個(gè)NAND存儲(chǔ)器單元串包括32個(gè)串聯(lián)的浮柵存儲(chǔ)器單元50 (其中每個(gè)浮柵存儲(chǔ)器單元連接到相應(yīng)的字線WLO到WL31)、連接到位線54和第一浮柵存儲(chǔ)器單元50之間的串選擇晶體管52、和連接到公共源極線(CSL) 58和最后一個(gè)浮柵存儲(chǔ)器單元50之間的接地選擇晶體管56。串選擇晶體管52的柵極接收串選擇信號(hào)SSL，而接地選擇晶體管56的柵極接收接地選擇信號(hào)GSL。NAND存儲(chǔ)器單元串共用公共字線、串選擇SSL和接地選擇GSL信號(hào)線。每一個(gè)存儲(chǔ)器單元50、串選擇晶體管52和接地選擇晶體管56具有在擴(kuò)散區(qū)域62之間的柵極氧化物下面的溝道區(qū)域60。所示的NAND存儲(chǔ)器串的結(jié)構(gòu)和布置在本領(lǐng)域內(nèi)是公知的，其可以包括每串為任意數(shù)量的存儲(chǔ)器單元。通常，并行連接到同一字線、SSL和GSL的所有的存儲(chǔ)器串形成一個(gè)存儲(chǔ)塊，并且并行連接到同一字線的所有存儲(chǔ)器單元形成存儲(chǔ)塊的一個(gè)存儲(chǔ)頁(yè)面。根據(jù)本領(lǐng)域內(nèi)的公知技術(shù)，在任意編程操作之前，首先擦除存儲(chǔ)器陣列的NAND存儲(chǔ)器單元串。能夠選擇性地擦除NAND存儲(chǔ)器單元串的每一個(gè)塊，從而可以同時(shí)擦除一個(gè)或者多個(gè)塊。這意味著存儲(chǔ)塊的所有頁(yè)面被同時(shí)擦除，而存儲(chǔ)塊的部分可以被選擇性地擦除。當(dāng)成功擦除后，所有擦除的浮柵存儲(chǔ)器單元50將具有負(fù)閾值電壓。事實(shí)上，所有擦除的存儲(chǔ)器單元50被設(shè)置為缺省邏輯狀態(tài)，諸如例如邏輯“ I ”。編程的存儲(chǔ)器單元50將具有改變?yōu)檎撝惦妷旱拈撝惦妷海虼吮硎鞠喾吹摹癘”邏輯狀態(tài)。圖3示出對(duì)于擦除的存儲(chǔ)器單元和編程的存儲(chǔ)器單元的閾值電壓(Vt)分布圖。由于處理和電壓電源變化，擦除的和編程的閾值電壓將分布在一個(gè)電壓范圍內(nèi)。例如，如圖3所示，擦除的存儲(chǔ)器單元將具有在-3V到-1V之間的負(fù)閾值電壓，而編程的存儲(chǔ)器單元將具有在IV到3V之間的正閾值電壓。總的來(lái)說(shuō)，通過(guò)施加高電壓到單元的柵極并同時(shí)保持其源極和漏極端子接地來(lái)編程該單元。高電場(chǎng)使得存儲(chǔ)器單元的溝道中的電子穿過(guò)柵極氧化物并且嵌入到浮柵(公知為Fowler-Nordheim (F-N)隧穿)中，從而增加了存儲(chǔ)器單元的有效閾值電壓。編程典型地通過(guò)頁(yè)面完成，意味著連接到同一字線的塊中的所有存儲(chǔ)器單元50被選擇為同時(shí)用寫數(shù)據(jù)(邏輯“O”)對(duì)其編程。剩余的存儲(chǔ)器單元因此在編程期間未被選擇。由于在編程之前存儲(chǔ)器單元開始于擦除的狀態(tài)(邏輯“ 1”)，僅有用邏輯“O”編程的存儲(chǔ)器單元經(jīng)受促進(jìn)F-N隧穿所需要的高電場(chǎng)。通過(guò)施加編程電壓VPGM到選擇的存儲(chǔ)器單元的柵極來(lái)對(duì)選擇的存儲(chǔ)器單元進(jìn)行編程。但是，由于存儲(chǔ)器陣列的物理連接，沿著同一字線的所有存儲(chǔ)器單元接收同樣的高電壓編程電平。結(jié)果，擦除的存儲(chǔ)器單元將具有它們的閾值電壓被無(wú)意中偏移的的可能性。這被稱為編程干擾，其在閃速存儲(chǔ)器領(lǐng)域內(nèi)是公知的。存在本領(lǐng)域內(nèi)公知的用于最小化編程干擾的編程方案。一個(gè)公知的編程方案在June Lee等人所著的“A90_nm CM0S1.8_V2_Gb NANDFlash Memory for Mass Storage Applications，，(IEEE J Solid — State Circuits,第38卷，第11期第1934-1942頁(yè)，2003年11月)中被描述。在這個(gè)順序編程方案中，例如參見(jiàn)圖2a，導(dǎo)通串選擇晶體管52并且關(guān)斷接地選擇晶體管56，而對(duì)于要編程的單元的位線電壓被設(shè)為VSS，對(duì)于要被編程禁止的單元的位線電壓被設(shè)為VDD。VSS偏置的位線將對(duì)應(yīng)的NAND串的溝道連接到地。當(dāng)施加編程電壓(Vpgm)到選擇的存儲(chǔ)器單元的柵極時(shí)，柵極和溝道之間的大的電勢(shì)差導(dǎo)致電子F-N隧穿到浮柵上，從而編程該單元。在被編程禁止的存儲(chǔ)器單元中，位線初始地預(yù)充電NAND串的溝道。當(dāng)NAND串的字線電壓上升到對(duì)于選擇的字線的編程電壓Vpgm和上升到對(duì)于未選擇字線的傳遞電壓(Vpass)時(shí)，通過(guò)控制柵、浮柵、溝道和體的串行電容被耦合并且溝道電勢(shì)被自動(dòng)提升。由于耦合的溝道電壓上升到VDD-Vth_sst，其中Vth_sst是串選擇晶體管52的閾值電壓，則串選擇晶體管52關(guān)斷并且溝道變成浮置節(jié)點(diǎn)。已經(jīng)確定，浮置溝道電壓上升到柵極電壓的大約80%。因此，編程禁止單元的溝道電壓在編程Vpgm處于15.5V到20V之間并且傳遞電壓Vpass為IOV時(shí)被提升到大約8V。這個(gè)高溝道電壓阻止F-N隧穿在編程禁止單元中發(fā)生。不幸的是，這個(gè)類型的編程方案經(jīng)受對(duì)于VDD的強(qiáng)烈依賴。更具體地，提升的溝道電壓電平強(qiáng)烈地依賴于作為VDD的函數(shù)的初始預(yù)充電電平。當(dāng)選擇的NAND串中的所有單元處于擦除狀態(tài)時(shí)，溝道提升之前選擇的NAND串的最大預(yù)充電電平是VDD-Vth_sst (SST的Vth) ο然而，為了降低功耗，很期望較低的VDD電壓。在NAND閃存中，典型的VDD操作電壓處于2.7V到3.6V之間，而與此時(shí)的工藝節(jié)點(diǎn)無(wú)關(guān)。甚至處于50nm的工藝節(jié)點(diǎn)的NAND閃速存儲(chǔ)器裝置使用了 3.3V的VDD。即使更希望1.8V，但保持3.3V的主要原因是降低編程應(yīng)力。使用這樣的方案的另一個(gè)問(wèn)題是SSL到鄰接字線的耦合，這能夠?qū)ρb置性能產(chǎn)生負(fù)面影響。在編程操作中，在SSL被偏置到VDD以用于將位線電壓耦合到NAND串之后，WL31從OV提高到傳遞電壓Vpass。理想地，提升的溝道將上升到關(guān)斷串選擇晶體管52的電平。然而，通過(guò)與WL31的電容性耦合來(lái)暫時(shí)提高SSL，引發(fā)串選擇晶體管52的臨時(shí)激活。應(yīng)該注意到，提升的溝道電容量(5fF)比位線電容量小I萬(wàn)倍。因此，盡管串選擇晶體管52以亞閾值的方式操作，但是溝道通過(guò)與位線共享電荷而失去其升壓電荷。這很可能導(dǎo)致編程禁止單元通過(guò)應(yīng)力被不期望地編程。
圖4是June Lee等人的順序編程方案的仿真圖，示出對(duì)于和電源電壓VDD相關(guān)的選擇的存儲(chǔ)器單元的提升的溝道電壓Vch_boost。在這個(gè)仿真圖中，Vpgm=18V,Vpass=IOV,存儲(chǔ)器單元的擦除閾值電壓Vthc_erase=_3V,并且存儲(chǔ)器單元的編程閾值電壓Vtch_pgm=2V。對(duì)于三種不同的技術(shù)方案,繪制Vch_boost數(shù)據(jù)。在第一種技術(shù)方案中，擦除NAND串的所有存儲(chǔ)器單元。在第二種技術(shù)方案中，NAND串的存儲(chǔ)器單元具有棋盤(checkerboard)數(shù)據(jù)模式。在第三種技術(shù)方案中，在要編程的選擇的存儲(chǔ)器單元和位線之間的NAND串的未選擇的存儲(chǔ)器單元被編程。最終的提升的溝道電壓(Vch_boost)應(yīng)該在至少7V，以避免處于18V的Vpgm的軟編程(即，Vpgm應(yīng)力)。然而，在NAND串中的未選擇的單元全部被編程時(shí)，Vch_boost低于6V。從而,應(yīng)該增加Vpass來(lái)降低Vpgm應(yīng)力，但是所增加的Vpass引入了更多的Vpass應(yīng)力。因此，由于后臺(tái)數(shù)據(jù)模式依賴(BDPD)，使得這樣的編程方案的編程禁止的效果被降低。此外，該仿真結(jié)果示出Vch_b00st依賴于VDD，并且隨著VDD下降而變得不能有效禁止編程。從而，隨著工藝技術(shù)按比例減小，VDD也應(yīng)該被降低。為了符合VDD比例縮放，在上述提升的溝道編程方案中禁止隨機(jī)頁(yè)面編程，并且為了最小化編程應(yīng)力而將存儲(chǔ)塊限制到順序編程。在順序編程中，從耦合到WLO的底頁(yè)面(LSB頁(yè)面)到耦合到WL31的頂頁(yè)面(MSB頁(yè)面)順序編程N(yùn)AND串，其中，選擇單元的上部單元總是被擦除，使得未選擇的存儲(chǔ)器單元可以完全將初始預(yù)充電電壓從位線傳送到NAND串溝道，并且因此導(dǎo)致更高的提升的編程禁止電壓。本領(lǐng)域內(nèi)的普通技術(shù)人員理解塊中的隨機(jī)頁(yè)面編程禁止將導(dǎo)致特定應(yīng)用中的性能削弱。此外，順序頁(yè)面編程不會(huì)消除BDH)，并且不能降低Vpass電壓來(lái)最小化編程應(yīng)力。存在能夠影響最終的提升的溝道預(yù)充電電壓的三種可能的情況。在第一種情況中，編程對(duì)應(yīng)于WLO的頁(yè)面0，而所有的上部的存儲(chǔ)器單元處于擦除狀態(tài)。最終的提升的溝道電壓將大約是9.6V，這是最好情況的技術(shù)方案。在第二種情況中，編程對(duì)應(yīng)于WL15的頁(yè)面15，而所有下部的存儲(chǔ)器單元被編程并且所有的上部存儲(chǔ)器單元被擦除。最終的提升的溝道電壓將低于9.6V，但是大于隨后的最壞情況的技術(shù)方案。在最終的第三種情況的技術(shù)方案中，編程對(duì)應(yīng)于WL31的頁(yè)面31，而編程所有的下部的單元。最終的提升的溝道電壓將大約是6.5V。圖5是繪制出對(duì)于VDD=3.3V和VDD=L 8V對(duì)比BDH)的結(jié)果的提升的溝道電壓的仿真結(jié)果。編程從耦合到WLO的底部存儲(chǔ)器單元到耦合到WL31的頂部單元的NAND串。當(dāng)編程達(dá)到上部存儲(chǔ)器單元，Vch_b00st的電平顯著降低。此外，當(dāng)從WL25到WL31編程時(shí)，對(duì)于3.3V和1.8V的VDD，提升的溝道電壓低于6V，其不足以高到禁止編程。從而現(xiàn)有技術(shù)的順序編程方案不能完全解決編程應(yīng)力的問(wèn)題。通過(guò)本地自提升來(lái)獲取上述順序編程方案的改進(jìn),這在Tae-Sung Jung等人所著的 “A117_mm23.3_V 0nlyl28-Mb Multilevel NAND Flash Memory for Mass StorageApplications”(第 31 卷,第 11 期第 1575-1583 頁(yè)，1996 年 11 月)中描述。在 Tae-Sung Jung等人的順序編程方案中，通過(guò)將對(duì)于選擇的存儲(chǔ)器單元的上部和下部鄰接的存儲(chǔ)器單元的柵極電壓降低到OV來(lái)將選擇的存儲(chǔ)器單元和NAND串去耦合，而使用本地自提升(LSB)。因此，當(dāng)施加編程電壓時(shí)，選擇的存儲(chǔ)器單元將在其溝道中經(jīng)受相對(duì)于現(xiàn)有技術(shù)的NAND串溝道更高的提升。然而，對(duì)于選擇的存儲(chǔ)器單元的上部鄰接的存儲(chǔ)器單元必須被擦除以傳遞OV的位線電壓用于編程。盡管改進(jìn)了選擇的存儲(chǔ)器單元的溝道提升，但是因?yàn)樯喜苦徑拥拇鎯?chǔ)器單元上所施加的OV電平僅允許其在被擦除的情況下傳遞位線電壓，所以仍舊不能執(zhí)行隨機(jī)頁(yè)面編程。圖6是對(duì)于使用Tae-Sung Jung等人的本地提升順序編程方案的四種不同技術(shù)方案的作為結(jié)果的提升的溝道電壓對(duì)VDD關(guān)系的仿真圖。對(duì)于這個(gè)仿真，Vpgm=18V,Vpass=8V,存儲(chǔ)器單元的擦除閾值電壓Vthc_erase=_3V,并且存儲(chǔ)器單元的編程閾值電壓Vtch_pgm=2V。在第一種技術(shù)方案中，編程N(yùn)AND串的選擇的存儲(chǔ)器單元的所有下部的存儲(chǔ)器單元。這對(duì)應(yīng)于圖6中的標(biāo)以“pppp”的繪制的曲線。在第二種技術(shù)方案中，擦除所有下部的存儲(chǔ)器單元，這對(duì)應(yīng)于標(biāo)以“eeee”的繪制的曲線。在第三種技術(shù)方案中，交替地擦除和編程下部的存儲(chǔ)器單元，這對(duì)應(yīng)于標(biāo)以“epep”的繪制的曲線。在第四種技術(shù)方案中，交替地編程和擦除下部的存儲(chǔ)器單元，這對(duì)應(yīng)于標(biāo)以“pepe”的繪制的曲線。如圖6中所示，‘> ”、“的的”和“印印 ”的曲線大體上交迭，并且都強(qiáng)烈地依賴于￥00?！皃印e”曲線由于依賴于后臺(tái)數(shù)據(jù)而具有相對(duì)于其他曲線的基本較小的Vch_b00st，并且也強(qiáng)烈地依賴于VDD。因此，這種傳統(tǒng)的本地自提升編程方案不能持續(xù)提供足夠的提升的溝道電壓來(lái)禁止編程。因此，如圖7所示，使用現(xiàn)有技術(shù)編程方案的NAND閃速存儲(chǔ)器裝置仍舊經(jīng)受編程電壓應(yīng)力和傳遞電壓應(yīng)力，導(dǎo)致對(duì)于編程和擦除存儲(chǔ)器單元的偏移的閾值電壓。此外，甚至在順序編程N(yùn)AND閃速存儲(chǔ)器單元時(shí)還存在這些缺點(diǎn)，這就限制了存儲(chǔ)器裝置的操作靈活性。圖7示出對(duì)于編程干擾的擦除存儲(chǔ)器單元和編程存儲(chǔ)器單元的閾值電壓(Vt)的分布圖。實(shí)線對(duì)應(yīng)最初表示在圖3中的閾值分布，而虛線示出由于編程干擾而偏移的閾值分布。該偏移可以是由于單元被干擾的積累數(shù)量的次數(shù)引起，或者是由于單個(gè)編程干擾事件引起。由于偏移的閾值可以影響基于圖3中所示的期望的閾值電壓來(lái)使用預(yù)設(shè)的字線讀出電壓的讀出操作，所以這很成問(wèn)題。隨著電壓源VDD也比例減小到較低的水平，則這些前面提及的缺點(diǎn)由于半導(dǎo)體制造工藝的持續(xù)比例減小而持續(xù)惡化。在實(shí)施例的以下描述中，選擇的存儲(chǔ)器單元將是指耦合到為編程操作而尋址的相同字線的每一 NAND串中的存儲(chǔ)器單元。相應(yīng)地，所有選擇的存儲(chǔ)器單元是指數(shù)據(jù)的頁(yè)面。對(duì)選擇的存儲(chǔ)器單元的下部鄰接的存儲(chǔ)器單元是指位于選擇的存儲(chǔ)器單元和源極線之間的存儲(chǔ)器單元。對(duì)選擇的存儲(chǔ)器單元的上部鄰接的存儲(chǔ)器單元是指位于選擇的存儲(chǔ)器單元和位線之間的存儲(chǔ)器單元。數(shù)據(jù)的編程頁(yè)面將對(duì)應(yīng)于耦合到已經(jīng)之前經(jīng)受編程操作的相同的字線的存儲(chǔ)器單元，這或者被禁止編程或者被允許編程。圖8是示出源側(cè)非對(duì)稱預(yù)充電編程方案的總的方法實(shí)施例的流程圖，參見(jiàn)圖9的NAND串的電路圖。圖9的電路圖和圖2a中之前示出的相同。圖8的方法以第一預(yù)充電步驟100開始，其中在步驟100源極線被用來(lái)預(yù)充電NAND串的溝道，并且對(duì)應(yīng)于NAND串的存儲(chǔ)器單元的特定溝道區(qū)域被提升到不同的電壓電平。在本實(shí)施例中，由選擇的存儲(chǔ)器單元的位置限定NAND串溝道區(qū)域，其中選擇的存儲(chǔ)器單元將被編程。在圖9中示出的例子中，耦合到WL26的存儲(chǔ)器單元是選擇的存儲(chǔ)器單元。在選擇的存儲(chǔ)器單元耦合到WL26的情況中，耦合到WLO到WL26的存儲(chǔ)器單元的溝道將是NAND串的下部溝道200。由于這些存儲(chǔ)器單元接近源極線CSL，所以“下部溝道”的標(biāo)記專用于圖9的例子。對(duì)應(yīng)于耦合到WL27的選擇的存儲(chǔ)器單元的上部鄰接的存儲(chǔ)器單元的溝道是中間溝道202，并且耦合到WL28到WL31的存儲(chǔ)器單元的溝道是上部溝道204。通常，在諸如圖9中所示的NAND串布置中，下部溝道是接近源極線CSL的溝道的串行分組，上部溝道是接近位線(BL0或者BLl)的溝道的串行分組，并且中間溝道鄰接于選擇的存儲(chǔ)器單元的溝道和上部溝道。使用NAND串的溝道區(qū)域的這個(gè)限定，NAND串的非對(duì)稱預(yù)充電意味著NAND串的下部、中間和上部溝道的每一個(gè)將被設(shè)置到不同的電壓電平。更具體地，非對(duì)稱預(yù)充電的最終結(jié)果是來(lái)自CSL的最大數(shù)量的正電壓被傳遞到耦合到WL26的選擇的存儲(chǔ)器單元，串選擇晶體管52的源電壓大于VDD-Vth_sst，其中Vth_sst是串選擇晶體管52的閾值電壓，并且由于下部溝道200和上部溝道204被預(yù)充電，使得對(duì)應(yīng)于中間溝道202的存儲(chǔ)器單元被動(dòng)關(guān)斷。在本實(shí)施例中，由于CSL通過(guò)接地選擇晶體管56耦合到NAND串，所以通過(guò)驅(qū)動(dòng)字線到不同的傳遞電壓來(lái)獲取非對(duì)稱預(yù)充電。以下討論這些傳遞電壓的其他細(xì)節(jié)。一旦NAND串已經(jīng)被設(shè)置為以上表示的條件，在步驟102通過(guò)將選擇的存儲(chǔ)器單元設(shè)置為缺省的編程禁止?fàn)顟B(tài)來(lái)執(zhí)行第二預(yù)充電步驟。這通過(guò)響應(yīng)于施加的編程電壓來(lái)本地提升選擇的存儲(chǔ)器單元溝道來(lái)進(jìn)行。當(dāng)本地提升選擇的存儲(chǔ)器單元時(shí)，這將足夠高到禁止F-N隧穿的發(fā)生，從而禁止選擇的存儲(chǔ)器單元的編程。下面描述本地提升的其他細(xì)節(jié)。注意至IJ，由于此時(shí)位線和NAND串去耦合，使得對(duì)于所有選擇的存儲(chǔ)器單元設(shè)置缺省的編程禁止?fàn)顟B(tài)，而與位線數(shù)據(jù)無(wú)關(guān)。步驟100和102集合起來(lái)作為這里描述的源側(cè)非對(duì)稱預(yù)充電編程方案實(shí)施例的非對(duì)稱預(yù)充電階段。 隨后在步驟104通過(guò)將所有的NAND串耦合到它們相應(yīng)的位線而開始編程階段。在一個(gè)實(shí)施例中，依賴于編程數(shù)據(jù)，位線已經(jīng)在步驟100或者102被驅(qū)動(dòng)至VDD或者VSS。如果位線處于VDD，則選擇的存儲(chǔ)器單元保持在缺省的編程禁止?fàn)顟B(tài)。如果位線處于VSS，則由位線通過(guò)對(duì)選擇的存儲(chǔ)器單元的上部鄰接的存儲(chǔ)器單元和對(duì)應(yīng)于上部溝道的存儲(chǔ)器單元將選擇的存儲(chǔ)器單元的溝道放電至VSS。一旦選擇的存儲(chǔ)器單元的溝道被放電至VSS，則溝道和編程電壓之間的高的電勢(shì)差將足以啟動(dòng)F-N隧穿，從而編程選擇的存儲(chǔ)器單元。圖10是根據(jù)本發(fā)明的實(shí)施例用于使用最小編程應(yīng)力來(lái)編程N(yùn)AND閃速存儲(chǔ)器單元串的方法的流程圖。本方法的描述將參考圖9的NAND串的電路示意圖和圖11示出的時(shí)序圖進(jìn)行。圖11的時(shí)序圖示出串選擇信號(hào)SSL、字線WLO到WL31、接地選擇信號(hào)GSL和公共源極線CSL的信號(hào)跡線。這些信號(hào)在本編程方法中被驅(qū)動(dòng)至電壓電平V1、V2、V3、V4和V5，具有以下關(guān)系:(1)V1>V2>V3(2) V5>=V4(3)V3>Vthc_pgm,其中Vthc_pgm是對(duì)于編程存儲(chǔ)器單元的閾值電壓。下表I列出對(duì)于列出的參數(shù)的取樣值來(lái)協(xié)助說(shuō)明這里描述的編程方案的電效應(yīng)。表I中的取樣值可以被用于特定的處理技術(shù)和單元特性。本領(lǐng)域內(nèi)的普通技術(shù)人員理解這些值將隨著不同的處理技術(shù)、單元特性和每個(gè)NAND串的存儲(chǔ)器單元的數(shù)量而變化。除了 V3和V4之外的所有值典型地用于當(dāng)前的NAND閃速存儲(chǔ)器裝置。當(dāng)前的NAND閃速存儲(chǔ)器不使用V3傳遞電壓并且典型地使用VSS和VDD之間的V4。表I
參數(shù)__jS.__參數(shù)__M_
權(quán)利要求
1.一種用于編程具有串聯(lián)在位線和源極線之間的源極線選擇裝置、存儲(chǔ)器單元和串選擇裝置的NAND閃存串的方法，包括: 將所有的字線驅(qū)動(dòng)至第一傳遞電壓，用于將源極線提供的串預(yù)充電電壓耦合到所述存儲(chǔ)器單元，所述串預(yù)充電電壓大于所述第一傳遞電壓； 將除了與鄰接于所述選擇的存儲(chǔ)器單元的第一存儲(chǔ)器單元對(duì)應(yīng)的第一字線之外的所有字線持續(xù)驅(qū)動(dòng)至大于所述第一傳遞電壓的第二傳遞電壓，所述第一存儲(chǔ)器單元位于所述選擇的存儲(chǔ)器單元和所述串選擇裝置之間； 將對(duì)應(yīng)于與所述選擇的存儲(chǔ)器單元鄰接的第二存儲(chǔ)器單元的第二字線驅(qū)動(dòng)至第一電源電壓，用于關(guān)斷該第二存儲(chǔ)器單元； 將對(duì)應(yīng)于所述選擇的存儲(chǔ)器單元的第三字線驅(qū)動(dòng)至大于所述第二傳遞電壓的編程電壓；并且 將所述位線耦合到所述選擇的存儲(chǔ)器單元。
2.權(quán)利要求1的方法，其中耦合所述串預(yù)充電電壓包括將所述源極線選擇裝置驅(qū)動(dòng)至源極線傳遞電壓。
3.權(quán)利要求1的方法，其中耦合所述位線包括將串選擇裝置驅(qū)動(dòng)至所述第二電源電壓。
4.權(quán)利要求2的方法，其中所述編程電壓大于所述第二傳遞電壓、所述串預(yù)充電電壓和所述源極線傳遞電壓，所述串預(yù)充電電壓至少是所述源極線傳遞電壓，并且所述第一傳遞電壓至少是0V。
5.權(quán)利要求4的方 法，其中所述串預(yù)充電電壓和所述源極線傳遞電壓處于所述第一傳遞電壓。
6.權(quán)利要求4的方法，其中所述第一傳遞電壓大于編程的存儲(chǔ)器單元閾值電壓。
7.權(quán)利要求4的方法，其中在順序編程方向上的所述選擇的存儲(chǔ)器單元之前的所述存儲(chǔ)器單元對(duì)應(yīng)于擦除的頁(yè)面。
8.權(quán)利要求7的方法，其中所述順序編程方向包括從所述選擇的存儲(chǔ)器單元到所述源極線的第一方向，和從選擇的存儲(chǔ)器單元到所述位線的第二方向。
9.權(quán)利要求8的方法，其中在第二編程方向中，所述第一傳遞電壓設(shè)置為0V。
10.一種閃速存儲(chǔ)器裝置，包括: 用于驅(qū)動(dòng)串聯(lián)在位線和源極線之間的源極線選擇裝置、存儲(chǔ)器單元和串選擇裝置的驅(qū)動(dòng)器；和 用于在編程操作中控制所述驅(qū)動(dòng)器的控制器，所述控制器被配置成驅(qū)動(dòng)所述存儲(chǔ)器單元的所有字線到第一傳遞電壓，用于將所述源極線提供的串預(yù)充電電壓耦合到所述存儲(chǔ)器單元，所述串預(yù)充電電壓大于所述第一傳遞電壓； 持續(xù)驅(qū)動(dòng)除了與鄰接于所述選擇的存儲(chǔ)器單元的第一存儲(chǔ)器單元對(duì)應(yīng)的第一字線之外的所有字線至大于所述第一傳遞電壓的第二傳遞電壓，所述第一存儲(chǔ)器單元位于所述選擇的存儲(chǔ)器單元和所述串選擇裝置之間； 驅(qū)動(dòng)對(duì)應(yīng)于與所述選擇的存儲(chǔ)器單元鄰接的第二存儲(chǔ)器單元的第二字線至所述第一電源電壓，用于關(guān)斷該第二存儲(chǔ)器單元， 驅(qū)動(dòng)對(duì)應(yīng)于所述選擇的存儲(chǔ)器單元的所述第三字線至大于所述第二傳遞電壓的編程電壓，并且 耦合所述位線到所述選擇的存儲(chǔ)器單元。
11.權(quán)利要求10的閃速存儲(chǔ)器裝置，其中所述驅(qū)動(dòng)器包括: 用于將行信號(hào)耦合到所述存儲(chǔ)器單元、將源極選擇信號(hào)耦合到源極線選擇裝置并且將串選擇信號(hào)耦合到串選擇裝置的字線驅(qū)動(dòng)器； 用于響應(yīng)于塊地址來(lái)啟動(dòng)所述字線驅(qū)動(dòng)器的塊譯碼器，和 用于響應(yīng)于該行地址來(lái)提供該行信號(hào)、該源極選擇信號(hào)和該串選擇信號(hào)的行譯碼器。
12.權(quán)利要求11的閃速存儲(chǔ)器裝置，其中所述行譯碼器包括用于提供行信號(hào)的其中一個(gè)的行譯碼器電路，所述行譯碼器電路包括用于選擇性耦合該編程電壓、該第一傳遞電壓和該第二傳遞電壓的其中一個(gè)到所述其中一個(gè)行信號(hào)的多路復(fù)用器。
13.權(quán)利要求12的閃速存儲(chǔ)器裝置，其中所述行譯碼器包括用于提供該源極選擇信號(hào)的行譯碼器電路，所述行譯碼器電路包括用于將VSS和該第二傳遞電壓的其中一個(gè)選擇性耦合到所述源極選擇信號(hào)的多路復(fù)用器。
14.權(quán)利要求12的閃速存儲(chǔ)器裝置， 其中所述行譯碼器包括用于提供該串選擇信號(hào)的行譯碼器電路，所述行譯碼器電路包括用于將VSS和VDD的其中一個(gè)選擇性耦合到所述串選擇信號(hào)的多路復(fù)用器。
全文摘要
一種用于編程N(yùn)AND閃速單元的方法，用于在允許隨機(jī)頁(yè)面編程操作的同時(shí)最小化編程應(yīng)力。該方法包括從正偏置的源極線非對(duì)稱預(yù)充電NAND串，而將位線從NAND串去耦合，隨后，施加編程電壓到選擇的存儲(chǔ)器單元，并且之后應(yīng)用位線數(shù)據(jù)。在非對(duì)稱預(yù)充電和施加編程電壓之后，所有選擇的存儲(chǔ)器單元由于它們將從它們相應(yīng)的NAND串去耦合而被設(shè)置為編程禁止?fàn)顟B(tài)，并且它們的溝道將被本地提升到有效地禁止編程的電壓。VSS偏置的位線將使得本地提升的溝道放電到VSS，從而允許發(fā)生選擇的存儲(chǔ)器單元的編程。VDD偏置的位線將不對(duì)預(yù)充電的NAND串起作用，從而保持所選擇的存儲(chǔ)器單元的編程禁止?fàn)顟B(tài)。
文檔編號(hào)G11C16/08GK103137200SQ201210570799
公開日2013年6月5日 申請(qǐng)日期2008年2月6日 優(yōu)先權(quán)日2007年2月7日
發(fā)明者金鎮(zhèn)祺, 潘弘柏 申請(qǐng)人:莫塞德技術(shù)公司