亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

存儲器及其讀取方法

文檔序號:6740151閱讀:387來源:國知局
專利名稱:存儲器及其讀取方法
技術(shù)領(lǐng)域
本發(fā)明屬于半導體領(lǐng)域,尤其涉及一種嵌入式存儲器及其讀取方法。
背景技術(shù)
半導體存儲器中最小的存儲單位是由一個雙穩(wěn)態(tài)半導體電路或一個MOS晶體管構(gòu)成的存儲位,存儲位中可存儲一個二進制代碼。由若干個存儲位組成一個存儲單元區(qū)域,然后再由許多存儲單元區(qū)域以及其它配合單元組成一個存儲器。所述配合單元包括位線和字線,以及位線和字線的地址譯碼器。通過地址譯碼器控制字線和位線而選中某個存儲位進行讀寫操作,以讀出或者存入數(shù)據(jù)。其中,字線提供寫入信號,位線提供選中信號。以常見的閃存(FLASH)存儲器為例,閃存(FLASH)存儲器中包含由若干行字線和若干列位線組成的網(wǎng)格,其中每根字線和位線的交匯處均有一個閃存存儲晶體管構(gòu)成的存儲位。具體的,每個閃存存儲晶體管為一個柵極中帶有浮柵的MOS晶體管,該MOS晶體管的閾值電壓可通過在其柵極上施加電場而被反復改變。對應于浮柵中存在的電荷量的不同,閃存存儲晶體管的閾值電壓不同。當浮柵中的電子聚集時,閃存存儲晶體管的閾值電壓就會升高,習慣上認為此時閃存存儲晶體管存儲的值為“ I ”。當浮柵中電子被釋放后,閃存存儲晶體管的閾值電壓會降低,此時存儲單元區(qū)域被認為存儲的值為“O”。更多閃存相關(guān)的情況可以參考專利公開號為CN101771074A的中國專利。為了將閃存存儲器的存儲位中的存儲的數(shù)據(jù)讀出來,可通過檢測閃存存儲晶體管的浮柵中通過電流或電壓的大小來判斷。以電流為例,比如若浮柵中通過的電流的峰值在15 u A 20 u A左右浮動,谷值在0 ii A飛ii A左右浮動??梢栽O(shè)定IOyA為基準值,則當電流小于10 y A時,判斷存儲位中寫入的值為“0”,當電流大于10 y A時,判斷存儲位中寫入的值為寫入“I”。為了支持這種方式的判斷,閃存存儲器內(nèi)除了作為真正的存儲外部數(shù)據(jù)功能的主存儲區(qū)域,還會包括敏感放大器和基準值區(qū)域。主存儲區(qū)域連接字線被寫入外部信號,基準值區(qū)域提供固定基準信號(其通常為電流或電壓)。敏感放大器感測主存儲區(qū)域的存儲位中通過的電荷量,并將其轉(zhuǎn)化成電流或電壓的輸出信號,再與基準值區(qū)域輸出的電流或電壓比較,若主存儲區(qū)域的信號大于基準信號,則將所比較的主存儲區(qū)域的存儲位存儲的值讀為“1”,反之則將所存儲的值讀為“O”。在上述讀取方法中,若基準值區(qū)域直接提供固定的電流或電壓作為基準電流或基準電壓,則需要所有存儲位產(chǎn)生的電流或電壓必須在所有情況下(包括溫度、工藝變化和電壓)都在固定的電流或電壓之上或之下。這對制作存儲器的工藝要求是非??量痰?。尤其當存儲容量超過I兆比特時,由于大容量閃存單元特性變化較大,需要一個能與存儲單元區(qū)域同時變化的基準(基準電流或基準電壓)?,F(xiàn)有技術(shù)中有以下幾種辦法來提供讀取存儲單元區(qū)域的存儲值時的基準電流或者基準電壓一種辦法是采用一定比例的NMOS或PMOS來模擬存儲位的屬性,由所述匪OS或PMOS產(chǎn)生的電流或電壓作為基準值與存儲位進行比較判斷。但是由于存儲位加工工藝與普通NMOS或PMOS不同,這樣的模擬有很大的局限性。
另一種辦法是在存儲器中提供一部分存儲位作為基準值存儲區(qū)域來產(chǎn)生電流和電壓作為基準電流或基準電壓。在現(xiàn)有技術(shù)中,主要有兩種存儲器的架構(gòu)適用于這種方式一種存儲器的架構(gòu)是在存儲器中設(shè)置基準值存儲區(qū)域和主存儲區(qū)域,兩者具有相同結(jié)構(gòu)的存儲位,但是是各自分開的存儲區(qū)域。這種方式中,由于基準值存儲區(qū)域和主存儲區(qū)域是分開的,在工藝控制中,難以保證兩個區(qū)域的結(jié)構(gòu)完全相同,也就難以保證在通過電流的時候,兩者對電流的浮動因素是一致的。換言之,難以保證基準值的大小相對于寫入電流的恒定。另一種存儲器的架構(gòu)是在主存儲區(qū)域中,選取每一根字線上的由固定位置的位線(Bit Line)控制的存儲位作為基準值存儲區(qū)域。這種方式中,相對于上一種方式來說,能夠保證兩個區(qū)域的結(jié)構(gòu)完全相同。并且,每一根字線相連的存儲位中,都能有劃入基準值存儲區(qū)域的存儲位。這樣能夠保證每次寫入操作的時候,都有相對較恒定的基準值作為寫入信號的判斷標準。但是這種方式中,由于每次寫入操作都涉及到基準值存儲區(qū)域,可能會引起基準值的改變,從而影響芯片的性能,如讀取速度、可靠性等方面。需要提供一種讀取存儲器的解決方案,能提供相對較恒定的基準值作為寫入信號的判斷標準,同時更好的提高存儲器讀取的效率和穩(wěn)定性。

發(fā)明內(nèi)容
本發(fā)明解決的問題是現(xiàn)有的存儲器中,不能兼顧提供恒定的基準值作為寫入信號的判斷標準和具有較高的讀取效率與穩(wěn)定性的問題。為解決上述問題,本發(fā)明提供了一種存儲器,包括存儲單元區(qū)域,分為主存儲區(qū)域和基準值存儲區(qū)域,主存儲區(qū)域和基準值存儲區(qū)域均包括若干存儲位;若干條互相交叉的字線和位線,所述每條字線和每條位線的交叉處連接一個存儲位,所述字線分為主存儲字線和基準值字線,所述主存儲字線將外部寫入信號存入主存儲區(qū)域的存儲位,所述基準值字線將基準信號存入基準值存儲區(qū)域的存儲位;讀出單元,所述讀出單元測量所述主存儲區(qū)域的存儲位的存儲值以及與所測量的所述主存儲區(qū)域的存儲位對應的基準值存儲區(qū)域的存儲位的存儲值的平均值,并比較測量得到的所述主存儲區(qū)域的存儲位的存儲值與所述基準值存儲區(qū)域的存儲位的存儲值的平均值的大小,從而讀出主存儲區(qū)域的存儲位的存儲值。可選的,所述存儲器為閃存存儲器,每個存儲位由閃存晶體管構(gòu)成??蛇x的,包括所述閃存晶體管具有浮柵,所述存儲值為浮柵中通過的電荷量;所述讀出單元包括敏感放大器和轉(zhuǎn)換單元,所述敏感放大器測量所述浮柵中通過的電荷量,所述轉(zhuǎn)換單元將所述電荷量轉(zhuǎn)化為電壓信號或者電流信號??蛇x的,所述基準值字線為2 8條??蛇x的,所述基準值字線為最靠近讀出單元的至少兩條連續(xù)的字線??蛇x的,所述存儲器還包括控制電路單元。本發(fā)明的技術(shù)方案還提供了一種如上所述的存儲器的讀取方法,包括
所述讀出單元判斷所述主存儲區(qū)域的存儲位的存儲值大于基準值存儲區(qū)域的存儲位的存儲值,則判斷所述主存儲區(qū)域的存儲位的值為“ I” ;所述讀出單元判斷所述主存儲區(qū)域的存儲位的存儲值小于基準值存儲區(qū)域的存儲位的存儲值,則判斷所述主存儲區(qū)域的存儲位的值為“O”??蛇x的,所述基準值字線為偶數(shù)條;判斷第偶數(shù)條所述主存儲字線連接的存儲位時,使用第偶數(shù)條所述基準值字線連接的存儲位輸出的基準值;判斷第奇數(shù)條所述主存儲字線所連的存儲位時,使用第奇數(shù)條基準值字線的連接的存儲位輸出的基準值的平均值??蛇x的,所述基準值字線為a條,所述a大于等于2,對應的,將所述主存儲字線分為a個連續(xù)不重復的部分,每條基準值字線對應一個部分的主存儲字線;判斷某條主存儲字線連接的存儲位的值時,使用其對應的基準值字線連接的存儲位輸出的基準值的平均值。與現(xiàn)有技術(shù)相比,本發(fā)明具有以下優(yōu)點本發(fā)明提供一種存儲器的結(jié)構(gòu)和存儲器的讀取方法,所述存儲器中包括主存儲區(qū)域和用于產(chǎn)生讀取電路參考點的基準值存儲區(qū)域,其中基準值存儲區(qū)域采用與主存儲區(qū)域在一起的一個獨立的基準扇區(qū),這樣所述基準值存儲區(qū)域與主存儲區(qū)域隨工藝和溫度做相同趨勢的變化,特性可以保持一致。而又由于所述基準值存儲區(qū)域是獨立的,其在實際使用中不會被反復改寫,因此產(chǎn)生的電路參考點是不會隨時間改變的,建立在這種存儲區(qū)域劃分方式上的存儲器讀取方法能保證存儲器準確穩(wěn)定的工作。并且,所述電路參考點是取多個基準單元的平均值來產(chǎn)生的,這樣電路參考點的大小能始終處于大容量閃存單元特性變化范圍的中間,可以大大減少對工藝的要求和電路設(shè)計的復雜性。


圖1是本發(fā)明的實施例中提供的一種存儲器的結(jié)構(gòu)示意圖;圖2是本發(fā)明的實施例中提供的一種存儲晶體管的結(jié)構(gòu)示意圖;圖3是本發(fā)明的實施例中提供的一種存儲器中的讀出單元對存儲值的處理過程的不意圖;圖4是本發(fā)明的實施例中提供的一種將存儲值轉(zhuǎn)換成電流信號進行比較的電路示意圖;圖5是本發(fā)明的實施例中提供的一種將存儲值轉(zhuǎn)換成電壓信號進行比較的電路示意圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂,下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。本發(fā)明提供的一種存儲器的結(jié)構(gòu)如圖1所示,其包括存儲單元區(qū)域(未標示)、存儲單元區(qū)域外圍的位線(未標示)和字線、控制電路單元和讀出單元。其中存儲單元區(qū)域包括主存儲區(qū)域和基準值存儲區(qū)域,所述存儲單元區(qū)域由若干存儲位(未圖示)構(gòu)成。所述存儲單元區(qū)域的外圍具有η條字線和m條位線,字線為WL1、WL2、WL3、……、孔11,位線為乩1、81^2、81^3、……,BLm0字線和位線互相交叉,每條字線和每條位線的交叉處連接一個存儲位。所述字線分為主存儲字線和基準值字線,設(shè)定字線中的2至8條作為基準值字線,其它的為主存儲字線。主存儲字線和位線交叉處所連接的存儲位構(gòu)成主存儲區(qū)域,基準值字線和位線交叉處所連接的存儲位構(gòu)成基準值存儲區(qū)域。所述主存儲字線將外部寫入信號存入主存儲區(qū)域,所述基準值字線將基準信號存入基準值存儲區(qū)域。本實施例中存儲單元區(qū)域包括呈陣列排列的若干個快閃(Flash)存儲晶體管。具體的,所述存儲晶體管如圖2所示,其包括位于半導體基底100中的漏極2和源極3,以及位于半導體基底100表面的疊柵結(jié)構(gòu)4,自半導體基底100表面起,從下至上,所述疊柵結(jié)構(gòu)4依次為柵介質(zhì)層40、浮柵41、薄氧化層42和控制柵43。所述漏極2連接字線WL,所述疊柵結(jié)構(gòu)4中的控制柵43連接至位線BL,所述源極3通過一個電容接地,所述源極也可以是連接驅(qū)動。所述字線WL提供高壓,所述位線BL提供低壓。當外部信號通過字線WL寫入數(shù)據(jù)時,電荷注入浮柵。一般情況下,認為向浮柵中注入電荷或者注入較多的電荷表示寫入“1”,沒有注入電荷或者注入較少的電荷表不“O”。由于浮柵中的電荷的多少決定了存儲MOS閾值電壓的大小,在固定的偏置電流或電壓下,所述浮柵的電荷量不同,會使得所述存儲位會表現(xiàn)出不同的電壓或電流。為了將存儲位中的存儲數(shù)據(jù)(“O”和“I”)讀取出來,一般采用敏感放大器來感測存儲位中的電流或電壓,并根據(jù)感測到的存儲位中的電流或電壓與參考電流或參考電壓的相對關(guān)系來判斷存儲位中的存儲數(shù)據(jù)是什么(“O”或“I”)。所述讀出單元測量所述主存儲區(qū)域的存儲位的存儲值和對應的基準值存儲區(qū)域的存儲位中存儲值的平均值,并比較兩者的大小。其中,所述被測量的主存儲區(qū)域的存儲位和基準值存儲區(qū)域的存儲位具有對應關(guān)系,在讀取某條主存儲字線連接的存儲位的值時,讀取其對應的基準值字線連接的存儲位(一般為多個存儲位)輸出的基準值的平均值。比如若所述基準值字線為a條,所述a大于等于2,對應的,將所述主存儲字線分為a個連續(xù)不重復的部分,每條基準值字線對應一個部分的主存儲字線;判斷某條主存儲字線連接的存儲位的值時,使用其對應的基準值字線連接的存儲位輸出的基準值的平均值。

或者,所述基準值字線為偶數(shù)條;判斷第偶數(shù)條所述主存儲字線連接的存儲位時,使用第偶數(shù)條所述基準值字線連接的所有存儲位輸出的基準值的平均值;判斷第奇數(shù)條所述主存儲字線所連的存儲位時,使用第奇數(shù)條基準值字線的連接的所有存儲位輸出的基準值的平均值。在本實施例中,所述讀出單元包括敏感放大器和轉(zhuǎn)換單元,所述讀出單元對存儲值的處理過程如圖3所示,其包括電荷量獲取、電荷量轉(zhuǎn)換、轉(zhuǎn)換值比較和讀值輸出,具體過程為在所述電荷量獲取階段通過敏感放大器獲取得到主存儲區(qū)域的存儲位的存儲值和所對應的基準值存儲區(qū)域的存儲位的存儲值的平均值,再通過轉(zhuǎn)換單元將兩個值轉(zhuǎn)換為電流或者電壓,然后比較兩個區(qū)域?qū)碾娏骰蛘唠妷旱拇笮?,根?jù)比較結(jié)果得到讀值且輸出讀值。在本實施例中,所述存儲值為閃存晶體管的浮柵中的電荷量。獲取到電荷量后,分別將主存儲區(qū)域和基準值存儲區(qū)域的閃存晶體管的浮柵中的電荷量轉(zhuǎn)化成電流或者電壓信號,然后將兩者比較,根據(jù)比較值輸出讀值(“O”或“I”)。其中,一種實現(xiàn)將存儲值轉(zhuǎn)換成電流信號后進行比較的電路如圖4所示,其包括PMOS晶體管M1UPM0S晶體管M12、NM0S晶體管M13,電流比較器100,以及電流源Iref。主存儲區(qū)域的閃存晶體管CLl的浮柵中的電荷量和基準值存儲區(qū)域的閃存晶體管的浮柵中的電荷量分別表現(xiàn)為流經(jīng)閃存晶體管CLl的電流Icell和電流源的基準電流Iref。其中,基準值存儲區(qū)域的電流為所讀取的基準值存儲區(qū)域內(nèi)的存儲位的電流的平均值,可把基準電流看做為固定不變的,故表現(xiàn)為電流源Iref。PMOS晶體管Mil、PMOS晶體管M12構(gòu)成一個電流鏡,其輸入輸出比為1:1,即電流Icell等于12。其中,電流鏡的作用為把閃存晶體管CLl的電流鏡像過來與基準電流比較。NMOS晶體管M13的柵極用于輸入偏置電壓,其作用相當于在閃存晶體管CLl的漏極加固定電壓以產(chǎn)生電流。電流比較器100對電流Icell(等于12)和電流源的基準電流Iref進行比較。如果流經(jīng)閃存晶體管CLl的電流Icell(等于12)大于電流源的基準電流Iref,則判斷閃存晶體管CLl保存的數(shù)據(jù)值為1,輸出電壓VOUTl輸出為I ;如果流經(jīng)閃存晶體管CLl的電流Icell (等于12)小于電流源的基準電流Iref,則判斷閃存晶體管CLl的保存的數(shù)據(jù)值為0,輸出電壓VOUTl輸出為O。—種實現(xiàn)將存儲值轉(zhuǎn)換成電壓信號的電路如圖5所示,包括電阻R11、電阻R12,電壓比較器200,以及電流源Iref。同前面類似的,主存儲區(qū)域的閃存晶體管CL2的浮柵中的電荷量和基準值存儲區(qū)域的閃存晶體管的浮柵中的電荷量分別表現(xiàn)為流經(jīng)閃存晶體管CL2的電流Icell和電流源的基準電流Iref。所述電阻Rll和電阻R12的阻值相等。電壓比較器200對電流Icell和電流源的基準電流Iref進行比較。具體地說,如果流經(jīng)閃存晶體管CL2的電流Icell大于電流源的基準電流Iref,電壓比較器200的負極輸入端電壓小于正極輸入端電壓,則判斷閃存晶體管CL2保存的數(shù)據(jù)值為1,輸出電壓V0UT2輸出為I ;如果流經(jīng)閃存晶體管CL2的電流Icell小于電流源的基準電流Iref,電壓比較器的負極輸入端電壓大于正極輸入端電壓,則判斷閃存晶體管CL2的保存的數(shù)據(jù)值為0,輸出電壓V0UT2輸出為I。所述控制電路單元為存儲器各個部分提供需要的電源信號。繼續(xù)參考圖2所示,所述控制電路單元分別向基準值字線、主存儲字線、位線和讀出單元提供電源信號。具體的,其由存儲器中的功能電路模塊來實現(xiàn),可以是存儲器內(nèi)部結(jié)構(gòu)中的一塊或者多塊結(jié)構(gòu)共同實現(xiàn)。本發(fā)明還提供了一種對上述存儲器的讀取方法,其包括將存儲單元區(qū)域分為主存儲區(qū)域和基準值存儲區(qū)域,所述劃分是由劃分存儲器的字線為主存儲字線和基準值字線來進行的。所述主存儲區(qū)域由主存儲字線將外部寫入信號存入,所述基準值存儲區(qū)域由基準值字線將基準信號存入。設(shè)定所述基準值字線為a條,所述a為大于等于2的自然數(shù),對應的,將所述主存儲字線分為a個連續(xù)不重復的區(qū)域,每條基準值字線對應一個主存儲字線部分;選擇最靠近所述敏感放大器的a條字線作為基準值字線,這樣建立時間快,可以提高芯片讀速度。判斷某區(qū)域主存儲字線連接的存儲位的值時,使用其對應的基準值字線連接的存儲位輸出的基準值的平均值作為電路參考點。具體的,在本實施例中,將所述主存儲字線按照排列順序分為第奇數(shù)條的區(qū)域和第偶數(shù)條的區(qū)域。設(shè)定所述基準值字線為偶數(shù)條,本實施例中為2條;判斷第奇數(shù)條所述主存儲字線所連的存儲位時,使用基準值字線的第I行連接的存儲位輸出的基準值的平均值;
判斷第偶數(shù)條所述主存儲字線連接的存儲位時,使用所述基準值字線的第2行連接的存儲位輸出的基準值的平均值。所述根據(jù)不同主存儲字線選擇不同的基準值字線連接的存儲位來比較的設(shè)定是通過控制電路進行的。所述讀出單元判斷所述主存儲區(qū)域的存儲位的存儲值大于所對應的基準值存儲區(qū)域的存儲位的存儲值的平均值,則判斷所述主存儲區(qū)域的存儲位的值為“I” ;所述讀出單元判斷所述主存儲區(qū)域的存儲位的存儲值小于所對應的基準值存儲區(qū)域的存儲位的存儲值的平均值,則判斷所述主存儲區(qū)域的存儲位的值為“O”。大容量閃存單元特性變化較大,需要一個能與主存儲區(qū)域的存儲晶體管同時變化的基準。本發(fā)明在上述實施例中提供了一種存儲器的結(jié)構(gòu)和存儲器的讀取方法,所述存儲器中包括主存儲區(qū)域和用于產(chǎn)生讀取電路參考點的基準值存儲區(qū)域,其中基準值存儲區(qū)域采用與主存儲區(qū)域在一起的一個獨立的基準扇區(qū),這樣所述基準值存儲區(qū)域與主存儲區(qū)域的存儲晶體管隨工藝和溫度做相同趨勢的變化,特性可以保持一致。由于所述基準值存儲區(qū)域又是獨立的,其在實際使用中不會被反復改寫,因此產(chǎn)生的電路參考點是不會隨時間改變的,建立在這種存儲區(qū)域劃分方式上的存儲器讀取方法能保證存儲器準確穩(wěn)定的工作。并且,所述電路參考點是取多個基準單元的平均值來產(chǎn)生的,這樣電路參考點的大小能始終處于大容量閃存單元特性變化范圍的中間,可以大大減少對工藝的要求和電路設(shè)計的復雜性。以上所述,僅是本發(fā)明的較佳實施例而已,并非對本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實施例披露如上,然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員,在不脫離本發(fā)明技術(shù)方案范圍情況下,都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾,或修改為等同變化的等效實施例。因此,凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容,依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾,均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
權(quán)利要求
1.一種存儲器,其特征在于,包括 存儲單元區(qū)域,分為主存儲區(qū)域和基準值存儲區(qū)域,主存儲區(qū)域和基準值存儲區(qū)域均包括若干存儲位; 若干條互相交叉的字線和位線,每條字線和每條位線的交叉處連接一個存儲位,所述字線分為主存儲字線和基準值字線,所述主存儲字線將外部寫入信號存入主存儲區(qū)域的存儲位,所述基準值字線將基準信號存入基準值存儲區(qū)域的存儲位; 讀出單元,所述讀出單元測量所述主存儲區(qū)域的存儲位的存儲值以及與所測量的所述主存儲區(qū)域的存儲位對應的基準值存儲區(qū)域的存儲位的存儲值的平均值,并比較測量得到的所述主存儲區(qū)域的存儲位的存儲值與所述平均值的大小,從而讀出主存儲區(qū)域的存儲位的值。
2.如權(quán)利要求1所述的存儲器,其特征在于,所述存儲器為閃存存儲器,每個存儲位由閃存晶體管構(gòu)成。
3.如權(quán)利要求2所述的存儲器,其特征在于,包括 所述閃存晶體管具有浮柵,所述存儲值為浮柵中通過的電荷量; 所述讀出單元包括敏感放大器和轉(zhuǎn)換單元,所述敏感放大器測量所述浮柵中通過的電荷量,所述轉(zhuǎn)換單元將所述電荷量轉(zhuǎn)化為電壓信號或者電流信號。
4.如權(quán)利要求1所述的存儲器,其特征在于,所述基準值字線為21條。
5.如權(quán)利要求1所述的存儲器,其特征在于,所述基準值字線為最靠近讀出單元的至少兩條連續(xù)的字線。
6.如權(quán)利要求1所述的存儲器,其特征在于,所述存儲器還包括控制電路單元。
7.一種存儲器的讀取方法,所述存儲器為如權(quán)利要求1至6中任一項所述的存儲器,其特征在于,所述讀取方法包括 若所述讀出單元判斷所述主存儲區(qū)域的存儲位的存儲值大于所述平均值,則判定所述主存儲區(qū)域的存儲位的值為“I” ; 若所述讀出單元判斷所述主存儲區(qū)域的存儲位的存儲值小于所述平均值,則判定所述主存儲區(qū)域的存儲位的值為“O”。
8.如權(quán)利要求7所述的讀取方法,其特征在于,所述基準值字線為偶數(shù)條; 判斷第偶數(shù)條所述主存儲字線連接的存儲位時,使用第偶數(shù)條所述基準值字線連接的所有存儲位輸出的基準值的平均值; 判斷第奇數(shù)條所述主存儲字線所連的存儲位時,使用第奇數(shù)條基準值字線的連接的所有存儲位輸出的基準值的平均值。
9.如權(quán)利要求7所述的讀取方法,其特征在于,所述基準值字線為a條,所述a大于等于2,對應的,將所述主存儲字線分為a個連續(xù)不重復的部分,每條基準值字線對應一個部分的主存儲字線; 判斷某條主存儲字線連接的存儲位的值時,使用其對應的基準值字線連接的所有存儲位輸出的基準值的平均值。
全文摘要
一種存儲器及其讀取方法,所述存儲器包括存儲單元區(qū)域,分為包括若干存儲位的主存儲區(qū)域和基準值存儲區(qū)域;若干條互相交叉的字線和位線,每個交叉處連接一個存儲位,所述字線分為將外部寫入信號存入主存儲區(qū)域的存儲位的主存儲字線和將基準信號存入基準值存儲區(qū)域的存儲位的基準值字線;讀出單元,所述讀出單元測量所述主存儲區(qū)域的存儲位的存儲值以及與所測量的所述主存儲區(qū)域的存儲位對應的基準值存儲區(qū)域的存儲位的存儲值的平均值,并比較兩者的大小,從而讀出主存儲區(qū)域的存儲位的存儲值。這樣所述基準值存儲區(qū)域與主存儲區(qū)域隨工藝和溫度做相同趨勢的變化,特性可以保持一致,并且可以大大減少對工藝的要求和電路設(shè)計的復雜性。
文檔編號G11C7/12GK103065668SQ20121056799
公開日2013年4月24日 申請日期2012年12月24日 優(yōu)先權(quán)日2012年12月24日
發(fā)明者肖軍 申請人:上海宏力半導體制造有限公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1