專(zhuān)利名稱(chēng)：抗輻射sram時(shí)序控制電路及時(shí)序處理方法
技術(shù)領(lǐng)域：
本發(fā)明涉及ー種SRAM時(shí)序控制電路，特別是涉及ー種抗輻射SRAM時(shí)序控制電路，還涉及采用這種抗輻射SRAM時(shí)序控制電路的時(shí)序處理方法。
背景技術(shù)：
靜態(tài)隨機(jī)存儲(chǔ)器(Static Random Access Memory, SRAM)由于具有功耗小速度高的特點(diǎn)，在空間科學(xué)和核科學(xué)技術(shù)領(lǐng)域，被廣泛用作航空航天電子系統(tǒng)、核檢測(cè)儀器儀表、高能物理實(shí)驗(yàn)及醫(yī)學(xué)成像系統(tǒng)的信息存儲(chǔ)設(shè)備。在這些應(yīng)用環(huán)境中存在眾多的宇宙射線(xiàn)或高能粒子，半導(dǎo)體器件易受這些粒子的輻射產(chǎn)生各種輻射效應(yīng)，包括非電離輻射效應(yīng)和電
離輻射效應(yīng)?？倓┝侩婋x輻射效應(yīng)是電離輻射效應(yīng)的ー種，它通過(guò)電離作用在半導(dǎo)體電路的電介質(zhì)中引入額外的電子空穴對(duì)。在電場(chǎng)的作用下電子會(huì)移向?qū)w/半導(dǎo)體，留下空穴在電介質(zhì)和導(dǎo)體/半導(dǎo)體界面，隨著時(shí)間的增加，這種效應(yīng)可以被積累，從而嚴(yán)重影響集成電路的工作。總劑量電離輻射效應(yīng)通常會(huì)導(dǎo)致MOS管的閾值電壓和電流-電壓曲線(xiàn)發(fā)生改變，此外還會(huì)使寄生的NMOS器件不能完全截止，產(chǎn)生較大漏電流。這將使得SRAM中器件的翻轉(zhuǎn)速度和延時(shí)發(fā)生變化，導(dǎo)致SRAM內(nèi)部時(shí)序的可控性變差，從而影響SRAM動(dòng)作的準(zhǔn)確性和可靠性。SRAM主要由一個(gè)存儲(chǔ)陣列和外圍譯碼器、預(yù)充電単元、數(shù)據(jù)選擇単元、數(shù)據(jù)輸入輸出單元以及內(nèi)部時(shí)序產(chǎn)生電路組成。文獻(xiàn)I “張小平，雷天民，楊松，陳仁生，CMOS集成電路的抗輻射設(shè)計(jì)，微電子學(xué)與計(jì)算機(jī)，2003年増刊”中描述了現(xiàn)有抗輻射集成電路的設(shè)計(jì)方法，通過(guò)環(huán)形NMOS版圖和P型保護(hù)環(huán)隔離來(lái)減小器件內(nèi)和器件之間的漏電流，而通過(guò)選取柵氧化層較薄的エ藝來(lái)降低輻射對(duì)MOS管閾值的影響，采用普通的SRAM內(nèi)部時(shí)序設(shè)計(jì)方法進(jìn)行抗福射電路設(shè)計(jì)。文獻(xiàn)2“David A. Hodges et al,數(shù)字集成電路分析與設(shè)計(jì)-深亞微米エ藝，北京電子エ業(yè)出版社，2005”給出了現(xiàn)有的SRAM內(nèi)部時(shí)序處理方法。常用的是以時(shí)鐘信號(hào)和已產(chǎn)生的時(shí)序信號(hào)為基準(zhǔn)，采用延時(shí)單元產(chǎn)生控制數(shù)據(jù)輸入/輸出、字線(xiàn)、位線(xiàn)的時(shí)序信號(hào)。此外，文獻(xiàn)2還公開(kāi)了一種采用復(fù)制位線(xiàn)跟蹤位線(xiàn)的操作來(lái)實(shí)現(xiàn)輸出靈敏放大器控制的方法，但其余時(shí)序信號(hào)仍需要借助延時(shí)單元產(chǎn)生?，F(xiàn)有抗輻射SRAM設(shè)計(jì)技術(shù)存在以下缺陷1)對(duì)于輻射引起的電路速度的變化依賴(lài)于先進(jìn)的具有薄的柵氧化層的エ藝技術(shù)；2)使用環(huán)柵技術(shù)的晶體管面積較大，導(dǎo)致晶體管柵電容増加，電路的速度降低，功耗增大；3)內(nèi)部時(shí)序控制不能完全由存儲(chǔ)器內(nèi)部工作狀態(tài)觸發(fā)，依賴(lài)于延時(shí)單元設(shè)計(jì)的精度，而輻射環(huán)境下電路的工作速度會(huì)發(fā)生變化，因而易導(dǎo)致誤操作。

發(fā)明內(nèi)容
為了克服現(xiàn)有抗輻射SRAM時(shí)序控制電路在輻射環(huán)境下可靠性差的不足，本發(fā)明提供一種抗輻射SRAM時(shí)序控制電路。該控制電路在存儲(chǔ)器陣列中增加一行一列存儲(chǔ)單元來(lái)跟蹤存儲(chǔ)器關(guān)鍵信號(hào)線(xiàn)包括字線(xiàn)和位線(xiàn)的狀態(tài)，毎次存儲(chǔ)器讀寫(xiě)操作都選中跟蹤單元的行和列，將跟蹤単元的字線(xiàn)和位線(xiàn)的狀態(tài)反饋給時(shí)序控制單元。時(shí)序控制単元依據(jù)反饋信號(hào)及輸入時(shí)鐘產(chǎn)生SRAM的內(nèi)部時(shí)序控制信號(hào)，實(shí)現(xiàn)數(shù)據(jù)的寫(xiě)入和讀出。由于采用存儲(chǔ)單元跟蹤存儲(chǔ)器關(guān)鍵信號(hào)線(xiàn)中字線(xiàn)和位線(xiàn)的狀態(tài)，將跟蹤結(jié)果返回到時(shí)序控制単元，整個(gè)時(shí)序完全依賴(lài)于存儲(chǔ)器自身的速度變化自動(dòng)調(diào)節(jié)，能夠容忍輻射引起的電路工作速度變化對(duì)SRAM時(shí)序產(chǎn)生以及對(duì)位線(xiàn)預(yù)充、數(shù)據(jù)寫(xiě)入、數(shù)據(jù)讀出等關(guān)鍵操作的速度的影響。基于SRAM時(shí)序控制電路的時(shí)序處理方法可以使SRAM在受輻射影響內(nèi)部電路工作速度的情況下仍然能夠產(chǎn)生正確的時(shí)序信號(hào)，避免出現(xiàn)誤操作。本發(fā)明還提供采用上述抗輻射SRAM時(shí)序控制電路的時(shí)序處理方法。本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是一種抗輻射SRAM時(shí)序控制電路，包括存儲(chǔ)器陣列，其特點(diǎn)是還包括一行和一列跟蹤存儲(chǔ)單元，一行跟蹤存儲(chǔ)單元連接跟蹤字線(xiàn)LWL_TRACK，一列跟蹤存儲(chǔ)單元連接跟蹤位線(xiàn)BL_TRACK和BLB_TRACK。任意一行字線(xiàn)有效時(shí)，跟蹤字線(xiàn)LWL_TRACK同時(shí)有效。當(dāng)任意選中的存儲(chǔ)單元進(jìn)行讀寫(xiě)操作吋，跟蹤列上對(duì)
應(yīng)的存儲(chǔ)單元也會(huì)同時(shí)執(zhí)行讀寫(xiě)操作。在向存儲(chǔ)陣列寫(xiě)數(shù)據(jù)時(shí)，跟蹤列上固定寫(xiě)入數(shù)據(jù)0，否則需要同時(shí)檢測(cè)O和I兩種狀態(tài)。當(dāng)跟蹤列輸出數(shù)據(jù)D0_TRACK為O吋，認(rèn)為數(shù)據(jù)已寫(xiě)至位線(xiàn)，如果此時(shí)跟蹤字線(xiàn)LWL_TRACK為1，則數(shù)據(jù)寫(xiě)入存儲(chǔ)單元。在從存儲(chǔ)陣列讀數(shù)時(shí)，跟蹤列輸出D0_TRACK為O吋，則認(rèn)為實(shí)際要讀出的存儲(chǔ)單元的數(shù)據(jù)已經(jīng)穩(wěn)定并可以進(jìn)行鎖存操作。一種采用上述抗輻射SRAM時(shí)序控制電路的時(shí)序處理方法，其特點(diǎn)是包括以下步驟復(fù)位時(shí)，存儲(chǔ)器的所有列被選中，預(yù)充信號(hào)有效，對(duì)存儲(chǔ)器所有位線(xiàn)進(jìn)行充電和平衡操作，使位線(xiàn)處于邏輯I狀態(tài)。讀操作時(shí)序中，正常譯碼，關(guān)閉預(yù)充信號(hào)釋放位線(xiàn)，打開(kāi)相應(yīng)字線(xiàn)和跟蹤字線(xiàn)，使存儲(chǔ)單元數(shù)據(jù)讀出。當(dāng)跟蹤位線(xiàn)壓差可讀時(shí)，向時(shí)序控制器反饋ー個(gè)信號(hào)，這時(shí)時(shí)序控制器就產(chǎn)生關(guān)閉字線(xiàn)的信號(hào)。待跟蹤字線(xiàn)也處于關(guān)閉狀態(tài)時(shí)，打開(kāi)預(yù)充電路使位線(xiàn)再次恢復(fù)為邏輯I狀態(tài)。寫(xiě)操作時(shí)序中，正常譯碼，關(guān)閉預(yù)充信號(hào)釋放位線(xiàn)，驅(qū)動(dòng)待寫(xiě)數(shù)據(jù)至位線(xiàn)，并打開(kāi)字線(xiàn)使數(shù)據(jù)寫(xiě)入。由于片內(nèi)連線(xiàn)和驅(qū)動(dòng)譯碼等電路的延時(shí)，字線(xiàn)并不能立刻響應(yīng)。待跟蹤位線(xiàn)上已寫(xiě)入數(shù)據(jù)并且跟蹤字線(xiàn)處于打開(kāi)狀態(tài)后，控制器產(chǎn)生關(guān)斷字線(xiàn)的信號(hào)。待跟蹤字線(xiàn)關(guān)斷后，關(guān)斷數(shù)據(jù)寫(xiě)入通路，打開(kāi)預(yù)充電路，使位線(xiàn)恢復(fù)為邏輯I狀態(tài)。本發(fā)明的有益效果是該控制電路在存儲(chǔ)器陣列中増加一行一列存儲(chǔ)單元來(lái)跟蹤存儲(chǔ)器關(guān)鍵信號(hào)線(xiàn)包括字線(xiàn)和位線(xiàn)的狀態(tài)，毎次存儲(chǔ)器讀寫(xiě)操作都選中跟蹤單元的行和列，將跟蹤単元的字線(xiàn)和位線(xiàn)的狀態(tài)反饋給時(shí)序控制單元。時(shí)序控制単元依據(jù)反饋信號(hào)及輸入時(shí)鐘產(chǎn)生SRAM的內(nèi)部時(shí)序控制信號(hào)，實(shí)現(xiàn)數(shù)據(jù)的寫(xiě)入和讀出。由于采用存儲(chǔ)單元跟蹤存儲(chǔ)器關(guān)鍵信號(hào)線(xiàn)中字線(xiàn)和位線(xiàn)的狀態(tài)，將跟蹤結(jié)果返回到時(shí)序控制単元，整個(gè)時(shí)序完全依賴(lài)于存儲(chǔ)器自身的速度變化自動(dòng)調(diào)節(jié)，能夠容忍輻射引起的電路工作速度變化對(duì)SRAM時(shí)序產(chǎn)生以及對(duì)位線(xiàn)預(yù)充、數(shù)據(jù)寫(xiě)入、數(shù)據(jù)讀出等關(guān)鍵操作的速度的影響?；赟RAM時(shí)序控制電路的時(shí)序處理方法使得SRAM在受輻射影響內(nèi)部電路工作速度的情況下仍然能夠產(chǎn)生正確的時(shí)序信號(hào)，避免了誤操作。下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作詳細(xì)說(shuō)明。


圖I是本發(fā)明抗輻射SRAM時(shí)序控制電路框圖。圖2是本發(fā)明抗輻射SRAM的讀操作時(shí)序圖。圖3是本發(fā)明抗輻射SRAM的寫(xiě)操作時(shí)序圖。圖4是本發(fā)明抗輻射SRAM時(shí)序控制電路中SRAM時(shí)序控制信號(hào)產(chǎn)生電路的拓?fù)浣Y(jié)構(gòu)圖。
具體實(shí)施例方式以下實(shí)施例參照?qǐng)DI 4。本發(fā)明抗輻射SRAM時(shí)序控制電路在存儲(chǔ)器陣列中増加一行和一列跟蹤存儲(chǔ)單元11及其相應(yīng)譯碼及存取電路12來(lái)跟蹤字線(xiàn)和位線(xiàn)的狀態(tài)。設(shè)置行譯碼和列選擇電路使得存儲(chǔ)器的毎次操作都選中這一行一列的跟蹤存儲(chǔ)單元，然后以這一行一列存儲(chǔ)單元的字線(xiàn)和輸出結(jié)果作為反饋產(chǎn)生其他時(shí)序信號(hào)。所増加的一行跟蹤存儲(chǔ)單元連接跟蹤字線(xiàn)LWL_TRACK，所増加的一列跟蹤存儲(chǔ)單元連接跟蹤位線(xiàn)BL_TRACK和BLB_TRACK。任意一行字線(xiàn)有效時(shí)，跟蹤字線(xiàn)LWL_TRACK也同時(shí)有效，因此跟蹤字線(xiàn)代表了字線(xiàn)使能到任意一個(gè)字線(xiàn)選中的最大延時(shí)。當(dāng)任意選中的存儲(chǔ)單元進(jìn)行讀寫(xiě)操作吋，跟蹤列上對(duì)應(yīng)的存儲(chǔ)單元也會(huì)同時(shí)執(zhí)行讀寫(xiě)操作，因此跟蹤列能夠反應(yīng)出讀寫(xiě)操作所需時(shí)間。在向存儲(chǔ)陣列寫(xiě)數(shù)據(jù)時(shí)，跟蹤列上固定寫(xiě)入數(shù)據(jù)“O”以簡(jiǎn)化檢測(cè)電路，否則需要同時(shí)檢測(cè)“O”和“ I ”兩種狀態(tài)。當(dāng)跟蹤列輸出數(shù)據(jù)D0_TRACK為“O”吋，可以認(rèn)為數(shù)據(jù)已寫(xiě)至位線(xiàn)，如果此時(shí)跟蹤字線(xiàn)LWL_TRACK為“1”，則數(shù)據(jù)很快(約O. 2ns)就可以寫(xiě)入存儲(chǔ)單元。在從存儲(chǔ)陣列讀數(shù)吋，當(dāng)跟蹤列輸出D0_TRACK為O吋，則可以認(rèn)為實(shí)際要讀出的存儲(chǔ)單元的數(shù)據(jù)已經(jīng)穩(wěn)定并可以進(jìn)行鎖存操作。讀操作的時(shí)序控制如下(I)時(shí)鐘上升沿觸發(fā)全局字線(xiàn)控制信號(hào)GWLPC有效，全局位線(xiàn)預(yù)充信號(hào)GBLPCN無(wú)效，輸出鎖存器使能GLATCH打開(kāi)。(2) GWLPC有效后，行地址譯碼結(jié)果輸出并驅(qū)動(dòng)字線(xiàn)，使得字線(xiàn)LWL_TRACK有效。GffLPC和LWL_TRACK之間的延時(shí)即為行譯碼時(shí)間和字線(xiàn)驅(qū)動(dòng)時(shí)間之和，也就是說(shuō)這時(shí)實(shí)際要選擇的字線(xiàn)LWLi也已經(jīng)有效。選中行列的存儲(chǔ)單元和跟蹤列的相應(yīng)行的存儲(chǔ)單元驅(qū)動(dòng)各自的位線(xiàn)進(jìn)行讀數(shù)，與存儲(chǔ)單元數(shù)據(jù)“O”相接的位線(xiàn)電壓會(huì)降低。因?yàn)楦櫫兄粚?xiě)入數(shù)據(jù)“0”，因此BL_TRACK的電壓會(huì)降低。(3)當(dāng)BL_TRACK電壓下降到一個(gè)可以讀出的電壓時(shí)，跟蹤列輸出D0_TRACK變?yōu)椤癘”。此時(shí)選中的其余位線(xiàn)也經(jīng)歷了相同的過(guò)程，其對(duì)應(yīng)的輸出也已經(jīng)進(jìn)入穩(wěn)定狀態(tài)。因此，使用D0_TRACK的下降沿使GLATCH和GWLPC無(wú)效。讀出數(shù)據(jù)被鎖存。(4)經(jīng)過(guò)一段時(shí)間，LWL_TRACK隨著GWLPC變?yōu)闊o(wú)效狀態(tài)。(5)使用LWL_TRACK的下降沿使輸出鎖存器使能GBLPCN無(wú)效。位線(xiàn)電壓也將由預(yù)充電路平衡并恢復(fù)至邏輯“I”狀態(tài)。D0_TRACK也恢復(fù)至邏輯“1”，讀操作完成。寫(xiě)操作的時(shí)序控制如下(I)時(shí)鐘上升沿觸發(fā)使得全局字線(xiàn)控制信號(hào)GWLPC有效，全局位線(xiàn)預(yù)充信號(hào)GBLPCN無(wú)效。同時(shí)，數(shù)據(jù)選擇控制信號(hào)GWE有效，輸入數(shù)據(jù)驅(qū)動(dòng)位線(xiàn)電壓發(fā)生變化。(2)經(jīng)過(guò)一段時(shí)間，輸入數(shù)據(jù)也寫(xiě)入位線(xiàn)，這時(shí)D0_TRACK再次輸出“ I”。與此同吋，LWL_TRACK隨著GWLPC變?yōu)橛行?。位線(xiàn)上的數(shù)據(jù)很快即會(huì)寫(xiě)入存儲(chǔ)單元。(3)用LWL_TRACK的上升沿復(fù)位GWLPC。由于字線(xiàn)需要一段譯碼時(shí)間，通常數(shù)據(jù)會(huì)在字線(xiàn)打開(kāi)前寫(xiě)入到位線(xiàn)上，因此本事實(shí)例只以字線(xiàn)LWL_TRACK等于“I”為依據(jù)判斷數(shù)據(jù)已經(jīng)寫(xiě)入存儲(chǔ)單元。 (4)經(jīng)過(guò)一段時(shí)間，LWL_TRACK隨著GWLPC變?yōu)闊o(wú)效。即GWLPC和LWL_TRACK使存儲(chǔ)單元打開(kāi)的時(shí)間等于LWL_TRACK相對(duì)于GWLPC的延時(shí)時(shí)間。這段延時(shí)遠(yuǎn)大于存儲(chǔ)単元寫(xiě)入數(shù)據(jù)所需時(shí)間(O. 2ns左右)，因此完全可以保證數(shù)據(jù)正確寫(xiě)入。(5)用LWL_TRACK的下降沿復(fù)位GBLPCN和GWE。數(shù)據(jù)寫(xiě)入通路關(guān)斷，位線(xiàn)電壓也將由預(yù)充電路平衡并恢復(fù)至邏輯“I”狀態(tài)。D0_TRACK也恢復(fù)至邏輯“1”，寫(xiě)操作完成。讀出數(shù)據(jù)鎖存GLATCH和讀操作字線(xiàn)使能GWLPC_Read在讀有效時(shí)由時(shí)鐘上升沿觸發(fā)至高電平，由RESETN或D0_TRACK低電平復(fù)位。寫(xiě)操作字線(xiàn)使能GWLPC_Write則在寫(xiě)有效時(shí)由時(shí)鐘上升沿觸發(fā)至高電平，由RESETN或LWL_TRACK的低電平復(fù)位。最終字線(xiàn)使能GWLPC為讀操作字線(xiàn)使能和寫(xiě)操作字線(xiàn)使能邏輯或的結(jié)果。位線(xiàn)預(yù)充使能GBLPCN可由GffLPC_Read,GffLPC_ffrite以及LWL_TRACK相或得到，值得注意的是LWL_TRACK無(wú)初始值需要由RESET進(jìn)行復(fù)位。同理，由GWLPC_Write和LWL_TRACK相或得到數(shù)據(jù)寫(xiě)入使能GWE。
權(quán)利要求
1.一種抗輻射SRAM時(shí)序控制電路，包括存儲(chǔ)器陣列，其特征在于還包括一行和一列跟蹤存儲(chǔ)單元，一行跟蹤存儲(chǔ)單元連接跟蹤字線(xiàn)LWL_TRACK，一列跟蹤存儲(chǔ)單元連接跟蹤位線(xiàn)BL_TRACK和BLB_TRACK ;任意一行字線(xiàn)有效時(shí)，跟蹤字線(xiàn)LWL_TRACK同時(shí)有效；當(dāng)任意選中的存儲(chǔ)單元進(jìn)行讀寫(xiě)操作時(shí)，跟蹤列上對(duì)應(yīng)的存儲(chǔ)單元也會(huì)同時(shí)執(zhí)行讀寫(xiě)操作；在向存儲(chǔ)陣列寫(xiě)數(shù)據(jù)時(shí)，跟蹤列上固定寫(xiě)入數(shù)據(jù)O，否則需要同時(shí)檢測(cè)O和I兩種狀態(tài)；當(dāng)跟蹤列輸出數(shù)據(jù)DO_TRACK為O時(shí)，認(rèn)為數(shù)據(jù)已寫(xiě)至位線(xiàn)，如果此時(shí)跟蹤字線(xiàn)LWL_TRACK為1，則數(shù)據(jù)寫(xiě)入存儲(chǔ)單元；在從存儲(chǔ)陣列讀數(shù)時(shí)，跟蹤列輸出DO_TRACK為O時(shí)，則認(rèn)為實(shí)際要讀出的存儲(chǔ)單元的數(shù)據(jù)已經(jīng)穩(wěn)定并可以進(jìn)行鎖存操作。
2.一種采用權(quán)利要求I所述抗輻射SRAM時(shí)序控制電路的時(shí)序處理方法，其特征在于包括以下步驟 復(fù)位時(shí)，存儲(chǔ)器的所有列被選中，預(yù)充信號(hào)有效，對(duì)存儲(chǔ)器所有位線(xiàn)進(jìn)行充電和平衡操作，使位線(xiàn)處于邏輯I狀態(tài)； 讀操作時(shí)序中，正常譯碼，關(guān)閉預(yù)充信號(hào)釋放位線(xiàn)，打開(kāi)相應(yīng)字線(xiàn)和跟蹤字線(xiàn)，使存儲(chǔ)單元數(shù)據(jù)讀出；當(dāng)跟蹤位線(xiàn)壓差可讀時(shí)，向時(shí)序控制器反饋一個(gè)信號(hào)，這時(shí)時(shí)序控制器就產(chǎn)生關(guān)閉字線(xiàn)的信號(hào)；待跟蹤字線(xiàn)也處于關(guān)閉狀態(tài)時(shí)，打開(kāi)預(yù)充電路使位線(xiàn)再次恢復(fù)為邏輯I狀態(tài)； 寫(xiě)操作時(shí)序中，正常譯碼，關(guān)閉預(yù)充信號(hào)釋放位線(xiàn)，驅(qū)動(dòng)待寫(xiě)數(shù)據(jù)至位線(xiàn)，并打開(kāi)字線(xiàn)使數(shù)據(jù)寫(xiě)入；由于片內(nèi)連線(xiàn)和驅(qū)動(dòng)譯碼等電路的延時(shí)，字線(xiàn)并不能立刻響應(yīng)；待跟蹤位線(xiàn)上已寫(xiě)入數(shù)據(jù)并且跟蹤字線(xiàn)處于打開(kāi)狀態(tài)后，控制器產(chǎn)生關(guān)斷字線(xiàn)的信號(hào)；待跟蹤字線(xiàn)關(guān)斷后，關(guān)斷數(shù)據(jù)寫(xiě)入通路，打開(kāi)預(yù)充電路，使位線(xiàn)恢復(fù)為邏輯I狀態(tài)。
全文摘要
本發(fā)明公開(kāi)了一種抗輻射SRAM時(shí)序控制電路及時(shí)序處理方法，用于解決現(xiàn)有抗輻射SRAM時(shí)序控制電路在輻射環(huán)境下可靠性差的技術(shù)問(wèn)題。技術(shù)方案是在存儲(chǔ)器陣列中增加一行一列存儲(chǔ)單元來(lái)跟蹤存儲(chǔ)器關(guān)鍵信號(hào)線(xiàn)包括字線(xiàn)和位線(xiàn)的狀態(tài)，每次存儲(chǔ)器讀寫(xiě)操作都選中跟蹤單元的行和列，將跟蹤單元的字線(xiàn)和位線(xiàn)的狀態(tài)反饋給時(shí)序控制單元。時(shí)序控制單元依據(jù)反饋信號(hào)及輸入時(shí)鐘產(chǎn)生SRAM的內(nèi)部時(shí)序控制信號(hào)，實(shí)現(xiàn)數(shù)據(jù)的寫(xiě)入和讀出。由于采用存儲(chǔ)單元跟蹤技術(shù)，整個(gè)時(shí)序完全依賴(lài)于存儲(chǔ)器自身的速度變化自動(dòng)調(diào)節(jié)?；赟RAM時(shí)序控制電路的時(shí)序處理方法使得SRAM在受輻射影響內(nèi)部電路工作速度的情況下仍然能夠產(chǎn)生正確的時(shí)序信號(hào)，避免了誤操作。
文檔編號(hào)G11C11/413GK102855927SQ20121029662
公開(kāi)日2013年1月2日 申請(qǐng)日期2012年8月20日 優(yōu)先權(quán)日2012年8月20日
發(fā)明者魏曉敏, 高德遠(yuǎn), 魏廷存, 陳楠, 高武, 鄭然 , 王佳, 胡永才 申請(qǐng)人:西北工業(yè)大學(xué)