專利名稱：可擴(kuò)縮的存儲(chǔ)器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總的涉及存儲(chǔ)器系統(tǒng)。更具體地，本發(fā)明涉及用于大容量存儲(chǔ)應(yīng)用的串聯(lián)存儲(chǔ)器設(shè)備的存儲(chǔ)器系統(tǒng)。
背景技術(shù)：
閃速存儲(chǔ)器是常用的一類非易失性存儲(chǔ)器，其廣泛用作諸如數(shù)字照相機(jī)和便攜數(shù)字音樂播放器的消費(fèi)電子設(shè)備的大容量存儲(chǔ)。當(dāng)前可獲得的閃速存儲(chǔ)器芯片的密度可達(dá)32G比特(4GB)，由于單個(gè)閃存芯片的尺寸小，其適合用在流行的USB閃存驅(qū)動(dòng)器中。圖I是公知的與非閃速存儲(chǔ)器的一個(gè)存儲(chǔ)體的總的框圖。本領(lǐng)域中的普通技術(shù)人員將理解閃速存儲(chǔ)器設(shè)備能夠具有任意數(shù)量的存儲(chǔ)體。存儲(chǔ)體30被組織為k+1個(gè)塊。每一塊包括與非存儲(chǔ)器單元串，具有互相串聯(lián)的多達(dá)i+1個(gè)閃速存儲(chǔ)器單元。相應(yīng)地，字線WLO到WLi連接到存儲(chǔ)器單元串中的每一個(gè)閃速存儲(chǔ)器單元的柵極。與信號(hào)SSL(串選擇線)相連的串選擇設(shè)備選擇性地將存儲(chǔ)器單元串連接到位線，而連接到信號(hào)GSL(接地選擇線)的接地選擇設(shè)備將存儲(chǔ)器單元串選擇性地連接到諸如VSS的電源線。串選擇設(shè)備和接地選擇設(shè)備為n溝道晶體管。存儲(chǔ)體30的所有塊公用j+1個(gè)位線，并且每一位線連接到塊
到[k]的每一塊中的一個(gè)與非存儲(chǔ)器單元串。每一字線(WL0到WLi)、SSL和GSL信號(hào)連接到塊中的每個(gè)與非存儲(chǔ)器單元串中的相同的對(duì)應(yīng)的晶體管設(shè)備。本領(lǐng)域內(nèi)的普通技術(shù)人員應(yīng)該可以意識(shí)到存儲(chǔ)在沿著一個(gè)字線的閃速存儲(chǔ)器單元中的數(shù)據(jù)是指頁面數(shù)據(jù)。數(shù)據(jù)寄存器32在存儲(chǔ)體30外部連接到每一位線，用于存儲(chǔ)將要編程到一個(gè)頁面的閃速存儲(chǔ)器單元的一個(gè)頁面的寫數(shù)據(jù)、或者從閃速存儲(chǔ)器單元存取的一個(gè)頁面的讀取數(shù)據(jù)。數(shù)據(jù)寄存器32還包括讀出電路用于讀出從一個(gè)頁面的閃速存儲(chǔ)器單元讀取的數(shù)據(jù)。在編程操作期間，數(shù)據(jù)寄存器執(zhí)行編程驗(yàn)證操作，以確保該數(shù)據(jù)被正確編程到與所選字線相連接的閃速存儲(chǔ)器單元中。存儲(chǔ)體30的每一存儲(chǔ)器單元可以存儲(chǔ)數(shù)據(jù)的單個(gè)位或者數(shù)據(jù)的多個(gè)位。一些閃速存儲(chǔ)器設(shè)備將具有多于一組的數(shù)據(jù)寄存器以增加吞吐量。八百萬像素的數(shù)字照相機(jī)和具有音樂和視頻能力的便攜數(shù)字娛樂設(shè)備的出現(xiàn)促進(jìn)了對(duì)于存儲(chǔ)大量數(shù)據(jù)的超高容量的要求，而這種要求是單個(gè)閃速存儲(chǔ)器設(shè)備不能滿足的。因此，將多個(gè)閃速存儲(chǔ)器設(shè)備組合在一起形成存儲(chǔ)器系統(tǒng)來有效增加可用的存儲(chǔ)容量。例如，這樣的應(yīng)用可能需要20GB的閃存存儲(chǔ)密度。
圖2為與主機(jī)系統(tǒng)12集成的現(xiàn)有技術(shù)的閃速存儲(chǔ)器系統(tǒng)10的框圖。閃速存儲(chǔ)器系統(tǒng)10包括和主機(jī)系統(tǒng)12通信的存儲(chǔ)器控制器14以及多個(gè)非易失性存儲(chǔ)器設(shè)備16。主機(jī)系統(tǒng)包括諸如微控制器、微處理器或者計(jì)算機(jī)系統(tǒng)的處理設(shè)備。圖2的閃速存儲(chǔ)器系統(tǒng)10被配置為包括一個(gè)通道18，其中存儲(chǔ)器設(shè)備16并行連接到通道18。本領(lǐng)域的普通技術(shù)人員可以理解存儲(chǔ)器系統(tǒng)10可以具有與通道相連的、多于或者少于四個(gè)的存儲(chǔ)器設(shè)備。通道18包括一組公用總線，包括連接到所有其相應(yīng)的存儲(chǔ)器設(shè)備的數(shù)據(jù)和控制線。每一存儲(chǔ)器設(shè)備可以由存儲(chǔ)器控制器14提供的各自的芯片選擇信號(hào)CE#1、CE#2、CE#3和CE#4來啟用/禁止?！?”指示信號(hào)為有效的低邏輯電平信號(hào)。存儲(chǔ)器控制器14負(fù)責(zé)用于根據(jù)主機(jī)系統(tǒng)12的操作經(jīng)通道18發(fā)送命令和數(shù)據(jù)到所選擇的存儲(chǔ)器設(shè)備。從存儲(chǔ)器設(shè)備讀取的數(shù)據(jù)經(jīng)通道18被返回所述存儲(chǔ)器控制器14和主機(jī)系統(tǒng)12。閃速存儲(chǔ)器系統(tǒng)10的操作與時(shí)鐘CLK同步，時(shí)鐘CLK被并行地提供到每一存儲(chǔ)器設(shè)備16。閃速存儲(chǔ)器系統(tǒng)10通常稱為多點(diǎn)(multi-drop)配置，其中所述存儲(chǔ)器設(shè)備16關(guān)于通道18并行連接。 在閃速存儲(chǔ)器系統(tǒng)10中，非易失性存儲(chǔ)器設(shè)備16能夠互相相同，并且典型地實(shí)現(xiàn)為與非閃速存儲(chǔ)器設(shè)備。本領(lǐng)域內(nèi)的普通技術(shù)人員將理解閃速存儲(chǔ)器可以組織為存儲(chǔ)體， 每一存儲(chǔ)體可以被組織為塊，以有利于塊擦除。大部分商業(yè)可獲得的與非閃速存儲(chǔ)器設(shè)備被配置為具有兩個(gè)存儲(chǔ)體的存儲(chǔ)器。存在將對(duì)系統(tǒng)性能產(chǎn)生不利的影響的特定問題。閃速存儲(chǔ)器系統(tǒng)10的配置產(chǎn)生物理性能的限制。對(duì)于延伸跨越系統(tǒng)的大量并行信號(hào)，它們所運(yùn)載信號(hào)的信號(hào)完整性將被串?dāng)_、信號(hào)偏斜、同步開關(guān)噪聲(SSN)削弱。由于閃速控制器和閃速存儲(chǔ)器設(shè)備之間的每個(gè)信號(hào)軌道為了信號(hào)傳輸被頻繁充放電，在這樣的配置中的功耗也成為一個(gè)問題。隨著系統(tǒng)時(shí)鐘頻率的增長，功耗也增加。由于單個(gè)存儲(chǔ)器設(shè)備的驅(qū)動(dòng)能力相對(duì)長信號(hào)軌道的載荷小，也存在可以并行連接到通道的存儲(chǔ)器設(shè)備的數(shù)量的實(shí)際限制。此外，隨著存儲(chǔ)器設(shè)備的數(shù)量的增加，需要更多的芯片使能信號(hào)(CE#)，并且時(shí)鐘信號(hào)CLK需要被發(fā)送給附加的存儲(chǔ)器設(shè)備。由于大范圍的時(shí)鐘分布的時(shí)鐘性能問題為本領(lǐng)域公知，其需要被解決。因此，為了適應(yīng)具有大量存儲(chǔ)器設(shè)備的存儲(chǔ)器系統(tǒng)，必須使用具有較多通道的控制器，或者和/或系統(tǒng)需要以較低頻率時(shí)鐘驅(qū)動(dòng)。被配置為具有多通道和附加芯片使能信號(hào)的控制器增加了存儲(chǔ)器系統(tǒng)的成本。另外，存儲(chǔ)器系統(tǒng)被限制于少量的存儲(chǔ)器設(shè)備。因此，期望提供一種能夠支持任意數(shù)量的存儲(chǔ)器設(shè)備的存儲(chǔ)器系統(tǒng)體系結(jié)構(gòu)。

發(fā)明內(nèi)容
實(shí)施例的一個(gè)方面用來消除或者減輕前述存儲(chǔ)器系統(tǒng)的至少一個(gè)缺陷。在第一方面，提供一種具有控制器和存儲(chǔ)器設(shè)備的存儲(chǔ)器系統(tǒng)。所述控制器包括用于提供串行位流命令包的串行通道輸出端口，和用于接收串行位流讀取數(shù)據(jù)包的串行通道輸入端口。所述串行位流命令包包括操作碼和設(shè)備地址。所述存儲(chǔ)器設(shè)備具有用于從所述控制器接收所述串行位流命令包的輸入端口，并且用于如果所述設(shè)備地址對(duì)應(yīng)于所述存儲(chǔ)器設(shè)備則執(zhí)行所述操作碼。所述存儲(chǔ)器設(shè)備通過輸出端口提供所述串行位流命令包并且如果所述操作碼對(duì)應(yīng)于讀取功能則通過所述輸出端口隨后提供所述串行位流讀取數(shù)據(jù)包。根據(jù)本發(fā)明的實(shí)施例，存在串行耦合在所述存儲(chǔ)器設(shè)備和所述控制器之間的至少一個(gè)插入的存儲(chǔ)器設(shè)備。所述至少一個(gè)插入的存儲(chǔ)器設(shè)備具有用于接收并傳遞所述串行位流命令包到所述存儲(chǔ)器設(shè)備的輸入端口，并且如果設(shè)備地址對(duì)應(yīng)于所述存儲(chǔ)器設(shè)備并且所述操作碼對(duì)應(yīng)于讀取功能，則隨后提供所述串行位流讀取數(shù)據(jù)包。根據(jù)其它實(shí)施例，并行提供互補(bǔ)時(shí)鐘信號(hào)到所述存儲(chǔ)器設(shè)備和所述至少一個(gè)插入的存儲(chǔ)器設(shè)備，或者提供互補(bǔ)時(shí)鐘信號(hào)到所述至少一個(gè)插入的存儲(chǔ)器設(shè)備，并且通過所述至少一個(gè)插入的存儲(chǔ)器設(shè)備傳遞到所述存儲(chǔ)器設(shè)備，并且通過所述存儲(chǔ)器設(shè)備傳遞到所述控制器。在本方面的進(jìn)一步實(shí)施例中，存儲(chǔ)器系統(tǒng)包括所述控制器和所述存儲(chǔ)器設(shè)備之間的擴(kuò)展鏈路，用于接收擴(kuò)展模塊和跳線的其中一個(gè)。所述至少一個(gè)插入的存儲(chǔ)器設(shè)備為具有耦合裝置的擴(kuò)展模塊的一部分，所述耦合裝置被配置用于與所述擴(kuò)展鏈路電耦合。根據(jù)進(jìn)一步的實(shí)施例，所述存儲(chǔ)器設(shè)備和所述至少一個(gè)插入的存儲(chǔ)器設(shè)備的每一個(gè)包括本地存儲(chǔ)器核心以及用于響應(yīng)所述串行位流命令包控制所述本地存儲(chǔ)器核心的串行接口和控制邏輯塊。所述存儲(chǔ)器設(shè)備本地存儲(chǔ)器核心與所述至少一個(gè)插入的存儲(chǔ)器設(shè)備 本地存儲(chǔ)器核心基于與非閃存，或者可以是DRAM、SRAM、與非閃速和或非閃速存儲(chǔ)器核心。在本方面的又一實(shí)施例中，所述串行位流命令包具有模塊化結(jié)構(gòu)，其中所述串行位流命令包的尺寸可變。所述串行位流命令包可以包括用于提供所述操作碼和所述設(shè)備地址的命令字段，其中，所述命令字段包括用于提供所述操作碼的第一子字段和用于提供所述設(shè)備地址的第二子字段。所述串行位流命令包可以包括用于提供所述操作碼和所述設(shè)備地址的命令字段和用于提供行地址和列地址的其中一個(gè)的地址字段。所述串行位流命令包可以包括用于提供所述操作碼和所述設(shè)備地址的命令字段、用于提供行地址和列地址的其中一個(gè)的地址字段和用于提供寫數(shù)據(jù)的數(shù)據(jù)字段。根據(jù)前面的實(shí)施例的方面，所述控制器提供與所述串行位流命令包并行的命令選通，所述命令選通具有匹配所述串行位流命令包的長度的有效電平。此外，所述控制器提供與所述串行位流讀取數(shù)據(jù)包并行的數(shù)據(jù)輸入選通，所述數(shù)據(jù)輸入選通具有匹配所述串行位流讀取數(shù)據(jù)包的長度的有效電平。當(dāng)所述設(shè)備地址對(duì)應(yīng)于所述存儲(chǔ)器設(shè)備時(shí)，所述存儲(chǔ)器設(shè)備響應(yīng)所述命令選通的所述有效電平鎖存所述串行位流命令包，并且響應(yīng)所述數(shù)據(jù)輸入選通的有效電平啟用所述存儲(chǔ)器設(shè)備輸出端口。所述命令選通和所述數(shù)據(jù)輸入選通為非交迭信號(hào)，且由至少一個(gè)數(shù)據(jù)鎖存時(shí)鐘邊沿分離。此外，所述命令選通與相鄰命令選通通過至少一個(gè)數(shù)據(jù)鎖存時(shí)鐘邊沿分離，所述數(shù)據(jù)輸入選通與相鄰數(shù)據(jù)輸入選通通過至少一個(gè)數(shù)據(jù)鎖存時(shí)鐘邊沿分離。在第二方面，提供一種包括用于具有串聯(lián)的存儲(chǔ)器設(shè)備的存儲(chǔ)器系統(tǒng)的一系列位的命令包。該命令包包括用于選擇所述串聯(lián)的存儲(chǔ)器設(shè)備的存儲(chǔ)器設(shè)備以執(zhí)行特定存儲(chǔ)器操作的命令字段。在第二方面的實(shí)施例中，所述命令字段包括用于提供選擇所述存儲(chǔ)器設(shè)備的設(shè)備地址的第一子字段，和用于提供對(duì)應(yīng)于特定存儲(chǔ)器操作的操作碼的第二子字段。所述命令包還包括跟隨所述命令字段的地址字段，用于在所述操作碼對(duì)應(yīng)于讀取或者寫操作時(shí)提供行地址和列地址的其中一個(gè)，所述地址字段具有對(duì)應(yīng)于所述行地址或者所述列地址的位長度。數(shù)據(jù)字段跟隨所述地址字段，用于在所述操作碼對(duì)應(yīng)于所述寫操作時(shí)提供寫數(shù)據(jù)以存儲(chǔ)在所述存儲(chǔ)器設(shè)備中，所述數(shù)據(jù)字段具有對(duì)應(yīng)于所述寫數(shù)據(jù)的位長度。
在第三方面，提供一種在具有串聯(lián)存儲(chǔ)器設(shè)備的存儲(chǔ)器系統(tǒng)的所選擇的存儲(chǔ)器設(shè)備中執(zhí)行并發(fā)操作的方法。該方法包括接收第一命令；響應(yīng)所述第一命令，在所述所選擇的存儲(chǔ)器設(shè)備的第一存儲(chǔ)體中執(zhí)行核心操作；在所述第一存儲(chǔ)體中執(zhí)行核心操作期間接收第二命令；和響應(yīng)所述第二命令，在所述所選擇的存儲(chǔ)器設(shè)備的第二存儲(chǔ)體中執(zhí)行核心操作。根據(jù)本方面的實(shí)施例，該方法還包括接收第三命令，用于從所述第一存儲(chǔ)體和所述第二存儲(chǔ)體的其中之一請(qǐng)求結(jié)果信息，和響應(yīng)所述第三命令，輸出包含所述結(jié)果信息的讀取數(shù)據(jù)包。所述結(jié)果信息包括狀態(tài)寄存器數(shù)據(jù)和讀取數(shù)據(jù)的其中之一。在本方面的又一實(shí)施例中，所述第一命令、所述第二命令和所述第三命令為包括一系列位的命令包，被邏輯配置為包括用于提供操作碼和設(shè)備地址的必須的命令字段、用于在所述操作碼對(duì)應(yīng)于讀取或者寫操作時(shí)提供行和列地址的其中一個(gè)的跟隨所述命令字段的可選地址字段、和用于在所述操作碼對(duì)應(yīng)于所述寫操作時(shí)提供寫數(shù)據(jù)的跟隨所述地址字段的可選數(shù)據(jù)字段。
·
在本實(shí)施例的方面中，與所述第一命令并行接收第一命令選通，所述第一命令選通具有對(duì)應(yīng)于所述第一命令的長度的有效持續(xù)時(shí)間，并且與所述第二命令并行接收第二命令選通，所述第二命令選通具有對(duì)應(yīng)于所述第二命令的長度的有效持續(xù)時(shí)間。所述第一命令選通與所述第二命令選通通過至少一個(gè)數(shù)據(jù)鎖存時(shí)鐘邊沿分離。此外，接收數(shù)據(jù)輸入選通，當(dāng)所述數(shù)據(jù)輸入選通處于有效電平時(shí)，用于啟用所述讀取數(shù)據(jù)包的輸出，使得所述第二命令選通與數(shù)據(jù)輸入選通通過至少一個(gè)數(shù)據(jù)鎖存時(shí)鐘邊沿分離。在又一個(gè)實(shí)施例中，該方法還包括在接收所述第一命令之前上電所選擇的存儲(chǔ)器設(shè)備。所述上電步驟包括在功率轉(zhuǎn)變之前，使控制信號(hào)有效以維持所選擇的存儲(chǔ)器設(shè)備處于缺省狀態(tài)；當(dāng)使所述控制信號(hào)有效時(shí)，將所選擇的存儲(chǔ)器設(shè)備的功率電平從第一電壓電平轉(zhuǎn)變?yōu)榈诙妷弘娖?；等待預(yù)定持續(xù)長度的時(shí)間以允許所述功率電平穩(wěn)定；并且使所述控制信號(hào)無效以將所選擇的存儲(chǔ)器設(shè)備從缺省狀態(tài)釋放，從而阻止所述所選擇的存儲(chǔ)器設(shè)備中的意外的編程或者擦除操作。所述第二電壓電平可以為用于穩(wěn)定電路操作的最小電壓電平，或者為電源的最大操作電壓電平。所述第一電壓電平可以對(duì)應(yīng)于電源的低功率模式操作電壓電平，或者對(duì)應(yīng)于電源的缺失。在又一實(shí)施例中，維持所述存儲(chǔ)器設(shè)備處于缺省狀態(tài)包括設(shè)定存儲(chǔ)器設(shè)備中的設(shè)備寄存器為缺省值，其中，所述設(shè)備寄存器包括命令寄存器。該方法的進(jìn)一步步驟可以包括在將所述存儲(chǔ)器設(shè)備從所述缺省狀態(tài)釋放時(shí)執(zhí)行設(shè)備初始化的步驟。所述執(zhí)行設(shè)備初始化的步驟可以包括對(duì)于所述存儲(chǔ)器設(shè)備產(chǎn)生設(shè)備地址和設(shè)備標(biāo)識(shí)符信息。在又一實(shí)施例中，上電的步驟包括在功率轉(zhuǎn)變之前，在第一時(shí)間使控制信號(hào)有效以維持所述存儲(chǔ)器設(shè)備處于缺省狀態(tài)；當(dāng)使所述控制信號(hào)有效時(shí)，在第二隨后時(shí)間將所述存儲(chǔ)器設(shè)備的功率電平從第一電平轉(zhuǎn)變?yōu)榈诙娖?；等待預(yù)定持續(xù)長度的時(shí)間以允許所述功率電平穩(wěn)定；并且在第三隨后時(shí)間，使所述控制信號(hào)無效以將所述存儲(chǔ)器設(shè)備從缺省狀態(tài)釋放，從而阻止所述存儲(chǔ)器設(shè)備中的意外的編程或者擦除操作。在第四方面，提供一種存儲(chǔ)器系統(tǒng)，包括多個(gè)存儲(chǔ)器設(shè)備和用于控制所述設(shè)備的控制器。所述控制器具有用于提供位流命令包到所述多個(gè)存儲(chǔ)器設(shè)備的第一設(shè)備的輸出端口，所述位流命令包包括操作碼和設(shè)備地址。所述多個(gè)存儲(chǔ)器設(shè)備的每一個(gè)從所述控制器和前一存儲(chǔ)器設(shè)備的其中一個(gè)接收所述位流命令包，并且如果所述設(shè)備地址對(duì)應(yīng)則執(zhí)行所述操作碼，所述多個(gè)存儲(chǔ)器設(shè)備的每一個(gè)提供所述位流命令包到下一個(gè)存儲(chǔ)器設(shè)備和所述控制器的其中一個(gè)，如果所述操作碼對(duì)應(yīng)于讀取功能，則位流讀取數(shù)據(jù)包從所述多個(gè)存儲(chǔ)器設(shè)備的最后一個(gè)存儲(chǔ)器設(shè)備提供到所述控制器。根據(jù)本方面的實(shí)施例，所述多個(gè)存儲(chǔ)器設(shè)備串行連接，所述第一和最后一個(gè)存儲(chǔ)器設(shè)備連接到所述控制器，所述控制器發(fā)送位流數(shù)據(jù)包到所述多個(gè)存儲(chǔ)器設(shè)備的所述第一設(shè)備。來自所述控制器的所述位流數(shù)據(jù)包和所述位流讀取數(shù)據(jù)包包括串行位流或者包括并行位流。所述多個(gè)存儲(chǔ)器設(shè)備為相同類型的存儲(chǔ)器設(shè)備或者為不同類型的存儲(chǔ)器設(shè)備的混
口 o根據(jù)另一個(gè)方面，提供一種存儲(chǔ)器系統(tǒng)，包括多個(gè)存儲(chǔ)器設(shè)備和用于控制所述設(shè)備的控制器，所述存儲(chǔ)器系統(tǒng)能夠在接收第一命令之前執(zhí)行上電所選擇的存儲(chǔ)器設(shè)備的功倉泛。
例如，所述上電的功能包括在功率轉(zhuǎn)變之前，使控制信號(hào)有效以維持所選擇的存儲(chǔ)器設(shè)備處于缺省狀態(tài)；當(dāng)使所述控制信號(hào)有效時(shí)，將所選擇的存儲(chǔ)器設(shè)備的功率電平從第一電壓電平轉(zhuǎn)變?yōu)榈诙妷弘娖?；等待預(yù)定持續(xù)長度的時(shí)間以允許所述功率電平穩(wěn)定；并且使所述控制信號(hào)無效以將所選擇的存儲(chǔ)器設(shè)備從缺省狀態(tài)釋放，從而阻止所述所選擇的存儲(chǔ)器設(shè)備中的意外的編程或者擦除操作。同樣，所述上電的功能可包括在功率轉(zhuǎn)變之前，在第一時(shí)間使控制信號(hào)有效以維持所述存儲(chǔ)器設(shè)備處于缺省狀態(tài)；當(dāng)使所述控制信號(hào)有效時(shí)，在第二隨后時(shí)間將所述存儲(chǔ)器設(shè)備的功率電平從第一電平轉(zhuǎn)變?yōu)榈诙娖?；等待預(yù)定持續(xù)長度的時(shí)間以允許所述功率電平穩(wěn)定；并且在第三隨后時(shí)間，使所述控制信號(hào)無效以將所述存儲(chǔ)器設(shè)備從缺省狀態(tài)釋放，從而阻止所述存儲(chǔ)器設(shè)備中的意外的編程或者擦除操作。對(duì)本領(lǐng)域普通技術(shù)人員來說，當(dāng)結(jié)合附圖閱讀本發(fā)明具體實(shí)施例的下面描述時(shí)，本發(fā)明的其他方面和特征是顯而易見的。


參考附圖，僅通過示例方式來描述本發(fā)明的實(shí)施例，其中圖I為現(xiàn)有技術(shù)與非閃速存儲(chǔ)器核心的示意圖；圖2為現(xiàn)有技術(shù)閃速存儲(chǔ)器系統(tǒng)的框圖；圖3A為串行存儲(chǔ)器系統(tǒng)的總的框圖；圖3B為包括與非閃速存儲(chǔ)器設(shè)備的串行存儲(chǔ)器系統(tǒng)的框圖；圖3C為包括不同存儲(chǔ)器設(shè)備的混合的串行存儲(chǔ)器系統(tǒng)的框圖；圖4為配置以并行時(shí)鐘方案的圖3A的串行存儲(chǔ)器系統(tǒng)的框圖；圖5為配置以源同步時(shí)鐘方案的圖3A的串行存儲(chǔ)器系統(tǒng)的框圖；圖6為動(dòng)態(tài)可調(diào)節(jié)串行存儲(chǔ)器系統(tǒng)的框圖；圖7為適合用在圖3A-3C和圖4_6的串行存儲(chǔ)器系統(tǒng)中的具有本地核心和串行輸入/輸出接口的存儲(chǔ)器設(shè)備的框圖；圖8為模塊化的命令包結(jié)構(gòu)的示圖；圖9示出列出用于操作圖7的閃速存儲(chǔ)器設(shè)備的示例模塊化的命令包的表；圖10為用于執(zhí)行一個(gè)存儲(chǔ)器設(shè)備中的并發(fā)操作的方法的流程圖11為示出對(duì)于存儲(chǔ)器設(shè)備的兩個(gè)不同的存儲(chǔ)體的并發(fā)的讀取操作的時(shí)序圖；圖12為示出對(duì)于存儲(chǔ)器設(shè)備的兩個(gè)不同的存儲(chǔ)體的并發(fā)的編程操作的時(shí)序圖；圖13為示出對(duì)于存儲(chǔ)器設(shè)備的兩個(gè)不同的存儲(chǔ)體的并發(fā)的讀取和編程操作的時(shí)序圖；圖14為示出對(duì)于存儲(chǔ)器設(shè)備的兩個(gè)不同的存儲(chǔ)體的并發(fā)的塊擦除的時(shí)序圖；圖15為示出對(duì)于存儲(chǔ)器設(shè)備的兩個(gè)不同的存儲(chǔ)體具有暫停和恢復(fù)操作的并發(fā)的編程和讀取操作的時(shí)序圖；圖16為示出兩個(gè)串聯(lián)的存儲(chǔ)器設(shè)備的操作的時(shí)序圖；圖17A為本發(fā)明實(shí)施例可應(yīng)用的閃速存儲(chǔ)器設(shè)備的框圖； 圖17B為觸發(fā)器的示意圖；圖18為圖17A的閃速存儲(chǔ)器設(shè)備中的上電和掉電操作期間的不同控制信號(hào)的時(shí)序圖；圖19為非易失性存儲(chǔ)器設(shè)備中的上電和掉電操作期間的不同控制信號(hào)的時(shí)序圖；圖20為示出用于在非易失性存儲(chǔ)器設(shè)備中的功率轉(zhuǎn)變期間的數(shù)據(jù)保護(hù)的方法的流程圖；和圖21為示出根據(jù)本發(fā)明的另一個(gè)實(shí)施例的用于在非易失性存儲(chǔ)器設(shè)備中的功率轉(zhuǎn)變期間的數(shù)據(jù)保護(hù)的方法的流程圖。
具體實(shí)施例方式在本發(fā)明的實(shí)施例的下面詳細(xì)描述中，參考構(gòu)成其部分的附圖，其中，以可實(shí)現(xiàn)本發(fā)明的特定具體實(shí)施例的說明的方式示出。以足夠的細(xì)節(jié)來描述這些實(shí)施例以使本領(lǐng)域普通技術(shù)人員能實(shí)現(xiàn)本發(fā)明，并且可以理解在不脫離本發(fā)明的范圍的情況下可以采用其它實(shí)施例并且可以做出邏輯的、電的和其它的改變。因此，下面的詳細(xì)描述不以限制意義進(jìn)行，并且本發(fā)明的范圍由所附權(quán)利要求書限定。描述具有串聯(lián)的存儲(chǔ)器設(shè)備的存儲(chǔ)器系統(tǒng)體系結(jié)構(gòu)。存儲(chǔ)器系統(tǒng)為可擴(kuò)縮的，以包括任意數(shù)量的存儲(chǔ)器設(shè)備，而沒有任何性能下降或者復(fù)雜的重新設(shè)計(jì)。每一個(gè)存儲(chǔ)器設(shè)備具有串行的輸入/輸出接口，用于在其他存儲(chǔ)器設(shè)備和存儲(chǔ)器控制器之間通信。存儲(chǔ)器控制器以至少一個(gè)位流發(fā)布命令，其中該位流遵循模塊化命令協(xié)議。該命令包括具有可選的地址信息的操作碼和設(shè)備地址，使得僅有所尋址的存儲(chǔ)器設(shè)備對(duì)命令起作用。與每個(gè)輸出數(shù)據(jù)流和輸入命令數(shù)據(jù)流并行地分別提供分開的數(shù)據(jù)輸出選通和命令輸入選通信號(hào)，用于識(shí)別數(shù)據(jù)的類型和數(shù)據(jù)的長度。模塊化命令協(xié)議被用于在每一存儲(chǔ)器設(shè)備中執(zhí)行并發(fā)的操作，以進(jìn)一步提聞性能。圖3A為示出根據(jù)一個(gè)實(shí)施例的串行存儲(chǔ)器系統(tǒng)體系結(jié)構(gòu)的總體性質(zhì)的框圖。在圖3A中，串行存儲(chǔ)器系統(tǒng)100包括具有至少一個(gè)串行通道輸出端口 Sout和串行通道輸入端口 Sin的存儲(chǔ)器控制器102、和串聯(lián)的存儲(chǔ)器設(shè)備104、106、108、110、112、114和116。在一個(gè)實(shí)施例中，存儲(chǔ)器設(shè)備能夠是閃速存儲(chǔ)器設(shè)備。可替代地，存儲(chǔ)器設(shè)備能夠是DRAM、SRAM、或者任意其它類型的存儲(chǔ)器設(shè)備，只要其具有與特定命令結(jié)構(gòu)兼容的串行輸入/輸出接口，用于執(zhí)行命令或者傳遞命令和數(shù)據(jù)到下一個(gè)存儲(chǔ)器設(shè)備。將在下面描述這樣的存儲(chǔ)器設(shè)備配置和特定命令結(jié)構(gòu)的進(jìn)一步細(xì)節(jié)。當(dāng)前的實(shí)施例包括七個(gè)存儲(chǔ)器設(shè)備，但是替代實(shí)施例可以包括少至一個(gè)的存儲(chǔ)器設(shè)備，和多達(dá)任意數(shù)量的存儲(chǔ)器設(shè)備。因此，如果當(dāng)存儲(chǔ)器設(shè)備104連接到Sout時(shí)其為串行存儲(chǔ)器系統(tǒng)100的第一設(shè)備，則當(dāng)存儲(chǔ)器設(shè)備116連接到Sin時(shí)其為第N個(gè)或者最后一個(gè)設(shè)備，其中N為大于零的整數(shù)。存儲(chǔ)器設(shè)備106到114則為第一和最后一個(gè)存儲(chǔ)器設(shè)備之間的插入的串聯(lián)的存儲(chǔ)器設(shè)備。每個(gè)存儲(chǔ)器設(shè)備能夠在系統(tǒng)上電初始化時(shí)采用獨(dú)特的標(biāo)識(shí)號(hào)或者設(shè)備地址(DA)，使得它們可被獨(dú)立尋址。共有的美國專利申請(qǐng)11/622828、11/750649、11/692452、11/692446、11/692326和11/771023描述用于產(chǎn)生對(duì)于存儲(chǔ)器系統(tǒng)的串聯(lián)的存儲(chǔ)器設(shè)備的設(shè)備地址的方法。因?yàn)槌随溨械谝粋€(gè)和最后一個(gè)存儲(chǔ)器設(shè)備之外，一個(gè)存儲(chǔ)器設(shè)備的數(shù)據(jù)輸入連接到前一個(gè)存儲(chǔ)器設(shè)備的數(shù)據(jù)輸出，從而形成串行連接配置，所以存儲(chǔ)器設(shè)備104-116被認(rèn)為是串行連接的。存儲(chǔ)器控制器102的通道包括承載命令、數(shù)據(jù)和地址信息的任意數(shù)據(jù)寬度的數(shù)據(jù) 通道和承載控制信號(hào)數(shù)據(jù)的控制通道。下面將示出通道配置的進(jìn)一步細(xì)節(jié)。圖3A的實(shí)施例包括一個(gè)通道，其中一個(gè)通道包括Sout和對(duì)應(yīng)的Sin端口。但是存儲(chǔ)器控制器102能夠包括任意數(shù)量的通道，用于適應(yīng)分開的存儲(chǔ)器設(shè)備鏈。在通常操作中，存儲(chǔ)器控制器102通過其Sout端口發(fā)布命令，該命令包括操作碼(op碼)、設(shè)備地址、用于讀取或者編程的地址信息和用于編程的數(shù)據(jù)。命令被發(fā)布為串行位流包，其中包能夠被邏輯細(xì)分為預(yù)定尺寸的段，諸如以字節(jié)為例。位流為隨時(shí)間提供的位的序列或者一系列位。第一存儲(chǔ)器設(shè)備104接收命令，比較設(shè)備地址和其所分配的地址。如果地址匹配，隨后存儲(chǔ)器設(shè)備104執(zhí)行該命令。否則，命令通過其自己的輸出端口傳遞到下一個(gè)存儲(chǔ)器設(shè)備106，其中，重復(fù)同樣的過程。最后，具有匹配設(shè)備地址的存儲(chǔ)器設(shè)備(稱其為所選擇的存儲(chǔ)器設(shè)備)將執(zhí)行由該命令規(guī)定的操作。如果該命令是用于讀取數(shù)據(jù)，所選擇的存儲(chǔ)器設(shè)備將通過其輸出端口輸出讀取數(shù)據(jù)，其通過插入的存儲(chǔ)器設(shè)備被串行傳遞，直到其到達(dá)存儲(chǔ)器控制器102的Sin端口。由于命令和數(shù)據(jù)以串行位流來提供，所以每一存儲(chǔ)器設(shè)備使用時(shí)鐘以用于按時(shí)鐘輸入/輸出串行位并且用于同步內(nèi)部存儲(chǔ)器設(shè)備操作。該時(shí)鐘由串行存儲(chǔ)器系統(tǒng)100中的存儲(chǔ)器控制器和所有的存儲(chǔ)器設(shè)備所使用。存在兩種可能的時(shí)鐘配置用于串行存儲(chǔ)器系統(tǒng)100，如在圖4和圖5的實(shí)施例中示出。圖3B為示出圖3A的存儲(chǔ)器系統(tǒng)能夠包括一種類型的存儲(chǔ)器設(shè)備的框圖，諸如與非閃速存儲(chǔ)器設(shè)備。每個(gè)與非閃速存儲(chǔ)器設(shè)備能夠互相相同或者互相不同，例如具有不同的存儲(chǔ)密度。圖3C為示出圖3A的存儲(chǔ)器系統(tǒng)能夠包括不同類型的存儲(chǔ)器設(shè)備的框圖。這些存儲(chǔ)器設(shè)備能夠包括例如與非閃速存儲(chǔ)器設(shè)備、或非閃速存儲(chǔ)器設(shè)備、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)設(shè)備、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)設(shè)備和磁阻隨機(jī)存取存儲(chǔ)器(MRAM)設(shè)備。當(dāng)然，此處沒有提及的可替換的存儲(chǔ)器設(shè)備也能夠被使用在存儲(chǔ)器系統(tǒng)中。具有混合類型存儲(chǔ)器設(shè)備的這樣的配置在2006年12月6日提交的美國臨時(shí)專利申請(qǐng)60/868773中披露。圖4為使用并行時(shí)鐘方案的串行存儲(chǔ)器系統(tǒng)的框圖。串行存儲(chǔ)器系統(tǒng)200包括存儲(chǔ)器控制器202和四個(gè)存儲(chǔ)器設(shè)備204、206、208和210。存儲(chǔ)器控制器202并行提供數(shù)個(gè)信號(hào)到存儲(chǔ)器設(shè)備。這些信號(hào)包括芯片使能信號(hào)CE#、復(fù)位信號(hào)RST#和互補(bǔ)時(shí)鐘CK#和CK。在使用CE#的一個(gè)例子中，當(dāng)CE#處于低邏輯電平時(shí)，設(shè)備被啟用。一旦存儲(chǔ)器設(shè)備開始編程或者擦除操作，能夠使CE#無效，或者被驅(qū)至高邏輯電平。此外，處于低邏輯電平的CE#能夠激活內(nèi)部時(shí)鐘信號(hào)，并且處于高邏輯電平的CE#能夠解除激活內(nèi)部時(shí)鐘信號(hào)。在使用RST#的一個(gè)例子中，當(dāng)RST#處于低邏輯電平時(shí)，存儲(chǔ)器設(shè)備被設(shè)置為復(fù)位模式。在復(fù)位模式中，允許功率穩(wěn)定并且通過初始化所有有限的狀態(tài)機(jī)并復(fù)位任意配置和狀態(tài)寄存器到它們的缺省狀態(tài)，設(shè)備準(zhǔn)備操作。存儲(chǔ)器控制器202的通道包括具有數(shù)據(jù)輸出端口 Qn和數(shù)據(jù)輸入端口 Dn的數(shù)據(jù)通道和具有命令選通輸入CSI、命令選通輸出CS0(CSI的回送)、數(shù)據(jù)選通輸入DSI和數(shù)據(jù)選通輸出DS0(DSI的回送)的控制通道?；谄谕呐渲茫敵龆丝?Qn和輸入端口 Dn能夠是一位寬度或者n位寬度，其中n為非零整數(shù)。例如，如果n為1，則在時(shí)鐘的八個(gè)數(shù)據(jù)鎖存邊沿之后接收一字節(jié)數(shù)據(jù)。數(shù)據(jù)鎖存時(shí)鐘邊沿能夠例如是上升時(shí)鐘邊沿。如果n為2，則在時(shí)鐘的四個(gè)鎖存邊沿之后接收到一個(gè)字節(jié)的數(shù)據(jù)。如果n為4，則在時(shí)鐘的兩個(gè)鎖存邊沿之后接收一個(gè)字節(jié)的數(shù)據(jù)。存儲(chǔ)器設(shè)備能夠被靜態(tài)配置或者動(dòng)態(tài)配置，用于任意寬度的Qn和Dn。因此，在n大·于I的配置中，存儲(chǔ)器控制器以并行位流來提供數(shù)據(jù)。CSI被用于鎖存出現(xiàn)在輸入端口 Dn上的命令數(shù)據(jù)，并且具有對(duì)應(yīng)于所接收的命令數(shù)據(jù)的長度的脈沖持續(xù)時(shí)間。更具體地，命令數(shù)據(jù)將具有由多個(gè)時(shí)鐘周期測(cè)量的持續(xù)時(shí)間，并且CSI信號(hào)的脈沖持續(xù)時(shí)間將具有對(duì)應(yīng)的持續(xù)時(shí)間。DSI被用于啟用輸出端口 Qn緩沖器以輸出數(shù)據(jù)，并且具有對(duì)應(yīng)于所請(qǐng)求的讀取數(shù)據(jù)的長度的脈沖持續(xù)時(shí)間。以下將討論DSI和CSI信號(hào)的進(jìn)一步細(xì)節(jié)。在當(dāng)前所示的圖4的實(shí)施例中，每一個(gè)存儲(chǔ)器設(shè)備具有相同的串行輸入/輸出接口，包括RST#、CE#、CK#和CK輸入端口，用于從存儲(chǔ)器控制器202接收相同名稱的信號(hào)。串行輸入/輸出接口還包括數(shù)據(jù)輸入端口 Dn、數(shù)據(jù)輸出端口 Qn、CSI、DSI、CS0和DSO端口。如圖4所示，每一存儲(chǔ)器設(shè)備的DruCSI和DSI輸入端口被分別連接到前一存儲(chǔ)器設(shè)備的Qn、CSO和DSO輸出端口。因此，由于每個(gè)存儲(chǔ)器設(shè)備能夠傳遞命令和讀取數(shù)據(jù)到鏈中的下一個(gè)存儲(chǔ)器設(shè)備，存儲(chǔ)器設(shè)備被認(rèn)為互相串聯(lián)。在圖4的實(shí)施例的實(shí)際實(shí)現(xiàn)中，每個(gè)存儲(chǔ)器設(shè)備位于印刷電路板上，使得最小化輸入和輸出端口之間的距離和信號(hào)軌道。可選地，可以在系統(tǒng)封裝模塊(SIP)中實(shí)現(xiàn)四個(gè)存儲(chǔ)器設(shè)備，這進(jìn)一步最小化了信號(hào)軌道長度。存儲(chǔ)器控制器202和存儲(chǔ)器設(shè)備204-210串聯(lián)，以形成環(huán)形拓?fù)浣Y(jié)構(gòu)，意味著最后一個(gè)存儲(chǔ)器設(shè)備210提供其輸出返回存儲(chǔ)器控制器202。因此，本領(lǐng)域的普通技術(shù)人員可以理解存儲(chǔ)器設(shè)備210和存儲(chǔ)器控制器202之間的距離被容易地最小化。圖4的串彳丁存儲(chǔ)器系統(tǒng)200中的存儲(chǔ)器設(shè)備的性能在圖I的現(xiàn)有技術(shù)系統(tǒng)中的存儲(chǔ)器設(shè)備的性能上顯著改進(jìn)。例如，假設(shè)使用66MHz時(shí)鐘，并且串行存儲(chǔ)器系統(tǒng)200包括四個(gè)存儲(chǔ)器設(shè)備，圖4的串聯(lián)的存儲(chǔ)器設(shè)備的其中一個(gè)的每引腳數(shù)據(jù)速率將大約為133Mbps。相比之下，假定每一存儲(chǔ)器設(shè)備的讀取周期時(shí)間(tRC)和寫周期時(shí)間(tWC)設(shè)定為大約25ns，具有4個(gè)存儲(chǔ)器設(shè)備的圖I的多點(diǎn)(multi-drop)存儲(chǔ)器設(shè)備的每引腳數(shù)據(jù)速率將大約為40Mbps。此外，串行存儲(chǔ)器系統(tǒng)200的功耗相對(duì)于圖I的現(xiàn)有技術(shù)的系統(tǒng)的功耗降低。由于沒有必須由每一存儲(chǔ)器設(shè)備驅(qū)動(dòng)的信號(hào)軌道18，串行存儲(chǔ)器系統(tǒng)200的性能和功耗優(yōu)勢(shì)是主要的。
圖4的串行存儲(chǔ)器系統(tǒng)200的顯著優(yōu)勢(shì)為系統(tǒng)的可擴(kuò)縮性。換句話說，在連接存儲(chǔ)器控制器202的存儲(chǔ)器鏈中能夠包括多于四個(gè)存儲(chǔ)器設(shè)備，而沒有性能的任何降低。相比之下，由于通道18的信號(hào)軌道的長度必須增加以容納附加的設(shè)備，所以隨著增加更多存儲(chǔ)器設(shè)備，圖I的現(xiàn)有技術(shù)的系統(tǒng)將由減少返回達(dá)到實(shí)際限制。加載到信號(hào)軌道的附加引腳由附加的設(shè)備提供。如前所述，為了在驅(qū)動(dòng)長通道18時(shí)確保數(shù)據(jù)傳輸完整性，必須降低時(shí)鐘頻率，這降低了性能。在圖4的實(shí)施例中，時(shí)鐘的分布將被設(shè)計(jì)以適應(yīng)大量存儲(chǔ)器設(shè)備，并且可以包括中繼器和平衡樹來維持對(duì)于所有存儲(chǔ)器設(shè)備的時(shí)鐘完整性。本領(lǐng)域內(nèi)的普通技術(shù)人員將理解存在多個(gè)方法來提供平衡的時(shí)鐘信號(hào)。雖然圖4的串行存儲(chǔ)器系統(tǒng)實(shí)施例提供了高于現(xiàn)有技術(shù)存儲(chǔ)器系統(tǒng)的顯著性能優(yōu)勢(shì)，通過使用圖5的替代串行存儲(chǔ)器系統(tǒng) 實(shí)施例獲得了進(jìn)一步的性能改進(jìn)。圖5的串行存儲(chǔ)器系統(tǒng)300類似于圖4的實(shí)施例，除了使用源同步時(shí)鐘方案來代替并行時(shí)鐘分布方案。串行存儲(chǔ)器系統(tǒng)300包括存儲(chǔ)器控制器302和四個(gè)存儲(chǔ)器設(shè)備304、306、308和310。存儲(chǔ)器控制器302包括用于提供互補(bǔ)時(shí)鐘信號(hào)的時(shí)鐘輸出端口 CK0#和CK0，和用于從系統(tǒng)的最后一個(gè)存儲(chǔ)器設(shè)備接收互補(bǔ)時(shí)鐘信號(hào)的時(shí)鐘輸入端口 CK#和CK。存儲(chǔ)器設(shè)備與圖4中所示的存儲(chǔ)器設(shè)備相同，除了其現(xiàn)在具有時(shí)鐘輸入端口 CK#和CK、時(shí)鐘輸出端口 CK0#和CK0，其中，一個(gè)存儲(chǔ)器設(shè)備在其CK#和CK端口接收的時(shí)鐘通過其CK0#和CKO端口提供給下一個(gè)設(shè)備。最后一個(gè)存儲(chǔ)器設(shè)備310提供時(shí)鐘信號(hào)返回存儲(chǔ)器控制器302。圖5的實(shí)施例的主要優(yōu)勢(shì)在于沒有任意復(fù)雜的時(shí)鐘分布方案，以及存儲(chǔ)器設(shè)備之間的最小的時(shí)鐘互連。因此，最小的時(shí)鐘頻率可以被增加到166MHz，導(dǎo)致每引腳最小333Mbps數(shù)據(jù)速率。如同圖4的實(shí)施例，圖5的實(shí)施例能夠擴(kuò)縮以包括任意數(shù)量的存儲(chǔ)器設(shè)備。例如，簡(jiǎn)單地通過連接存儲(chǔ)器設(shè)備310的輸出端口到第五存儲(chǔ)器設(shè)備的對(duì)應(yīng)的輸入端口并且連接第五存儲(chǔ)器設(shè)備的輸出端口到存儲(chǔ)器控制器302，第五存儲(chǔ)器設(shè)備被增加到圖5的實(shí)施例中。本領(lǐng)域的普通技術(shù)人員將理解存儲(chǔ)器控制器302能夠包括簡(jiǎn)單鎖相環(huán)(PLL)電路來保持時(shí)鐘頻率。串行存儲(chǔ)器系統(tǒng)200和300的配置可以被靜態(tài)固定，用于特定數(shù)量的存儲(chǔ)器設(shè)備。簡(jiǎn)單地通過調(diào)整串行鏈中存儲(chǔ)器設(shè)備的數(shù)量，能夠設(shè)定不同的配置來提供不同的存儲(chǔ)器系統(tǒng)容量。在替代實(shí)施例中，具有不同容量的存儲(chǔ)器設(shè)備能夠在串行鏈中混合在一起，從而提供總的存儲(chǔ)器系統(tǒng)容量的更好的靈活性。存在通過在串行鏈增加或者移除模塊來動(dòng)態(tài)調(diào)整存儲(chǔ)器系統(tǒng)容量的應(yīng)用，其中，模塊可以是單個(gè)存儲(chǔ)器設(shè)備、SIP存儲(chǔ)器或者具有存儲(chǔ)器設(shè)備和/或SIP存儲(chǔ)器設(shè)備的PCB。圖6為示出動(dòng)態(tài)可調(diào)整串行存儲(chǔ)器系統(tǒng)實(shí)施例的框圖?？烧{(diào)整串行存儲(chǔ)器系統(tǒng)400包括存儲(chǔ)器控制器402，固定的存儲(chǔ)器設(shè)備404、406、408和410，擴(kuò)展鏈路412、414、416,418和420，和擴(kuò)展模塊422,424和426。固定的存儲(chǔ)器模塊404,406,408和410互相串聯(lián)，串聯(lián)到插入的擴(kuò)展鏈路，并且到存儲(chǔ)器控制器402。每一擴(kuò)展鏈路為陽或者陰耦合裝置，用于釋放地接收和保持具有對(duì)應(yīng)的陰或者陽耦合裝置的模塊。每一模塊包括與擴(kuò)展鏈路的端子串聯(lián)的至少一個(gè)存儲(chǔ)器設(shè)備。在當(dāng)前所示例子中，擴(kuò)展模塊422和426的每一個(gè)包括串聯(lián)在模塊耦合裝置的輸入連接器和輸出連接器之間的四個(gè)存儲(chǔ)器設(shè)備。模塊424包括串聯(lián)在其模塊耦合裝置的輸入連接器和輸出連接器之間的兩個(gè)存儲(chǔ)器設(shè)備。因此，通過將模塊插入到擴(kuò)展鏈路中，附加的串聯(lián)存儲(chǔ)器設(shè)備可以被動(dòng)態(tài)插入到固定的存儲(chǔ)器設(shè)備之間。諸如擴(kuò)展鏈路414和420的不使用的擴(kuò)展鏈路將具有連接到其的適合配置的跳線428和430，用于維持鏈的連續(xù)的串行電連接?？烧{(diào)整的串行存儲(chǔ)器系統(tǒng)400能夠包括任意數(shù)量的固定存儲(chǔ)器設(shè)備和擴(kuò)展鏈路，并且存儲(chǔ)器模塊能夠被配置為包括任意數(shù)量的串聯(lián)的存儲(chǔ)器設(shè)備。因此，可調(diào)整的串行存儲(chǔ)器系統(tǒng)400簡(jiǎn)單地通過增加新的模塊或者使用較大容量模塊來代替現(xiàn)有模塊來具有存儲(chǔ)器容量的完全可擴(kuò)展，而不會(huì)影響整體性能。由于相同的通道被組裝以附加的串聯(lián)的存儲(chǔ)器設(shè)備，因此不需要改變存儲(chǔ)器控制器，并且本領(lǐng)域內(nèi)的普通技術(shù)人員將理解如何連接諸如CE#、RST#的并行控制信號(hào)和電源到所插入的模塊。在插入模塊或者移除模塊之后，存儲(chǔ)器系統(tǒng)400被重新初始化，使得存儲(chǔ)器控制器能夠自動(dòng)為系統(tǒng)中的存儲(chǔ)器設(shè)備設(shè)定設(shè)備ID0圖3A-3C和圖4-6中所示的串行存儲(chǔ)器系統(tǒng)使用具有兼容串行輸入/輸出接口的存儲(chǔ)器設(shè)備，諸如閃速存儲(chǔ)器設(shè)備。在2005年12月30日提交的共有美國專利申請(qǐng) 11/324023中描述了具有串行輸入/輸出接口的閃速存儲(chǔ)器設(shè)備的例子。因此，圖3A-3C和圖4-6的實(shí)施例中所示的存儲(chǔ)器設(shè)備能夠使用在這些專利申請(qǐng)中披露的閃速存儲(chǔ)器設(shè)備。但是，這些專利申請(qǐng)中描述的串行輸入/輸出接口為能夠使用的串行接口的例子。促進(jìn)存儲(chǔ)器設(shè)備之間的串行操作的任意串行輸入/輸出接口可以被使用，只要其被配置用來接受預(yù)定的命令結(jié)構(gòu)。根據(jù)另一個(gè)實(shí)施例，串行輸入/輸出接口能夠與任意類型的存儲(chǔ)器設(shè)備使用。更具體地，其他存儲(chǔ)器類型能夠適應(yīng)于用串行輸入/輸出接口操作。圖7為示出適合用在圖3A-3C和圖4-6的串行存儲(chǔ)器系統(tǒng)中的具有本地核心與串行輸入/輸出接口的通用存儲(chǔ)器設(shè)備的總體組織的框圖。存儲(chǔ)器設(shè)備500包括本地存儲(chǔ)器核心，其包括存儲(chǔ)器陣列存儲(chǔ)體502和504以及用于訪問存儲(chǔ)器陣列存儲(chǔ)體502和504的本地控制和I/O電路506。本領(lǐng)域內(nèi)的普通技術(shù)人員將理解存儲(chǔ)器陣列能夠被組織為單個(gè)存儲(chǔ)體或者多于兩個(gè)存儲(chǔ)體。本地存儲(chǔ)器核心能夠是例如基于DRAM、SRAM、與非閃速或者或非閃速存儲(chǔ)器。當(dāng)然，能夠使用任意新興存儲(chǔ)器和其相應(yīng)的控制電路。因此，基于本地存儲(chǔ)器核心的類型，電路塊506能夠包括糾錯(cuò)邏輯、高電壓發(fā)生器、刷新邏輯和執(zhí)行對(duì)于存儲(chǔ)器類型本地的操作所需要的任意其它電路塊。典型地，存儲(chǔ)器設(shè)備使用命令譯碼器，用于響應(yīng)所接收的命令通過使內(nèi)部控制信號(hào)有效來初始化相關(guān)電路。其也將包括用于接收和鎖存數(shù)據(jù)、命令和地址的公知的I/O電路。根據(jù)本實(shí)施例，使用串行接口和控制邏輯塊508來代替現(xiàn)有的I/O電路。在本例子中，串行接口和控制邏輯塊508接收RST#、CE#、CK#、CK、CSI、DSI和Dn輸入，并且提供Qn、CS0、DSO、CKO和CK0#輸出，其匹配圖5中所示的存儲(chǔ)器設(shè)備的輸入和輸出端口。串行接口和控制邏輯塊508負(fù)責(zé)如美國專利申請(qǐng)11/324023中所討論的不同功能。串行接口和控制邏輯塊508的顯著的功能為設(shè)置設(shè)備標(biāo)識(shí)符號(hào)碼、傳遞數(shù)據(jù)到下一個(gè)串聯(lián)的存儲(chǔ)器設(shè)備，并且譯碼所接收的命令用于執(zhí)行本地操作。該電路能夠包括替代本地命令譯碼器的命令譯碼器，其被配置為響應(yīng)對(duì)應(yīng)本地命令的串行接收的命令來使與本地命令譯碼器所確立的同樣的控制信號(hào)有效。命令集能夠被擴(kuò)展，以在存儲(chǔ)器設(shè)備被串聯(lián)時(shí)執(zhí)行由存儲(chǔ)器控制器可用的特征。例如，能夠請(qǐng)求狀態(tài)寄存器信息來評(píng)定存儲(chǔ)器設(shè)備的狀態(tài)。因此，圖3A-3C和圖4-6的串行存儲(chǔ)器系統(tǒng)能夠包括存儲(chǔ)器設(shè)備的類型的混合，對(duì)于更大的系統(tǒng)，每一個(gè)提供不同的優(yōu)勢(shì)。例如，DRAM存儲(chǔ)器的高速能夠用于高速緩存操作，而閃速存儲(chǔ)器的非易失性被用于大容量數(shù)據(jù)存儲(chǔ)。不管所使用的存儲(chǔ)器設(shè)備的類型，由于串行接口和控制邏輯塊506被配置為根據(jù)預(yù)訂協(xié)議接收命令，所以每個(gè)存儲(chǔ)器設(shè)備為單獨(dú)可尋址的，以對(duì)命令起作用。根據(jù)另一個(gè)實(shí)施例，這些命令包括具有模塊化命令結(jié)構(gòu)的命令包，其被用于控制串行存儲(chǔ)器系統(tǒng)的單獨(dú)的存儲(chǔ)器設(shè)備。在所提議的命令結(jié)構(gòu)中，特定的命令能夠在不同時(shí)間作為單獨(dú)的命令包被發(fā)布到存儲(chǔ)器設(shè)備。命令包能夠開始對(duì)于第一存儲(chǔ)體的特定的操作，并且當(dāng)響應(yīng)于第一命令包正在執(zhí)行核心操作時(shí)，隨后的命令包能夠被接收用于開始對(duì)于第二存儲(chǔ)體的另一個(gè)操作。能夠接收進(jìn)一步的命令包用于以相似的交錯(cuò)的方式來完成對(duì)于第一存儲(chǔ)體和第二存儲(chǔ)體的操作。這被稱為在存儲(chǔ)器設(shè)備中執(zhí)行并發(fā)操作。在討論并發(fā)操作之前，下面解釋模塊化的命令協(xié)議。在2007年3月2日提交的、名稱為“ModularCommand Structure in Memory System and its Use”的共有美國臨時(shí)專利申請(qǐng)60/892705中描述了模塊化命令協(xié)議的進(jìn)一步細(xì)節(jié)。
命令包600具有圖8所示的結(jié)構(gòu)，并且包括三個(gè)字段，其中兩個(gè)根據(jù)由存儲(chǔ)器控制器發(fā)布的特定命令可選。作為必須字段的第一字段為命令字段602。第一可選字段為地址字段604，并且第二可選字段為數(shù)據(jù)字段606。命令字段602包括兩個(gè)子字段，第一個(gè)為設(shè)備地址(DA)字段608和第二個(gè)為操作碼(0P碼)字段610。設(shè)備地址字段608能夠是任意數(shù)量位的長度，并且被用于尋址系統(tǒng)中的每個(gè)存儲(chǔ)器設(shè)備。例如，長度I字節(jié)的設(shè)備地址字段608足以尋址多達(dá)256個(gè)存儲(chǔ)器設(shè)備。能夠保留一個(gè)地址用于同時(shí)尋址所有的存儲(chǔ)器設(shè)備來廣播操作。在替代實(shí)施例中，設(shè)備地址字段608能夠包括設(shè)備類型字段以指示操作碼字段610所指向的存儲(chǔ)器設(shè)備的類型。例如，設(shè)備類型字段能夠指定DRAM、SRAM或者閃速存儲(chǔ)器。操作碼字段610能夠是任意數(shù)量位的長度來表示用于任意數(shù)量的存儲(chǔ)器設(shè)備的命令，并且能夠包括存儲(chǔ)體地址。例如，閃速存儲(chǔ)器命令集將具有不同于DRAM命令集的命令，因此，如果存儲(chǔ)器系統(tǒng)包括兩種存儲(chǔ)器設(shè)備的類型，操作碼字段將被配置為適應(yīng)來自兩個(gè)命令集的所有可能的命令。地址字段604用于基于操作碼所指定的操作類型來提供存儲(chǔ)器陣列的行地址(Row Addr)或者列地址(Col Addr)。數(shù)據(jù)字段606將包括被寫入或者編程到存儲(chǔ)器設(shè)備的任意數(shù)量的數(shù)據(jù)位。由于特定操作可以不需要寫數(shù)據(jù)并且特定操作可以不需要地址和寫數(shù)據(jù)，因此命令包600將在尺寸上變化。圖9列出可以被用于操作具有圖7所示的配置的閃速存儲(chǔ)器設(shè)備的示例命令包，用于前述的串行存儲(chǔ)器系統(tǒng)中。圖9中的字節(jié)位置對(duì)應(yīng)于其被存儲(chǔ)器設(shè)備串行接收的順序。命令字段602占據(jù)第一和第二字節(jié)位置，其包括作為第一字節(jié)信息的設(shè)備地址(DA)和作為第二字節(jié)信息的對(duì)應(yīng)于操作的操作碼。地址字段604能夠包括占據(jù)第三到第五字節(jié)位置的三字節(jié)行地址(RA)，但可以縮短用于其它命令以包括僅占據(jù)第三和第四字節(jié)位置的兩字節(jié)列地址(CA)。對(duì)于包括兩字節(jié)列地址的命令，如果數(shù)據(jù)有那么長的話，數(shù)據(jù)字段606將占據(jù)第五位的位置到第2116位的位置。該數(shù)據(jù)能夠占據(jù)更少或者更多的字節(jié)位置。由存儲(chǔ)器控制器發(fā)布的任意命令包600將由系統(tǒng)中每一存儲(chǔ)器設(shè)備串行接收，并且僅僅具有匹配命令字段602的DA子字段608的設(shè)備地址的存儲(chǔ)器設(shè)備將對(duì)操作碼子字段610起作用。否則，命令包被傳遞通過存儲(chǔ)器設(shè)備并且到鏈中的下一個(gè)存儲(chǔ)器設(shè)備。由于操作碼對(duì)于特定操作特有，存儲(chǔ)器設(shè)備并且更具體地，存儲(chǔ)器設(shè)備500的串行接口和控制邏輯塊508將控制所需要的電路用于鎖存命令包的地址和/或數(shù)據(jù)信息。例如，如果通過指定的存儲(chǔ)器設(shè)備接收頁面讀取命令包，所指定的存儲(chǔ)器設(shè)備將譯碼操作碼并且控制合適的電路來鎖存隨后的三字節(jié)行地址。圖9中列出的示例命令包涉及閃速存儲(chǔ)器操作。對(duì)于具有不同操作的任意其它類型的存儲(chǔ)器設(shè)備的一組命令包能夠被配置來遵循所描述的命令結(jié)構(gòu)。前述命令包能夠被有利地用于在諸如圖7的存儲(chǔ)器設(shè)備500的存儲(chǔ)器設(shè)備中執(zhí)行并發(fā)操作。如果存儲(chǔ)器設(shè)備500被配置用于獨(dú)立訪問其任意的存儲(chǔ)體，則在存儲(chǔ)器設(shè)備中能夠執(zhí)行大致并行操作。獨(dú)立訪問意味著對(duì)于不同存儲(chǔ)體的核心操作能夠互相獨(dú)立進(jìn)行。在前述美國專利申請(qǐng)11/324023中描述了這樣的存儲(chǔ)器設(shè)備的例子。核心操作涉及邏輯或者功能操作，由于核心操作的完成可以依賴于在狀態(tài)機(jī)或者其他邏輯控制下所執(zhí)行的事件的特定序列，其不會(huì)中斷。
由于存儲(chǔ)器控制器不需要在發(fā)送對(duì)于第二操作的命令包之前等待存儲(chǔ)器設(shè)備完全完成第一操作，所以并發(fā)操作將增加系統(tǒng)的性能。在傳統(tǒng)的與非閃速存儲(chǔ)器設(shè)備中，存儲(chǔ)器設(shè)備將不接受另一個(gè)命令，或者響應(yīng)對(duì)于不同的存儲(chǔ)體的所接收的命令，直到對(duì)于當(dāng)前存儲(chǔ)體的核心操作完成。因此，存儲(chǔ)器設(shè)備在接受另一個(gè)命令之前將串行執(zhí)行數(shù)個(gè)操作。在本實(shí)施例的并發(fā)操作中，一個(gè)命令包將開始一個(gè)存儲(chǔ)體中的操作，并且當(dāng)核心操作正在被對(duì)于第一存儲(chǔ)體執(zhí)行時(shí)，隨后的命令包將立刻開始同一存儲(chǔ)器設(shè)備中的第二存儲(chǔ)體中的另一個(gè)操作。因此，由兩個(gè)存儲(chǔ)體幾乎同時(shí)執(zhí)行兩個(gè)操作。圖10為示出在諸如被配置用于獨(dú)立存取其存儲(chǔ)體的存儲(chǔ)器設(shè)備500的一個(gè)存儲(chǔ)器設(shè)備中執(zhí)行并發(fā)操作的方法的流程圖。在步驟700開始，第一命令由存儲(chǔ)器控制器發(fā)布并且由存儲(chǔ)器設(shè)備接收。第一命令能夠是先前所述并在圖9中示出的命令包的任意一個(gè)。一旦整個(gè)包(命令字段、地址字段和數(shù)據(jù)字段)已經(jīng)被接收，在步驟702將開始對(duì)于存儲(chǔ)器設(shè)備的第一存儲(chǔ)體的核心操作。與第一存儲(chǔ)體核心操作的開始幾乎同時(shí)發(fā)生，在步驟704由存儲(chǔ)器控制器發(fā)布第二命令，并且由存儲(chǔ)器設(shè)備接收。在步驟706，響應(yīng)第二命令，執(zhí)行第二存儲(chǔ)體的核心操作。最后，屬于第一命令的結(jié)果信息將在步驟708提供。結(jié)果信息能夠包括狀態(tài)信息或者讀取數(shù)據(jù)，其響應(yīng)于補(bǔ)充的讀取命令包來提供。狀態(tài)信息提供諸如編程或者擦除操作的特定類型操作的成功或者失敗的指示，并且響應(yīng)存儲(chǔ)器控制器發(fā)布的補(bǔ)充“讀取狀態(tài)”命令包從與該存儲(chǔ)體相關(guān)的狀態(tài)寄存器讀取。響應(yīng)補(bǔ)充的“突發(fā)讀取”命令包來提供讀取數(shù)據(jù)。參見圖1，用于讀取操作的核心操作將包括將從存儲(chǔ)體的塊讀取的數(shù)據(jù)頁面輸出到數(shù)據(jù)寄存器塊32。為了從數(shù)據(jù)寄存器塊32讀取數(shù)據(jù)，執(zhí)行突發(fā)讀取操作。在步驟710，提供屬于第二命令的結(jié)果信息。來自兩個(gè)存儲(chǔ)體的結(jié)果信息最后返回到存儲(chǔ)器控制器。圖10的實(shí)施例示出兩個(gè)存儲(chǔ)體的并發(fā)操作，但是該方法可應(yīng)用于存儲(chǔ)器設(shè)備的兩個(gè)或者更多個(gè)存儲(chǔ)體的并發(fā)操作。圖11到15為示出由美國專利申請(qǐng)11/324023中所描述的類型的閃速存儲(chǔ)器設(shè)備可執(zhí)行的示例并發(fā)操作的時(shí)序圖。圖11到15示出對(duì)于圖4或者圖5的一個(gè)存儲(chǔ)器設(shè)備的CSI、Dn、DSI和Qn隨時(shí)間的信號(hào)軌跡。所示序列意于示出信號(hào)之間的相對(duì)時(shí)序，并且不意于表示特定的時(shí)序值。注意到命令選通輸入CSI由存儲(chǔ)器控制器產(chǎn)生，并且用作存儲(chǔ)器控制器所匯編的和發(fā)布的命令的長度的指示器。例如，如果所發(fā)布的命令包長度為兩個(gè)字節(jié)，則隨后對(duì)應(yīng)的CSI具有對(duì)應(yīng)于命令的第一位的有效的邊沿(此例中為上升沿)和對(duì)應(yīng)于命令包的最后一位的無效的邊沿。CSI信號(hào)控制存儲(chǔ)器設(shè)備命令寄存器來鎖存命令數(shù)據(jù)。數(shù)據(jù)選通輸入信號(hào)DSI也由存儲(chǔ)器控制器產(chǎn)生，并且用作存儲(chǔ)器設(shè)備所提供的數(shù)據(jù)的長度的指示器。例如，如果存儲(chǔ)器控制器所請(qǐng)求的讀取數(shù)據(jù)長度為八個(gè)字節(jié)，則存儲(chǔ)器控制器產(chǎn)生的對(duì)應(yīng)的DSI具有對(duì)應(yīng)于讀取數(shù)據(jù)的第一位的有效的邊沿和對(duì)應(yīng)于讀取數(shù)據(jù)的最后一位的無效的邊沿。當(dāng)存儲(chǔ)器控制器知道所發(fā)布的命令位長度和所請(qǐng)求的讀取數(shù)據(jù)位長度，由存儲(chǔ)器控制器產(chǎn)生CSI和DSI。圖11為示出存儲(chǔ)器設(shè)備的兩個(gè)不同存儲(chǔ)體的并發(fā)讀取操作的時(shí)序圖。當(dāng)CSI處于高邏輯電平時(shí)，由存儲(chǔ)器設(shè)備鎖存對(duì)于存儲(chǔ)體0的頁面讀取命令包800。例如，如圖9所示，頁面讀取命令包括兩個(gè)字節(jié)命令和三個(gè)字節(jié)的行地址。存儲(chǔ)器設(shè)備的存儲(chǔ)體0將在CSI在時(shí)間to下降到低邏輯電平之后開始執(zhí)行對(duì)于指定的行地址的讀取操作。通過示例，對(duì)于閃速存儲(chǔ)器設(shè)備的讀取操作將包括諸如圖I中的WLi的字線的激活，和BLO到BLj的位線數(shù)據(jù)的讀出。最后，所讀出的數(shù)據(jù)被鎖存或者存儲(chǔ)在數(shù)據(jù)寄存器塊32中。在一個(gè)實(shí)施例中，頁面讀取命令包800通過其Qn輸出端口被傳遞到下一個(gè)存儲(chǔ)器設(shè)備。在另一個(gè)實(shí)施例中，由于當(dāng)前的命令包800被尋址到當(dāng)前的存儲(chǔ)器設(shè)備，頁面讀取命令包800被禁止傳遞到另 外的存儲(chǔ)器設(shè)備。例如，在Qn輸出上提供的頁面讀取命令包800可以在被鎖存在命令寄存器中之后設(shè)置為空值。由于不需要信號(hào)線的軌到軌(rail-to-rail)信號(hào)切換，所以這節(jié)約了功率。當(dāng)CSI處于高邏輯電平時(shí)，由存儲(chǔ)器設(shè)備鎖存用于存儲(chǔ)體I的頁面讀取命令包802。存儲(chǔ)器設(shè)備的存儲(chǔ)體I將在CSI在時(shí)間tl下降到低邏輯電平之后開始執(zhí)行對(duì)于所指定的行地址的讀取操作?，F(xiàn)在，由存儲(chǔ)體0和I執(zhí)行并發(fā)操作。特定數(shù)量的時(shí)鐘周期之后，數(shù)據(jù)在時(shí)間t2準(zhǔn)備從存儲(chǔ)體0讀出。為了從存儲(chǔ)體0讀出數(shù)據(jù)，存儲(chǔ)器控制器發(fā)布突發(fā)讀取命令包804，其在CSI處于高邏輯電平時(shí)被接收并鎖存。如圖9所示，突發(fā)讀取命令包將包括數(shù)據(jù)被讀取的列地址。對(duì)應(yīng)于命令包804的CSI下降到低邏輯電平之后，DSI升高到高邏輯電平以啟用Qn輸出端口緩沖器，從而提供用于存儲(chǔ)體0的輸出數(shù)據(jù)作為讀取數(shù)據(jù)包806。在再次使用圖I的例子中，Qn輸出緩沖器上的數(shù)據(jù)的輸出能夠?qū)?yīng)于在突發(fā)讀取命令包804中指定的列地址開始并且在DSI下降到低邏輯電平時(shí)結(jié)束的從數(shù)據(jù)寄存器塊32讀出數(shù)據(jù)。到用于存儲(chǔ)體0的輸出數(shù)據(jù)的最后一位被輸出時(shí)，用于存儲(chǔ)體I的數(shù)據(jù)將準(zhǔn)備好在時(shí)間t3讀出。在DSI下降到低邏輯電平之后，由存儲(chǔ)器設(shè)備接收并鎖存用于存儲(chǔ)體I的突發(fā)讀取命令包808。跟隨用于突發(fā)讀取命令包808的CSI的下降沿，DSI被再次驅(qū)至高邏輯電平預(yù)定時(shí)間長度，以便在Qn輸出端口上從存儲(chǔ)體I輸出讀取數(shù)據(jù)作為讀取數(shù)據(jù)包810。因?yàn)閠0_t2之間的存儲(chǔ)體0的核心操作和tl_t3之間的存儲(chǔ)體I的核心操作基本并發(fā)并且互相交迭，對(duì)于兩個(gè)讀取操作的總的核心操作時(shí)間在時(shí)間t0和t3之間。在現(xiàn)有技術(shù)中，兩個(gè)核心操作順序執(zhí)行，意味著響應(yīng)于在t2用于存儲(chǔ)體0的核心操作完成之后接收的第二頁面讀取命令包，開始用于存儲(chǔ)體I的核心操作。如前所示的執(zhí)行并發(fā)操作的性能優(yōu)勢(shì)應(yīng)該對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員是明顯的。圖12為示出用于存儲(chǔ)器設(shè)備的兩個(gè)不同存儲(chǔ)體的并發(fā)編程操作的時(shí)序圖。注意到從這里開始在存儲(chǔ)器設(shè)備的Dn輸入端口處接收的命令包被傳遞到其Qn輸出端口，其在圖11到15的Qn信號(hào)軌跡中示出。為了編程存儲(chǔ)體，基于特定的列地址，編程數(shù)據(jù)被首先載入存儲(chǔ)器設(shè)備的數(shù)據(jù)寄存器中，并且隨后編程到特定的行。在圖12中，對(duì)于存儲(chǔ)體O的突發(fā)數(shù)據(jù)加載命令包820以編程數(shù)據(jù)被接收，其后不久跟隨以頁面編程命令包822。當(dāng)CSI處于高邏輯電平時(shí)，鎖存命令包820和822。在頁面編程包822由存儲(chǔ)器設(shè)備鎖存并且譯碼后，在時(shí)間to開始用于編程數(shù)據(jù)到存儲(chǔ)體0的核心操作?，F(xiàn)在對(duì)于存儲(chǔ)體I的突發(fā)數(shù)據(jù)加載命令包824以編程數(shù)據(jù)被接收，其后不久跟隨以頁面編程命令包826。頁面編程包826由存儲(chǔ)器設(shè)備鎖存并且譯碼后，在時(shí)間tl開始用于編程數(shù)據(jù)到存儲(chǔ)體I的核心操作。如果這樣期望，存儲(chǔ)器控制器可以通過發(fā)布讀取狀態(tài)命令包828來請(qǐng)求存儲(chǔ)器設(shè)備的狀態(tài)。這將訪問存儲(chǔ)器設(shè)備的狀態(tài)寄存器，當(dāng)DSI處于高邏輯電平時(shí)，其數(shù)據(jù)將在Qn輸出端口上輸出，作為讀取數(shù)據(jù)包830。本領(lǐng)域內(nèi)的普通技術(shù)人員將理解，當(dāng)內(nèi)部操作被執(zhí)行時(shí)，狀態(tài)寄存器由存儲(chǔ)器設(shè)備內(nèi)部更新。在本例中，讀取數(shù)據(jù)包830將指示已經(jīng)完成編程到存儲(chǔ)體O。隨后發(fā)布的讀取狀態(tài)命令包832將導(dǎo)致讀取數(shù)據(jù)包834提供狀態(tài)寄存器的值，其能夠指示已經(jīng)完成編程到存儲(chǔ)體I。再次，由于存儲(chǔ)體0和存儲(chǔ)體I的核心編程操作基本上并發(fā)并且交迭，所以與兩個(gè)存儲(chǔ)體的順序編程相比較時(shí)，顯著節(jié)省了時(shí)間。
圖13為示出對(duì)于存儲(chǔ)器設(shè)備的兩個(gè)不同的存儲(chǔ)體的并發(fā)讀取和編程操作的時(shí)序圖。對(duì)于存儲(chǔ)體0的頁面讀取命令包840由存儲(chǔ)器設(shè)備鎖存，其后跟隨用于存儲(chǔ)體I的突發(fā)數(shù)據(jù)加載開始命令包842，其后跟隨用于存儲(chǔ)體I的頁面編程命令包844。在時(shí)間t0，開始用于從存儲(chǔ)體0讀取數(shù)據(jù)的核心操作，而在時(shí)間tl，開始用于編程數(shù)據(jù)到存儲(chǔ)體I的核心操作。由于用于存儲(chǔ)體0的頁面讀取操作的核心操作首先開始，數(shù)據(jù)將在時(shí)間t2準(zhǔn)備好，而用于編程數(shù)據(jù)到存儲(chǔ)體I的核心操作正在進(jìn)行中。因此，突發(fā)讀取命令包846被接收，并且使DSI有效以將讀取數(shù)據(jù)從存儲(chǔ)體0輸出到讀取數(shù)據(jù)包848中。在使DSI無效以結(jié)束來自存儲(chǔ)體0的讀取數(shù)據(jù)的輸出之后，能夠發(fā)布讀取狀態(tài)命令包850來檢查存儲(chǔ)體I的編程狀態(tài)。由于存儲(chǔ)體I在時(shí)間t3已經(jīng)完成編程操作，再次使DSI有效，并且在Qn輸出端口提供讀取數(shù)據(jù)包852，指示編程操作到存儲(chǔ)體I的成功或者失敗狀態(tài)。圖14為示出對(duì)于存儲(chǔ)器設(shè)備的兩個(gè)不同存儲(chǔ)體的并發(fā)塊擦除的時(shí)序圖。存儲(chǔ)器設(shè)備鎖存用于存儲(chǔ)體0的塊擦除地址輸入命令包860，其后跟隨用于存儲(chǔ)體0的擦除命令包862。鎖存擦除命令包862之后，在時(shí)間t0開始用于存儲(chǔ)體0的核心操作?，F(xiàn)在由存儲(chǔ)器設(shè)備鎖存用于存儲(chǔ)體I的塊擦除地址輸入命令包864，其后跟隨用于存儲(chǔ)體I的擦除命令包866。擦除命令包866被鎖存之后，在時(shí)間tl開始用于存儲(chǔ)體I的核心操作。在圖9中示出塊擦除地址輸入命令和擦除命令的結(jié)構(gòu)。如果在時(shí)間t2完成用于存儲(chǔ)體0的擦除操作，并且在時(shí)間t3完成存儲(chǔ)體I的擦除操作，則存儲(chǔ)器設(shè)備能夠發(fā)布并且鎖存分開的讀取狀態(tài)命令包868和870。在存儲(chǔ)器設(shè)備的Qn輸出端口上提供對(duì)應(yīng)的讀取數(shù)據(jù)包872和874，每個(gè)提供狀態(tài)寄存器的值。在圖11-14的時(shí)序圖中，已經(jīng)示出并發(fā)操作的不同組合。在前面實(shí)施例中所述的模塊化命令包結(jié)構(gòu)的優(yōu)點(diǎn)在于在不同時(shí)間能夠發(fā)布不同的命令包。如前所示，突發(fā)數(shù)據(jù)加載命令包跟隨以頁面編程命令包。但是，沒必要始終是該情況，并且如果期望，能夠在后來發(fā)布頁面編程命令包。當(dāng)命令包與命令選通信號(hào)CSI和數(shù)據(jù)選通信號(hào)DSI組合使用時(shí)，可認(rèn)識(shí)到另一個(gè)優(yōu)點(diǎn)，就是暫停存儲(chǔ)器設(shè)備的操作的能力。如前所提及，通過存儲(chǔ)器控制器提供CSI選通信號(hào)，用于指示Dn輸入端口上的命令數(shù)據(jù)將被命令寄存器鎖存，并且能夠具有對(duì)應(yīng)于所發(fā)布的命令包的長度的持續(xù)時(shí)間。由于用于編程存儲(chǔ)體的輸入數(shù)據(jù)和從存儲(chǔ)體讀取的輸出數(shù)據(jù)長度能夠大于1000字節(jié)，所以本領(lǐng)域內(nèi)的普通技術(shù)人員將意識(shí)到對(duì)于輸入或者輸出這樣數(shù)量的數(shù)據(jù)需要相對(duì)長的時(shí)間。根據(jù)本實(shí)施例，能夠使CSI和DSI選通信號(hào)被過早地?zé)o效，而編程數(shù)據(jù)被加載或者讀取數(shù)據(jù)被輸出，并且在之后恢復(fù)。圖15為示出用于存儲(chǔ)器設(shè)備的兩個(gè)不同存儲(chǔ)體的具有暫停和恢復(fù)操作的并發(fā)編程和讀取操作的時(shí)序圖。鎖存用于存儲(chǔ)體I的突發(fā)數(shù)據(jù)加載開始命令包880，并且由存儲(chǔ)器設(shè)備鎖存命令包的數(shù)據(jù)字段中的數(shù)據(jù)有效載荷。在時(shí)間to，當(dāng)存儲(chǔ)器控制器使CSI無效時(shí)，暫停數(shù)據(jù)加載到存儲(chǔ)器設(shè)備中。在本例中，僅數(shù)據(jù)的256個(gè)字節(jié)已經(jīng)被存儲(chǔ)器設(shè)備鎖存，其由存儲(chǔ)器控制器跟蹤。鎖存用于存儲(chǔ)體0的頁面讀取命令包882，并且在時(shí)間tl開始用于存儲(chǔ)體0的核心操作。當(dāng)接收到用于存儲(chǔ)體I的突發(fā)數(shù)據(jù)加載命令包884時(shí)，在時(shí)間t2恢復(fù)所暫停的命令包880的數(shù)據(jù)加載操作。命令包884的數(shù)據(jù)字段中的數(shù)據(jù)有效載荷包括還沒有鎖存的剩余的1856個(gè)字節(jié)數(shù)據(jù)。跟隨的是用于存儲(chǔ)體I的頁面編程命令包886，并且
在時(shí)間t3開始用于編程數(shù)據(jù)到存儲(chǔ)體I的核心操作。最后，在時(shí)間t4將完成用于存儲(chǔ)體0的核心操作，并且由存儲(chǔ)器控制器發(fā)布并且由存儲(chǔ)器設(shè)備鎖存用于存儲(chǔ)體0的突發(fā)讀取命令包888。當(dāng)DSI處于高邏輯電平時(shí)，讀取數(shù)據(jù)隨后被輸出作為數(shù)據(jù)讀取包890。但是，由于控制器將知道編程操作應(yīng)該在諸如時(shí)間t6的一定的預(yù)定時(shí)間完成，由于將輸出大量數(shù)據(jù)，主機(jī)系統(tǒng)希望確認(rèn)完成編程到存儲(chǔ)體I。在時(shí)間t5通過使DSI無效能夠暫停讀取數(shù)據(jù)的輸出，而不是在發(fā)送讀取狀態(tài)請(qǐng)求之前等待所有讀取數(shù)據(jù)被輸出。一旦數(shù)據(jù)輸出操作被暫停，由存儲(chǔ)器控制器發(fā)布并且由存儲(chǔ)器設(shè)備鎖存讀取狀態(tài)命令包892。隨后提供包括狀態(tài)寄存器值的對(duì)應(yīng)的讀取數(shù)據(jù)包894。在讀取數(shù)據(jù)包894結(jié)束時(shí)使DSI無效后，能夠恢復(fù)突發(fā)讀取。這通過存儲(chǔ)器控制器發(fā)布用于存儲(chǔ)體0的突發(fā)讀取命令包896來實(shí)現(xiàn)，其將包括在時(shí)間t5暫停讀取之前要輸出的下一位的地址。在時(shí)間t7，剩余的1600字節(jié)被從Qn輸出端口輸出作為讀取數(shù)據(jù)包898。圖15的暫停操作例子示出用于執(zhí)行并發(fā)操作的模塊化命令結(jié)構(gòu)的優(yōu)點(diǎn)，其每一個(gè)能夠被暫停和恢復(fù)，用于最大化核心利用與通道的利用。圖11到15的示例的序列和操作依賴于CSI和DSI選通信號(hào)來提供關(guān)于命令包或者讀取數(shù)據(jù)包的信息。由于命令包在尺寸上可變，并且不存在標(biāo)頭信息以指示命令包的位長度，所以CSI選通信號(hào)用作用于與串行命令包并行提供的命令包的標(biāo)頭。CSI信號(hào)對(duì)于命令包的長度有效，并且由存儲(chǔ)器設(shè)備使用來鎖存出現(xiàn)在Dn輸入端口的命令包數(shù)據(jù)到合適的寄存器中。DSI信號(hào)對(duì)于期望的讀取數(shù)據(jù)包的長度有效，其由存儲(chǔ)器控制器所知，并且與讀取數(shù)據(jù)包并行傳輸。因此，有效的DSI信號(hào)用作讀取數(shù)據(jù)包的標(biāo)頭。因此，命令包和讀取數(shù)據(jù)包的長度對(duì)應(yīng)于它們各自的CSI和DSI選通信號(hào)的長度。由于讀取數(shù)據(jù)包和命令包二者沿著連接在相鄰存儲(chǔ)器設(shè)備的Dn和Qn端口之間的相同信號(hào)線傳輸，CSI選通與數(shù)據(jù)一起存在指示該數(shù)據(jù)作為命令數(shù)據(jù)包，而DSI選通與數(shù)據(jù)一起存在指示該數(shù)據(jù)為讀取數(shù)據(jù)。因此，選通信號(hào)還識(shí)別傳輸通過存儲(chǔ)器系統(tǒng)的數(shù)據(jù)的類型。存儲(chǔ)器控制器將跟蹤其發(fā)布的DSI選通，使得可以匹配所接收的讀取數(shù)據(jù)包和期望的數(shù)據(jù)的類型。例如，讀取數(shù)據(jù)包能夠包括狀態(tài)寄存器信息或者從存儲(chǔ)器陣列讀取的數(shù)據(jù)?？紤]到CSI和DSI信號(hào)的功能相關(guān)性，最小分離時(shí)間被插入到任意類型的隨后選通信號(hào)之間。這用于保證每個(gè)命令包和讀取數(shù)據(jù)包是清楚的和限定的，并且來保證存儲(chǔ)器控制器的存儲(chǔ)器設(shè)備鎖存正確的數(shù)據(jù)類型。存在使用分離的四種可能的情況。它們是CSI到 CSI 分離(tccs)、CSI 到 DSI 分離(tms)、DSI 到 CSI 分離(tDCS)和 DSI 到 DSI 分離(tDDS)。CSI到CSI分離trcs為時(shí)鐘周期Ucx)中處于到相同的或者不同的設(shè)備的連續(xù)的命令包之間的最小分離時(shí)間。該分離時(shí)間允許通過例如清除命令寄存器并復(fù)位任意命令邏輯來從存儲(chǔ)器設(shè)備清除先前命令，為新的命令做準(zhǔn)備。DSI到DSI分離tDDS為時(shí)鐘周期(teK)中處于到相同的設(shè)備的連續(xù)的讀取數(shù)據(jù)包之間的最小分離時(shí)間。該分離時(shí)間允許輸出緩沖器電路復(fù)位以為下一數(shù)據(jù)被輸出做準(zhǔn)備。DSI到CSI分離tDes為時(shí)鐘周期Ucx)中處于到相同或者不同的設(shè)備的讀取數(shù)據(jù)包和隨后命令包之間的最小分離時(shí)間。CSI到DSI分離tms為時(shí)鐘周期(tCK)中處于到同樣的設(shè)備的命令包和讀取數(shù)據(jù)包之間的最小分離時(shí)間。由于這兩個(gè)分離時(shí)間都可以連續(xù)出現(xiàn)在存儲(chǔ)器設(shè)備的Dn輸入端口上，二者可以確保存儲(chǔ)器設(shè)備鎖存正確的數(shù)據(jù)類型。由于存儲(chǔ)器控制器在知道命令包或者數(shù)據(jù)包位長度的情況下發(fā)布CSI和DSI信號(hào)，其將確保命令包和數(shù)據(jù)包自身由與選通信號(hào)相同的最小時(shí)間分離。
·
這些分離時(shí)間的例子在圖11到14中注解，并且注意到最小分離時(shí)間能夠是時(shí)鐘的一個(gè)數(shù)據(jù)鎖存邊沿，依據(jù)所使用的數(shù)據(jù)速率體系結(jié)構(gòu)，其可以是時(shí)鐘周期的部分。例如，·在單數(shù)據(jù)速率體系結(jié)構(gòu)(SDR)中，其中數(shù)據(jù)被鎖存在時(shí)鐘的上升沿，最小分離時(shí)間將是一個(gè)時(shí)鐘循環(huán)或者周期。在雙速率體系結(jié)構(gòu)(DDR)中，其中數(shù)據(jù)被鎖存在時(shí)鐘的上升沿和下降沿二者，最小分離時(shí)間將是時(shí)鐘周期的一半。圖11到15為單個(gè)存儲(chǔ)器設(shè)備中的并發(fā)操作的例子，并且沒有清楚地示出CSI到DSI分離或者DSI到CSI分離的相關(guān)性。圖16為示出CSI到DSI或者DSI到CSI分離的相關(guān)性的時(shí)序圖。圖16為示例情況，其中第一存儲(chǔ)器設(shè)備從其Qn輸出端口輸出其讀取數(shù)據(jù)，并且在讀取數(shù)據(jù)從第一存儲(chǔ)器設(shè)備輸出后，第二串聯(lián)的存儲(chǔ)器設(shè)備接收命令包。此例子中涉及的兩個(gè)存儲(chǔ)器設(shè)備能夠?qū)?yīng)于例如圖4和圖5中所示的存儲(chǔ)器設(shè)備。示出對(duì)于第一存儲(chǔ)器設(shè)備的DSI_1、CSI_1、DS0_1、CS0_1和Qn_l端口的信號(hào)軌跡，其中附加的“_1”指示第一存儲(chǔ)器設(shè)備的端口。示出對(duì)于第二存儲(chǔ)器設(shè)備的DSI_2、CSI_2和Dn_2端口的信號(hào)軌跡，其中附加的“_2”指示第二存儲(chǔ)器設(shè)備的端口。假設(shè)第一存儲(chǔ)器設(shè)備已經(jīng)之前接收到用于從其讀出數(shù)據(jù)的一個(gè)或者多個(gè)命令包。結(jié)果，DSI_1接收用于輸出數(shù)據(jù)到Qn_l端口上的選通信號(hào)900，作為讀取數(shù)據(jù)包902。讀取數(shù)據(jù)包902被標(biāo)以“Qn_l讀取數(shù)據(jù)”。由于讀取數(shù)據(jù)和選通信號(hào)被串行從第一存儲(chǔ)器設(shè)備傳遞到第二存儲(chǔ)器設(shè)備，DS0_1傳遞從DSI_1端口接收的選通信號(hào)900到第二存儲(chǔ)器設(shè)備的DSI_2端口。類似地，讀取數(shù)據(jù)包902從第一存儲(chǔ)器設(shè)備的Qn_l端口傳遞到第二存儲(chǔ)器設(shè)備的DN_2端口。現(xiàn)在存儲(chǔ)器控制器與伴隨的CSI選通信號(hào)906 —起發(fā)布尋址到第二存儲(chǔ)器設(shè)備的命令包904，標(biāo)以“Dn_2CMD數(shù)據(jù)”。選通信號(hào)906經(jīng)由CSI_1傳遞通過第一存儲(chǔ)器設(shè)備，并且命令包傳遞通過第一存儲(chǔ)器設(shè)備的Dn輸入端口(圖16中未示)并通過Qn_l輸出端口輸出。由于命令包904尋址到第二存儲(chǔ)器設(shè)備，則第一存儲(chǔ)器設(shè)備將忽略它。第一存儲(chǔ)器設(shè)備隨后將選通信號(hào)906從其CS0_1端口傳遞到第二存儲(chǔ)器設(shè)備的CSI_2端口，并且將命令包904從其Qn_l輸出端口傳遞到第二存儲(chǔ)器設(shè)備的Dn_2輸入端口。由于在選通信號(hào)900的下降沿和選通信號(hào)906的上升沿之間存在最小分離tms，并且在讀取數(shù)據(jù)包902的最后一位與命令包904的第一位之間存在最小分離，所以第二存儲(chǔ)器設(shè)備將可靠地在合適的寄存器中鎖存命令包904。在另一個(gè)方面，如果命令包904和其對(duì)應(yīng)的選通信號(hào)906沒有任意分離tms而發(fā)布，則第二存儲(chǔ)器設(shè)備將鎖存讀取數(shù)據(jù)包902的讀取數(shù)據(jù)位作為命令包904的一部分。因此，最小分離確保不存在數(shù)據(jù)類型的混合。在之前描述的存儲(chǔ)器系統(tǒng)中的存儲(chǔ)器設(shè)備，特別是非易失性存儲(chǔ)器設(shè)備，具有在沒有功率供給到存儲(chǔ)器設(shè)備時(shí)能夠保持所存儲(chǔ)數(shù)據(jù)的優(yōu)點(diǎn)。但是，全功率操作和完全沒有功率或者功率節(jié)省水平之間的轉(zhuǎn)變能夠危害所存儲(chǔ)數(shù)據(jù)的完整性。圖17A示出本發(fā)明的實(shí)施例能夠應(yīng)用的閃速存儲(chǔ)器設(shè)備。參見圖17A，閃速存儲(chǔ)器1010包括控制閃存電路的不同功能的諸如控制電路1012的邏輯電路，存儲(chǔ)地址信息的地址寄存器1012a，存儲(chǔ)編程數(shù)據(jù)信息的數(shù)據(jù)寄存器1012b，存儲(chǔ)命令數(shù)據(jù)信息的命令寄存器1012c，產(chǎn)生所需的編程和擦除電壓的高電壓電路，和訪問存儲(chǔ)器陣列1014的核心存儲(chǔ)器電路?？刂齐娐?012包括命令譯碼器和用于執(zhí)行諸如讀取、編程和擦除功能的內(nèi)部閃存操作的邏輯。本領(lǐng)域內(nèi)的普通技術(shù)人員將理解，依據(jù)所執(zhí)行的操作，這些操作是響應(yīng)存儲(chǔ)在命令寄存器1012c中的命令數(shù)據(jù)來執(zhí)行，有時(shí)結(jié)合存儲(chǔ)在各自地址寄存器1012a和數(shù)據(jù)寄存器1012b中的地址數(shù)據(jù)和編程數(shù)據(jù)。命令數(shù)據(jù)、地址數(shù)據(jù)和編程數(shù)據(jù)由存儲(chǔ)器控制器發(fā) 布并且由閃速存儲(chǔ)器1010鎖存在對(duì)應(yīng)的寄存器中。本領(lǐng)域內(nèi)公知閃速存儲(chǔ)器1010的所示電路塊的基本功能。本領(lǐng)域內(nèi)的普通技術(shù)人員將理解，圖17A所示的閃速存儲(chǔ)器1010表示許多可能的配置中的一個(gè)可能的閃速存儲(chǔ)器配置。對(duì)于閃速存儲(chǔ)器1010的正確操作，存儲(chǔ)地址、數(shù)據(jù)和命令信息的寄存器必須是可靠的。存儲(chǔ)在寄存器中的不正確的值會(huì)導(dǎo)致設(shè)備故障。例如，變化的電源電壓能夠?qū)е录拇嫫麟S機(jī)改變存儲(chǔ)在命令寄存器1012c中的信息的狀態(tài)，可能導(dǎo)致對(duì)應(yīng)于所接收的編程或者擦除命令的位模式。在該情況中，假的編程操作將導(dǎo)致數(shù)據(jù)寄存器1012b中的隨機(jī)數(shù)據(jù)被編程到存儲(chǔ)器陣列1014的地址寄存器1012a中的隨機(jī)地址。如果此地址存在數(shù)據(jù)，隨后對(duì)應(yīng)于該地址的存儲(chǔ)器單元將遭受編程電壓，并且其閾值電壓能夠被改變。假的擦除操作能夠?qū)е麓鎯?chǔ)器陣列1014中的現(xiàn)存數(shù)據(jù)的擦除。由于存儲(chǔ)器控制器沒有意識(shí)到閃速存儲(chǔ)器1010執(zhí)行的假的操作，則丟失的數(shù)據(jù)不能恢復(fù)。典型地使用具有兩個(gè)穩(wěn)定狀態(tài)的觸發(fā)器電路來設(shè)計(jì)閃速存儲(chǔ)器1010的寄存器。D型觸發(fā)器為本領(lǐng)域內(nèi)公知的電路，如圖17B所示。D型觸發(fā)器1050具有用于接收輸入數(shù)據(jù)D_IN的D輸入，在時(shí)鐘信號(hào)CLK的有效邊沿上，諸如CLK的上升沿，輸入數(shù)據(jù)D_IN被內(nèi)部鎖存。當(dāng)被鎖存時(shí)，Q輸出將提供D_0UT，其對(duì)應(yīng)于D_IN的邏輯狀態(tài)，而互補(bǔ)的Qb輸出將提供D_0UTb，其對(duì)應(yīng)于D_IN的反向邏輯狀態(tài)。當(dāng)信號(hào)“復(fù)位”處于諸如Vss或者接地的有效邏輯電平時(shí)，復(fù)位輸入清除鎖存器。因此，每個(gè)觸發(fā)器電路存儲(chǔ)一位數(shù)據(jù)并且命令寄存器1012c將包括多個(gè)觸發(fā)器電路。如本領(lǐng)域內(nèi)技術(shù)人員所應(yīng)該知道的，觸發(fā)器鎖存電路能夠包括一對(duì)交叉耦合的反向電路。圖18示出在典型閃速存儲(chǔ)器1010中的上電和掉電操作期間的電壓供應(yīng)Vcc、有效低邏輯電平復(fù)位信號(hào)RST#和有效低邏輯電平芯片使能信號(hào)CE#的時(shí)序圖。在上電操作期間，電源電壓Vcc在時(shí)間開始其從低GND或者Vss電壓電平到高Vcc電壓電平的轉(zhuǎn)變。Vcc電壓電平斜升且在時(shí)間tST達(dá)到穩(wěn)定的電壓電平Vst，在該時(shí)間能夠操作閃速存儲(chǔ)器1010。最后在時(shí)間tv，Vcc電壓電平達(dá)到最大Vcc電平。分別從相關(guān)存儲(chǔ)器控制器接收的設(shè)備復(fù)位信號(hào)RST#和使能信號(hào)CE#在時(shí)間tw被同時(shí)驅(qū)至無效的高邏輯電平，但跟隨Vcc的斜升電壓。一旦使RST#無效，或者處于無效邏輯電平，設(shè)備處于“準(zhǔn)備好”狀態(tài)并且是可操作的以接收來自存儲(chǔ)器控制器的命令?？蛇x地，控制器通過將CE#信號(hào)驅(qū)至無效高邏輯電平而在時(shí)間使CE#無效，同時(shí)設(shè)備處于復(fù)位狀態(tài)。由于V。。向其最大電壓電平斜升，CE#將跟隨Vcc斜升。在時(shí)間tCEMf能夠使CE#信號(hào)有效，以允許設(shè)備進(jìn)入正常運(yùn)行狀態(tài)。時(shí)間tCEOff發(fā)生在已經(jīng)使RST#信號(hào)無效或者被驅(qū)至無效的高邏輯電平之后(即時(shí)間tv之后)至少tCE#的時(shí)間間隔已經(jīng)過去之后。一旦設(shè)備進(jìn)入正常運(yùn)行狀態(tài)，在設(shè)備水平和系統(tǒng)水平二者能夠執(zhí)行初始化操作。但是，在Vcc轉(zhuǎn)變時(shí)間期間，即從時(shí)間tw到時(shí)間tv，或者至少直到時(shí)間tST，到寄存器的控制信號(hào)不能被精確控制。這將導(dǎo)致在閃速存儲(chǔ)器1010的不同寄存器中存儲(chǔ)假的信息，其能夠使得數(shù)據(jù)被不正確的編程或者擦除，導(dǎo)致閃速存儲(chǔ)器1010中的數(shù)據(jù)完整性的損失。在現(xiàn)代閃速設(shè)備中，其中對(duì)于速度、尺寸減少的一直增加的需求、以及較低功耗的期望需要閃速設(shè)備在較低的Vcc電壓電平下常規(guī)操作，由于功率轉(zhuǎn)變期間無意的編程/擦除操作，數(shù)據(jù)完整性的損失惡化。較低的操作Vcc電平放大了和存儲(chǔ)在閃速設(shè)備的不同寄存器中的假的信息相關(guān)的問題，從而負(fù)面影響了數(shù)據(jù)可靠性。描述用于在非易失性存儲(chǔ)器設(shè)備中在諸如上電和掉電操作的功率轉(zhuǎn)變期間的數(shù) 據(jù)保護(hù)的方法。在使任意功率轉(zhuǎn)變有效之前，使復(fù)位信號(hào)有效，以禁止存儲(chǔ)器設(shè)備的功能。復(fù)位信號(hào)被保持期望設(shè)備電壓穩(wěn)定的預(yù)設(shè)時(shí)間。在此期間，諸如設(shè)備的命令寄存器的所有的內(nèi)部寄存器被設(shè)為缺省值，從而阻止了由于設(shè)備執(zhí)行假的編程/擦除命令導(dǎo)致的數(shù)據(jù)損失。圖19示出根據(jù)本發(fā)明的實(shí)施例的在非易失性存儲(chǔ)器設(shè)備中的上電和掉電操作期間的電壓供應(yīng)Vcc、有效低邏輯電平復(fù)位信號(hào)RST#和有效低邏輯電平芯片使能信號(hào)CE#的時(shí)序圖。如前所述，Vcc電壓在時(shí)間tm從低GND或者Vss電壓電平轉(zhuǎn)變?yōu)楦遃cc電壓電平?？蛇x地，Vcc電壓電平能夠從低功率模式電平轉(zhuǎn)變到Vcc電壓電平。Vcc電壓電平及時(shí)斜升并且在時(shí)間tST超過穩(wěn)定的電壓電平Vst，在該時(shí)間，能夠操作閃速存儲(chǔ)器1010。最后在時(shí)間tv，Vcc電壓電平達(dá)到最大Vcc電平。但是，為了阻止由于鎖存在命令寄存器中的假的信息的設(shè)備故障，和非易失性存儲(chǔ)器設(shè)備相關(guān)的諸如存儲(chǔ)器控制器的控制器保持RST#信號(hào)為有效低邏輯電平，以禁止設(shè)備的所有功能持續(xù)等待時(shí)間周期，該等待時(shí)間周期至少是Vcc電壓電平達(dá)到穩(wěn)定的Vst電壓電平采用的時(shí)間(從到tST的時(shí)間)。在圖19所示的實(shí)施例中，RST#信號(hào)被保持在有效低邏輯電平持續(xù)延長的時(shí)間周期tKST，即從到tST加上Vcc電平達(dá)到穩(wěn)定電壓電平Vst之后的至少時(shí)間間隔h。當(dāng)RST#信號(hào)處于有效的低邏輯電平時(shí)，設(shè)備的所有內(nèi)部寄存器將因此保持在缺省或者復(fù)位狀態(tài)。最后，如圖19所不,控制器在時(shí)間間隔tRST之后將使RST#無效。在此時(shí)間之后，功率將穩(wěn)定并且設(shè)備部件能夠隨后準(zhǔn)備或者初始化自身用于操作?？蛇x地，控制器通過將CE#信號(hào)驅(qū)至無效高邏輯電平而在時(shí)間使CE#信號(hào)無效，同時(shí)設(shè)備處于復(fù)位狀態(tài)。由于Vcc向其最大電壓電平斜升，CE#將跟隨Vcc斜升。在時(shí)間tCEMf能夠使CE#信號(hào)有效，以允許設(shè)備進(jìn)入正常運(yùn)行狀態(tài)。時(shí)間tCEQff發(fā)生在已經(jīng)使RST#信號(hào)無效或者被驅(qū)至無效的高邏輯電平之后至少t2的時(shí)間間隔已經(jīng)過去之后。一旦設(shè)備進(jìn)入正常運(yùn)行狀態(tài)，在設(shè)備水平和系統(tǒng)水平二者能夠執(zhí)行初始化操作。在功率轉(zhuǎn)變操作期間有意保持設(shè)備在復(fù)位狀態(tài)持續(xù)預(yù)定量的時(shí)間阻止了假的信息存儲(chǔ)在或者鎖存到設(shè)備的不同寄存器中。該設(shè)備因此被安全保護(hù)防止數(shù)據(jù)被不正確和無意地編程或者擦除，確保在功率轉(zhuǎn)變期間的數(shù)據(jù)完整性。當(dāng)Vcc關(guān)閉并且被驅(qū)至低GND或者Vss電壓電平時(shí)，在掉電操作期間，在之前的預(yù)定時(shí)間，通過使RST#無效或者將RST#驅(qū)至有效低邏輯電平，類似的過程可被遵循用于確保數(shù)據(jù)保護(hù)。圖20中示出根據(jù)本發(fā)明的實(shí)施例的在非易失性存儲(chǔ)器設(shè)備中的功率轉(zhuǎn)變期間的數(shù)據(jù)保護(hù)的方法的流程圖。控制諸如閃速存儲(chǔ)器設(shè)備的非易失性存儲(chǔ)器設(shè)備的存儲(chǔ)器控制器在任意功率轉(zhuǎn)變之前保持RST#為低(步驟1100)以將設(shè)備置于復(fù)位狀態(tài)。在此時(shí)間期間，設(shè)備的內(nèi)部寄存器被設(shè)為缺省或者復(fù)位狀態(tài)。控制器隨后允許功率轉(zhuǎn)變(步驟1102)并且等待預(yù)定時(shí)間周期以穩(wěn)定設(shè)備的內(nèi)部電壓(步驟1104)。等待時(shí)間周期對(duì)應(yīng)于圖19中所示的tKST并且至少為Vcc電壓電平達(dá)到穩(wěn)定電壓電平Vst采用的時(shí)間(從到tST的時(shí)間)加上Vcc電平達(dá)到穩(wěn)定的電壓電平Vst之后的至少時(shí)間間隔h。時(shí)間間隔tl能夠基于諸如操作電壓和處理技術(shù)的設(shè)備特征來確定。例如，RST#被保持低的總的時(shí)間周期，SPtKST，能夠?yàn)镮Ous或者更大。在此時(shí)間周期期間，設(shè)備的不同部件穩(wěn)定并且時(shí)鐘變得可操作的并且變得頻率和相位穩(wěn)定。在時(shí)間周期tKST過去之后，當(dāng)設(shè)備期望處于“準(zhǔn)備好”狀態(tài)時(shí)，控制器使RST#高信號(hào)有效(步驟1106)。如參見圖19所述，控制器在時(shí)間t0N使CE#信號(hào)有效，同時(shí)設(shè)備處于 復(fù)位狀態(tài)，并且在使RST#無效后使其處于禁止?fàn)顟B(tài)，以從復(fù)位狀態(tài)釋放存儲(chǔ)器設(shè)備。在時(shí)間tCEQff使CE#信號(hào)無效，以允許設(shè)備進(jìn)入正常運(yùn)行狀態(tài)。時(shí)間tCEQff是在已經(jīng)使RST#信號(hào)有效之后的至少t2的時(shí)間間隔已經(jīng)過去之后。一旦設(shè)備進(jìn)入正常運(yùn)行狀態(tài)，在設(shè)備水平和系統(tǒng)水平二者能夠執(zhí)行初始化操作(步驟1108)。與時(shí)間間隔h類似，時(shí)間間隔t2能夠基于設(shè)備特征被確定并且將從一個(gè)存儲(chǔ)器系統(tǒng)到另一個(gè)變化。例如，t2能夠是IOOus或者更大。圖21描述根據(jù)本發(fā)明的實(shí)施例的為了確保數(shù)據(jù)保護(hù)在功率轉(zhuǎn)變期間在設(shè)備上包括的步驟。非易失性存儲(chǔ)器設(shè)備在任意功率轉(zhuǎn)變之前從控制設(shè)備的存儲(chǔ)器控制器接收RST#低信號(hào)(步驟1200)。設(shè)備隨后從控制器接收功率以激活設(shè)備部件(步驟1202)。所接收的功率能夠從VSS電壓或者從低功率模式電壓電平增加到全VCC操作電壓電平。由于RST#信號(hào)為低，設(shè)備處于復(fù)位狀態(tài)。在此時(shí)間期間，設(shè)備的內(nèi)部寄存器和任意的有限狀態(tài)機(jī)被設(shè)定為和保持在缺省或者復(fù)位狀態(tài)(步驟1204)?？刂破麟S后在使RST#為高之前等待預(yù)定時(shí)間周期用于穩(wěn)定設(shè)備的內(nèi)部電壓。在時(shí)間周期tKST過去之后，當(dāng)設(shè)備期望處于“準(zhǔn)備好”狀態(tài)，控制器使RST#高信號(hào)有效。設(shè)備接收RST#高信號(hào)并且將設(shè)備置為“準(zhǔn)備好”狀態(tài)(步驟1206)。控制器在時(shí)間tCEQff使CE#信號(hào)有效，以允許設(shè)備進(jìn)入正常運(yùn)行狀態(tài)。如前所述，一旦設(shè)備進(jìn)入正常運(yùn)行狀態(tài)，在設(shè)備水平能夠執(zhí)行初始化操作(步驟1208)。以下討論在圖4的存儲(chǔ)器系統(tǒng)200中的功率轉(zhuǎn)變期間數(shù)據(jù)保護(hù)的方法。上電時(shí)，存儲(chǔ)器控制器202將保持“復(fù)位”(RST#)為低以使所有的存儲(chǔ)器設(shè)備204、206、208和210復(fù)位，同時(shí)功率穩(wěn)定并且設(shè)備自身預(yù)備用于操作。如圖19所示，RST#在Vcc穩(wěn)定之后由控制器202將其保持為低持續(xù)最少tl(例如，20us)。當(dāng)RST#保持低時(shí)，存儲(chǔ)器中的所有有限狀態(tài)機(jī)被初始化，并且任意配置和狀態(tài)寄存器被復(fù)位為它們的缺省或者復(fù)位狀態(tài)。在使RST#無效到高邏輯電平之前，時(shí)鐘變得可操作并且變得頻率和相位穩(wěn)定。如參見圖19所述，控制器202在時(shí)間tQN使CE#信號(hào)無效，同時(shí)設(shè)備處于復(fù)位狀態(tài)并且在已經(jīng)使RST#無效之后使CE#有效。在時(shí)間tCEMf使CE#信號(hào)有效，以允許設(shè)備進(jìn)入正常運(yùn)行狀態(tài)。時(shí)間tCEMf是在已經(jīng)使RST#信號(hào)有效之后至少t2的時(shí)間間隔已經(jīng)過去之后。一旦設(shè)備進(jìn)入正常運(yùn)行狀態(tài)，在設(shè)備水平和系統(tǒng)水平二者能夠執(zhí)行初始化操作。初始化操作的例子包括對(duì)于串聯(lián)的每個(gè)設(shè)備產(chǎn)生和分配設(shè)備地址和標(biāo)識(shí)符。在共同未決美國專利申請(qǐng)11/622828、11/750649、11/692452、11/692446、11/692326和11/771023中描述了設(shè)備地址和標(biāo)識(shí)符的產(chǎn)生的各種方法。通過在功率轉(zhuǎn)變操作期間確保設(shè)備處于復(fù)位狀態(tài)持續(xù)預(yù)定量的時(shí)間，阻止假的信息存儲(chǔ)在或者鎖存到設(shè)備的不同寄存器中。該設(shè)備因此被安全保護(hù)，防止數(shù)據(jù)被不正確編程或者擦除，確保在功率轉(zhuǎn)變期間的數(shù)據(jù)完整性。在之前描述中，出于解釋的目的，為了提供對(duì)本發(fā)明的實(shí)施例的全面理解而描述了多個(gè)細(xì)節(jié)。但是，對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員來說為了實(shí)現(xiàn)本發(fā)明并不一定需要這些具體細(xì)節(jié)是明顯的。在其它情況中，框圖形式所示的公知的電結(jié)構(gòu)和電路是為了使本發(fā)明不明顯。例如，對(duì)于此處所述的本發(fā)明的實(shí)施例是否被實(shí)現(xiàn)為軟件程序、硬件電路、固件或其組合，沒有提供具體細(xì)節(jié)。
本發(fā)明的實(shí)施例可以被表示為機(jī)器可讀介質(zhì)(也稱為計(jì)算機(jī)可讀介質(zhì)、處理器可讀介質(zhì)或者具有在其中實(shí)現(xiàn)的計(jì)算機(jī)可讀程序代碼的計(jì)算機(jī)可用介質(zhì))中存儲(chǔ)的軟件產(chǎn)品。機(jī)器可讀介質(zhì)可以是任意適合的有形介質(zhì)，包括磁性、光學(xué)或者電存儲(chǔ)介質(zhì)，包括磁盤、光盤只讀存儲(chǔ)器(CD-ROM)、存儲(chǔ)器設(shè)備(易失性或者非易失性)或者類似的存儲(chǔ)機(jī)構(gòu)。機(jī)器可讀介質(zhì)可以包含各種指令集、代碼序列、配置信息或者其他數(shù)據(jù)，其可以在執(zhí)行時(shí)使得處理器執(zhí)行根據(jù)本發(fā)明的實(shí)施例的方法中的步驟。本領(lǐng)域內(nèi)的普通技術(shù)人員可以意識(shí)到用于實(shí)現(xiàn)所述發(fā)明必須的其它的指令和操作也可以存儲(chǔ)在機(jī)器可讀介質(zhì)上。從機(jī)器可讀介質(zhì)運(yùn)行的軟件可以和電路接口用于執(zhí)行所述任務(wù)。上述的本發(fā)明的實(shí)施例僅用于示例。對(duì)于本領(lǐng)域技術(shù)人員來說，在不脫離由所附的權(quán)利要求單獨(dú)限定的本發(fā)明范圍的前提下，可以實(shí)現(xiàn)特定實(shí)施例的替換、修改和變更。
權(quán)利要求
1.ー種在具有串聯(lián)的存儲(chǔ)器設(shè)備的存儲(chǔ)器系統(tǒng)的所選擇的存儲(chǔ)器設(shè)備中執(zhí)行并發(fā)操作的方法，包括 接收第一命令； 響應(yīng)所述第一命令，在所述所選擇的存儲(chǔ)器設(shè)備的第一存儲(chǔ)體中執(zhí)行核心操作； 在所述第一存儲(chǔ)體中執(zhí)行核心操作期間接收第二命令；和 響應(yīng)所述第二命令，在所述所選擇的存儲(chǔ)器設(shè)備的第二存儲(chǔ)體中執(zhí)行核心操作。
2.權(quán)利要求I的方法，還包括 接收第三命令，用于從所述第一存儲(chǔ)體和所述第二存儲(chǔ)體的其中之ー請(qǐng)求結(jié)果信息，和 響應(yīng)所述第三命令，輸出包含所述結(jié)果信息的讀取數(shù)據(jù)包。
3.權(quán)利要求2的方法，其中，所述結(jié)果信息包括狀態(tài)寄存器數(shù)據(jù)和讀取數(shù)據(jù)的其中之o
4.權(quán)利要求2的方法，其中，所述第一命令、所述第二命令和所述第三命令為包括一系列位的命令包，被邏輯配置為包括 用于提供操作碼和設(shè)備地址的必須的命令字段； 跟隨所述命令字段的可選地址字段，用于在所述操作碼對(duì)應(yīng)于讀取或者寫操作時(shí)提供行和列地址的其中ー個(gè)，和 跟隨所述地址字段的可選數(shù)據(jù)字段，用于在所述操作碼對(duì)應(yīng)于所述寫操作時(shí)提供寫數(shù)據(jù)。
5.權(quán)利要求4的方法，其中， 與所述第一命令并行接收第一命令選通，所述第一命令選通具有對(duì)應(yīng)于所述第一命令的長度的有效持續(xù)時(shí)間，和 與所述第二命令并行接收第二命令選通，所述第二命令選通具有對(duì)應(yīng)于所述第二命令的長度的有效持續(xù)時(shí)間。
6.權(quán)利要求5的方法，其中，接收數(shù)據(jù)輸入選通，當(dāng)所述數(shù)據(jù)輸入選通處于有效電平時(shí)，用于啟用所述讀取數(shù)據(jù)包的輸出。
7.權(quán)利要求6的方法，其中，所述第一命令選通與所述第二命令選通通過至少ー個(gè)數(shù)據(jù)鎖存時(shí)鐘邊沿分離。
8.權(quán)利要求6的方法，其中，所述第二命令選通與數(shù)據(jù)輸入選通通過至少ー個(gè)數(shù)據(jù)鎖存時(shí)鐘邊沿分離。
9.權(quán)利要求I的方法，還包括在接收所述第一命令之前上電所述所選擇的存儲(chǔ)器設(shè)備。
10.權(quán)利要求9的方法，其中，所述上電步驟包括 在功率轉(zhuǎn)變之前，使控制信號(hào)有效以維持所述所選擇的存儲(chǔ)器設(shè)備處于缺省狀態(tài)； 當(dāng)使所述控制信號(hào)有效時(shí)，將所選擇的存儲(chǔ)器設(shè)備的功率電平從第一電壓電平轉(zhuǎn)變?yōu)榈诙妷弘娖剑? 等待預(yù)定持續(xù)長度的時(shí)間，以允許所述功率電平穩(wěn)定；和 使所述控制信號(hào)無效，以將所述所選擇的存儲(chǔ)器設(shè)備從缺省狀態(tài)釋放，從而阻止所述所選擇的存儲(chǔ)器設(shè)備中的意外的編程或者擦除操作。
11.權(quán)利要求10的方法，其中，所述第二電壓電平為用于穩(wěn)定電路操作的最小電壓電平。
12.權(quán)利要求10的方法，其中，所述第二電壓電平為電源的最大操作電壓電平。
13.權(quán)利要求10的方法,其中,所述第一電壓電平對(duì)應(yīng)于電源的低功率模式操作電壓電平。
14.權(quán)利要求10的方法，其中，所述第一電壓電平對(duì)應(yīng)于電源的缺失。
15.權(quán)利要求10的方法，其中，維持所述存儲(chǔ)器設(shè)備處于缺省狀態(tài)包括設(shè)定存儲(chǔ)器設(shè)備中的設(shè)備寄存器為缺省值。
16.權(quán)利要求15的方法，其中，所述設(shè)備寄存器包括命令寄存器。
17.權(quán)利要求10的方法，還包括在將所述存儲(chǔ)器設(shè)備從所述缺省狀態(tài)釋放時(shí)執(zhí)行設(shè)備初始化的步驟。
18.權(quán)利要求17的方法，其中，所述執(zhí)行設(shè)備初始化的步驟包括對(duì)于所述存儲(chǔ)器設(shè)備產(chǎn)生設(shè)備地址和設(shè)備標(biāo)識(shí)符信息。
19.權(quán)利要求9的方法，其中，所述上電的步驟包括 在功率轉(zhuǎn)變之前，在第一時(shí)間使控制信號(hào)有效，以維持所述存儲(chǔ)器設(shè)備處于缺省狀態(tài)； 當(dāng)使所述控制信號(hào)有效時(shí)，在第二隨后時(shí)間將所述存儲(chǔ)器設(shè)備的功率電平從第一電平轉(zhuǎn)變?yōu)榈诙娖剑? 等待預(yù)定持續(xù)長度的時(shí)間以允許所述功率電平穩(wěn)定；和 在第三隨后時(shí)間，使所述控制信號(hào)無效以將所述存儲(chǔ)器設(shè)備從缺省狀態(tài)釋放，從而阻止所述存儲(chǔ)器設(shè)備中的意外的編程或者擦除操作。
20.一種存儲(chǔ)器系統(tǒng)，包括多個(gè)存儲(chǔ)器設(shè)備和用于控制所述設(shè)備的控制器，所述存儲(chǔ)器系統(tǒng)能夠在接收第一命令之前執(zhí)行上電所選擇的存儲(chǔ)器設(shè)備的功能。
21.權(quán)利要求20的存儲(chǔ)器系統(tǒng)，其中，所述上電的功能包括 在功率轉(zhuǎn)變之前，使控制信號(hào)有效以維持所選擇的存儲(chǔ)器設(shè)備處于缺省狀態(tài)； 當(dāng)使所述控制信號(hào)有效時(shí)，將所選擇的存儲(chǔ)器設(shè)備的功率電平從第一電壓電平轉(zhuǎn)變?yōu)榈诙妷弘娖剑? 等待預(yù)定持續(xù)長度的時(shí)間以允許所述功率電平穩(wěn)定；和 使所述控制信號(hào)無效以將所選擇的存儲(chǔ)器設(shè)備從缺省狀態(tài)釋放，從而阻止所述所選擇的存儲(chǔ)器設(shè)備中的意外的編程或者擦除操作。
22.權(quán)利要求20的存儲(chǔ)器系統(tǒng)，其中，所述上電的功能包括 在功率轉(zhuǎn)變之前，在第一時(shí)間使控制信號(hào)有效以維持所述存儲(chǔ)器設(shè)備處于缺省狀態(tài)；當(dāng)使所述控制信號(hào)有效時(shí)，在第二隨后時(shí)間將所述存儲(chǔ)器設(shè)備的功率電平從第一電平轉(zhuǎn)變?yōu)榈诙娖剑? 等待預(yù)定持續(xù)長度的時(shí)間以允許所述功率電平穩(wěn)定；和 在第三隨后時(shí)間，使所述控制信號(hào)無效以將所述存儲(chǔ)器設(shè)備從缺省狀態(tài)釋放，從而阻止所述存儲(chǔ)器設(shè)備中的意外的編程或者擦除操作。
全文摘要
存儲(chǔ)器系統(tǒng)體系結(jié)構(gòu)具有串聯(lián)的存儲(chǔ)器設(shè)備。存儲(chǔ)器系統(tǒng)為可擴(kuò)縮的，以包括任意數(shù)量的存儲(chǔ)器設(shè)備，而沒有任何性能下降或者復(fù)雜的重新設(shè)計(jì)。每一個(gè)存儲(chǔ)器設(shè)備具有串行的輸入/輸出接口，用于在其他存儲(chǔ)器設(shè)備和存儲(chǔ)器控制器之間通信。存儲(chǔ)器控制器以至少一個(gè)位流來發(fā)布命令，其中該位流遵循模塊化命令協(xié)議。該命令包括具有可選的地址信息和設(shè)備地址的操作碼，使得僅有所尋址的存儲(chǔ)器設(shè)備對(duì)命令起作用。與每個(gè)輸出數(shù)據(jù)流和輸入命令數(shù)據(jù)流并行地分別提供分離的數(shù)據(jù)輸出選通和命令輸入選通信號(hào)，用于識(shí)別數(shù)據(jù)的類型和數(shù)據(jù)的長度。模塊化命令協(xié)議被用于在每一存儲(chǔ)器設(shè)備中執(zhí)行并發(fā)的操作以進(jìn)一步提高性能。
文檔編號(hào)G11C7/20GK102760476SQ20121011194
公開日2012年10月31日 申請(qǐng)日期2007年8月22日 優(yōu)先權(quán)日2006年8月22日
發(fā)明者S·普日貝爾斯基, 吳學(xué)俊, 潘弘柏, 金鎮(zhèn)祺 申請(qǐng)人:莫塞德技術(shù)公司