存儲(chǔ)器錯(cuò)誤檢測(cè)方法及裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種非易失性存儲(chǔ)器操作方法及裝置，特別是涉及一種存儲(chǔ)器錯(cuò)誤檢測(cè)方法及裝置。
【背景技術(shù)】
[0002]隨著NAND Flash存儲(chǔ)器的存儲(chǔ)密度和制造進(jìn)程的不斷升級(jí)，存儲(chǔ)單元的可靠性問(wèn)題受到越來(lái)越多的挑戰(zhàn)，目前研究實(shí)踐表明合理使用錯(cuò)誤糾正碼(ECC)能夠有效提高器件可靠性以及延長(zhǎng)使用壽命。對(duì)于一定長(zhǎng)度的序列，其中錯(cuò)誤單元的總位數(shù)是ECC能否成功糾錯(cuò)的重要參數(shù)，因此如何快速獲取該參數(shù)十分重要。
[0003]另一方面，在載有NAND Flash裸片的晶圓制造過(guò)程中，由于工藝流程十分復(fù)雜，不可避免的導(dǎo)致某些芯片中的存儲(chǔ)單元存在缺陷。芯片中失效單元的數(shù)目是衡量其品質(zhì)的一個(gè)關(guān)鍵參數(shù)，因此為了實(shí)現(xiàn)高效篩選芯片的目的，必須快速獲取存儲(chǔ)數(shù)據(jù)出錯(cuò)的總位數(shù)。
[0004]此外，在NAND Flash單芯片價(jià)格(Average Selling Price, ASP)降低的同時(shí)，不斷增長(zhǎng)的芯片存儲(chǔ)密度卻使測(cè)試成本變得越來(lái)越高。因此縮減測(cè)試成本成為亟待解決的問(wèn)題。在芯片內(nèi)以較小的代價(jià)實(shí)現(xiàn)芯片的可測(cè)性設(shè)計(jì)，可以有效地優(yōu)化測(cè)試流程、縮短測(cè)試時(shí)間、減少測(cè)試資源消耗。
[0005]如圖1所示為一種存儲(chǔ)器錯(cuò)誤檢測(cè)裝置，包括電壓發(fā)生器、解碼器、存儲(chǔ)器單元陣列、控制器、頁(yè)緩沖器以及輸入/輸出(I/o)緩沖器，其中控制器包括寄存器和指令接口。1/0緩沖器從裝置外獲取指令經(jīng)過(guò)指令接口輸送至控制器內(nèi)的寄存器，在控制器向電壓發(fā)生器發(fā)送的控制信號(hào)VG_signal、以及向解碼器發(fā)送的控制信號(hào)DEC_signal的控制下，電壓發(fā)生器發(fā)出的電信號(hào)經(jīng)過(guò)解碼器變?yōu)樽志€(WL)控制信號(hào)并輸送至存儲(chǔ)器單元陣列，同時(shí)控制器向頁(yè)緩沖器發(fā)送頁(yè)選擇信號(hào)PB_signal，頁(yè)緩沖器向存儲(chǔ)器單元陣列發(fā)送位線(BL)信號(hào)以與WL結(jié)合而獲取陣列中某個(gè)行列的具體單元數(shù)值，并返回至頁(yè)緩沖器中，最后輸出至10緩沖器。圖2示出了其錯(cuò)誤檢測(cè)方法:首先裝載測(cè)試數(shù)據(jù)并編程到待測(cè)存儲(chǔ)單元，例如經(jīng)由10緩沖器、頁(yè)緩沖器將數(shù)據(jù)編程到存儲(chǔ)器單元陣列中；然后如圖1前述過(guò)程，讀取測(cè)試單元中所存儲(chǔ)的數(shù)據(jù)；最后對(duì)測(cè)試數(shù)據(jù)與讀出數(shù)據(jù)進(jìn)行片外比較，獲得測(cè)試結(jié)果。
[0006]為了獲得測(cè)試結(jié)果，必須在圖1所示的芯片外部比較測(cè)試數(shù)據(jù)以及讀取的數(shù)據(jù)，這樣存在兩個(gè)基本問(wèn)題:1)外部測(cè)試結(jié)構(gòu)除了執(zhí)行編程、讀取操作外，還必須包含特定的比較功能模塊，以便將兩者數(shù)據(jù)進(jìn)行比較，增加了測(cè)試的復(fù)雜度；2)錯(cuò)誤檢測(cè)流程包括編程、讀取、比較三個(gè)基本操作，其中基于外部測(cè)試結(jié)構(gòu)的比較分析，速度難以保證。

【發(fā)明內(nèi)容】

[0007]由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，提出一種能夠簡(jiǎn)易、快速進(jìn)行錯(cuò)誤檢測(cè)的存儲(chǔ)器錯(cuò)誤檢測(cè)方法及裝置。
[0008]為此，本發(fā)明提供了一種存儲(chǔ)器錯(cuò)誤檢測(cè)裝置，在同一個(gè)芯片上包括控制裝置、存儲(chǔ)器單元陣列、頁(yè)緩沖器、錯(cuò)誤檢測(cè)單元以及10緩沖器，錯(cuò)誤檢測(cè)單元位于頁(yè)緩沖器與10緩沖器之間用于在控制裝置的控制下對(duì)存儲(chǔ)器單元陣列中的錯(cuò)誤進(jìn)行檢測(cè)。
[0009]其中，控制裝置包括電壓發(fā)生器、解碼器、控制器，在控制器的控制下解碼器將來(lái)自電壓發(fā)生器的信號(hào)轉(zhuǎn)變?yōu)榇鎯?chǔ)器單元陣列的字線控制信號(hào)；優(yōu)選地，控制裝置的控制器進(jìn)一步包括用于存儲(chǔ)錯(cuò)誤檢測(cè)單元檢測(cè)結(jié)果的錯(cuò)誤檢測(cè)單元寄存器，以及用于接收指令或測(cè)試指令的指令/測(cè)試接口。
[0010]其中，錯(cuò)誤檢測(cè)單元包括組合邏輯運(yùn)算模塊、加法器、累加器、觸發(fā)器、比較器、選擇器，寄存器包括錯(cuò)誤碼計(jì)數(shù)寄存器、錯(cuò)誤位計(jì)數(shù)寄存器、故障閾值寄存器、通過(guò)/故障狀態(tài)寄存器、通過(guò)/故障標(biāo)記寄存器、包含錯(cuò)誤位地址的其他錯(cuò)誤信息寄存器。
[0011]其中，頁(yè)緩沖器中的數(shù)據(jù)與10緩沖器輸入的參考數(shù)據(jù)通過(guò)異或門存入錯(cuò)誤碼計(jì)數(shù)寄存器，錯(cuò)誤碼計(jì)數(shù)寄存器與復(fù)位信號(hào)輸入累加器與觸發(fā)器構(gòu)成的反饋回路，反饋回路的輸出一路連接至比較器、在比較器處與來(lái)自故障閾值寄存器的閾值作比較，比較的結(jié)果經(jīng)過(guò)選擇器選擇之后存入通過(guò)/故障狀態(tài)寄存器，反饋回路的輸出另一路連接至錯(cuò)誤位計(jì)數(shù)寄存器陣列。
[0012]其中，頁(yè)緩沖器分為S個(gè)區(qū)段，錯(cuò)誤位計(jì)數(shù)寄存器陣列包括對(duì)應(yīng)的S個(gè)錯(cuò)誤位計(jì)數(shù)寄存器，S大于等于1。
[0013]本發(fā)明還提供了一種存儲(chǔ)器錯(cuò)誤檢測(cè)方法，采用如前所述的任一種存儲(chǔ)器錯(cuò)誤檢測(cè)裝置，在控制裝置的控制下通過(guò)位于頁(yè)緩沖器與10緩沖器之間的錯(cuò)誤檢測(cè)單元對(duì)存儲(chǔ)器單元陣列中的錯(cuò)誤進(jìn)行檢測(cè)，其中，所述方法包括步驟:
[0014]a、通過(guò)10緩沖器裝載測(cè)試數(shù)據(jù)并編程到存儲(chǔ)器單元陣列；
[0015]b、根據(jù)指令，對(duì)存儲(chǔ)器單元陣列執(zhí)行錯(cuò)誤檢測(cè)操作，將錯(cuò)誤數(shù)據(jù)位的總數(shù)以及錯(cuò)誤數(shù)據(jù)位的地址存儲(chǔ)到控制器中的寄存器；
[0016]c、通過(guò)讀取控制器中的寄存器的數(shù)值，直接獲得錯(cuò)誤檢測(cè)結(jié)果。
[0017]其中，步驟b進(jìn)一步包括:
[0018]bl、從存儲(chǔ)器單元向頁(yè)緩沖器讀取測(cè)試數(shù)據(jù)；
[0019]b2、從頁(yè)緩沖器向錯(cuò)誤檢測(cè)單元讀取測(cè)試數(shù)據(jù)，并且同時(shí)從10緩沖器向錯(cuò)誤檢測(cè)單元加載參考數(shù)據(jù)；
[0020]b3、在錯(cuò)誤檢測(cè)單元中將測(cè)試數(shù)據(jù)與參考數(shù)據(jù)作比較；
[0021]b4、對(duì)比較的結(jié)果進(jìn)行計(jì)數(shù)處理。
[0022]其中，步驟b4進(jìn)一步包括:對(duì)錯(cuò)誤位計(jì)數(shù)，列地址遞增，以及判定列地址是否超過(guò)當(dāng)前區(qū)段，如果否則返回至步驟b2，如果是則前進(jìn)至后續(xù)步驟。
[0023]其中，步驟b4之后進(jìn)一步包括:判定錯(cuò)誤是否大于閾值，如果是則設(shè)置故障標(biāo)記，如果否則設(shè)置通過(guò)標(biāo)記；存儲(chǔ)故障信息；計(jì)數(shù)器復(fù)位；區(qū)段遞增；判定是否超過(guò)最后區(qū)段，如果是則結(jié)束，如果否則返回至步驟b2。
[0024]其中，步驟bl之前進(jìn)一步包括:判定是否存在錯(cuò)誤檢測(cè)指令，如果是則繼續(xù)執(zhí)行步驟bl，如果否則空載等待。
[0025]依照本發(fā)明的存儲(chǔ)器錯(cuò)誤檢測(cè)方法及裝置，在頁(yè)緩沖器和10緩沖器之間插入錯(cuò)誤檢測(cè)單元，在存儲(chǔ)器進(jìn)行編程和擦除操作之后實(shí)現(xiàn)內(nèi)部錯(cuò)誤檢測(cè)操作，獲取錯(cuò)誤存儲(chǔ)單元信息，簡(jiǎn)易快速并低成本實(shí)現(xiàn)了錯(cuò)誤檢測(cè)。
【附圖說(shuō)明】
[0026]以下參照附圖來(lái)詳細(xì)說(shuō)明本發(fā)明的技術(shù)方案，其中:
[0027]圖1為一種存儲(chǔ)器錯(cuò)誤檢測(cè)結(jié)構(gòu)示意圖；
[0028]圖2為圖1所示的錯(cuò)誤檢測(cè)方法的流程圖；
[0029]圖3為本發(fā)明存儲(chǔ)器錯(cuò)誤檢測(cè)架構(gòu)示意圖；
[0030]圖4為圖3所示的錯(cuò)誤檢測(cè)方法的整體流程圖；
[0031]圖5為圖3中頁(yè)緩沖器的分段示意圖；
[0032]圖6為圖3中寄存器的不意圖；
[0033]圖7為圖4所示整體流程圖對(duì)應(yīng)的具體各個(gè)步驟；
[0034]圖8為圖3所示架構(gòu)工作時(shí)的時(shí)序圖；
[0035]圖9為圖3所示架構(gòu)的具體電路結(jié)構(gòu)。
【具體實(shí)施方式】
[0036]以下參照附圖并結(jié)合示意性的實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開(kāi)了能夠簡(jiǎn)易、快速進(jìn)行錯(cuò)誤檢測(cè)的存儲(chǔ)器錯(cuò)誤檢測(cè)方法及裝置。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請(qǐng)中所用的術(shù)語(yǔ)“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說(shuō)明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)蛹?jí)關(guān)系。
[0037]本發(fā)明的存儲(chǔ)器錯(cuò)誤檢測(cè)裝置的整體架構(gòu)如圖3所示，包括電壓發(fā)生器、解碼器、存儲(chǔ)器單元陣列、控制器、頁(yè)緩沖器、輸入/輸出(I/O)緩沖器、以及本發(fā)明特有的錯(cuò)誤檢測(cè)單元?DU)，其中控制器包括EDU寄存器和指令/測(cè)試接口。I/O緩沖器從裝置外獲取測(cè)試指令并輸送至指令/測(cè)試接口，在控制器向電壓發(fā)生器發(fā)送的控制信號(hào)VG_signal、以及向解碼器發(fā)送的控制信號(hào)DEC_signal的控制下，電壓發(fā)生器發(fā)出的電信號(hào)經(jīng)過(guò)解碼器變?yōu)樽志€(WL)控制信號(hào)并輸送至存儲(chǔ)器單元陣列，同時(shí)控制器向頁(yè)緩沖器發(fā)送頁(yè)選擇信號(hào)PB_signal，頁(yè)緩沖器向存儲(chǔ)器單元陣列發(fā)送位線(BL)信號(hào)以與WL結(jié)合而獲取陣列中某個(gè)行列的具體單元數(shù)值，并返回至頁(yè)緩沖器中，EDU在控制器發(fā)送的EDU_signal控制信號(hào)的控制下對(duì)頁(yè)緩沖器進(jìn)行錯(cuò)誤檢測(cè)并將檢測(cè)是否通過(guò)以及哪些數(shù)據(jù)位有錯(cuò)誤等結(jié)果以信號(hào)EDILfeedback(可包含對(duì)應(yīng)不同信息的多個(gè)數(shù)值)返回至控制器，如果檢測(cè)通過(guò)，控制器中EDU寄存器數(shù)據(jù)可通過(guò)I/O緩沖器輸出結(jié)果。
[0038]圖4示出了圖3所示架構(gòu)的錯(cuò)誤檢測(cè)方法的整體流程:首先裝載測(cè)試數(shù)據(jù)并編程到待測(cè)存儲(chǔ)單元，例如經(jīng)由10緩沖器、頁(yè)緩沖器將測(cè)試數(shù)據(jù)編程到存儲(chǔ)器單元陣列中；然后如圖3前述過(guò)程，在圖3所示架構(gòu)的芯片上，接收到錯(cuò)誤檢測(cè)指令后，對(duì)存儲(chǔ)器內(nèi)部執(zhí)行一系列錯(cuò)誤檢測(cè)操作，將錯(cuò)誤數(shù)據(jù)位的總數(shù)以及錯(cuò)誤數(shù)據(jù)位的地址存儲(chǔ)到控制器中的特定(例如EDU)存儲(chǔ)器中；最后讀取EDU寄存器，通過(guò)讀取控制器中相關(guān)寄存器(例如通過(guò)/故障狀態(tài)寄存器)的數(shù)值，直接獲取錯(cuò)誤檢測(cè)結(jié)果。
[0039]由于檢測(cè)單元設(shè)計(jì)在芯片架構(gòu)中，可以在內(nèi)部完成測(cè)試數(shù)據(jù)的比較任務(wù)，外部測(cè)試結(jié)構(gòu)直接讀取相應(yīng)寄存器值，即可獲得錯(cuò)誤檢測(cè)的結(jié)果。因此該方法具有較明顯的優(yōu)占.ν.
[0040]1)由于錯(cuò)誤檢測(cè)單元在芯片內(nèi)部完成測(cè)試任務(wù)，外部測(cè)試結(jié)構(gòu)可以直接讀取寄