專利名稱：放大器感測的制作方法
技術領域：
本發(fā)明涉及放大器感測(sense)。
背景技術：
通常，用于SRAM存儲器單元的單端感測需要讀位線的全擺幅。然而，對全擺幅進行顯影，尤其是在將位線連接至大量存儲器單元導致讀位線具有大負載的情況下，需要花費時間。在感測之前等待將顯影的全擺幅，導致讀操作緩慢。

發(fā)明內容
為了解決上述問題，本發(fā)明提出了一種電路，包括第一讀位線，連接第一存儲器陣列的多個第一存儲器單元和第一參考單元；第一讀位線具有第一讀位線電壓；第二讀位線，連接第二存儲器陣列的多個第二存儲器單元和第二參考單元；第二讀位線具有第二讀位線電壓；以及讀出放大器，被配置為接收第一讀位線作為第一輸入端并且接收第二讀位線作為第二輸入端；其中，當讀取多個第一存儲器單元的存儲器單元時讀取激活存儲器單元；第一參考單元配置為截止；第二參考單元配置為導通；以及讀出放大器配置為提供結果，結果基于第一讀位線電壓和第二讀位線電壓之間的電壓差反應存儲在存儲器單元中的數據邏輯。其中，在讀出放大器配置為提供結果以前，將第一讀位線和第二讀位線配置為充電至高電壓電平。其中，第二參考單元為電流吸收電路，被配置為將第二讀位線電壓拉至低于充電的高電壓電平的電壓電平。其中，第二參考單元包括下拉電路，包括第一晶體管，具有第一漏極、第一源極、以及第一柵極；和第二晶體管，具有第二漏極、第二源極、以及第二柵極；第一漏極連接至第二讀位線；第一源極連接至第二漏極；以及電流吸收電路，連接至第二源極并且被配置為吸收流過第二讀位線、第一晶體管、以及第二晶體管的電流。其中，存儲器單元包括存儲器讀電路，具有第一存儲器晶體管，第一存儲器晶體管具有第一存儲器漏極、第一存儲器源極、以及第一存儲器柵極；以及第二存儲器晶體管，具有第二存儲器漏極、第二存儲器源極、以及第二存儲器柵極；第一存儲器漏極連接至第一讀位線；以及第一存儲器源極連接至第二存儲器漏極。其中，電流吸收電路包括至少一個晶體管，連接至第二源極。
其中，電流吸收電路包括至少一個第一電流吸收電路，第一電流吸收電路包括第三晶體管，具有第三漏極、第三源極、以及第三柵極；第四晶體管，具有第四漏極、第四源極、以及第四柵極；第五晶體管，具有第五漏極、第五源極、以及第五柵極；以及第六晶體管，具有第六漏極、第六源極、以及第六柵極；其中，第三漏極、第四漏極、以及第二源極連接在一起，并且用作連接節(jié)點；第三源極和第五漏極連接在一起；以及第四源極和第六漏極連接在一起。其中至少一個第一電流吸收電路包括多個第二電流吸收電路；多個第二電流吸收電路的每個第二電流吸收電路對應于存儲器陣列的行；以及多個第二電流吸收電路的連接節(jié)點連接在一起。其中，當讀取多個第一存儲器單元中的存儲器單元時，存儲器單元被配置為吸收存儲器電流，并且第二參考單元被配置為吸收低于存儲器電流的參考電流。本發(fā)明還涉及一種方法，包括將第一位線和第二位線充電至高電壓值，其中，第一位線連接至多個第一存儲器單元和讀出放大器的第一輸入端并且第二位線連接至多個第二存儲器單元和讀出放大器的第二輸入端；從而第一位線和第二位線具有第一位線高電壓值和第二位線高電壓值；降低第一位線高電壓值，產生低于第二位線高電壓值的參考電 壓值；使用存儲在電連接至第二位線的存儲器單元中的數據，以使第二位線高電壓值保持不變或者低于參考電壓值；以及讀出放大器提供輸出，輸出基于參考電壓值和第二位線的電壓值之間的電壓差反應存儲在存儲器單元中的數據。其中，使用數據包括將存儲在存儲器單元中的數據傳送至晶體管的柵極；數據通過保持晶體管為截止狀態(tài)使第二位線高電壓值保持不變；數據通過具有導通狀態(tài)的晶體管來使第二位線高電壓值低于參考電壓值。其中，降低第一位線高電壓值包括使用連接至第一位線的電流吸收電路。其中，電流吸收電路包括第一晶體管，具有第一漏極、第一源極、以及第一柵極；第二晶體管，具有第二漏極、第二源極、以及第二柵極；以及至少一個第三晶體管其中第一漏極連接至第一位線；第一源極和第二漏極連接在一起；以及至少一個第三晶體管連接至第二源極。其中，至少一個第三晶體管包括第三晶體管，具有連接至第二源極的漏極，以及至少一個第四晶體管，與第三晶體管串聯連接、或者并聯連接、或者串聯且并聯連接。其中，至少一個第三晶體管包括第三晶體管，具有第三漏極、第三源極、以及第三柵極；第四晶體管，具有第四漏極、第四源極、以及第四柵極；第五晶體管，具有第五漏極、第五源極、以及第五柵極；以及第六晶體管，具有第六漏極、第六源極、以及第六柵極；其中第三漏極、第四漏極、以及第二源極連接在一起，并且作為連接節(jié)點；第三源極和第五漏極連接在一起；以及第四源極和第六漏極連接在一起。該方法可進一步包括利用第一電流降低第一位線電壓，并且使用第二電流以使第二位線高電壓值低于參考電壓；第二電流高于第一電流。本發(fā)明還提出了一種存儲器，包括第一存儲器陣列，包括第一參考單元；多個第一存儲器單元；以及第一讀位線，連接至多個第一存儲器單元和第一參考單元；第二存儲器陣列，包括第二參考單元；多個第二存儲器單元；以及第二讀位線，連接至多個第二存儲器單元和第二參考單元；以及讀出放大器，被配置為接收第一讀位線作為第一輸入端，并且接收第二讀位線作為第二輸入端；其中，多個第一存儲器單元和多個第二存儲器單元的每個存儲器單元包括第一存儲器晶體管，具有第一存儲器漏極、第一存儲器源極、以及第一存儲器柵極；第二存儲器晶體管，具有第二存儲器漏極、第二存儲器源極、以及第二存儲器柵極；第一存儲器漏極連接至第一讀位線；第一存儲器源極連接至第二存儲器漏極；第一參考單元和第二參考單元中的每個包括第一參考晶體管，具有第一參考漏極、第一參考源極、以及第一參考柵極；第二參考晶體管，具有第二參考漏極、第二參考源極、以及第二參考柵極，以及至少一個第三參考晶體管，連接至第二源極；第一參考漏極連接至第二讀位線；以及第一參考源極連接至第二參考漏極。其中，至少一個第三參考晶體管包括以并聯和串聯之一或者以并聯和串聯組合方式所連接的多個第三參考晶體管。其中至少一個第三參考晶體管，包括第三晶體管，具有第三漏極、第三源極、以及第三柵極；第四晶體管，具有第四漏極、第四源極、以及第四柵極；第五晶體管，具有第五漏極、第五源極、以及第五柵極；以及第六晶體管，具有第六漏極、第六源極、以及第六柵極；第三漏極、第四漏極、以及第二源極連接在一起，并且作為連接節(jié)點；第三源極和第五漏極連接在一起；以及第四源極和第六漏極連接至一起。
其中，第三晶體管、第四晶體管、第五晶體管、以及第六晶體管對應于存儲器的行。


在附圖和以下描述中，說明了本發(fā)明的一個或多個實施例的細節(jié)。從描述、附圖、和權利要求中可以明顯發(fā)現其它特征和優(yōu)點。圖I為根據一些實施例的存儲器的框圖；圖2為根據一些實施例的圖I中的存儲器的存儲器單元的詳細電路；圖3A-3D是圖I中存儲器的參考單元的四個說明性實施例的詳細電路；圖4為根據一些實施例示出感測圖I中的存儲器的存儲器單元的配置的讀出放大器的示圖；圖5為示出根據一些實施例的讀取圖I的存儲器單元的方法的流程圖。在多個附圖中，相同的參考標號表示相同的元件。
具體實施例方式以下使用具體的語言公開附圖所示出的實施例或實例。然而應該理解，這些實施例和實例不是用于限定。公開的實施例中的任何變化和改變，并且如本領域的普通技術人員通常會想到的，本發(fā)明公開的原理的任何進一步應用都是預期的。在整個實施例中，參考數字可能會重復，但是即使這些實施例使用相同的參考數字，也不要求將一個實施例中的部件應用到另一個實施例中。一些實施例具有以下特征和/或優(yōu)點之一或者其組合。因為防止了波動，所以生成的參考電壓是穩(wěn)定的。在感測方案中使用讀位線存儲器訪問期間，讀位線為空閑。所以，不需要用于參考位線和/或參考電壓的額外的電路和管芯區(qū)域。參考位單元中的晶體管可配置為用于生成期望的參考電壓。參考讀位線的電容與讀位線的電容大致相同。因此，基于參考讀位線和讀位線的感測是準確的。在多個實施例中的感測速度約為在另一方法中的感測速度的兩倍。實例性存儲器圖I為根據一些實施例的說明性存儲器100的框圖。存儲器單元100的存儲器陣列包括成行和成列設置的多個存儲器單元。為了說明，示出了具有存儲器陣列ARRY-I和存儲器陣列ARRY-2的存儲器100。所示出的存儲器陣列ARRY-I和ARRY-2中的每個具有一用于說明的列。在一些實施例中，在讀周期中，讀取在相同行上的不同列的多個存儲器單元。具有將讀取的數據的存儲器單元稱為存儲器單元RDMC(在圖4中示出)。存儲器陣列的讀位線RBL連接相同存儲器陣列的相同列中的多個存儲器單元MC和參考單元REFCELL。例如，存儲器陣列ARRY-I的列I的讀位線RBL連接存儲器陣列ARRY-I的列I中的多個存儲器單元MC和參考單元REFCELL。存儲器陣列ARRY-I的列2的讀位線RBL連接存儲器陣列ARRY-I的列2中的多個存儲器單元MC和參考單元REFCELL。存儲器陣列ARRY-I的列3的讀位線RBL連接存儲器陣列ARRY-I的列3中的多個存儲器單元MC和參考單元REFCELL等。類似地，存儲器陣列ARRY-2的列I的讀位線RBL連接存儲器陣列 ARRY-2的列I中的多個存儲器單元MC和參考單元REFCELL。存儲器陣列ARRY-2的列2的讀位線RBL連接存儲器陣列ARRY-2的列2中的多個存儲器單元MC和參考單元REFCELL。存儲器陣列ARRY-2的列3的讀位線RBL連接存儲器陣列ARRY-2的列3中的多個存儲器單元MC和參考單元REFCELL等。將傳送要讀取的存儲器單元RDMC的數據的讀位線RBL稱作讀位線RDRBL(在圖4中示出)。將讀位線RDRBL上的電壓值稱作電壓VRDRBL(沒有標示出)。將用作參考位線的讀位線RBL稱作參考位線REFRBL (在圖4中示出)。將在參考位線REFRBL上的電壓值稱作電壓VREFRBL (沒有標示出)。在一些實施例中，當要讀取的存儲器單元RDMC位于第一存儲器陣列ARRY-I中時，將連接至位于第一存儲器陣列ARRY-I中的存儲器單元RDMC的讀位線RBL用作讀位線RDRBL。另外，將位于存儲器陣列ARRY-2中的相同列上的相應讀位線用作參考讀位線REFRBL。此外，將連接至參考讀位線REFRBL的參考單元REFCELL用作參考單元，并且稱作參考單元RDREFCELL(在圖4中示出)。類似地，當要讀取的存儲器單元RDMC位于第二存儲器陣列ARRY-2中時，將連接至位于存儲器陣列ARRY-2中存儲器單元RDMC的讀位線RBL用作讀位線RDRBL。另外，將位于存儲器陣列ARRY-I中的相同列上的相應讀位線RBL和參考單元REFCELL分別用作參考位線REFRBL和參考單元RDREFCELL。在例如存儲器陣列ARRY-I和存儲器陣列ARRY-2的兩個存儲器陣列之間共享讀出放大器SA的行。為了說明,僅示出了讀出放大器的行的一個讀出放大器SA。讀出放大器SA接收來自第一存儲器陣列ARRY-I的讀位線RBL作為第一輸入端，并且接收來自第二存儲器陣列ARRY-2的讀位線RBL作為第二輸入端。將用于感測存儲器單元RDMC的數據的讀出放大器稱作讀出放大器RDSA(在圖4中示出)。當讀取存儲器單元RDMC時，讀出放大器RDSA感測讀位線RDRBL的電壓VRDRBL和參考位線REFRBL的電壓VREFRBL之間的電壓差。然后，讀出放大器RDSA在輸出端OSA處提供適當的數據，該數據反應存儲在存儲器單元RDMC中的數據。 參考單元REFCELL用于在參考位線REFRBL上生成電壓VREFRBL。將電壓VREFRBL用作用于讀出放大器RDSA的參考電壓。存儲器陣列與參考單元REFCELL的行相關。在圖I中，存儲器陣列ARRY-I與參考單元REFCELL的行Rl相關，并且存儲器陣列ARRY-2與參考單元REFCELL的行R2相關。為了說明，示出的行Rl和R2中的每個僅具有一參考單元REFCELL。將與陣列ARRY-I相關的參考單元REFCELL連接至位于陣列ARRY-I的相應列中的多個存儲器單元MC。將與陣列ARRY-2相關的參考單元REFCELL連接至位于陣列ARRY-2的列中的多個存儲器單元MC。將選擇生成參考電壓VREFRBL的參考單元REFCELL稱作參考單元RDREFCELL。在一些實施例中，參考單元RDREFCELL位于參考位線REFRBL的相同存儲器陣列中的相同列中。例如，如果參考位線REFRBL在存儲器陣列ARRY-I的列I中，則參考單元RDREFCELL也在存儲器陣列ARRY-I的列I中。但是，如果參考位線REFRBL位于存儲器陣列ARRY-2的列I中，則參考單元RDREFCELL位于存儲器陣列ARRY-2的列I中等。邊緣單元EC的陣列工作使得內部的存儲器單元以相同的方式執(zhí)行。例如，沒有邊緣單元EC的情況下，位于存儲器陣列邊緣的存儲器單元具有的性能可以與不位于邊緣的存儲器單元的性能不同。在一些實施例中，邊緣單元EC還作為在讀取存儲器單元中使用的參考單元RDREFCELL的接地路徑。示例性存儲器單元圖2為示出根據一些實施例的存儲器單元的細節(jié)的電路200。因為電路205包括六個晶體管，所以將本領域中公知的電路205稱作6晶體管或者6-T單元。沒有描述電路205的功能細節(jié)。將電路210稱作電路200的讀電路。因為電路200包括在6-T單元205中的6個晶體管和在電路210中的兩個晶體管NI和N2，所以將電路200稱作8晶體管或者8-T存儲器單元。讀字線RWL用于激活或者選擇連接至讀字線RWL的存儲器單元。為了說明，當讀取存儲器單元200時，將讀字線RWL稱作RDRWL(沒有標示出)并且通過施加高(High)來激活該讀字線。因為位于晶體管NI的柵極處的讀字線RDRWL為高(High)，所以晶體管NI導通。在讀或者感測之前，讀位線RDRBL預充電至高電壓電平(例如，高平(High))。因為在讀取以前對讀位線RDRBL進行充電，所以使用術語“預充電”代替“充電”。如果在晶體管N2的柵極處出現的存儲節(jié)點NO處的數據為高(High)，則晶體管N2導通。導通的晶體管NI和N2導致電流IN2通過晶體管NI和N2從讀位線RDRBL流至地。晶體管NI和N2也將晶體管NI的漏極處的電壓拉向晶體管N2的源極處的電壓。因為晶體管NI的漏極連接至讀位線RDRBL并且晶體管N2的源極接地或者為低(例如，Low)，所以晶體管NI和N2將讀位線RDRBL處的電壓電平拉向低(Low)。實際上，在讀位線RDRBL處的電壓VRDRBL被放電或者從預充電高電壓電平降低。相反，當在節(jié)點NO處的數據為低(Low)時，晶體管N2關斷。所以，晶體管NI和N2用作開路。因此，電壓VRDRBL保持在相同的預充電高電壓電平。實例性參考單元圖3A-3D為具有電流吸收電路320A-320D的參考單元REFCELL的四個實施例。當將參考單元REFCELL用于讀取存儲器單元RDMC時，將參考單元REFCELL稱作參考單元RDREFCELL。將連接至參考單元RDREFCELL的讀位線RBL稱作參考位線REFRBL。在感測以前，將參考位線REFRBL預充電至高(High)。參考單元RDREFCELL用于生成在參考位線REFRBL上的參考電壓VREFRBL，該參考電壓將由讀出放大器用于感測。 圖3A為示出根據第一實施例的參考單元REFCELL的細節(jié)的電路300A的示圖。在一些實施例中，晶體管Nl-R和N2-R為在存儲器平臺上的內核晶體管，并且具有不同尺寸。晶體管N3R具有與晶體管Nl-R或者晶體管N2-R相同的尺寸。下拉電路310對應于存儲器單元200的讀電路210。除了將晶體管N2-R的柵極連接至工作電壓VCC而將晶體管N2的柵極連接至存儲節(jié)點NO以外，以與電路210中構造晶體管NI和N2的相同方式來構造晶體管Nl-R和N2-R。在一些實施例中，電路310的電流吸收電容與電路210的電流吸收電容大致相同。換而言之，晶體管Nl-R和N2-R的電流吸收電容與存儲器單元RDMC中的晶體管NI和N2的電流吸收電容大致相同。電流吸收電路320A包括與電路310串聯連接的晶體管N3-R。晶體管N3-R的漏極連接至晶體管N2-R的源極。電路320A通過晶體管N3-R對電流IN2-R的電流路徑提供附加電阻，該電流從參考位線REFRBL流過晶體管N1-R、晶體管N2-R、以及晶體管N3-R。因此，當訪問存儲器單元RDMC、并且參考位線REFRBL和讀位線RDRBL這兩者都從高(High)放電時，通過晶體管NI和N2從讀位線RDRBL至地流動的圖2中的電流IN2大于通過晶體管N1-R、晶體管N2-R、以及晶體管N3-R從參考位線REFRBL至地流動的電流IN2-R。因此，相比于電壓VREFRBL，電壓VRDRBL更多地被放電。換句話說，電壓VRDRBL低于電壓VRERBL。在一些實施例中，因為晶體管N2-R的柵極連接至高電壓VCC，所以晶體管N2-R總是導通。晶體管Nl-R的柵極連接至參考字線REFWL。當將參考單元RDREFCELL用于感測相應的存儲器單元RDMC時，將參考字線REFWL稱作RDREFWL，并且將高(High)施加給該參考字線。所以，晶體管Nl-R導通。導通的晶體管Nl-R和N2-R將參考位線REFRBL的電壓VREFRBL朝下拉向晶體管N2-R的源極或者晶體管N3-R的漏極處的低電壓電平。由讀出放大器RDSA將在參考位線REFRBL處的電壓電平VREFRBL用作參考電壓。在一些實施例中，將位于不同列中的相應晶體管N2-R的多個源極連接在一起。在圖3B-圖3D中，為了說明，激活了電路310。通過將高(High)施加給參考字線RDREFffL來使晶體管Nl-R和N2-R導通。圖3B為示出根據第二實施例的參考單元REFCELL的細節(jié)的電路300B的示圖。與電路300A相比較，電路300B包括作為電路320A的第二實施例的電路320B。與電路320A相比較，電路320B另外包括與晶體管N3-R并聯連接的晶體管N4-R。即，將晶體管N4-R的漏極連接至晶體管N3-R的漏極。所以，除流過晶體管N3-R以外，電流IN2-R還流過晶體管N4-R。電路320B用于進行說明，并聯和/或串聯連接的一個或多個額外的晶體管N4-R在多個實施例的范圍內，該一個或多個額外的晶體管與晶體管N3-R并聯連接。圖3C為示出根據第三實施例的參考單元REFCELL的細節(jié)的電路300C的示圖。與電路300A相比較，電路300C包括作為電流吸收電路320A的第三實施例的電路320C。與電路320A相比較，電路320C另外包括與晶體管N3-R串聯連接的晶體管N5-R。將晶體管N5-R的漏極連接至晶體管N3-R的源極。當晶體管N3-R和N5-R導通時，電流IN2-R流過晶體管N3-R和N5-R。電路320C用于進行說明，并聯和/或串聯連接的一個或多個額外的晶體管N5-R在多個實施例的范圍內，該一個或多個額外的晶體管與晶體管N3-R串聯連接。圖3D為示出根據第四實施例的參考單元REFCELL的細節(jié)的電路300D的示圖。與電路300A相比較，電路300D包括作為電流吸收電路320A的第四實施例的電路320D。在一些實施例中，電路320D為圖I的邊緣單元EC的實施例。在電路320D中，晶體管N6-R與晶體管N8-R串聯連接，而晶體管N7-R與晶體管N9-R串聯連接。晶體管N6-R和N7-R的漏極連接在一起并且形成連接至晶體管N2-R的源 極的連接節(jié)點CN0。當晶體管N6-R、N8-R、N7-R、以及N9-R導通時，電流IN2-R通過晶體管N6-R、N8-R、N7-R、以及N9-R至地流動。根據應用，多個電路320D經由連接節(jié)點CNO連接至晶體管N2-R的源極以作為電路310的接地路徑。
電路300A-300D用于進行說明。具有與晶體管N2-R的源極連接的不同并聯和/串聯配置的不同數量的晶體管在多個實施例的范圍內。每種配置產生不同的電阻，影響電流IN2-R的流動，從而影響參考電壓VREFRBL的電壓電平。在一些實施例中，將參考電壓VREFRBL設置為預定值。然后，以并聯和/或串聯組合的方式配置多個晶體管，以獲得預定電壓值VREFRBL。在一些實施例中，當存在連接至晶體管N2-R的源極的多個晶體管時，晶體管可編程以被導通或者截止。例如，多個晶體管導通或截止以將參考電壓VREFRBL設置為預定值。換句話說，電壓VREFRBL的值基于導通以作為電流IN2-R的電流路徑的多個晶體管的數量。本領域的技術人員將認識到，晶體管的導通或截止基于施加在晶體管的柵極處的電壓。在一些實施例中，位于不同列中的相應晶體管N2-R的多個源極連接至相同節(jié)點CN0，并且同時讀取位于多個列中的多個存儲器單元。在圖3A-3D所示的參考單元REFCELL的不同實施例中，多于I個的晶體管連接至晶體管N2-R的源極并且作為電流IN2-R電流路徑。所以，電流IN2-R是穩(wěn)定的。因為電流IN2-R用于下拉在參考位線REFRBL處的電壓VREFRBL或者對該電壓放電，并且電流IN2-R是穩(wěn)定的，所以電壓VREFRBL是穩(wěn)定的。多個實施例通過在電流吸收電路320中配置適當數量的導通和/或截止的晶體管，以防止電壓VREFRBL 波動。參考單元300A-300D用于進行說明，用于生成參考電壓VREFRBL的其他機構在多個實施例的范圍內。電流吸收電路為這種機構的實例。電流吸收電路配置有電流吸收電容以獲得預定電壓VREFRBL?？蛇x地進行描述的，電流吸收電路為電流源，將該電流源被配置為提供將電壓VREFRBL拉至預定值的電流。放大器感測圖4為根據一些實施例的感測電路400的示圖。在該說明中，選擇讀出放大器SA以感測要讀取的存儲器單元RDMC，并且將該讀出放大器稱作讀出放大器RDSA (圖4中未示出)。要讀取的存儲器單元RDMC連接至相應的讀位線RDRBL。類似地，還選擇了連接至相應參考讀位線REFRBL的參考單元RDREFCELL以生成參考電壓VREFRBL。為了說明，具有電壓VREFRBL的參考位線REFRBL連接至讀出放大器RDSA的正極輸入端。具有電壓VRDRBL的讀位線RDRBL提供(feed)至讀出放大器RDSA的負極輸入端。在感測時，讀出放大器RDSA感測電壓VREFRBL和電壓VRDRBL之間的電壓差。如果電壓VREFRBL高于電壓VRDRBL，則讀出放大器RDSA在其輸出端OSA提供高(High)。但是如果電壓VREFRBL低于電壓VRDRBL，則讀出放大器RDSA在其輸出端OSA提供低(Low)。在這兩種情況下，通過讀出放大器RDSA所提供的邏輯電平反應存儲在存儲器單元200中的數據。例如，當存儲器單元200中的節(jié)點NO處的數據為高(High)時，通過電路200的晶體管NI和N2對讀位線RDRBL的電壓VRDRBL進行放電。同時，通過電路300的晶體管Nl-R和N2-R對在參考位線REFRBL處的電壓VREFRBL進行放電。在一些實施例中，從參考位線REFRBL至地的電流路徑的電阻大于從讀位線RDRBL至地的電流路徑的電阻。所以，流過讀 位線RDRBL的電流IN2約為流過參考位線REFRBL的電流IN2-R的兩倍，這導致相比于電壓VREFRBL,電壓VRDRBL更多地被放電。因此，電壓VREFRBL高于電壓VRDRBL。因此，讀出放大器RDSA提供高(High)。相反，當節(jié)點NO處的數據為低(Low)時，在讀位線RERBL處的電壓VRDRBL保持預充電的高電壓電平，而在參考位線REFRBL處的電壓VREFRBL放電。實際上，電壓VREFRBL低于電壓VRDRBL。所以，讀出放大器RDSA提供低(Low)。在一些實施例中，第一存儲器陣列ARRY-I的讀位線RBL與第二存儲器陣列ARRY-2的讀位線的電容大致相同。此外，如果讀位線RDRBL來自存儲器陣列ARRY-1，則參考位線REFRBL來自存儲器陣列ARRY-2，并且反之亦然。所以，讀位線RDRBL的電容與參考位線REFRBL的電容大致相同。在這種情況下，讀出放大器RDSA接收到具有大致相同電容的兩個輸入信號，并且因此提供可靠的結果，否則，如果讀位線RDRBL和參考讀位線REFRBL具有不同電容，則讀出放大器提供的結果將受到影響。實例性方法圖5為示出根據一些實施例的讀取存儲在存儲器單元中的數據的方法的流程圖 500。在步驟505中，識別用于讀取的存儲器陣列ARRY-I中的存儲器單元。將識別出的存儲器單元稱作RDMC。為了說明，存儲器單元RDMC位于存儲器陣列ARRY-I的列I中。在步驟510中，識別連接至存儲器單元RDMC并且傳送用于存儲器單元RDMC的數據的相應讀位線。將該讀位線稱作讀位線RDRBL。因為存儲器單元RDMC位于存儲器陣列ARRY-I的列I中，所以讀位線RDRBL位于存儲器陣列ARRY-I的列I中。在步驟515中，識別與存儲器單元RDMC相對應的參考讀位線、參考單元、以及讀出放大器以生成用于讀取存儲在存儲器單元RDMC中的數據的參考電壓。將所識別的參考讀位線、參考單元、以及讀出放大器分別稱作參考位線REFRBL、參考單元RDREFCELL、以及讀出放大器RDSA。在該說明中，因為所選擇的存儲器單元RDMC位于存儲器陣列ARRY-I的列I中，所以參考位線REFRBL和參考單元RDREFCELL位于存儲器陣列ARRY-2的列I中。此夕卜，讀出放大器RDSA也位于列I中并且在存儲器陣列ARRY-I和存儲器陣列ARRY-2之間共享。實際上，連接至讀出放大器RDSA的輸入端的存儲器陣列ARRY-I的列I的讀位線RBL和存儲器陣列ARRY-2的列I的讀位線RBL分別為讀位線RDRBL和參考讀位線REFRBL。在步驟520中，將讀位線RDRBL和參考位線REFRBL預充電至高(High)，使電壓VRDRBL和VREFRBL為高邏輯電平。在步驟525中，激活與參考單元RDREFCELL相對應的參考字線RDREFWL以使參考單元RDREFCELL的晶體管Nl-R導通。所以，參考單元RDREFCELL的晶體管Nl-R和N2-R使參考讀位線REFRBL放電。因此，電壓VREFRBL從預充電高電壓電平降低。然后，將電壓VREFRBL用作讀出放大器RDSA的參考電壓。在步驟530中，激活與存儲器單元RDMC相對應的讀字線RDRWL以激活存儲器單元RDMC。因此，存儲器單元RDMC的晶體管NI導通。所以，如果存儲在存儲器單元RDMC中的數據為高(High)，則之后存儲器單元RDMC的晶體管NI和N2使讀位線RDRBL的電壓VRDRBL放電。在這種情況下，因為相比于電壓VREFRBL，電壓VRDRBL更多地被放電，所以電壓VRDRBL低于電壓VREFRBL。但是如果存儲在存儲器單元RDMC中的數據為低(Low)，則電壓VRDRBL保持在預充電高電壓電平。在這種情況下，因為電壓VRDRBL保持在相同預充電電壓電平而電壓VREFRBL放電，所以電壓VRDRBL高于電壓VREFRBL。在步驟535中，基于在電壓VREFRBL和VRDRBL之間的差，讀出放大器RDSA提供反應存儲在存儲器單元RDMC中的數據的結果。例如，如果參考位線REFRBL連接至讀出放大器RDSA的正極輸入端而讀位線RDRBL連接至讀出放大器RDSA的負極輸入端，則當電壓VREFRBL高于電壓VRDRBL時，讀出放大器RDSA提供高(High)。但是如果電壓VREFRBL低于電壓VRDRBL，則讀出放大器RDSA提供低(Low)。相反，如果參考位線REFRBL連接至讀出放大器RDSA的負極輸入端而讀位線RDRBL連接至讀出放大器RDSA的正極輸入端，則當電壓VREFRBL高于電壓VRDRBL時，讀出放大器RDSA提供低(Low)。但是如果電壓VREFRBL低于電壓VRDRBL，則讀出放大器RDSA提供高(High)。以上方法500中的實例用于進行說明。同時讀取均位于不同列中的一個以上的存儲器單元在多個實施例的范圍內。與圖5的實例所說明的對存儲器單元的讀取類似地，對位于不同列和/或不同陣列中的存儲器單元執(zhí)行讀取，并且是本領域的技術人員所能夠認識到的。例如，如果要讀取的存儲器單元RDMC位于陣列ARRY-2的列I中，則連接至存儲器單元RDMC的陣列ARRY-2的讀位線RBL為讀位線RDRBL。然而，位于存儲器陣列ARRY-I的列I中的讀位線RBL和參考單元REFCELL被分別選擇作為各個參考位線REFRBL和參考單元 RDREFCELL 等。已經描述了多個實施例。然而，應該理解，在不背離本發(fā)明的精神和范圍的情況下，可以進行多種修改。例如，將多個晶體管示出為特定摻雜類型(例如，N型或P型金屬氧化物半導體(NM0S或PMOS))是為了說明，本發(fā)明的實施例不僅限于特定類型。選擇用于特定晶體管的不同摻雜類型在多個實施例的范圍內。用在以上描述中的多個信號的低或高(例如，Low或High)也是為了說明。當激活和/或去激活信號時，多個實施例不僅限于特定電平，并且選擇不同電平在多個實施例的范圍內。一些實施例涉及電路，包括第一讀位線、第二讀位線、以及讀出放大器。將第一讀位線連接第一存儲器陣列的多個第一存儲器單元和第一參考單元。第一讀位線具有第一讀位線電壓。第二讀位線連接第二存儲器陣列的多個第二存儲器單元和第二參考單元。第二讀位線具有第二讀位線電壓。將讀出放大器配置為作為第一輸入端連接第一讀位線并且作為第二輸入端連接第二讀位線。當讀取多個第一存儲器單元的存儲器單元時，讀激活的存儲器單元，將第一參考單元配置為截止，將第二參考單元配置為導通，并且將讀出放大器配置為提供結果，該結果反應基于在第一讀位線電壓和第二讀位線電壓之間的電壓偏差存儲在存儲器單元中的數據邏輯。一些實施例涉及存儲器，包括第一存儲器陣列、第二存儲器陣列、以及讀出放大器。第一存儲器陣列包括第一參考單元；多個第一存儲器單元；以及第一讀位線，連接至該多個第一存儲器單元和第一參考單元。第二存儲器陣列包括第二參考單元；多個第二存儲器單元；以及第二讀位線，連接至多個第二存儲器單元和第二參考單元。將讀出放大器配置為作為第一輸入端連接第一讀位線并且作為第二輸入端連接第二讀位線。多個第一存儲器單元和多個第二存儲器單元的每個存儲器單元包括第一存儲器晶體管，具有第一存儲器漏極、第一存儲器源極、以及第一存儲器柵極；和第二存儲器晶體管，具有第二存儲器漏極、第二存儲器源極、以及第二存儲器柵極。第一存儲器漏極連接至第一讀位線。第一存儲器源極連接至第二存儲器漏極。第一參考單元和第二參考單元的每個包括第一參考晶體管，具有第一參考漏極、第一參考源極、以及第一參考柵極；第二參考晶體管，具有第二參考漏極、第二參考源極、以及第二參考柵極；以及連接至第二源極的至少一個第三晶體管。將第一參考漏極連接至第二讀位線。將第二參考源極連接至第二參考漏極。
一些實施例涉及方法，包括將第一位線和第二位線充電至高電壓值其中，將該第一位線連接至多個第一存儲器單元和放大器的第一輸入端，并且將該第二位線連接至多個第二存儲器單元和放大器的第二輸入端；第一位線和第二位線因此具有第一位線高電壓值和第二位線高電壓值；降低第一位線高電壓值，產生低于第二位線高電壓值的參考電壓值；使用存儲在電連接至第二位線的存儲器單元中的數據以使第二位線高電壓值保持與參考電壓值相等或低于參考電壓值；以及讀出放大器提供輸出，該輸出反應基于在參考電壓值和第二位線上的電 壓值之間的電壓偏差存儲在存儲器單元中的數據。 以上方法示出了示例性步驟，但是不必按照所示的順序執(zhí)行。根據本發(fā)明的精神和范圍，可以適當地增加、替換、改變順序和/或刪除步驟。
權利要求
1.一種電路,包括 第一讀位線，連接第一存儲器陣列的多個第一存儲器單元和第一參考單元；所述第一讀位線具有第一讀位線電壓； 第二讀位線，連接第二存儲器陣列的多個第二存儲器単元和第二參考單元；所述第二讀位線具有第二讀位線電壓；以及 讀出放大器，被配置為接收所述第一讀位線作為第一輸入端并且接收所述第二讀位線作為第二輸入端； 其中，當讀取所述多個第一存儲器單元的存儲器單元時 讀取激活所述存儲器単元； 所述第一參考單元配置為截止； 所述第二參考單元配置為導通；以及 所述讀出放大器配置為提供結果，所述結果基于所述第一讀位線電壓和所述第二讀位線電壓之間的電壓差反應存儲在所述存儲器単元中的數據邏輯。
2.根據權利要求I所述的電路，其中，在所述讀出放大器配置為提供所述結果以前，將所述第一讀位線和所述第二讀位線配置為被充電至高電壓電平。
3.根據權利要求2所述的電路，其中，所述第二參考單元為電流吸收電路，被配置為將所述第二讀位線電壓拉至低于充電的所述高電壓電平的電壓電平。
4.根據權利要求I所述的電路，其中，所述第二參考單元包括 下拉電路，包括第一晶體管，具有第一漏極、第一源極、以及第一柵極；和第二晶體管，具有第二漏極、第二源極、以及第ニ柵極；所述第一漏極連接至所述第二讀位線；所述第一源極連接至所述第二漏極；以及 電流吸收電路，連接至所述第二源極并且被配置為吸收流過所述第二讀位線、所述第一晶體管、以及所述第二晶體管的電流。
5.根據權利要求4所述的電路，其中，所述存儲器単元包括 存儲器讀電路，具有第一存儲器晶體管，所述第一存儲器晶體管具有第一存儲器漏扱、第一存儲器源扱、以及第一存儲器柵極；以及第ニ存儲器晶體管，具有第二存儲器漏極、第ニ存儲器源極、以及第ニ存儲器柵極； 所述第一存儲器漏極連接至所述第一讀位線；以及 所述第一存儲器源極連接至所述第二存儲器漏扱。
6.根據權利要求4所述的電路，其中，所述電流吸收電路包括至少ー個晶體管，連接至所述第二源扱。
7.根據權利要求4所述的電路，其中，所述電流吸收電路包括至少ー個第一電流吸收電路，所述第一電流吸收電路包括 第三晶體管，具有第三漏極、第三源極、以及第三柵極； 第四晶體管，具有第四漏極、第四源極、以及第四柵極； 第五晶體管，具有第五漏極、第五源極、以及第五柵極；以及 第六晶體管，具有第六漏極、第六源極、以及第六柵極；其中 所述第三漏極、所述第四漏極、以及所述第二源極連接在一起，并且用作連接節(jié)點； 所述第三源極和所述第五漏極連接在一起；以及所述第四源極和所述第六漏極連接在一起。
8.根據權利要求I所述的電路，其中，當讀取所述多個第一存儲器單元中的所述存儲器單元時，所述存儲器単元被配置為吸收存儲器電流，并且所述第二參考單元被配置為吸收低于所述存儲器電流的參考電流。
9.ー種方法，包括 將第一位線和第二位線充電至高電壓值，其中，所述第一位線連接至多個第一存儲器単元和讀出放大器的第一輸入端并且所述第二位線連接至多個第二存儲器単元和所述讀出放大器的第二輸入端；從而所述第一位線和所述第二位線具有第一位線高電壓值和第二位線高電壓值； 降低所述第一位線高電壓值，產生低于所述第二位線高電壓值的參考電壓值； 使用存儲在電連接至所述第二位線的存儲器單元中的數據，以使所述第二位線高電壓值保持不變或者低于所述參考電壓值；以及 所述讀出放大器提供輸出，所述輸出基于所述參考電壓值和所述第二位線的電壓值之間的電壓差反應存儲在所述存儲器単元中的所述數據。
10.根據權利要求9所述的方法，其中，使用所述數據包括 將存儲在所述存儲器単元中的所述數據傳送至晶體管的柵極；所述數據通過保持所述晶體管為截止狀態(tài)使所述第二位線高電壓值保持不變；所述數據通過具有導通狀態(tài)的所述晶體管來使所述第二位線高電壓值低于所述參考電壓值。
全文摘要
本發(fā)明公開了放大器感測，并且，具體公開了一種電路，包括第一讀位線、第二讀位線、和讀出放大器。第一讀位線和第二讀位線分別連接存儲器陣列的多個存儲器單元和參考單元。將讀出放大器配置為作為第一輸入端連接第一讀位線和作為第二輸入端連接第二讀位線。當讀取多個第一存儲器單元的存儲器單元時，讀取激活的存儲器單元，第一參考單元配置為截止，第二參考單元配置為導通，并且讀出放大器配置為提供輸出，該輸出基于在第一讀位線的第一電壓和第二讀位線的第二電壓之間的電壓差反應存儲在存儲器單元中的數據邏輯。
文檔編號G11C7/06GK102637448SQ201110344989
公開日2012年8月15日 申請日期2011年11月3日 優(yōu)先權日2011年2月14日
發(fā)明者王兵 申請人:臺灣積體電路制造股份有限公司