專利名稱：與熔絲陣列一起形成電阻式隨機存取存儲器的制作方法
技術領域：
本發(fā)明大體來說涉及電阻式隨機存取存儲器(ReRAM)。
背景技術：
ReRAM依賴于可數(shù)次在較高導電狀態(tài)與較低導電狀態(tài)之間電切換的材料。一種類型的ReRAM相變存儲器使用相變材料，即，可在大體非晶狀態(tài)與大體結晶狀態(tài)之間電切換的材料。在一個應用中，一種類型的相變存儲器元件利用可在大體非晶局部次序與大體結晶局部次序的結構狀態(tài)之間或在跨越完全非晶狀態(tài)與完全結晶狀態(tài)之間的整個譜的局部次序的不同可檢測狀態(tài)之間電切換的相變材料?？山Y合相變存儲器陣列使用一次可編程熔絲。舉例來說，可永久地編程熔絲以存儲不應改變的信息。此信息可包含在制造期間設定的修整值、微碼及用替換存儲器元件替換有缺陷存儲器元件的冗余地址，此處僅舉幾個實例。結合相變存儲器陣列加熱熔絲的最容易解決方案是永久地熔斷相變存儲元件。此可借助以相反極性遞送到相變存儲器單元的高電流脈沖來完成。由于其不同地操作，因此熔絲陣列必須包含相變存儲器元件內(nèi)的結構差異。特定來說，用于熔斷熔絲的相反極性及高電流產(chǎn)生特定驅(qū)動器及布局。因此，制作復雜性可因在具有存儲器陣列的同一裸片上包含熔絲陣列而增加。


圖1是根據(jù)本發(fā)明的一個實施例的主要陣列的放大透視圖；圖2是根據(jù)本發(fā)明的一個實施例的熔絲陣列的放大透視圖；圖3是大體沿著圖1中的線3-3截取的貫穿主要陣列的橫截面(沿著行或字線截取)；圖4是大體沿著圖1中的線4-4截取的放大橫截面圖；圖5是根據(jù)一個實施例在圖3中所示的階段的后續(xù)階段處的放大橫截面圖；圖6是根據(jù)一個實施例在對應于圖4的后續(xù)階段處的放大橫截面圖；圖7是根據(jù)一個實施例在對應于圖5的后續(xù)階段處的放大橫截面圖；圖8是根據(jù)一個實施例在對應于圖6的后續(xù)階段處的放大橫截面圖；圖9是根據(jù)一個實施例在圖7中所示的階段的后續(xù)階段處的放大橫截面圖；圖10是根據(jù)一個實施例在圖8中所示的階段的后續(xù)階段處的放大橫截面圖；圖11是在一個實施例中在圖9中所示的階段的后續(xù)階段處的放大橫截面圖；圖12是在一個實施例中在圖10中所示的階段的后續(xù)階段處的放大橫截面圖；圖13是根據(jù)一個實施例在圖1中所示的階段的后續(xù)階段處的透視圖；圖14是根據(jù)一個實施例在圖2中所示的階段的后續(xù)階段處的放大透視圖；圖15是根據(jù)一個實施例在圖9中所示的階段之后的階段處的放大橫截面圖；圖16是根據(jù)一個實施例在圖12中所示的階段之后的階段處的放大橫截面圖17是根據(jù)一個實施例在圖15中所示的階段之后的階段處的放大橫截面圖；圖18是根據(jù)一個實施例在對應于圖16的后續(xù)階段處的放大橫截面圖；圖19是根據(jù)一個實施例在圖14中所示的階段之后的階段處的主要陣列的放大透視圖；圖20是根據(jù)一個實施例在圖14中所示的階段之后的階段處的放大透視圖；圖21是根據(jù)一個實施例的主要陣列(在左邊)及熔絲陣列(在右邊)的隔離結構的放大俯視平面圖；圖22是展示根據(jù)一個實施例的加熱器沉積的放大橫截面圖；圖23是展示根據(jù)一個實施例的加熱器蝕刻的放大橫截面圖；圖M是根據(jù)一個實施例在早期制造階段主要陣列處的更放大局部俯視平面圖；圖25是展示根據(jù)一個實施例在圖M中所示的階段的后續(xù)階段處可經(jīng)圖案化以最終形成主要陣列的加熱器的條帶的更放大俯視平面圖；圖沈是根據(jù)一個實施例還展示于圖25中的制造階段處熔絲陣列的放大俯視平面圖；圖27是根據(jù)一個實施例在后續(xù)階段處主要陣列的大程度上放大的透視圖；圖觀是根據(jù)本發(fā)明的一些實施例的熔絲陣列的大程度上放大的透視圖；且圖四是本發(fā)明的一個實施例的示意性描繪。
具體實施例方式可使用相同或大致相同的步驟在同一半導體襯底上形成主要電阻式隨機存取存儲器陣列(圖1)及熔絲陣列(圖2)。參考圖1，在一個實施例中，半導體襯底70可具有P 型集電極72。在一個實施例中，在P型集電極72上方的可為N型基極或字線74。因此，在所述圖中字線從左向右延續(xù)。位線向頁面中延續(xù)且包含多個P型發(fā)射極80。在一個實施例中，基極觸點78沿行方向分離含四個發(fā)射極的集合。因此，較深的溝槽隔離部82沿行方向延伸，而較淺的溝槽隔離部84沿位線方向延伸。盡管圖1中未描繪，但較深及較淺的溝槽隔離部82及84可填充有電介質(zhì)，例如二氧化硅。在一個實施例中，發(fā)射極80及基極觸點78可通過借助適當掩蔽進行離子植入來形成。掩?？山?jīng)打通以在適當位置處形成適當導電性類型?？墒褂贸疚闹兴枋龅膶щ娦灶愋鸵酝獾膶щ娦灶愋?。在其它實施例中，可能有其它溝槽深度及定向。參考圖2，在一個實施例中，熔絲陣列可具有溝槽隔離部82及84的相同布置，所述溝槽隔離部是同時地使用與用于形成圖1中所示的主要陣列的對應溝槽的相同的半導體處理操作序列形成的。如同在主要陣列中，所述熔絲陣列也可包含基極觸點78。然而，所述熔絲陣列可包含熔絲觸點86而非發(fā)射極。在一個實施例中，基極觸點78及熔絲觸點86經(jīng) N+摻雜且可在同一過程步驟處形成。圖3到圖12及圖15到18展示主要陣列的制作，其中奇數(shù)編號的圖為行方向橫截面且偶數(shù)編號的圖為沿位線方向的橫截面。在所圖解說明的實施例中，主要陣列為相變存儲器，但也可使用其它電阻式隨機存取存儲器。在圖3及圖4中，電介質(zhì)88填充較深及較淺的溝槽82及84?？稍谘趸鑼?2下方形成氮化硅層90。然而，也可使用其它電介質(zhì)。在一個實施例中，可在硅區(qū)域78、80及86上面以及氮化硅層90下方形成硅化物外加鎢柱塞94。注意可在主要陣列與熔絲陣列中使用相同柱塞。因此，在一個實施例中，盡管電介質(zhì)層90與92沿行方向為連續(xù)的，但其被開槽，如在圖4中沿位線方向所見。即，溝槽96可沿行方向延續(xù)，從而使得電介質(zhì)層橫跨每一對的兩個發(fā)射極80。接著，參考圖5及圖6，可由用于形成加熱器98的材料覆蓋所述結構。舉例來說， 可將氮化鈦復合物用于此目的。加熱器98可覆蓋電介質(zhì)材料及所述電介質(zhì)材料之間的溝槽，如圖5及圖6中所示。接著，如圖7及圖8中所示，從電介質(zhì)層90及92的頂部移除加熱器98材料，使得僅保留豎立的垂直部分，如圖8中98處所指示。因此，L形剩余物98沿行方向延續(xù)。如所指示，可在所得結構上方沉積氮化物材料100并接著對其進行開槽，以形成圖8中所示的側壁間隔物。接著，可由又一電介質(zhì)層102覆蓋圖8中所示的結構，在一個實施例中，所述又一電介質(zhì)層可為二氧化硅，如圖9及圖10中所示。移到圖11，可對所述結構進行平面化以移除電介質(zhì)層102的上部部分，從而形成圖12中所示的平面結構。在一個實施例中，所述平面化可一直向下進行到氮化物層90。參考圖13，所得加熱器98可為L形且可沿行方向延續(xù)。鄰近行可具有面向相反方向的L形加熱器98。作為對硫?qū)倩镂痪€的接著發(fā)生的自對準蝕刻(在工藝流程中所述蝕刻實際上是隨后發(fā)生)的結果而進一步界定加熱器98，但此處展示加熱器是為了圖解說明在硫?qū)倩镂痪€蝕刻步驟之前是L形狀。加熱器98被定位于主要陣列中發(fā)射極80上。圖14展示熔絲陣列的加熱器98。在此情況下，在熔絲觸點86的頂部上定位加熱器98，其中相對于如圖3到圖12中所描述用于主要陣列中的加熱器形成的步驟不具有差異。在此情況下，加熱器下面不存在雙極型晶體管且加熱器元件的底部與基極74的經(jīng)N-摻雜硅柱直接電接觸。繼續(xù)圖15，添加一系列層，在相變存儲器實施例的情況下包含硫?qū)倩飳?04。硫?qū)倩飳?04可為適合于形成相變存儲器的任何材料，包含所謂的GST (鍺、銻、碲)材料。 在一些實施例中，在相變或硫?qū)倩飳?04上方的可為金屬帽106，在一個實施例中，所述金屬帽可為氮化鈦。接下來，可沉積又一金屬層，如108處所指示。在一個實施例中，層108 可為鎢以增加位線導電性。參考圖16，硫?qū)倩飳?04在加熱器98的上部端處與其進行接觸。位線界定步驟涉及進行蝕刻來界定位線，如沿圖17的字線方向所示。所得溝槽 110沿位線方向延續(xù)且界定向圖17中的頁面中且跨越圖18(其為位線方向)中的頁面延續(xù)的位線112。此為對位線的向下到鎢柱塞94的自對準蝕刻。在基極觸點78上方形成較大開口 114。參考圖19，為展示硫?qū)倩飳?04的布置而已在透視描繪中移除上覆層。如在那里所示，所述硫?qū)倩飳觾H在發(fā)射極80上方延伸且與現(xiàn)已單個化的加熱器98進行接觸。注意，所述加熱器是在自對準位線蝕刻期間單個化的。因此，硫?qū)倩飳友匚痪€方向延續(xù)，如圖19中所指示。圖20展示熔絲陣列中的對應結構。注意，在熔絲陣列中，存在部分自對準位線蝕刻，其僅留下硫?qū)倩飳?04的沿著第一字線在陣列的邊緣處的部分。
在一些實施例中，此后，可利用常規(guī)步驟在熔絲陣列及主要陣列上沿行方向及位線方向形成銅鑲嵌線。根據(jù)另一實施例，可在同一硅襯底上制作電阻式隨機存取存儲器(ReRAM)主要陣列與熔絲陣列。在一些實施例中，通過對熔絲陣列及主要陣列兩者使用類似的處理技術而不論兩個陣列之間的結構差異如何，可降低工藝復雜性且可實現(xiàn)效率。另外，根據(jù)其中在陣列邊緣處實現(xiàn)選擇晶體管的一些實施例，每位線僅形成一個熔絲為有利的。在一些實施例中，每一位線上熔絲的缺失則提供鄰近熔絲之間的間隔，此可減少在熔絲被熔斷時的短路或損壞。在一些情況下，可將字線連系在一起。向量布置可使用共用字線，其中熔絲由沿著熔絲陣列的邊緣的驅(qū)動器而非熔絲下方的驅(qū)動器驅(qū)動。因此，在一些實施例中，可減小每一熔絲的行寄生電阻，從而改進性能。參考圖21，包含ReRAM單元的主要陣列可包含間隔開的平行較淺溝槽隔離部14及垂直的間隔開的平行較深隔離部16a。隔離部14或16a在半導體襯底中可呈溝槽的形式， 那些溝槽填充有電介質(zhì)。單元有效區(qū)域23可界定于兩個鄰近較深溝槽隔離部16a之間及兩個鄰近較淺溝槽隔離部14之間的相交點處。在一個實施例中，在每一單元有效區(qū)域23下面的可為呈雙極型結晶體管形式的選擇晶體管(圖21中未展示)。在一些實施例中，可在選擇晶體管正上方形成電阻式隨機存取存儲器元件。也就是說，在一些實施例中，每一 ReRAM 單元包含其自身的下伏選擇晶體管。還可使用其它主要陣列配置。在圖21中右側上所示的熔絲陣列12中，僅存在一組間隔開的平行溝槽隔離部 16b。溝槽隔離部16b對應于主要陣列中的較淺溝槽隔離部16a。然而，可在熔絲陣列中省略垂直溝槽隔離部14，且代替地熔絲陣列可包含在鄰近溝槽隔離部16b之間連續(xù)延伸的字線18。因此，在一些實施例中，與主要陣列形成對比，熔絲陣列使用同時驅(qū)動沿著一行(舉例來說)的許多熔絲單元的連續(xù)字線，而主要陣列包含驅(qū)動每一單元的一系列個別雙極型結晶體管。有利地，在一些實施例中，連續(xù)的低電阻字線的使用可減小熔絲陣列的寄生電阻。 由于需要相對高的電流以破壞性地編程熔絲陣列中的熔絲，因此在熔絲陣列中電阻可為重要的。在一些實施例中，可通過使反向偏置高電流穿過熔絲從而造成破壞性故障來編程所述熔絲。因此，所述熔絲未經(jīng)編程或因通過傳遞相對高的電流致使熔絲出故障而經(jīng)編程。在一個實施例中，字線14可由形成于其中形成有溝槽的同一半導體襯底的頂部上的硅化物 (例如硅化鈷)形成。接著，在圖22中，在晶片100上保形地沉積加熱器層20及任選地電介質(zhì)鞘層 126 (兩者均具有亞光刻厚度)。加熱器層20可構成沿圖22中指示為“Y”的位線方向延續(xù)的多個平行的間隔開的條帶。在相變存儲器實施例中，條帶20可由加熱器材料形成。舉例來說，所述加熱器材料可響應于電流而產(chǎn)生焦耳(Joule)熱。在使用非相變電阻式隨機存取存儲器的實施例中及在一些相變存儲器實施例中，可由對應導電材料條帶替換加熱器材料，且在一些情況下，可不使用加熱器。可使用相同掩模在熔絲陣列與主要陣列中產(chǎn)生條帶 20。在一些實施例中，加熱器層20的厚度可介于5nm到20nm的范圍中。加熱器層20可形成于其中形成有觸點M的電介質(zhì)層18上方，在一些實施例中，觸點M可為雙極型選擇晶體管的基極觸點或發(fā)射極觸點。上覆電介質(zhì)層121及122中的溝槽IM使得加熱器能夠進行到觸點M的電連接。對加熱器層20及鞘層1 進行回蝕且從加熱器溝槽IM的底部移除其平坦部分， 如圖3中127處所圖解說明。實際上，加熱器層20與鞘層1 的粘附到加熱器溝槽124的側的垂直部分彼此分離且分別界定沿行方向延伸的加熱器條帶20'及鞘部分126'。因此，再次暴露加熱器溝槽1 外側的第二電介質(zhì)層122以及加熱器溝槽124內(nèi)側的第一電介質(zhì)層18、基極觸點2 及發(fā)射極觸點Mb。加熱器條帶20'呈垂直于列方向Y延續(xù)且在底部處具有小的橫向突出部的直線性垂直壁的形式。實際上，兩個單獨的加熱器條帶20' 是從每一加熱器溝槽124中的加熱器層20獲得的；加熱器條帶20'中的每一者在相應的選擇晶體管行上延伸且與晶片52的任何其它加熱器條帶20'隔離。在晶片52上沉積填充層(未展示)且通過化學機械平面化從加熱器溝槽1 外側移除所述填充層。因此，加熱器溝槽124由所述填充層的填充部分127填充，如圖23中的虛線所圖解說明。接下來參考圖24，展示在早期制作階段處主要陣列或熔絲陣列的一部分。在每一陣列中，沿與淺溝槽隔離部16a相同的方向延伸的蝕刻掩模(未展示)形成多個平行間隔開的加熱器條帶20'。接下來，可在條帶20'上方建造多個層。對于相變存儲器，可沉積例如GST的相變材料作為那些層中的一者，之后沉積其它適合層，包含導電帽且在一些實施例中包含金屬線(例如銅金屬線)。在其它電阻式存儲器中，可使用不同的切換材料，例如氧化鎳、二氧化鈦、二氧化硅或MnOx,此處僅舉幾個實例。接著，可使用垂直于用于形成條帶20'(展示于圖對中)的掩模延伸的掩模(未展示)來形成圖25中所示的平行間隔開的線22。因此，蝕刻所沉積層堆疊(包含切換材料)，從而留下條帶20'的下伏或經(jīng)掩蔽部分20a且還界定實際上包含用于熔絲陣列單元及主要陣列單元的切換材料的線22。線22垂直于條帶20'的原始長度延伸，條帶20'現(xiàn)在已被分段成若干離散加熱器20a，每一離散加熱器20a耦合到外部選擇晶體管(圖23中未展示)、相變存儲器應用中的下伏加熱器20a及上覆ReRAM單元(圖23中未展示)。主要陣列單元27可在相變存儲器的情況下包含硫?qū)倩锘蛟诔嘧兇鎯ζ饕酝獾碾娮枋诫S機存取存儲器的情況下包含電阻式切換材料。因此，在一些實施例中，在主要陣列中，可形成規(guī)則的單元27矩陣，每一單元以柵格圖案與其鄰近單元等距地間隔開。參考圖26，同時，使用圖23中所使用的相同掩模，在熔絲陣列中實現(xiàn)不同的結構。 在熔絲陣列中，施加相同的沉積物以形成與在主要陣列中相同的堆疊，但沿橫切于圖23中所示的線22的長度的方向不同地對所述沉積物進行圖案化。因此，在圖沈中，線22具有不同的長度且沿垂直方向由間隙G中斷。也就是說，在間隙G的頂部上，每隔一個的線2 沿垂直或位線方向比鄰近線22b 長。在間隙G下面，線22c接續(xù)線2 且線22d接續(xù)線22b。因此，頂部上的每一較長線22a 與間隙G下面的較短線22c對準。同樣地，頂部上的每一較短線22b與間隙G下面的較長線22d對準。因此，單元沈僅形成于較長線2 或22d與加熱器20a重疊的地方。在熔絲陣列中未實現(xiàn)完整的單元柵格圖案，這是因為在交替的線22b及22c上，不形成熔絲單元。在一些實施例中，此提供鄰近熔絲之間的某一間隔，其可改進可靠性。也就是說，移除了每一現(xiàn)有熔絲的鄰近相鄰者，使得存在從一個熔絲到下一熔絲的較大間隔。
此外，在一些實施例中，針對沿垂直或位線方向延伸的每一線22，僅形成一個熔絲 26。特定來說，如下文更詳細地解釋，針對線22b或22c中的每一者，不形成熔絲，而是在熔絲陣列的相對側上間隙G的相對側上于線2 及22d上形成熔絲。因此，在一些實施例中，每垂直線2h/22c或22b/22d僅形成一個熔絲。在一些實施例中，每一線2h/22c及 22b/22d可對應于一位線。移到圖27，主要陣列包含從左側向內(nèi)延續(xù)的較深隔離部16a，而較淺隔離部14從右側向頁面中延續(xù)。多個柱形觸點24(其可為鎢觸點)可連接到通過較淺隔離部14分段的經(jīng)硅化區(qū)域50。在相變存儲器實施例中，在觸點M上面的可為加熱器20a。在一些實施例中，于相變存儲器實施例的情況下，切換材料26可為硫?qū)倩锿饧由细矊щ娒?。上覆在切換材料 26上的為在一些實施例中可為銅的第一敷金屬層30，在一些實施例中，其形成金屬位線。因此，每一主要存儲器單元27可由形成于襯底52中的包含區(qū)域50的選擇晶體管選擇。此意味著可從下面?zhèn)€別地尋址及存取主要陣列中的每一存儲器單元27。然而，每一位線中的單元是連續(xù)形成的，因此其未經(jīng)分段，而鄰近單元之間的分段僅沿字線方向發(fā)生。在一些實施例中，呈垂直通孔形式的狹帶觀可將襯底52中的選擇晶體管連接到敷金屬(M2)32。因此，從陣列移除M2線32，且因此，其可更寬(或可由多個線形成)，從而減小其電阻。在一些實施例中，加熱器20a與每一單元27自對準，因為通過用于將位線分段的同一蝕刻來將加熱器20a分段。在觸點M下面，雙極型選擇晶體管可通過襯底52中的垂直溝槽14及16a分段。 所述雙極型選擇晶體管各自包含可由硅化物形成的區(qū)域50。參考圖觀，在熔絲陣列中，于加熱器20a上方界定熔絲單元26a&^b。在兩個單元26&與^^中間，如34所指示，加熱器及單元的上覆部分缺失。也就是說，在兩個鄰近熔絲^a與26b之間缺失一熔絲。此缺失的熔絲及加熱器是通過形成圖沈中所示的縮短的線2 及22c的蝕刻而移除的。熔絲26a及2 形成于較長線2 與加熱器20a重疊的地方，如圖M及圖沈中所示。類似地，在熔絲^b的右邊(在此實施例中，對應于圖沈中的縮短的線22b)缺失另一熔絲。在一些實施例中，切換材料沈與位線30的長度可相同。在另一實施例中，位線30 可為連續(xù)的(不同于圖8中所示的情形)，而切換材料為不連續(xù)的，如圖8中所示。在一些實施例中，形成主要陣列中的觸點50的硅化還形成熔絲陣列中的字線18。圖四中展示交替的熔絲布置，其中在每一線22上僅形成一個熔絲26。在一些實施例中，沿著熔絲陣列的邊緣針對每一熔絲提供一選擇晶體管40。此意味著在熔絲陣列的一側或另一側上針對每一線2 或22d提供一選擇晶體管40。一般來說，在一些實施例中， 熔絲與所述熔絲的晶體管40可位于熔絲陣列的同一側上。因此，在一些實施例中，減小由于線長度所致的電阻。在一個實施例中，每一熔絲單元沈耦合到一個線22且每一線22僅具有每線22 一個熔絲26。在一個實施例中，熔絲陣列中的所有字線18均連接到共用偏壓且不包含解碼器。在一個實施例中，選擇晶體管40中的每一者可為NMOS晶體管。晶體管40的柵極可耦合到解碼器。
在一些實施例中，NMOS晶體管選擇器40可沿著熔絲陣列的邊緣形成于熔絲陣列中。此使得能夠在熔絲陣列中使用NMOS選擇器40，這是因為可在熔絲下方形成所述NMOS 選擇器。同時，可在每一主要陣列單元下方形成雙極型結選擇晶體管。在一些實施例中，即使熔絲陣列的單元密度較低，熔絲陣列相對于主要陣列來說也小得多。在一些實施例中，放大熔絲陣列的大小可改進再現(xiàn)性?？赏ㄟ^向底部及頂部電極施加電壓電位借此跨越包含電阻式切換材料的存儲器元件產(chǎn)生電壓電位來實現(xiàn)編程以更改材料的狀態(tài)或相?？紤]相變存儲器的情況，當所述電壓電位大于任何選擇裝置及存儲器元件的閾值電壓時，則電流可響應于所施加的電壓電位而流過加熱器及切換材料且可導致切換材料的加熱。在一個相變存儲器實施例中，此加熱可更改切換材料的存儲器狀態(tài)或相。更改材料16的相或狀態(tài)可更改存儲器材料的電特性，例如，可通過更改存儲器材料的相來更改所述材料的電阻或閾值電壓。在“復位”狀態(tài)中，存儲器材料可處于非晶或半非晶狀態(tài)中，且在“設定”狀態(tài)中， 存儲器材料可處于結晶或半結晶狀態(tài)中。存儲器材料在非晶或半非晶狀態(tài)中的電阻可大于存儲器材料在結晶或半結晶狀態(tài)中的電阻。將了解，使復位及設定分別與非晶及結晶狀態(tài)相關聯(lián)為慣例且可采用至少一相反慣例。使用電流，可將存儲器材料加熱到相對較高的溫度而熔化且接著對其進行淬火以使存儲器材料玻璃化并“復位”于非晶狀態(tài)中(例如，將存儲器材料編程為邏輯“0”值)。將一定體積的存儲器材料加熱到相對較低的結晶溫度可使存儲器材料結晶或去玻璃化并“設定”存儲器材料(例如，將存儲器材料編程為邏輯“1”值)?？赏ㄟ^改變穿過所述一定體積的存儲器材料的電流量及持續(xù)時間來實現(xiàn)存儲器材料的各種電阻以存儲信息。本說明書通篇所提及的“一個實施例”或“一實施例”意指結合所述實施例所描述的特定特征、結構或特性包含于本發(fā)明內(nèi)所涵蓋的至少一個實施方案中。因此，出現(xiàn)的短語 “一個實施例”或“在一實施例中”未必是指同一實施例。此外，可以不同于所圖解說明的特定實施例的其它適合形式來制定特定特征、結構或特性，且所有此些形式可涵蓋于本發(fā)明的權利要求書內(nèi)。盡管已關于有限數(shù)目個實施例描述了本發(fā)明，但所屬領域的技術人員將了解本發(fā)明的眾多修改及變化形式。所附權利要求書打算涵蓋歸屬于本發(fā)明真實精神及范圍內(nèi)的所有此些修改及變化形式。
權利要求
1.一種方法，其包括同時地在同一襯底上形成硫?qū)倩锎鎯ζ麝嚵屑叭劢z陣列；及僅使用所述存儲器陣列所需要的步驟來形成所述熔絲陣列。
2.根據(jù)權利要求1所述的方法，其包含在所述存儲器陣列中形成選擇裝置。
3.根據(jù)權利要求1所述的方法，其包含形成相變存儲器元件的所述熔絲陣列。
4.根據(jù)權利要求3所述的方法，其包含通過形成兩組正交溝槽來形成選擇裝置。
5.根據(jù)權利要求4所述的方法，其包含在所述熔絲陣列中僅形成一組所述溝槽以形成導電線。
6.根據(jù)權利要求5所述的方法，其包含橫切于所述導電線形成地址線，所述地址線包含每線僅一個熔絲。
7.根據(jù)權利要求6所述的方法，其包含形成中斷的地址線，其中所述地址線包含間隙， 每一地址線包含位于所述間隙的一側上的第一部分及位于所述間隙的相對側上的第二部分。
8.根據(jù)權利要求7所述的方法，其包含僅在所述地址線的所述第一或第二部分中的一者上形成熔絲。
9.根據(jù)權利要求8所述的方法，其包含在地址線與導電線的相交點處形成熔絲且將所述地址線部分中的一些部分形成為比其它部分短，使得所述地址線部分中的一些部分不與導電線重疊。
10.一種方法，其包括形成硫?qū)倩锎鎯ζ麝嚵?，所述硫?qū)倩锎鎯ζ麝嚵芯哂械谝唤M平行溝槽及垂直于所述第一組平行溝槽的第二組平行溝槽；及在具有所述硫?qū)倩锎鎯ζ麝嚵械耐灰r底上形成熔絲陣列，且將所述第一組平行溝槽形成為延伸到所述熔絲陣列中。
11.根據(jù)權利要求10所述的方法，其包含形成地址線，所述地址線包含每線僅一個熔絲。
12.根據(jù)權利要求11所述的方法，其包含形成中斷的地址線，其中所述地址線包含間隙，每一地址線包含位于所述間隙的一側上的第一部分及位于所述間隙的相對側上的第二部分。
13.根據(jù)權利要求12所述的方法，其包含僅在所述地址線的所述第一或第二部分中的一者上形成熔絲。
14.根據(jù)權利要求13所述的方法，其包含在地址線與導電線的相交點處形成熔絲且將所述地址線部分中的一些部分形成為比所述地址線的其它部分短，使得所述地址線部分中的一些部分不與導電線重疊。
15.一種集成電路，其包括 半導體襯底；硫?qū)倩锎鎯ζ麝嚵?，其形成于所述襯底上，所述硫?qū)倩锎鎯ζ麝嚵邪谝唤M平行溝槽及垂直于所述第一組平行溝槽的第二組平行溝槽；及熔絲陣列，其位于所述襯底上，所述第一組平行溝槽延伸到所述熔絲陣列中。
16.根據(jù)權利要求15所述的電路，所述熔絲陣列包含地址線且包含每地址線僅一個熔絲。
17.根據(jù)權利要求16所述的電路，其包含包括間隙的所述地址線，其中所述地址線包含位于所述間隙的一側上的第一部分及位于所述間隙的相對側上的第二部分。
18.根據(jù)權利要求17所述的電路，其包含僅被定位于所述地址線的所述第一或第二部分中的一者上的所述熔絲。
19.根據(jù)權利要求18所述的電路，其中所述熔絲形成于地址線與導電線的相交點處， 且所述地址線部分中的一些部分比其它部分短，使得所述地址線部分中的一些部分不與導電線重疊。
20.根據(jù)權利要求18所述的電路，其中所述電路為相變存儲器。
全文摘要
可在具有熔絲陣列的同一襯底上形成電阻式隨機存取存儲器陣列。所述隨機存取存儲器與所述熔絲陣列可使用同一活性材料。舉例來說，所述熔絲陣列及所述存儲器陣列兩者均可使用硫?qū)倩锊牧献鳛榛钚郧袚Q材料。主要陣列可使用若干組垂直溝槽隔離部的圖案，且所述熔絲陣列可僅使用一組平行溝槽隔離部。因此，所述熔絲陣列可具有在鄰近溝槽隔離部之間連續(xù)延伸的導電線。在一些實施例中，此連續(xù)線可減小穿過所述熔絲的導電路徑的電阻。
文檔編號G11C11/56GK102376888SQ201110225660
公開日2012年3月14日 申請日期2011年8月3日 優(yōu)先權日2010年8月4日
發(fā)明者喬治·塞爾瓦利, 安德烈亞·雷達埃利, 翁貝托·M·梅奧托, 阿戈斯蒂諾·皮羅瓦諾 申請人:美光科技公司