電阻式存儲器架構和裝置的制造方法
【專利說明】電阻式存儲器架構和裝置
[0001]對于相關申請的交叉引用
[0002]本專利申請要求題目為“電阻式RAM和裝置(RESISTIVE RAM AND DEVICES) ”的在2014年5月20提交的美國臨時專利申請序列號N0.62/000, 952的權益，并且與題目為“用于兩端存儲器的選擇器裝置(SELECTOR DEVICE FOR TWO-TERMINAL MEMORY) ”的在2014年12月31日提交的共同待決的美國非臨時專利申請序列號N0.14/588，185相關，該美國非臨時專利申請序列號N0.14/588，185要求題目為“用于兩端裝置的選擇器裝置(SELECTORDEVICE FOR TWO TERMINAL DEVICE) ”的在2014年3月11日提交的美國臨時專利申請序列號N0.61/951，454的權益，并且要求題目為“快速應用(FAST APPLICAT1NS) ”的在2014年7月7日提交的美國臨時專利申請序列號N0.62/021，660的權益，該兩案均出于所有目的以其各自全部內容以引用的方式并入本文中。
技術領域
[0003]本公開總體上涉及固態(tài)存儲器；例如，各個公開的實施例提供了一種架構，該架構便利了在絕緣半導體襯底上的二維和三維存儲器陣列的制造。
【背景技術】
[0004]在集成電路技術領域內的最近的創(chuàng)新是電阻式存儲器。雖然電阻式存儲器技術的大部分仍處于開發(fā)階段中，但是用于電阻式存儲器的各種技術思想已經被本發(fā)明的受讓方證明，并且在用于證明或反駁相關聯(lián)的理論的驗證的一個或多個階段中。即使如此，電阻式存儲器技術有希望相對于在半導體電子工業(yè)中的競爭技術保持相當大的優(yōu)點。
[0005]電阻式隨機存取存儲器(RRAM)是電阻式存儲器的一個示例，并且雖然隨機存取存儲器歷史上有著易失性的含義，但是受讓方已經提出了 RRAM的非易失性模型。而且，本公開的發(fā)明人相信，RRAM具有成為高密度非易失性信息存儲技術的潛力。通常，RRAM通過可控地在不同的電阻狀態(tài)之間轉換來存儲信息。單個電阻式存儲器可以存儲單個比特的信息或多個比特，并且可以被配置為一次可編程單元或可編程和可擦除裝置，如由受讓方證明的各種存儲器模型所提供的那樣。
[0006]本發(fā)明人已經提出了各種理論來解釋電阻式轉換的現(xiàn)象。在一種這樣的理論中，電阻式轉換是在原本電絕緣的介質內形成導電結構的結果。該導電結構可以由離子、可以在適當?shù)那闆r(例如，適當?shù)碾妶?下被離子化的原子或其他電荷承載機構來形成。在其他這樣的理論中，可以響應于被施加到電阻式存儲器單元的適當電勢而出現(xiàn)原子的場輔助擴散。在由本發(fā)明人提出的其他理論中，可以響應于在二元氧化物(例如，附0、1102等)焦耳加熱和電化學過程而出現(xiàn)導電細絲，或者通過用于包括氧化物、硫族化合物和聚合物等的離子導體的氧化還原過程而出現(xiàn)導電細絲。
[0007]鑒于上面的情況，本發(fā)明人努力在存儲器技術和電阻式存儲器中作出進一步的改進。

【發(fā)明內容】

[0008]下面提供說明書的簡化匯總，以便基本明白該說明書的一些方面。該匯總不是說明書的廣泛綜述。其意欲既不識別說明書的重要或關鍵元素，也不界定說明書的任何特定實施例的方面或權利要求的任何范圍。其目的是作為對于在本公開中提供的更詳細說明的前奏，以簡化形式提供本說明書的一些思想。
[0009]本公開的實施例提供了一種高密度兩端存儲架構，其具有兩端存儲器的性能益處和較低的制造成本。該兩端存儲器架構在各個實施例中可以被構造在襯底上，并且包括在存儲器架構的導電層凹陷結構內形成的兩端存儲器單元。在一個實施例中，可以與垂直通孔蝕刻相結合地建立作為水平蝕刻的導電層凹陷。在另一個實施例中，可以針對該兩端存儲器架構的各個導電層來圖案化導電層凹陷。
[0010]在其他實施例中，兩端存儲器單元可以包括沿著相對于襯底的法線方向傾斜角度而布置或堆疊的層。該傾斜角度布置在各個實施例中可以有利于用于提供增大的存儲器密度的三維架構。在另外的實施例中，該傾斜角度布置可以有利于技術節(jié)點的可擴展性，其中，膜的厚度可以至少部分地控制兩端存儲器單元的關鍵尺寸。
[0011 ] 在各個實施例中，可以與集成芯片相結合地制造兩端存儲器架構。在一些實施例中，可以按照單片過程將兩端存儲器架構制造在集成芯片上。而且，該過程可以包括在集成芯片之上或之內的存儲器架構的子集和CMOS器件的子集之間的電子互連。根據其他實施例，公開了包括兩端存儲器架構和CMOS器件的一個或多個電子裝置。
[0012]在其他實施例中，本公開提供了一種用于形成包括三維存儲器裝置的裝置的方法。所述方法可以包括:在絕緣半導體襯底上布置第一字線材料層；在所述第一字線材料層上布置第一絕緣材料層；在所述第一絕緣材料層上布置第二字線材料層；并且，在所述第二字線材料層上布置第二絕緣材料層。而且，所述方法可以包括:形成通孔，所述通孔穿過第一字線材料層、第一絕緣材料層、第二字線材料層和第二絕緣材料層，其中，在所述通孔內過蝕刻所述第一字線材料層和所述第二字線材料層，以在所述第一字線材料層中形成第一凹陷，并且在所述第二字線材料層中形成第二凹陷。而且，所述方法可以包括:在所述通孔的所述第一凹陷和所述第二凹陷內沉積選擇材料，其中，所述選擇材料與所述第一字線材料層和所述第二字線材料層電接觸，并且，在所述通孔的所述第一凹陷和所述第二凹陷內形成接觸材料，其中，所述接觸材料與所述選擇材料電接觸。而且，所述方法可以包括:在所述通孔內沉積轉換材料層，所述轉換材料層與在所述通孔的所述第一凹陷和所述第二凹陷內的所述選擇材料電接觸，并且與所述通孔的所述第一凹陷和所述第二凹陷內的所述接觸材料電接觸；并且，在所述通孔內沉積位線材料層，所述位線材料層與所述轉換材料電接觸。
[0013]在另外的實施例中，提供了一種包括三維存儲器裝置的裝置。所述裝置包括在絕緣半導體襯底上布置的第一字線材料層、在所述第一字線材料層上布置的第一絕緣材料層、在所述第一絕緣材料層上布置的第二字線材料層和在所述第二字線材料層上布置的第二絕緣材料層。除了上面的內容之外，所述裝置可以包括通孔，所述通孔穿過所述第一字線材料層、所述第一絕緣材料層、所述第二字線材料層和所述第二絕緣材料層而形成，其中，在所述通孔內過蝕刻所述第一字線材料層和所述第二字線材料層，以在所述第一字線材料層中形成第一凹陷，并且在所述第二字線材料層中形成第二凹陷。而且，所述裝置可以包括:在所述通孔的所述第一凹陷和所述第二凹陷內布置的選擇材料，其中，所述選擇材料與所述第一字線材料層和所述第二字線材料層電接觸；以及，在所述通孔的所述第一凹陷和所述第二凹陷內布置的接觸材料，其中，所述接觸材料與所述選擇材料電接觸。而且，所述裝置可以包括:在所述通孔內布置的轉換材料層，所述轉換材料層與在所述通孔的所述第一凹陷和所述第二凹陷內的所述選擇材料電接觸，并且與所述通孔的所述第一凹陷和所述第二凹陷內的所述接觸材料電接觸；以及，在所述通孔內布置的位線材料層，所述位線材料層與所述轉換材料電接觸。
[0014]下面的說明和附圖闡述了本說明書的某些說明性方面。然而，這些方面僅指示可以使用本說明書的原理的各種方式的幾種。通過下面結合附圖考慮的說明書的的詳細說明，本說明書的其他優(yōu)點和新穎特征將變得顯然。
【附圖說明】
[0015]參考附圖來描述本公開的各個方面或特征，其中，相似的附圖標號貫穿各處用于指示相似的元件。在本說明書中，給出了多個具體細節(jié)，以便徹底明白本公開。然而，應當明白，可以在沒有這些具體細節(jié)的情況下或使用其他方法、組件、材料等來實施本公開的某些方面。在其他情況下，以框圖形式示出了公知結構和裝置，以便利描述本公開；
[0016]圖1描述了根據一個或多個公開的實施例的樣品存儲器架構的框圖；
[0017]圖2圖示在其他實施例中的適合于以陣列制造的示例兩端存儲器單元的圖；
[0018]圖3描述了圖2的示例兩端存儲器單元的截面視圖的圖；
[0019]圖4圖示了在其他實施例中的、部分以通孔蝕刻來制造的兩端存儲器單元的示例陣列的框圖；
[0020]圖5描述了在其他實施例中的、用于提供各個字線的電控制的存儲器裝置的樣品側視圖的框圖；
[0021]圖6A至圖6F描述了在另外的實施例中的、包括用于制造存儲器裝置的凹陷蝕刻的樣品過程的框圖；
[0022]圖7描述了根據公開的過程的替代存儲器裝置的框圖；
[0023]圖8和圖9圖示了在一個或多個實施例中的、包括用于制造存儲器裝置的凹陷蝕刻的替代過程的框圖；
[0024]圖10和圖11描述了根據一個或多個其他實施例的、用于提供存儲器陣列的樣品方法的流程圖；
[0025]圖12至圖14圖示了根據其他實施例的、用于提供存儲器陣列的替代或補充方法的流程圖；
[0026]圖15描述了根據各個公開的實施例的用于存儲器裝置的樣品控制系統(tǒng)的框圖；并且
[0027]圖16描述了可以與各個實施例相結合地實現(xiàn)的示例計算環(huán)境的框圖。
【具體實施方式】
[0028]本公開涉及用于數(shù)字信息存儲的雙端存儲器單元。在一些實施例中，該雙端存儲器單元可以包括電阻式技術，諸如電阻式轉換雙端存儲器單元。本文中使用的電阻式轉換雙端存儲器單元(也被稱為電阻式轉換存儲器單元或電阻式轉換存儲器)包括具有導電觸點的電路組件，在該兩個導電觸點之間具有活性區(qū)域。在電阻式切換存儲器的環(huán)境中，該雙端存儲器裝置的作用區(qū)域顯示出多個穩(wěn)定或半穩(wěn)定電阻狀態(tài)，每一個電阻狀態(tài)具有不同的電阻。而且，可以響應于在該兩個導電觸點處施加的適當?shù)碾娦盘杹硇纬苫蚣せ钤摱鄠€狀態(tài)中的各個狀態(tài)。該適當?shù)碾娦盘柨梢允请妷褐?、電流值或電壓或電流極性等或其適當?shù)慕M合。電阻式切換雙端存儲器裝置的示例一一雖然不是窮盡性的一一可以包括電阻式隨機存取存儲器(RRAM)。
[0029]本公開的實施例可以提供基于導電絲的存儲器單元。基于導電絲的存儲器單元的一個示例可以包括:導電材料(例如，包括摻雜的P型或η型硅(Si)承載層的接觸層，諸如P型或η型多晶娃；以及，慘雜的多晶化合物，諸如P型或η型多晶SiGe ;等等);電阻轉換層(RSL)，例如，包括多個缺陷位置的電阻材料；以及，能夠被離子化的活性金屬(例如，以促進在RSL之內或邊界處的包括金屬離子的微粒的產生)。在適當?shù)钠脳l件下，該微?？梢哉加迷赗SL內的缺陷位置，以提供RSL的導電區(qū)域(例如，導電絲)。在去除了偏置條件(例如，在易失性裝置中)或響應于第二偏置條件(例如，在非易失性裝置中)，RSL的導電區(qū)域可以變得不導電。這可以例如響應于以下條件而發(fā)生:微粒變?yōu)橹行?非離子化)(例如，在去除了偏置條件后)，該微粒至少部分地空出缺陷位置，或另一種適當?shù)臋C制而出現(xiàn)(例如，響應于第二偏置條件)。
[0030]RSL(其也可以在本領域中被稱為電阻式轉換介質(RSM))可以包括例如未摻雜的無定形硅層、具有本征特性的半導體層、Si低價氧化物(例如，S1x，其中X具有介于0.1和2的值)、非化學計量的氧化物和金屬氧化物(例如，氧化鋅)等。適合于RSL的材料的其他示例可以包括SixGeY0z (其中X、Y、Z是各自的適當?shù)恼龜?shù))、硅氧化物(例如，S1N，其中，N是適當?shù)恼龜?shù))、非晶硅(a-Si)、非晶SiGe(a-SiGe)，TaOB(其中，B為適當?shù)恼龜?shù))、HfOc(其中，C為適當?shù)恼龜?shù))、T1D(其中，D是適當?shù)恼龜?shù))和A10E(其中，E為適當?shù)恼龜?shù))等或以上物質的適當組合。
[0031]用于基于導電絲的存儲器單元的活性金屬層可以包括:銀(Ag)、金(Au)、鈦(Ti)、氮化鈦(TIN)或鈦的其它合適的化合物、鎳(Ni)、銅(Cu)、鋁(Al)、鉻(Cr)、鉭(Ta)、氮化鉭(TaN)、鐵(Fe)、錳(Mn)、鎢(W)、釩(V)、鉿(Hf)、鈷(Co)、鉑(Pt)、鈀(Pd)和前述物質的適當?shù)暮辖?。在本公開的一些方面中，其他適當?shù)膶щ姴牧弦约吧鲜龌蝾愃撇牧系膹秃衔锘蚪M合可以用于活性金屬層。在一些實施例中，可以在RSL和活性金屬層之間布置由T1、T1x,TiN等構成的阻隔材料的較薄的層(例如，20納米或20納米以下、10納米或10納米以下等)?？梢栽谵D讓給本專利申請的受讓方的以下美國專利申請中找到與上述示例類似的本公開的另外的實施例:在2007年10月19日提交的申請序列號11/875，541和在2009年10月8日提交的申請序列號12/575,921和本文引用的其他文獻，這些文獻均出于所有目的以各自的全部內容以引用的方式并入本文中。
[0032]為了將基于導電絲的電阻式轉換存儲器單元編程，可以在該存儲器單元上施加適當?shù)木幊屉妷?，使得導電路徑或導電絲在諸如RSL的存儲器單元的較高電阻部分內形成。導電絲形成可以包括在貫穿RSL的一部分的一組離子化微粒在寬度或長度上的動態(tài)改變，使得RSL從較高的電阻狀態(tài)轉換到較低的電阻狀態(tài)。在一些電阻式轉換裝置中，可以實現(xiàn)擦除處理以將導電絲至少部分地變形，使得存儲器單元從低電阻狀態(tài)返回到高電阻狀態(tài)。在存儲器的環(huán)境中，該狀態(tài)的改變可以與二進制比特的各自狀態(tài)相關聯(lián)。對于多個存儲器單元的陣列，可以將存儲器單元的字、字節(jié)、頁、塊等編程或擦除以表示二進制信息的O或I，并且通過將那些狀態(tài)隨時間保留，實際上存儲該二進制信息。在各個實施例中，可以在這樣的存儲器單元中存儲多級信息(例如，多個比特)。
[0033]本申請的發(fā)明人除了電阻式存儲器之外也熟悉另外的非易失性雙端存儲器結構。例如，鐵電隨機存取存儲器(RAM)是一個示例。一些其他示例包括磁阻RAM、有機RAM、相變RAM和導電橋接RAM等。雖然對于許多公開的實施例引用了電阻式轉換存儲器技術，但是當適合于本領域內的普通技術人員時，可以對于所公開的實施例的一些利用其他雙端存儲器技術。
[0034]本公開的各個實施例提供了可以在絕緣半導體襯底上制造的高密度固態(tài)存儲器架構。在各個實施例中，所公開的存儲器架構可以作為利用諸如28納米(nm)或更小的技術節(jié)點的高級技術節(jié)點的低成本的單片過程來制造，并且可以包括至少一個凹陷蝕刻。在一個或多個實施例中，可以經由通孔蝕刻和凹陷蝕刻來提供該凹陷蝕刻，該通孔蝕刻和凹陷蝕刻可以被組合為單個蝕刻或實現(xiàn)為多個蝕刻。在另一個實施例中，凹陷蝕刻可以是圖案化的導體處理，其在固態(tài)處理的導電層中形成斷裂或不連續(xù)部分。
[0035]在至少一些公開的實施例中，本公開提供了被配置為減小泄漏電流的存儲器單元。在至少一個公開的實施例中，可以在I晶體管-η存儲器單