專(zhuān)利名稱(chēng)：低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元、存儲(chǔ)器和寫(xiě)操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)器技術(shù)領(lǐng)域，特別涉及一種低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元。
背景技術(shù)：
為了充分利用集成電路工藝進(jìn)步所帶來(lái)的好處，得到更大的集成度，CMOS器件的尺寸變得越來(lái)越小。然而隨著工藝技術(shù)的進(jìn)一步提高，芯片加工過(guò)程中的多樣性使得CMOS 器件的參數(shù)，如閾值電壓等，也會(huì)出現(xiàn)較大的隨機(jī)漲落。對(duì)于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)這種強(qiáng)烈依賴(lài)于器件對(duì)稱(chēng)性的單元電路來(lái)說(shuō)，器件參數(shù)的不一致會(huì)對(duì)電路穩(wěn)定性造成很?chē)?yán)重的影響。此外，電源電壓的下降更加劇了這種影響。除此之外，工藝以及電壓的變化也會(huì)使軟錯(cuò)誤率(soft error rate)增加。實(shí)驗(yàn)表明，電源電壓每降低10%，器件尺寸減小8%，會(huì)使軟錯(cuò)誤率提高18%。由于上述種種原因，使用傳統(tǒng)6管靜態(tài)隨機(jī)存儲(chǔ)器單元結(jié)構(gòu)很難保證其在較低電壓下的正常工作。如圖1所示，示出了現(xiàn)有技術(shù)中的一種8管單端靜態(tài)隨機(jī)存儲(chǔ)器單元，其解決了低電壓下靜態(tài)隨機(jī)存儲(chǔ)器的穩(wěn)定性問(wèn)題。該結(jié)構(gòu)在傳統(tǒng)6管單元中增加了 mnO和mnl兩個(gè)NMOS管，避免了讀操作對(duì)原存儲(chǔ)數(shù)據(jù)的干擾，進(jìn)而提高了靜態(tài)隨機(jī)存儲(chǔ)器的穩(wěn)定性。然而，這種結(jié)構(gòu)不能像傳統(tǒng)6管單元一樣，有效的處理多比特軟錯(cuò)誤。在由傳統(tǒng)6管靜態(tài)隨機(jī)存儲(chǔ)器單元構(gòu)成的存儲(chǔ)器中，其整體結(jié)構(gòu)布局方式采用位交叉結(jié)構(gòu)，即同一行中的相鄰比特來(lái)自于不同的邏輯字。使用這種布局，可以保證一個(gè)多比特錯(cuò)誤中的錯(cuò)誤比特來(lái)自于不同的字。也即，每個(gè)字中只有一個(gè)比特會(huì)被影響。在這種情況下，可以使用ECC(err0r correction code，錯(cuò)誤糾正碼)有效的識(shí)別一個(gè)字中的錯(cuò)誤。然而，這種結(jié)構(gòu)很難被運(yùn)用到上述8管單端靜態(tài)隨機(jī)存儲(chǔ)器單元中。其原因如下當(dāng)對(duì)該8管單端靜態(tài)隨機(jī)存儲(chǔ)器單元中某一位進(jìn)行寫(xiě)操作時(shí)，與被選中單元同行而不同列的未被選中的單元，會(huì)處于一種與讀操作相同的“電壓偏置”情況(也即“假讀”現(xiàn)象)，進(jìn)而破壞了原存儲(chǔ)數(shù)據(jù)，影響了單元的穩(wěn)定性。因此，若使用上述位交叉結(jié)構(gòu)，將不同的字安排在同一行上，不可避免的會(huì)出現(xiàn) “假讀”情況。對(duì)于“假讀”單元來(lái)說(shuō)，8管單端靜態(tài)隨機(jī)存儲(chǔ)器單元所帶來(lái)的穩(wěn)定性的提高將不復(fù)存在。圖1是現(xiàn)有技術(shù)中的一種8管單端靜態(tài)隨機(jī)存儲(chǔ)器單元電路結(jié)構(gòu)圖。該種 8管單端靜態(tài)隨機(jī)存儲(chǔ)器單元與之前的6管靜態(tài)隨機(jī)存儲(chǔ)器單元相比，穩(wěn)定性有極大的提高。但是，該種8管單端靜態(tài)隨機(jī)存儲(chǔ)器單元，在進(jìn)行存儲(chǔ)器布局的時(shí)候，必須使用非位交叉結(jié)構(gòu)(否則造成的“假讀”問(wèn)題會(huì)不可避免的降低了假讀單元的穩(wěn)定性)。因此，不能保證一個(gè)多比特錯(cuò)誤中的錯(cuò)誤比特來(lái)自于不同的字，也就不能使用ECC進(jìn)行糾錯(cuò)處理。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問(wèn)題本發(fā)明要解決的技術(shù)問(wèn)題是如何提供一種低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元，其具有較高的穩(wěn)定性，并且支持位交叉結(jié)構(gòu)。( 二)技術(shù)方案
為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元，其包括寫(xiě)字線(xiàn)WWL、讀位線(xiàn)RBL、讀字線(xiàn)RWL、第一寫(xiě)位線(xiàn)WBL、第二寫(xiě)位線(xiàn)WBLB、NM0S管mnO mn3、PM0S 管mpO、反相器invl inv2 ；所述NMOS管mnO的柵極連接讀字線(xiàn)RWL，其源極連接讀位線(xiàn)RBL，其漏極連接節(jié)點(diǎn) n0 ；所述NMOS管mnl的柵極連接節(jié)點(diǎn)q，其源極連接所述節(jié)點(diǎn)nO，其漏極連接第二寫(xiě)位線(xiàn)WBLB ；所述NMOS管mn2的柵極連接節(jié)點(diǎn)qb，其源極連接第一寫(xiě)位線(xiàn)WBL，其漏極連接所述節(jié)點(diǎn)n0 ；所述NMOS管mn3的柵極連接寫(xiě)字線(xiàn)WWL，其源極連接節(jié)點(diǎn)qbt，其漏極連接所述節(jié)
占n0 ·所述PMOS管mpO的柵極連接寫(xiě)字線(xiàn)WWL，其源極連接所述節(jié)點(diǎn)qb，其漏極連接所述節(jié)點(diǎn)qbt ；所述反相器invl的輸入端連接所述節(jié)點(diǎn)q，其輸出端連接所述節(jié)點(diǎn)qb ；所述反相器inv2的輸入端連接所述節(jié)點(diǎn)qbt，其輸出端連接所述節(jié)點(diǎn)q。優(yōu)選地，所述反相器invl inv2均由NMOS管和PMOS管連接組成。優(yōu)選地，所述反相器invl中NMOS管和PMOS管的連接關(guān)系為所述NMOS管源極接地，所述PMOS管源極接電源，所述NMOS管的柵極與所述PMOS管的柵極互相連接構(gòu)成所述反相器invl的輸入端，所述NMOS管的漏極與所述PMOS管的漏極互相連接構(gòu)成所述反相器 invl的輸出端。本發(fā)明還提供一種低電壓靜態(tài)隨機(jī)存儲(chǔ)器，所述低電壓靜態(tài)隨機(jī)存儲(chǔ)器由多個(gè)所述低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元拼接而成。本發(fā)明還提供一種利用所述的低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元進(jìn)行寫(xiě)操作的方法進(jìn)行寫(xiě)操作時(shí)，將讀字線(xiàn)RWL和寫(xiě)字線(xiàn)WWL的電壓分別設(shè)置為O和VDD ；當(dāng)需要將節(jié)點(diǎn)q寫(xiě)為 O時(shí)，則將第一寫(xiě)位線(xiàn)WBL和第二寫(xiě)位線(xiàn)WBLB的電壓設(shè)置為VDD ；當(dāng)需要將節(jié)點(diǎn)q寫(xiě)為VDD 時(shí)，則將第一寫(xiě)位線(xiàn)WBL和第二寫(xiě)位線(xiàn)WBLB電壓設(shè)置為0。(三)有益效果本發(fā)明的低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元、存儲(chǔ)器和寫(xiě)操作方法，讀寫(xiě)操作分離，并且寫(xiě)位線(xiàn)(第一寫(xiě)位線(xiàn)WBL和第二寫(xiě)位線(xiàn)WBLB)和寫(xiě)字線(xiàn)WffL共同控制寫(xiě)操作，具有較高的穩(wěn)定性，并且在進(jìn)行存儲(chǔ)器布局的時(shí)候，可以使用位交叉結(jié)構(gòu)，不會(huì)造成“假讀”問(wèn)題。


圖1是現(xiàn)有技術(shù)中的一種8管單端靜態(tài)隨機(jī)存儲(chǔ)器單元電路結(jié)構(gòu)圖；圖2是位交叉結(jié)構(gòu)(a)和非位交叉結(jié)構(gòu)(b)對(duì)比示意圖；圖3是本發(fā)明實(shí)施例所述的低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元電路結(jié)構(gòu)圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說(shuō)明本發(fā)明，但不用來(lái)限制本發(fā)明的范圍。
4
圖2是位交叉結(jié)構(gòu)和非位交叉結(jié)構(gòu)對(duì)比示意圖。如圖2所示，其中(a)部分表示位交叉結(jié)構(gòu)，本發(fā)明實(shí)施例所述的低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元采用該種位交叉結(jié)構(gòu)；(b)部分表示非位交叉結(jié)構(gòu)，傳統(tǒng)的8管單端靜態(tài)隨機(jī)存儲(chǔ)器單元采用該種非位交叉結(jié)構(gòu)。圖3是本發(fā)明實(shí)施例所述的低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元電路結(jié)構(gòu)圖。如圖3所示， 該低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元包括寫(xiě)字線(xiàn)WWL、讀位線(xiàn)RBL、讀字線(xiàn)RWL、第一寫(xiě)位線(xiàn)WBL、 第二寫(xiě)位線(xiàn)WBLB、匪OS管mnO mn3、PMOS管mpO、反相器invl inv2 ；所述NMOS管mnO的柵極連接讀字線(xiàn)RWL，其源極連接讀位線(xiàn)RBL，其漏極連接節(jié)點(diǎn) nO ；所述NMOS管mnl的柵極連接節(jié)點(diǎn)q，其源極連接所述節(jié)點(diǎn)nO，其漏極連接第二寫(xiě)位線(xiàn)WBLB ；所述NMOS管mn2的柵極連接節(jié)點(diǎn)qb，其源極連接第一寫(xiě)位線(xiàn)WBL，其漏極連接所述節(jié)點(diǎn)nO ； 所述NMOS管mn3的柵極連接寫(xiě)字線(xiàn)WWL，其源極連接節(jié)點(diǎn)qbt，其漏極連接所述節(jié)
占nO ·所述PMOS管mpO的柵極連接寫(xiě)字線(xiàn)WWL，其源極連接所述節(jié)點(diǎn)qb，其漏極連接所述節(jié)點(diǎn)qbt ；所述反相器invl的輸入端連接所述節(jié)點(diǎn)q，其輸出端連接所述節(jié)點(diǎn)qb ；所述反相器inv2的輸入端連接所述節(jié)點(diǎn)qbt，其輸出端連接所述節(jié)點(diǎn)q。所述反相器invl inv2均由匪OS管和PMOS管組成。所述反相器invl和inv2中NMOS管和PMOS管的連接關(guān)系均為所述NMOS管源極接地，所述PMOS管源極接電源，所述NMOS管的柵極與所述PMOS管的柵極互相連接構(gòu)成所述反相器invl的輸入端，所述NMOS管的漏極與所述PMOS管的漏極互相連接構(gòu)成所述反相器invl的輸出端。—種低電壓靜態(tài)隨機(jī)存儲(chǔ)器，其由多個(gè)所述低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元拼接而成。同一行中相鄰的低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元的字線(xiàn)互相連接(寫(xiě)字線(xiàn)WWL互相連接， 讀字線(xiàn)RWL互相連接)，同一列中相鄰的低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元的位線(xiàn)互相連接(讀位線(xiàn)RBL互相連接，第一寫(xiě)位線(xiàn)WBL互相連接，第二寫(xiě)位線(xiàn)WBLB互相連接)。所述NMOS管mnO mn3和PMOS管mpO的源極和漏極均可以交換位置，即無(wú)需區(qū)分匪OS管mnO mn3和PMOS管mpO的源極和漏極。其中，寫(xiě)字線(xiàn)WWL、第一寫(xiě)位線(xiàn)WBL和第二寫(xiě)位線(xiàn)WBLB僅被用于寫(xiě)操作，而讀字線(xiàn) RWL和讀位線(xiàn)RBL則僅用于讀操作。在讀狀態(tài)以及穩(wěn)定狀態(tài)(不進(jìn)行讀操作和寫(xiě)操作時(shí)的狀態(tài))時(shí)，第一寫(xiě)位線(xiàn)WBL和第二寫(xiě)位線(xiàn)WBLB的電壓分別保持為VDD (工作電壓)和0，NMOS 管mnl和mn2構(gòu)成一個(gè)具有反相器功能的結(jié)構(gòu)，使節(jié)點(diǎn)nO的邏輯電平與節(jié)點(diǎn)q相反。當(dāng)對(duì)該低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元進(jìn)行讀操作時(shí)，則將讀字線(xiàn)RWL變?yōu)楦唠娖?，?jié)點(diǎn)nO的電平通過(guò)NMOS管mnO傳送至讀位線(xiàn)RBL，以完成對(duì)該低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元的讀操作。該讀操作并未對(duì)原存儲(chǔ)數(shù)據(jù)產(chǎn)生干擾，故該讀操作時(shí)的SNM(static-noise-margin，靜態(tài)噪聲容限)與穩(wěn)定狀態(tài)時(shí)的SNM—樣，由該低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元中兩個(gè)互相耦合的反相器 invl和inv2決定。而對(duì)于現(xiàn)有的6管靜態(tài)隨機(jī)存儲(chǔ)器單元來(lái)說(shuō)，當(dāng)對(duì)其進(jìn)行讀操作時(shí)，其中存“0”的節(jié)點(diǎn)會(huì)被其位線(xiàn)上的預(yù)充高電平拉高，極大地降低了 S匪。因此，與之前的6管靜態(tài)隨機(jī)存儲(chǔ)器單元相比，本發(fā)明的低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元的穩(wěn)定性有極大的提高。當(dāng)對(duì)所述低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元進(jìn)行寫(xiě)操作時(shí)，讀字線(xiàn)RWL和寫(xiě)字線(xiàn)WffL的電壓分別為0和VDD，而第一寫(xiě)位線(xiàn)WBL和第二寫(xiě)位線(xiàn)WBLB的電壓則為VDD (當(dāng)需要將該低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元的節(jié)點(diǎn)q的電壓寫(xiě)為0時(shí))或0(當(dāng)需要將該低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元的節(jié)點(diǎn)q的電壓寫(xiě)為VDD時(shí))。此時(shí)，NMOS管mnl和mn2的工作情況則類(lèi)似于 NMOS傳輸管(將第一寫(xiě)位線(xiàn)WBL和第二寫(xiě)位線(xiàn)WBLB上的信號(hào)傳輸至節(jié)點(diǎn)nO)，第一寫(xiě)位線(xiàn) WBL和第二寫(xiě)位線(xiàn)WBLB的信號(hào)通過(guò)NMOS管mnl、mn2和mn3傳送至節(jié)點(diǎn)qbt，最終完成對(duì)節(jié)點(diǎn)q和qb的寫(xiě)操作。對(duì)于與所述低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元處于同一行的第二低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元來(lái)說(shuō)，盡管該第二低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元的寫(xiě)字線(xiàn)WWL的電壓為 VDD，但是其第一寫(xiě)位線(xiàn)WBL和第二寫(xiě)位線(xiàn)WBLB的電壓分別被保持為VDD和0，NM0S管mnl 和mn2工作方式類(lèi)似于反相器，與反相器irw2互相耦合以保持節(jié)點(diǎn)q和qb上存儲(chǔ)的數(shù)據(jù)不受干擾。因此，對(duì)于該種低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元，若使用位交叉結(jié)構(gòu)不會(huì)產(chǎn)生“假讀” 現(xiàn)象。而對(duì)于與所述低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元處于同一列的第三低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元，由于其寫(xiě)字線(xiàn)WWL的電壓為0，使得其N(xiāo)MOS管mn3截止，該第三低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元不受其自身第一寫(xiě)位線(xiàn)WBL和第二寫(xiě)位線(xiàn)WBLB的影響。綜上，本發(fā)明實(shí)施例所述低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元、存儲(chǔ)器、寫(xiě)操作方法，讀寫(xiě)操作分離，并且寫(xiě)位線(xiàn)(第一寫(xiě)位線(xiàn)WBL和第二寫(xiě)位線(xiàn)WBLB)和寫(xiě)字線(xiàn)WffL共同控制寫(xiě)操作，所以具有較高的穩(wěn)定性。并且在進(jìn)行存儲(chǔ)器布局的時(shí)候，可以使用位交叉結(jié)構(gòu)，不會(huì)造成“假讀”問(wèn)題，因此，可以保證一個(gè)多比特錯(cuò)誤中的錯(cuò)誤比特來(lái)自于不同的字，能夠使用 ECC進(jìn)行糾錯(cuò)處理。以上實(shí)施方式僅用于說(shuō)明本發(fā)明，而并非對(duì)本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明的范疇，本發(fā)明的專(zhuān)利保護(hù)范圍應(yīng)由權(quán)利要求限定。
權(quán)利要求
1.一種低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元，其特征在于，包括寫(xiě)字線(xiàn)WWL、讀位線(xiàn)RBL、讀字線(xiàn)RWL、第一寫(xiě)位線(xiàn)WBL、第二寫(xiě)位線(xiàn)WBLB、NM0S管mnO mn3、PM0S管mpO、反相器invl inv2 ；所述NMOS管mnO的柵極連接讀字線(xiàn)RWL，源極連接讀位線(xiàn)RBL，漏極連接節(jié)點(diǎn)nO ；所述NMOS管mnl的柵極連接節(jié)點(diǎn)q，源極連接所述節(jié)點(diǎn)nO，漏極連接第二寫(xiě)位線(xiàn)WBLB ；所述NMOS管mn2的柵極連接節(jié)點(diǎn)qb，源極連接第一寫(xiě)位線(xiàn)WBL，漏極連接所述節(jié)點(diǎn)nO ；所述NMOS管mn3的柵極連接寫(xiě)字線(xiàn)WWL，源極連接節(jié)點(diǎn)qbt，漏極連接所述節(jié)點(diǎn)nO ；所述PMOS管mpO的柵極連接寫(xiě)字線(xiàn)WWL，源極連接所述節(jié)點(diǎn)qb，漏極連接所述節(jié)點(diǎn)qbt ；所述反相器invl的輸入端連接所述節(jié)點(diǎn)q，輸出端連接所述節(jié)點(diǎn)qb ；所述反相器inv2的輸入端連接所述節(jié)點(diǎn)qbt，輸出端連接所述節(jié)點(diǎn)q。
2.如權(quán)利要求1所述的低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元，其特征在于，所述反相器invl inv2均由NMOS管和PMOS管連接組成。
3.如權(quán)利要求2所述的低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元，其特征在于，所述反相器invl中 NMOS管和PMOS管的連接關(guān)系為所述NMOS管源極接地，所述PMOS管源極接電源，所述NMOS 管的柵極與所述PMOS管的柵極互相連接構(gòu)成所述反相器invl的輸入端，所述NMOS管的漏極與所述PMOS管的漏極互相連接構(gòu)成所述反相器invl的輸出端。
4.一種低電壓靜態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述低電壓靜態(tài)隨機(jī)存儲(chǔ)器由多個(gè)權(quán)利要求1或者2或者3所述低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元拼接而成。
5.一種利用權(quán)利要求1或者2或者3所述的低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元進(jìn)行寫(xiě)操作的方法，其特征在于，進(jìn)行寫(xiě)操作時(shí)，將讀字線(xiàn)RWL和寫(xiě)字線(xiàn)WffL的電壓分別設(shè)置為O和VDD ； 當(dāng)需要將節(jié)點(diǎn)q寫(xiě)為O時(shí)，則將第一寫(xiě)位線(xiàn)WBL和第二寫(xiě)位線(xiàn)WBLB的電壓設(shè)置為VDD ；當(dāng)需要將節(jié)點(diǎn)q寫(xiě)為VDD時(shí)，則將第一寫(xiě)位線(xiàn)WBL和第二寫(xiě)位線(xiàn)WBLB電壓設(shè)置為O。
全文摘要
本發(fā)明公開(kāi)了一種低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元、存儲(chǔ)器和寫(xiě)操作方法，涉及存儲(chǔ)器領(lǐng)域。該低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元包括寫(xiě)字線(xiàn)、讀位線(xiàn)、讀字線(xiàn)、第一寫(xiě)位線(xiàn)、第二寫(xiě)位線(xiàn)、NMOS管mn0～mn3、PMOS管mp0、反相器inv1～inv2；mn0的柵極連接讀字線(xiàn)，其源極連接讀位線(xiàn)，其漏極連接節(jié)點(diǎn)n0；mn1的柵極連接節(jié)點(diǎn)q，其源極連接節(jié)點(diǎn)n0，其漏極連接第二寫(xiě)位線(xiàn)；mn2的柵極連接節(jié)點(diǎn)qb，其源極連接第一寫(xiě)位線(xiàn)，其漏極連接節(jié)點(diǎn)n0；mn3的柵極連接寫(xiě)字線(xiàn)，其源極連接節(jié)點(diǎn)qbt，其漏極連接節(jié)點(diǎn)n0。該低電壓靜態(tài)隨機(jī)存儲(chǔ)器單元，具有較高的穩(wěn)定性，并且在進(jìn)行存儲(chǔ)器布局的時(shí)候，可以使用位交叉結(jié)構(gòu)，不會(huì)造成“假讀”問(wèn)題。
文檔編號(hào)G11C11/413GK102157195SQ201110115338
公開(kāi)日2011年8月17日 申請(qǐng)日期2011年5月5日 優(yōu)先權(quán)日2011年5月5日
發(fā)明者劉俐敏, 張鋼剛, 李夏禹, 王源, 賈嵩 申請(qǐng)人:北京大學(xué)