專利名稱：半導體系統(tǒng)及其數(shù)據(jù)訓練方法
技術領域：
本發(fā)明涉及半導體系統(tǒng)，更具體而言涉及半導體系統(tǒng)及其數(shù)據(jù)訓練方法。
背景技術：
由于半導體存儲器以高速操作，為了準確地交換數(shù)據(jù)，數(shù)據(jù)訓練對于包括半導體存儲器和用于控制半導體存儲器的存儲器控制器的半導體系統(tǒng)很重要。下面參照圖1來描述典型的半導體系統(tǒng)的數(shù)據(jù)訓練方法。圖1是說明典型的數(shù)據(jù)訓練方法的流程圖。在圖1中，執(zhí)行命令CMD和地址ADD 通道訓練。存儲器控制器使用地址通道在半導體存儲器的多用途寄存器(MPR， Multi-purpose register)中寫人 寺定的—據(jù)牛莫式(data pattern)。存儲器控制器執(zhí)行讀取訓練來讀取記錄在半導體存儲器的MPR中的數(shù)據(jù)，以確定讀取數(shù)據(jù)是否與數(shù)據(jù)模式匹配，并搜尋讀取數(shù)據(jù)的中心。然后，存儲器控制器執(zhí)行寫入訓練來經(jīng)由數(shù)據(jù)通道寫入數(shù)據(jù)，并根據(jù)寫入數(shù)據(jù)是否與讀取數(shù)據(jù)相匹配來調(diào)整寫入數(shù)據(jù)和寫入選通信號DQS的位置。在完成上述訓練過程之后，可以在半導體存儲器與存儲器控制器之間進行正常的數(shù)據(jù)讀取/寫入。 但是，在上述相關技術中，必須在半導體存儲器中設置MPR。因此，半導體存儲器的電路面積因妮R而增大，數(shù)據(jù)模式因而受到限制。

發(fā)明內(nèi)容
因此，需要一種可以克服上述問題的改進的半導體系統(tǒng)和方法，即使在不使用多用途寄存器(MPR)的情況下也能夠執(zhí)行數(shù)據(jù)訓練。然而應當理解的是，本發(fā)明的一些方面不一定克服所述問題。在以下的內(nèi)容中，某些方面和具體實施例將會清楚。應當理解的是， 這些方面和實施例僅是示例性的，在廣義上而言，本發(fā)明在不具有這些方面和實施例的一個或更多個特征的情況下仍可以被實施。在本發(fā)明的一個方面中，一種半導體系統(tǒng)包括半導體存儲器，被配置為確定在數(shù)據(jù)模式中是否發(fā)生了錯誤，并產(chǎn)生錯誤信號；以及存儲器控制器，被配置為將數(shù)據(jù)模式提供至半導體存儲器，并利用錯誤信號來執(zhí)行針對半導體存儲器的數(shù)據(jù)訓練。在本發(fā)明的另一個方面中，一種半導體系統(tǒng)包括多個半導體存儲器，被配置為響應于訓練模式信號來產(chǎn)生錯誤信號；以及存儲器控制器，被配置為產(chǎn)生用于以期望的定時將錯誤信號激活的訓練模式信號，并利用錯誤信號來執(zhí)行針對所述半導體存儲器中的一個的數(shù)據(jù)訓練。在本發(fā)明的另一個方面中，一種包括存儲器控制器和半導體存儲器的半導體系統(tǒng)的數(shù)據(jù)訓練方法，所述半導體存儲器確定在存儲器控制器所提供的數(shù)據(jù)模式中是否發(fā)生了錯誤并將錯誤信號提供至存儲器控制器，所述數(shù)據(jù)訓練方法包括以下步驟錯誤信號訓練步驟，其中存儲器控制器檢測從半導體存儲器輸出的錯誤信號的激活時間點；以及寫入數(shù)據(jù)訓練步驟，其中存儲器控制器通過將數(shù)據(jù)模式從所檢測到的錯誤信號的激活時間點移位，來檢測錯誤信號的去激活持續(xù)時間。在本發(fā)明的又一個方面中，一種包括存儲器控制器和多個半導體存儲器的半導體系統(tǒng)的數(shù)據(jù)訓練方法，所述多個半導體存儲器確定在存儲器控制器所提供的數(shù)據(jù)模式中是否發(fā)生了錯誤并將錯誤信號提供至存儲器控制器，所述數(shù)據(jù)訓練方法包括以下步驟存儲器控制器將訓練模式信號提供至所述多個半導體存儲器，使得錯誤信號以期望的定時被激活；所述多個半導體存儲器中的一個響應于訓練模式信號將錯誤信號激活；以及存儲器控制器通過將數(shù)據(jù)模式從錯誤信號的激活時間點移位來檢測錯誤信號的去激活持續(xù)時間。在本發(fā)明的又一個方面中，一種半導體系統(tǒng)包括多個半導體存儲器，被配置為響應于訓練模式信號來執(zhí)行用于強制性地激活錯誤信號的操作和用于通過將內(nèi)部錯誤檢查值與外部錯誤檢查值進行比較來激活錯誤信號的操作之一；以及存儲器控制器，被配置為向所述多個半導體存儲器提供數(shù)據(jù)模式和與數(shù)據(jù)模式相對應的外部錯誤檢查值，根據(jù)是否執(zhí)行訓練來分別地向所述多個半導體存儲器提供訓練模式信號，并利用錯誤信號執(zhí)行針對所述多個半導體存儲器中的一個的數(shù)據(jù)訓練。


合并在本說明書中并構(gòu)成本說明書的一部分的附圖解釋根據(jù)本發(fā)明的多種實施例，并且與說明書描述部分一起用于解釋本發(fā)明的原理。圖1是說明典型的數(shù)據(jù)訓練方法的流程圖；圖2是根據(jù)本發(fā)明的一個實施例的半導體系統(tǒng)的框圖；圖3是說明圖2所示的錯誤檢測電路的內(nèi)部結(jié)構(gòu)的圖；圖4是說明根據(jù)本發(fā)明的一個實施例的半導體系統(tǒng)的數(shù)據(jù)訓練方法的流程圖；圖5是解釋根據(jù)本發(fā)明的一個實施例的錯誤信號訓練方法的時序圖；圖6是解釋根據(jù)本發(fā)明的一個實施例的寫入訓練方法的時序圖；圖7是根據(jù)本發(fā)明的另一個實施例的半導體系統(tǒng)的框圖；以及圖8是說明圖7所示的錯誤檢測電路的內(nèi)部結(jié)構(gòu)的圖。
具體實施例方式根據(jù)本發(fā)明的一個實施例，即使在沒有多用途寄存器(MPR)的情況下，也可以使用錯誤信號引腳CRC Alert Pin來進行寫入訓練，所述錯誤信號引腳CRC Alert Pin被設置在具有諸如循環(huán)冗余檢查(CRC，Cycle redundancycheck)功能的錯誤檢查功能的半導體系統(tǒng)中以便對數(shù)據(jù)通信錯誤發(fā)出警告。下面將參照附圖通過示例性實施例來詳細描述根據(jù)本發(fā)明的半導體系統(tǒng)及其數(shù)據(jù)訓練方法。
圖2是根據(jù)本發(fā)明的一個實施例的半導體系統(tǒng)的框圖。參見圖2，根據(jù)本實施例的半導體系統(tǒng)100包括存儲器控制器200、多個半導體存儲器、第一通信通道230和第二通信通道M0。多個半導體存儲器包括第一半導體存儲器DRAMO和第二半導體存儲器DRAMl，而所述半導體存儲器的數(shù)量可以根據(jù)存儲器容量、電路設計方法等而不同。存儲器控制器200被配置為利用錯誤信號CRC_ALERT的轉(zhuǎn)變點的變化，來控制第一半導體存儲器DRAMO和第二半導體存儲器DRAMl的寫入訓練操作和讀取訓練操作。存儲器控制器200經(jīng)由第一通信通道230和第二通信通道M0，將地址、命令、數(shù)據(jù)和錯誤檢查信息提供至所述多個半導體存儲器DRAMO和DRAMl。多個半導體存儲器DRAMO和DRAMl經(jīng)由第一通信通道230和第二通信通道240提供數(shù)據(jù)至存儲器控制器200。另外，多個半導體存儲器DRAMO和DRAMl經(jīng)由錯誤信號引腳向存儲器控制器200 提供錯誤信號CRC_ALERT。第一半導體存儲器DRAMO和第二半導體存儲器DRAMl被配置為確定在由存儲器控制器200提供的數(shù)據(jù)模式中是否發(fā)生了錯誤，并產(chǎn)生錯誤信號CRC_ALERT。第一半導體存儲器DRAMO和第二半導體存儲器DRAMl被配置為在存儲器控制器 200的控制下記錄數(shù)據(jù)或?qū)⒂涗浀臄?shù)據(jù)輸出。第一半導體存儲器DRAMO包括錯誤檢測電路310和驅(qū)動器320。錯誤檢測電路310被配置為通過將內(nèi)部錯誤檢查值與外部錯誤檢查值進行比較來產(chǎn)生內(nèi)部錯誤信號CRC_ALERT0。內(nèi)部錯誤檢查值是通過在錯誤檢測電路310中針對由存儲器控制器200提供的數(shù)據(jù)模式來執(zhí)行錯誤檢查(即，CRC操作)而產(chǎn)生的，而外部錯誤檢查值是由存儲器控制器 200連同數(shù)據(jù)一起提供的。 驅(qū)動器320被配置為響應于內(nèi)部錯誤信號CRC_ALERT0來驅(qū)動錯誤信號CRC_ALERT 的輸出端子。驅(qū)動器320包括晶體管和多個反相器。第二半導體存儲器DRAMl包括錯誤檢測電路410和驅(qū)動器420。錯誤檢測電路410被配置為通過將內(nèi)部錯誤檢查值與外部錯誤檢查值進行比較來產(chǎn)生內(nèi)部錯誤信號CRC_ALERT1。內(nèi)部錯誤檢查值是通過在錯誤檢測電路410中針對由存儲器控制器200提供的數(shù)據(jù)模式來執(zhí)行錯誤檢查(即CRC操作)而產(chǎn)生的，而外部錯誤檢查值是由存儲器控制器200 連同數(shù)據(jù)一起提供的。驅(qū)動器420被配置為響應于內(nèi)部錯誤信號CRC_ALERT1來驅(qū)動錯誤信號CRC_ALERT 的輸出端子。驅(qū)動器420包括晶體管和多個反相器。第一半導體存儲器DRAM0、第二半導體存儲器DRAMl和錯誤信號CRC_ALERT的輸出端子彼此共同地連接。因此，在驅(qū)動器320和420中，相應的驅(qū)動器被配置為當內(nèi)部錯誤信號CRC_ALERT0 和CRC_ALERT1中的一個被去激活(例如低電平)時與所述輸出端子電隔離。
圖3是說明圖2所示的錯誤檢測電路的內(nèi)部結(jié)構(gòu)的圖。參見圖3，錯誤檢測電路 310包括諸如CRC邏輯314的錯誤檢查邏輯和比較單元315。CRC邏輯314被配置為通過針對數(shù)據(jù)執(zhí)行CRC操作來產(chǎn)生內(nèi)部錯誤檢查值CRC_ CAL。比較單元315被配置為通過將存儲器控制器200所提供的外部錯誤檢查值CRC_RX 與錯誤檢測電路310中所產(chǎn)生的內(nèi)部錯誤檢查值CRC_CAL進行比較，來產(chǎn)生內(nèi)部錯誤信號 CRC_ALERT0。錯誤檢測電路410可以具有與圖3所示的錯誤檢測電路310相同的結(jié)構(gòu)。圖4是說明根據(jù)本發(fā)明的一個實施例的半導體系統(tǒng)的數(shù)據(jù)訓練方法的流程圖。參見圖4，根據(jù)本發(fā)明的本實施例的數(shù)據(jù)訓練操作是按命令CMD和地址ADD通道訓練、錯誤信號訓練、寫入數(shù)據(jù)訓練和讀取數(shù)據(jù)訓練的順序來執(zhí)行，將在下文進行描述?，F(xiàn)在將描述針對第二半導體存儲器DRAMl執(zhí)行數(shù)據(jù)訓練的一個實例。執(zhí)行命令CMD和地址ADD通道訓練。執(zhí)行錯誤信號引腳CRC Alert Pin的訓練。圖5是解釋根據(jù)本發(fā)明的一個實施例的錯誤信號訓練方法的時序圖。錯誤信號引腳的訓練是一種用于搜索發(fā)生了數(shù)據(jù)失敗的定時的操作，如圖5所示。根據(jù)這種用于搜索發(fā)生了失敗的定時的操作，第二半導體存儲器DRAMl響應于從存儲器控制器200輸出的數(shù)據(jù)模式來搜索經(jīng)由錯誤信號引腳輸出的錯誤信號CRC_ALERT被激活的定時。錯誤信號引腳的訓練可以使用以下兩種方法來執(zhí)行。根據(jù)第一種方法，存儲器控制器200通過在第二半導體存儲器DRAMl中寫入各種數(shù)據(jù)模式來激活錯誤信號CRC_ALERT。根據(jù)第二種方法，存儲器控制器200在調(diào)整將數(shù)據(jù)模式寫入第二半導體存儲器 DRAMl的定時的同時，將錯誤信號CRC_ALERT激活。然后，使用錯誤信號CRC_ALERT執(zhí)行寫入數(shù)據(jù)訓練，如圖6所示，圖6是解釋根據(jù)本實施例的寫入訓練方法的時序圖。存儲器控制器200在未執(zhí)行訓練的第一半導體存儲器DRAMO中寫入所有數(shù)據(jù)比特都為‘0’或‘1’這樣的數(shù)據(jù)模式，由此實質(zhì)地防止發(fā)生數(shù)據(jù)失敗。也就是說，存儲器控制器 200允許內(nèi)部錯誤信號CRC_ALERT0被去激活。此時，為了實質(zhì)地更為穩(wěn)定地防止數(shù)據(jù)失敗的發(fā)生，可以在CAS寫入潛伏時間CWL 之前和之后提供‘0’或‘1’。存儲器控制器200可以通過錯誤信號引腳的訓練來了解數(shù)據(jù)失敗的發(fā)生定時，即錯誤信號CRC_ALERT的激活定時。存儲器控制器200檢查錯誤信號CRC_ALERT中的變化，即內(nèi)部錯誤信號CRC_ ALERTl中的變化，同時在CAS寫入潛伏時間CWL附近將數(shù)據(jù)模式移位。當內(nèi)部錯誤信號CRC_ALERT1被激活為高電平時，錯誤信號CRC_ALERT通過圖2所示的驅(qū)動器420被激活為低電平。隨著從發(fā)生了數(shù)據(jù)失敗的定時將數(shù)據(jù)模式移位開，形成內(nèi)部錯誤信號CRC_ALERT1 的去激活持續(xù)時間，即形成可以進行穩(wěn)定的數(shù)據(jù)寫入操作的通過區(qū)(pass zone) 0
因此，存儲器控制器200檢測所述通過區(qū)的中間時間點，以調(diào)整數(shù)據(jù)模式和寫入選通信號DQS的位置，由此完成寫入數(shù)據(jù)訓練。當所述訓練正在執(zhí)行時，利用數(shù)據(jù)掩蔽命令(data mask command) DM來實質(zhì)地防止由存儲器控制器200提供的數(shù)據(jù)模式被儲存在第一半導體存儲器DRAMO和第二半導體存儲器DRAMl的存儲塊中。也就是說，當所述訓練正在執(zhí)行時，提供給第一半導體存儲器DRAMO和第二半導體存儲器DRAMl的數(shù)據(jù)模式僅被提供到錯誤檢測電路310和410，而不被儲存在存儲塊中。然后，存儲器控制器200執(zhí)行讀取數(shù)據(jù)訓練，用于讀取記錄在第二半導體存儲器 DRAMl的存儲塊中的數(shù)據(jù)，以確定讀取數(shù)據(jù)是否與存儲器控制器200所提供的數(shù)據(jù)模式匹配，并搜索讀取數(shù)據(jù)的中心。本發(fā)明的另一個實施例與圖2所示的本發(fā)明實施例實質(zhì)上相同之處在于，即使沒有Mra也可以使用錯誤信號引腳CRC Alert Pin來進行寫入訓練。與圖2所示的本發(fā)明的實施例不同，根據(jù)本發(fā)明的另一個實施例，即使不執(zhí)行錯誤信號引腳CRC Alert Pin的訓練，也可以進行數(shù)據(jù)訓練。圖7是根據(jù)本發(fā)明的另一個實施例的半導體系統(tǒng)的框圖。參見圖7，根據(jù)本發(fā)明的另一個實施例的半導體系統(tǒng)101包括存儲器控制器201、多個半導體存儲器、第一通信通道 231和第二通信通道Ml。多個半導體存儲器被分類成第一半導體存儲器DRAMO和第二半導體存儲器 DRAMl，而所述半導體存儲器的數(shù)量可以根據(jù)存儲器容量、電路設計方法等而不同。存儲器控制器201被配置為利用錯誤信號CRC_ALERT的移位時間點中的變化，來控制第一半導體存儲器DRAMO和第二半導體存儲器DRAMl的寫入訓練操作和讀取訓練操作。存儲器控制器201被配置為產(chǎn)生訓練模式信號M0DE_TRN0和M0DE_TRN1，用于以期望的定時來激活錯誤信號CRC_ALERT。存儲器控制器201經(jīng)由第一通信通道231和第二通信通道M1，將地址、命令、數(shù)據(jù)、錯誤檢查信息以及訓練模式信號MODEjRNO和MODEjRNl提供至所述多個半導體存儲器 DRAMO 禾口 DRAMl。多個半導體存儲器DRAMO和DRAMl經(jīng)由第一通信通道231和第二通信通道241將數(shù)據(jù)提供至存儲器控制器201。另外，多個半導體存儲器DRAMO和DRAMl經(jīng)由錯誤信號引腳將錯誤信號CRC_ALERT 提供給存儲器控制器201。第一半導體存儲器DRAMO和第二半導體存儲器DRAMl被配置為確定在存儲器控制器201所提供的數(shù)據(jù)模式中是否發(fā)生了錯誤，并產(chǎn)生錯誤信號CRC_ALERT。第一半導體存儲器DRAMO和第二半導體存儲器DRAMl被配置為在存儲器控制器 201的控制下記錄數(shù)據(jù)或?qū)⒂涗浀臄?shù)據(jù)輸出。第一半導體存儲器DRAMO包括錯誤檢測電路311和驅(qū)動器320。錯誤檢測電路311被配置為根據(jù)訓練模式信號M0DE_TRN0，來執(zhí)行用于強制性地激活內(nèi)部錯誤信號CRC_ALERT0的操作和用于通過將第一半導體存儲器DRAMO中所產(chǎn)生的錯誤檢查值與由存儲器控制器201提供的錯誤檢查值進行比較來激活內(nèi)部錯誤信號CRC_ALERTO的操作之一。驅(qū)動器320被配置為響應于內(nèi)部錯誤信號CRC_ALERT0來驅(qū)動錯誤信號CRC_ALERT 的輸出端子。驅(qū)動器320包括晶體管和多個反相器。第二半導體存儲器DRAMl包括錯誤檢測電路411和驅(qū)動器420。錯誤檢測電路411被配置為根據(jù)訓練模式信號M0DE_TRN1，來執(zhí)行用于強制性地激活內(nèi)部錯誤信號CRC_ALERT1的操作和用于通過將第二半導體存儲器DRAMl中所產(chǎn)生的錯誤檢查值與由存儲器控制器201提供的錯誤檢查值進行比較來激活內(nèi)部錯誤信號CRC_ ALERTl的操作之一。 驅(qū)動器420被配置為響應于內(nèi)部錯誤信號CRC_ALERT1來驅(qū)動錯誤信號CRC_ALERT 的輸出端子。驅(qū)動器420包括晶體管和多個反相器。第一半導體存儲器DRAM0、第二半導體存儲器DRAMl和錯誤信號CRC_ALERT的輸出端子彼此共同地連接。因此，在驅(qū)動器320和420之中，相應的驅(qū)動器被配置為當內(nèi)部錯誤信號CRC_ ALERTO和CRC_ALERT1中的一個被去激活時(例如低電平)與輸出端子電隔離。圖8是說明圖7所示的錯誤檢測電路的內(nèi)部結(jié)構(gòu)的圖。參見圖8，錯誤檢測電路 311包括錯誤檢查邏輯即CRC邏輯314、比較單元315、反相器陣列312和多路復用器313。CRC邏輯314被配置為通過針對數(shù)據(jù)執(zhí)行CRC操作來產(chǎn)生內(nèi)部錯誤檢查值CRC_ CAL。反相器陣列312被配置為將內(nèi)部錯誤檢查值CRC_CAL反相并輸出。多路復用器313被配置為響應于訓練模式信號M0DE_TRN0來將由存儲器控制器 201提供的外部錯誤檢查值CRC_RX或反相內(nèi)部錯誤檢查值CRC_CALB輸出。當訓練模式信號MODEjRNO處于低電平、即具有邏輯值‘0’時，多路復用器313將反相內(nèi)部錯誤檢查值CRC_CALB輸出。當訓練模式信號MODEjRNO處于高電平、即具有邏輯值‘ 1’時，多路復用器313將由存儲器控制器201提供的外部錯誤檢查值CRC_RX輸出。比較單元315被配置為通過將由存儲器控制器201提供的外部錯誤檢查值CRC_RX 與多路復用器313的輸出進行比較，來產(chǎn)生內(nèi)部錯誤信號CRC_ALERT0。錯誤檢測電路411可以具有與圖8所示的錯誤檢測電路311相同的結(jié)構(gòu)。下面將描述根據(jù)本發(fā)明的另一個實施例的具有上述結(jié)構(gòu)的半導體系統(tǒng)的數(shù)據(jù)訓練操作。根據(jù)本發(fā)明的另一個實施例的數(shù)據(jù)訓練操作可以采用與根據(jù)圖6所示的本發(fā)明的實施例的數(shù)據(jù)訓練操作相同的方式來執(zhí)行，但是省略了錯誤信號引腳CRC Alert Pin的訓練。在本發(fā)明的本實施例中，錯誤信號引腳的訓練如圖5所示那樣來執(zhí)行。然而，在本發(fā)明的另一個實施例中，由于通過圖8所示的結(jié)構(gòu)，錯誤信號CRC_ ALERT以期望的定時被激活，因此可以省略錯誤信號引腳的訓練。當假設針對第一半導體存儲器DRAMO執(zhí)行數(shù)據(jù)訓練時，存儲器控制器201輸出低電平的訓練模式信號M0DE_TRN0來強制性地激活內(nèi)部錯誤信號CRC_ALERT0。也就是說，參見圖8，由于訓練模式信號M0DE_TRN0處于低電平，因此多路復用器 313將反相內(nèi)部錯誤檢查值CRC_CALB輸出。比較單元315通過將內(nèi)部錯誤檢查值CRC_CAL與反相內(nèi)部錯誤檢查值CRC_CALB 進行比較，來輸出內(nèi)部錯誤信號CRC_ALERT0。由于內(nèi)部錯誤檢查值CRC_CAL具有與反相內(nèi)部錯誤檢查值CRC_CALB的相位相反的相位，因此內(nèi)部錯誤信號CRC_ALERT0被激活為高電平。如上所述，存儲器控制器210可以利用以期望的定時被激活的錯誤信號CRC_ ALERT來執(zhí)行寫入數(shù)據(jù)訓練和讀取數(shù)據(jù)訓練。根據(jù)本發(fā)明的實施例，不使用MPR，這是因為使用錯誤信號可以進行寫入訓練；據(jù)此可以減小電路面積，并且可以在數(shù)據(jù)訓練中使用期望的數(shù)據(jù)模式。雖然上面已經(jīng)描述了一些實施例，但是本領域技術人員將會理解的是，描述的實施例僅僅是示例性的。因此，本文描述的半導體系統(tǒng)及其數(shù)據(jù)訓練方法不應當基于所描述的實施例來限制。確切地說，本文描述的半導體系統(tǒng)及其數(shù)據(jù)訓練方法應當僅僅根據(jù)所附權利要求書并與上面的描述和附圖相結(jié)合來限制。
權利要求
1.一種半導體系統(tǒng)，包括半導體存儲器，所述半導體存儲器被配置為確定在數(shù)據(jù)模式中是否發(fā)生了錯誤，并產(chǎn)生錯誤信號；以及存儲器控制器，所述存儲器控制器被配置為將所述數(shù)據(jù)模式提供至所述半導體存儲器，并利用所述錯誤信號來執(zhí)行針對所述半導體存儲器的數(shù)據(jù)訓練。
2.如權利要求1所述的半導體系統(tǒng)，其中，所述半導體存儲器包括錯誤檢測電路，所述錯誤檢測電路被配置為通過將針對數(shù)據(jù)模式執(zhí)行錯誤檢查所產(chǎn)生的內(nèi)部錯誤檢查值與由所述存儲器控制器提供的外部錯誤檢查值進行比較來產(chǎn)生所述錯誤信號。
3.如權利要求1所述的半導體系統(tǒng)，其中，所述半導體存儲器包括錯誤檢查邏輯，所述錯誤檢查邏輯被配置為通過執(zhí)行針對所述數(shù)據(jù)模式的錯誤檢查操作來產(chǎn)生內(nèi)部錯誤檢查值；以及比較單元，所述比較單元被配置為通過將所述內(nèi)部錯誤檢查值與外部錯誤檢查值進行比較來產(chǎn)生所述錯誤信號。
4.如權利要求1所述的半導體系統(tǒng)，其中，所述存儲器控制器被配置為利用所述錯誤信號的移位時間點中的變化，來執(zhí)行針對所述半導體存儲器的數(shù)據(jù)訓練。
5.如權利要求1所述的半導體系統(tǒng)，其中，所述存儲器控制器被配置為通過將所述數(shù)據(jù)模式從所述錯誤信號的激活時間點移位以檢測所述錯誤信號的去激活持續(xù)時間來執(zhí)行所述數(shù)據(jù)訓練。
6.一種半導體系統(tǒng)，包括 多個半導體存儲器，所述多個半導體存儲器被配置為響應于訓練模式信號來產(chǎn)生錯誤信號；以及存儲器控制器，所述存儲器控制器被配置為產(chǎn)生用于以期望的定時將所述錯誤信號激活的所述訓練模式信號，并利用所述錯誤信號來執(zhí)行針對所述半導體存儲器中的一個的數(shù)據(jù)訓練。
7.如權利要求6所述的半導體系統(tǒng)，其中，所述半導體存儲器包括錯誤檢測電路，所述錯誤檢測電路被配置為根據(jù)所述訓練模式信號，來執(zhí)行用于強制性地激活內(nèi)部錯誤信號的操作和用于通過將內(nèi)部錯誤檢查值與由所述存儲器控制器提供的外部錯誤檢查值進行比較來激活所述內(nèi)部錯誤信號的操作之一；以及驅(qū)動器，所述驅(qū)動器被配置為響應于所述內(nèi)部錯誤信號而通過驅(qū)動錯誤信號輸出端子來產(chǎn)生所述錯誤信號。
8.如權利要求7所述的半導體系統(tǒng)，其中，所述錯誤檢測電路包括錯誤檢查邏輯，所述錯誤檢查邏輯被配置為通過執(zhí)行針對由所述存儲器控制器提供的數(shù)據(jù)模式的錯誤檢查操作來產(chǎn)生所述內(nèi)部錯誤檢查值；反相器陣列，所述反相器陣列被配置為將所述內(nèi)部錯誤檢查值反相并輸出反相內(nèi)部錯誤檢查值；多路復用器，所述多路復用器被配置為響應于所述訓練模式信號來將所述外部錯誤檢查值或所述反相內(nèi)部錯誤檢查值輸出；以及比較單元，所述比較單元被配置為通過將所述外部錯誤檢查值與所述多路復用器的輸出進行比較，來產(chǎn)生所述內(nèi)部錯誤信號。
9.如權利要求6所述的半導體系統(tǒng)，其中，所述存儲器控制器被配置為利用所述錯誤信號的移位時間點中的變化，來執(zhí)行針對所述多個半導體存儲器中的一個的數(shù)據(jù)訓練。
10.如權利要求6所述的半導體系統(tǒng)，其中，所述存儲器控制器被配置為通過將所述數(shù)據(jù)模式從所述錯誤信號的激活時間點移位以檢測所述錯誤信號的去激活持續(xù)時間來執(zhí)行所述數(shù)據(jù)訓練。
11.如權利要求6所述的半導體系統(tǒng)，其中，所述存儲器控制器被配置為將特定的數(shù)據(jù)模式提供至所述多個半導體存儲器之中的未執(zhí)行訓練的半導體存儲器，并實質(zhì)地防止所述錯誤信號被未執(zhí)行訓練的所述半導體存儲器所激活。
12.一種包括存儲器控制器和半導體存儲器的半導體系統(tǒng)的數(shù)據(jù)訓練方法，所述半導體存儲器確定在由所述存儲器控制器提供的數(shù)據(jù)模式中是否發(fā)生了錯誤并將錯誤信號提供至所述存儲器控制器，所述數(shù)據(jù)訓練方法包括以下步驟錯誤信號訓練步驟，其中所述存儲器控制器檢測從所述半導體存儲器輸出的所述錯誤信號的激活時間點；以及寫入數(shù)據(jù)訓練步驟，其中所述存儲器控制器通過將所述數(shù)據(jù)模式從所檢測到的所述錯誤信號的所述激活時間點移位，來檢測所述錯誤信號的去激活持續(xù)時間。
13.如權利要求12所述的數(shù)據(jù)訓練方法，其中，在所述錯誤信號訓練步驟中，所述存儲器控制器向所述半導體存儲器提供彼此不同的數(shù)據(jù)模式，以激活所述錯誤信號。
14.如權利要求12所述的數(shù)據(jù)訓練方法，其中，在所述錯誤信號訓練步驟中，所述存儲器控制器通過調(diào)整向所述半導體存儲器提供所述數(shù)據(jù)模式的定時來激活所述錯誤信號。
15.如權利要求12所述的數(shù)據(jù)訓練方法，其中，所述寫入數(shù)據(jù)訓練步驟還包括以下步驟通過檢測所述錯誤信號的去激活持續(xù)時間的中間時間點，來調(diào)整所述數(shù)據(jù)模式和寫入選通信號的位置。
16.一種包括存儲器控制器和多個半導體存儲器的半導體系統(tǒng)的數(shù)據(jù)訓練方法，所述多個半導體存儲器確定在由所述存儲器控制器提供的數(shù)據(jù)模式中是否發(fā)生了錯誤并將錯誤信號提供至所述存儲器控制器，所述數(shù)據(jù)訓練方法包括以下步驟所述存儲器控制器以使所述錯誤信號以期望的定時被激活的方式將訓練模式信號提供至所述多個半導體存儲器；所述多個半導體存儲器中的一個響應于所述訓練模式信號來將所述錯誤信號激活；以及所述存儲器控制器通過將所述數(shù)據(jù)模式從所述錯誤信號的激活時間點移位來檢測所述錯誤信號的去激活持續(xù)時間。
17.如權利要求16所述的數(shù)據(jù)訓練方法，還包括以下步驟將特定的數(shù)據(jù)模式提供至所述多個半導體存儲器之中的未執(zhí)行訓練的半導體存儲器，并實質(zhì)地防止所述錯誤信號被未執(zhí)行訓練的所述半導體存儲器所激活。
18.如權利要求16所述的數(shù)據(jù)訓練方法，還包括以下步驟檢測所述錯誤信號的去激活持續(xù)時間的中間時間點，來調(diào)整所述數(shù)據(jù)模式和寫入選通信號的位置。
19.一種半導體系統(tǒng)，包括多個半導體存儲器，所述多個半導體存儲器被配置為響應于訓練模式信號，來執(zhí)行用于強制性地激活錯誤信號的操作和用于通過將內(nèi)部錯誤檢查值與外部錯誤檢查值進行比較來激活所述錯誤信號的操作之一；以及存儲器控制器，所述存儲器控制器被配置為向所述多個半導體存儲器提供數(shù)據(jù)模式和與所述數(shù)據(jù)模式相對應的所述外部錯誤檢查值，根據(jù)訓練是否被執(zhí)行而分別地向所述多個半導體存儲器提供所述訓練模式信號，并利用所述錯誤信號來執(zhí)行針對所述多個半導體存儲器中的一個的數(shù)據(jù)訓練。
20.如權利要求19所述的半導體系統(tǒng)，其中，所述多個半導體存儲器的每個包括錯誤檢查邏輯，所述錯誤檢查邏輯被配置為通過執(zhí)行針對所述數(shù)據(jù)模式的錯誤檢查操作來產(chǎn)生內(nèi)部錯誤檢查值；反相器陣列，所述反相器陣列被配置為將所述內(nèi)部錯誤檢查值反相并將反相內(nèi)部錯誤檢查值輸出；多路復用器，所述多路復用器被配置為響應于所述訓練模式信號來將所述外部錯誤檢查值或所述反相內(nèi)部錯誤檢查值輸出；比較單元，所述比較單元被配置為通過將所述外部錯誤檢查值與所述多路復用器的輸出進行比較來產(chǎn)生所述內(nèi)部錯誤信號；以及驅(qū)動器，所述驅(qū)動器被配置為響應于所述內(nèi)部錯誤信號來激活所述錯誤信號。
21.如權利要求19所述的半導體系統(tǒng)，其中，所述存儲器控制器被配置為利用所述錯誤信號的移位時間點中的變化，來執(zhí)行針對所述多個半導體存儲器中的一個的數(shù)據(jù)訓練。
22.如權利要求19所述的半導體系統(tǒng)，其中，所述存儲器控制器被配置為通過將所述數(shù)據(jù)模式從所述錯誤信號的激活時間點移位以檢測所述錯誤信號的去激活持續(xù)時間來執(zhí)行所述數(shù)據(jù)訓練。
23.如權利要求19所述的半導體系統(tǒng)，其中，所述存儲器控制器被配置為將特定的數(shù)據(jù)模式提供至所述多個半導體存儲器之中的未執(zhí)行訓練的半導體存儲器，并實質(zhì)地防止所述錯誤信號被所述未執(zhí)行訓練的半導體存儲器所激活。
全文摘要
本發(fā)明提供了一種半導體系統(tǒng)，其包括半導體存儲器，被配置為確定在數(shù)據(jù)模式中是否發(fā)生了錯誤，并產(chǎn)生錯誤信號，以及存儲器控制器，被配置為將數(shù)據(jù)模式提供至半導體存儲器，并利用錯誤信號來執(zhí)行針對半導體存儲器的數(shù)據(jù)訓練。
文檔編號G11C11/4078GK102347068SQ201110040459
公開日2012年2月8日 申請日期2011年2月18日 優(yōu)先權日2010年7月29日
發(fā)明者尹相植 申請人:海力士半導體有限公司