專利名稱：一種非易失性存儲單元及其數(shù)據(jù)編程、讀取、擦除方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及半導(dǎo)體存儲器件，尤其涉及一種非易失性存儲單元及其數(shù)據(jù)編程、讀取、擦除方法。
背景技術(shù)：
非易失性存儲器芯片廣泛用于電子產(chǎn)品、計算機、通訊器件、消費電子以及其他需要數(shù)據(jù)掉電保存的應(yīng)用上。非易失性存儲器包括多種類型，其中，EPR0M、閃存(FlashMemory)等類型均具有編程與擦寫功能。
發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種非易失性存儲單元及其數(shù)據(jù)編程、讀取、擦除方法，其與現(xiàn)有邏輯エ藝尤其是深亞微米邏輯エ藝完全兼容，并且存儲單元的面積可隨エ藝的縮小而縮小。根據(jù)本發(fā)明的一方面，提供了一種非易失性存儲單元，包括第一晶體管和第二晶體管，其中，第一晶體管包括第一漏極、第一源極、第一柵極和第一襯底；第二晶體管包括第二漏極、第二源極、第二柵極和第二襯底；第一晶體管的第一漏極與位線連接；第二晶體管的第二漏極與位線反連接；第一晶體管的第一柵極和第二晶體管的第二柵極共同與字線連接；第一晶體管的第一源極與第一源線連接，第二晶體管的第二源極與第二源線連接；第一晶體管的第一襯底和第二晶體管的第二襯底共同與襯底線連接。根據(jù)本發(fā)明的ー個特征，所述第一、第二晶體管包括第一重摻雜區(qū)、第二重摻雜區(qū)、多晶硅層、襯底、非対稱輕摻雜區(qū)、第一側(cè)墻、第二側(cè)墻和氧化硅層；其中，所述氧化硅層位于所述襯底上；所述多晶硅層、所述第一側(cè)墻、所述第二側(cè)墻均位于所述氧化硅層上；所述第一側(cè)墻、所述第二側(cè)墻分別位于所述多晶硅層的兩側(cè)；所述非對稱輕摻雜區(qū)鄰接于所述第二重摻雜區(qū)和所述氧化硅層。根據(jù)本發(fā)明的另ー個特征，所述第一側(cè)墻，位于所述第一、第二漏極之上，用于存儲電荷。根據(jù)本發(fā)明的另ー個特征，所述氧化硅層的厚度等于標準半導(dǎo)體邏輯エ藝下的厚柵氧晶體管的氧化硅層的厚度。
根據(jù)本發(fā)明的另一方面，提供了一種非易失性存儲單元的編程方法，其中，所述非易失性存儲單元包括第一晶體管和第二晶體管，其中，第一晶體管包括第一漏極、第一源極、第一柵極和第一襯底；第二晶體管包括第二漏極、第二源極、第二柵極和第二襯底；第一晶體管的第一漏極與位線連接；第二晶體管的第二漏極與位線反連接； 第一晶體管的第一柵極和第二晶體管的第二柵極共同與字線連接；第一晶體管的第一源極與第一源線連接，第二晶體管的第二源極與第二源線連接；第一晶體管的第一襯底和第二晶體管的第二襯底共同與襯底線連接；所述編程方法包括在字線上施加字線編程電壓；在位線上施加位線編程電壓；在位線反上施加位線反編程電壓；在第一源線上施加第一源線編程電壓；在第二源線上施加第二源線編程電壓；在襯底線上施加襯底線編程電壓。根據(jù)本發(fā)明的ー個特征，預(yù)先設(shè)定數(shù)據(jù)存儲規(guī)則，根據(jù)數(shù)據(jù)存儲規(guī)則對所述非易失性存儲單元進行編程來實現(xiàn)數(shù)據(jù)的存儲。根據(jù)本發(fā)明的另ー個特征，僅對所述非易失性存儲單元的第一晶體管編程表示存儲數(shù)據(jù)“1”，僅對所述非易失性存儲單元的第二晶體管編程表示存儲數(shù)據(jù)“0” ;或者僅對所述非易失性存儲單元的第一晶體管編程表示存儲數(shù)據(jù)“0”，僅對所述非易失性存儲單元的第二晶體管編程表示存儲數(shù)據(jù)“ I ”。根據(jù)本發(fā)明的另ー個特征，經(jīng)過編程的第一晶體管或第二晶體管的源漏極之間的導(dǎo)通電流小于初始導(dǎo)通電流；未經(jīng)過編程的第一晶體管或第二晶體管的源漏極之間的導(dǎo)通電流等于初始導(dǎo)通電流。根據(jù)本發(fā)明的另一方面，提供了一種非易失性存儲單元的讀取方法，其中，所述非易失性存儲單元包括第一晶體管和第二晶體管，其中，第一晶體管包括第一漏極、第一源極、第一柵極和第一襯底；第二晶體管包括第二漏極、第二源極、第二柵極和第二襯底；第一晶體管的第一漏極與位線連接；第二晶體管的第二漏極與位線反連接；第一晶體管的第一柵極和第二晶體管的第二柵極共同與字線連接；
第一晶體管的第一源極與第一源線連接，第二晶體管的第二源極與第二源線連接；第一晶體管的第一襯底和第二晶體管的第二襯底共同與襯底線連接；所述讀取方法包括
在字線上施加字線讀取電壓；在位線上施加位線讀取電壓；在位線反上施加位線反讀取電壓；在第一源線上施加第一源線讀取電壓；在第二源線上施加第二源線讀取電壓；在襯底線上施加襯底線讀取電壓；其中，通過檢測第一晶體管、第二晶體管的源漏極之間的導(dǎo)通電流，確定非易失性存儲單元中存儲的數(shù)據(jù)。根據(jù)本發(fā)明的另一方面，提供了一種非易失性存儲單元的擦除方法，其中，所述非易失性存儲單元包括第一晶體管和第二晶體管，其中，第一晶體管包括第一漏極、第一源極、第一柵極和第一襯底；第二晶體管包括第二漏極、第二源極、第二柵極和第二襯底；第一晶體管的第一漏極與位線連接；第二晶體管的第二漏極與位線反連接；第一晶體管的第一柵極和第二晶體管的第二柵極共同與字線連接；第一晶體管的第一源極與第一源線連接，第二晶體管的第二源極與第二源線連接；第一晶體管的第一襯底和第二晶體管的第二襯底共同與襯底線連接；所述擦除方法包括在字線上施加字線擦除電壓；在位線上施加位線擦除電壓；在位線反上施加位線反擦除電壓； 在第一源線上施加第一源線擦除電壓；在第二源線上施加第二源線擦除電壓；在襯底線上施加襯底線擦除電壓；其中，經(jīng)過擦除的第一晶體管或第二晶體管的源漏極之間的導(dǎo)通電流等于初始導(dǎo)通電流。本發(fā)明所述的非易失性存儲單元及其數(shù)據(jù)編程、讀取、擦除方法，與現(xiàn)有邏輯エ藝尤其是深亞微米邏輯エ藝完全兼容，本發(fā)明中的非易失性存儲單元的面積能夠隨現(xiàn)有邏輯エ藝的縮小而縮小。本發(fā)明中的非易失性存儲單元利用非対稱輕摻雜區(qū)的晶體管的側(cè)墻存儲電荷，通過控制側(cè)墻的存儲電荷的多少來控制存儲單元的源漏極之間的導(dǎo)通電阻，以改變存儲単元中的晶體管的源漏極之間的導(dǎo)通電流，從而能夠通過比較存儲単元的多個晶體管的源漏極之間的導(dǎo)通電流的差異來確定存儲的數(shù)據(jù)。
圖I為基于邏輯エ藝的標準厚柵氧晶體管的結(jié)構(gòu)圖；圖2為本發(fā)明實施例中作為非易失性存儲單元的晶體管的結(jié)構(gòu)圖；圖3為本發(fā)明實施例中非易失性存儲單元的結(jié)構(gòu)圖；圖4A、4B為本發(fā)明實施例中對非易失性存儲單元進行數(shù)據(jù)編程的示意圖；圖5為本發(fā)明實施例中對非易失性存儲單元進行數(shù)據(jù)讀取的示意圖；圖6A、6B為本發(fā)明實施例中對非易失性存儲單元進行數(shù)據(jù)擦除的示意圖。
具體實施例方式下面結(jié)合附圖詳細描述本發(fā)明的具體實施例。圖I為基于邏輯エ藝的標準厚柵氧晶體管的結(jié)構(gòu)圖，圖I中，標準厚柵氧晶體管包括第一重摻雜區(qū)101、第二重摻雜區(qū)102、多晶硅層103、襯底104、第一輕摻雜區(qū)105、第二輕摻雜區(qū)106、第一側(cè)墻107、第二側(cè)墻108和氧化硅層109。根據(jù)圖I可知，標準厚柵氧晶體管包括対稱的第一輕摻雜區(qū)105、第二輕摻雜區(qū)106。其中，第一重摻雜區(qū)101、第二重摻雜區(qū)102為N型重摻雜區(qū)，襯底104為P型阱。標準厚柵氧晶體管在邏輯エ藝中用于實現(xiàn)輸入輸出電路。在0. 13微米的半導(dǎo)體制造エ藝下，標準厚柵氧晶體管的氧化硅層109的厚度一般為6-8納米。在不同的半導(dǎo)體制造エ藝下，標準厚柵氧晶體管的氧化硅層109的厚度也有所不同。圖2為本發(fā)明實施例中作為非易失性存儲單元的晶體管的結(jié)構(gòu)圖，圖2中，本發(fā)明實施例中作為非易失性存儲單元的晶體管包括第一重摻雜區(qū)201、第二重摻雜區(qū)202、多晶硅層203、襯底204、輕摻雜區(qū)205、第一側(cè)墻206、第二側(cè)墻207和氧化硅層208。其中，氧化硅層208位于襯底204上；多晶硅層203、第一側(cè)墻206、第二側(cè)墻207均位于氧化硅層208上；第一側(cè)墻206、第二側(cè)墻207分別位于多晶硅層203的兩側(cè)；輕摻雜區(qū)205鄰接于第二重摻雜區(qū)202和氧化硅層208。氧化硅層208的厚度等于標準半導(dǎo)體邏輯エ藝下的厚柵氧層晶體管的氧化硅層的厚度。根據(jù)圖3可知，本發(fā)明實施例中作為非易失性存儲單元的晶體管僅包括輕摻雜區(qū)205，屬于非対稱輕摻雜區(qū)型晶體管。將本發(fā)明實施例中作為非易失性存儲單元的晶體管的存儲區(qū)域設(shè)置于沒有輕摻雜區(qū)的第一側(cè)墻206處，即采用第一側(cè)墻206存儲電荷，通過控制第一側(cè)墻206存儲的電荷數(shù)來控制作為非易失性存儲單元的晶體管的源漏極之間的導(dǎo)通電阻，以改變非易失性存儲単元的晶體管的源漏極之間的導(dǎo)通電流大小，從而可以根據(jù)非易失性存儲單元的晶體管的源漏極之間的導(dǎo)通電流大小來確定存儲的數(shù)據(jù)。本發(fā)明實施例中作為非易失性存儲單元的晶體管通過使用非対稱輕摻雜區(qū)，不但降低了編程擦除電壓，而且提高了編程擦除速度。圖3為本發(fā)明實施例中非易失性存儲單元的結(jié)構(gòu)圖，圖3中，包括第一晶體管I和第二晶體管2,其中，第一晶體管I包括第一漏極Dl、第一源極SI、第一柵極Gl和第一襯底BI ;第二晶體管2包括第二漏極D2、第二源極S2、第二柵極G2和第二襯底B2。
在本發(fā)明實施例中非易失性存儲單元中，第一晶體管I的第一漏極Dl與位線(BL，Bit Line)連接,第二晶體管2的第二漏極D2與位線反(BLB,Bit Line Bar)連接,第一晶體管I的第一柵極Gl和第二晶體管2的第二柵極G2共同與字線(WL，Word Line)連接，第一晶體管I的第一源極SI與第一源線SLl連接，第二晶體管2的第二源極S2與第二源線SL2連接，第一晶體管I的襯底BI和第二晶體管2的第二襯底BI共同與襯底線(SUBL，SubstrateLine)連接。在本發(fā)明實施例中非易失性存儲單元中，可以通過預(yù)先設(shè)定數(shù)據(jù)存儲規(guī)則，SP如何對第一晶體管I或第二晶體管2進行編程來實現(xiàn)數(shù)據(jù)“0”和“ I”的存儲。例如，對第一晶體管I編程表示存儲數(shù)據(jù)“1”，對第二晶體管2編程表示存儲數(shù)據(jù)“0” ;或者對第一晶體管I編程表示存儲數(shù)據(jù)“0”，對第二晶體管2編程表示存儲數(shù)據(jù)“I”。為了便于理解，下面以對第一晶體管I編程表示存儲數(shù)據(jù)“ I ”，對第二晶體管2編程表示存儲數(shù)據(jù)“0”作為預(yù)先設(shè)定的存儲規(guī)則，對本發(fā)明實施例中對非易失性存儲單元的數(shù)據(jù)編程、讀取和擦除過程進行詳細描述。圖4A、4B為本發(fā)明實施例中對非易失性存儲單元進行數(shù)據(jù)編程的示意圖，圖4A、4B中的非易失性存儲單元包括晶體管A和晶體管B，其中，在字線WLO上施加字線編程電壓Vwui;在位線BLO上施加位線編程電壓Vbui ；在位線反BLBO上施加位線反編程電壓Vbmi ；在第一源線SLOA上施加第一源線編程電壓Vsuia ；在第二源線SLOB上施加第二源線編程電壓Vsuib ；在襯底線SUBL上施加襯底線編程電壓Vsm ；例如，僅對非易失性存儲單元的晶體管A進行編程，位線編程電壓Vbui = 4V，位線反編程電壓Vbmi = 0V，字線編程電壓Vwui = 4V，第一源線編程電壓Vsuia =第二源線編程電HVsuib = 0V，襯底線編程電壓Vsm = 0V，表示存儲數(shù)據(jù)“I”;其中，當位線編程電壓Vbui = 4V，字線編程電壓Vwui = 4V，第一源線編程電壓Vsuia =第ニ源線編程電壓Vsuib = 0V，襯底線編程電壓Vsm = OV時，表示在與晶體管A的漏極連接的位線BLO上施加大小為4V的位線編程電壓Vbui,在位線編程電壓Vbui的作用下，將電子注入到晶體管A漏極上面的位于沒有輕摻雜區(qū)的ー側(cè)的側(cè)墻內(nèi)，增大晶體管A源漏極之間的導(dǎo)通電阻，從而使晶體管A的源漏極之間的導(dǎo)通電流Ia小于初始導(dǎo)通電流レ。當似線反編程電壓Vbim = 0V，子線編程電壓Vwui = 4V，弟一源線編程電壓Vsuia =第二源線編程電壓Vsuib = 0V，襯底線編程電壓Vsm = OV時，表示在與晶體管B的漏極連接的位線反BLBO上施加大小為OV位線反編程電壓Vb■，在位線反編程電壓VB_的作用下，晶體管B的源漏極之間的導(dǎo)通電流Ib大小不變，等于初始導(dǎo)通電流レ。也就是說，由于經(jīng)過編程的晶體管A的源漏極之間的導(dǎo)通電流Ia小于初始導(dǎo)通電流レ，而未經(jīng)過編程的晶體管B的源漏極之間的導(dǎo)通電流Ib為初始導(dǎo)通電流‘因此，經(jīng)過編程的晶體管A的源漏極之間的導(dǎo)通電流Ia小于未經(jīng)過編程的晶體管B的源漏極之間的導(dǎo)通電流Ib。
僅對非易失性存儲單元的晶體管B進行編程，位線編程電壓Vbui = OV,位線反編程電壓Vbim = 4V，子線編程電壓Vwui = 4V，弟一源線編程電壓Vsuia =弟_■源線編程電壓Vsij3b=0V，襯底線編程電壓Vsm = 0V，表示存儲數(shù)據(jù)“0”;其中，
當位線反編程電壓Vbim = 4V，字線編程電壓Vwui = 4V，第一源線編程電壓Vsuia =第二源線編程電壓Vsuib = 0V，襯底線編程電壓Vsm = OV時，表示在與晶體管B的漏極連接的位線反BLBO上施加大小為4V位線反編程電壓Vb■，在位線反編程電壓VB_的作用下，將電子注入到晶體管B漏極上面的位于沒有輕摻雜區(qū)的ー側(cè)的側(cè)墻內(nèi)，增大晶體管B源漏極之間的導(dǎo)通電阻，從而使晶體管B的源漏極之間的導(dǎo)通電流Ib小于初始導(dǎo)通電流ら。當位線編程電壓Vbui = 0V，字線編程電壓Vwui = 4V，第一源線編程電壓Vsuia =第ニ源線編程電壓Vsuib = 0V，襯底線編程電壓Vsm = OV時，表示在與晶體管A的漏極連接的位線BLO上施加大小為OV的位線編程電壓Vbui,在位線編程電壓Vbui的作用下，晶體管A的源漏極之間的導(dǎo)通電流Ia大小不變，等于初始導(dǎo)通電流し。也就是說，由于經(jīng)過編程的晶體管B的源漏極之間的導(dǎo)通電流Ib小于初始導(dǎo)通電流I。，而未經(jīng)過編程的晶體管A的源漏極之間的導(dǎo)通電流Ia等于初始導(dǎo)通電流Itl,因此，經(jīng)過編程的晶體管B的源漏極之間的導(dǎo)通電流Ib小于未經(jīng)過編程的晶體管A的源漏極之間的導(dǎo)通電流Ia。圖5為本發(fā)明實施例中對非易失性存儲單元進行數(shù)據(jù)讀取的示意圖，在字線WLO上施加字線讀取電壓V' ffL0 ；在位線BLO上施加位線讀取電壓r BL0 ;在位線反BLBO上施加位線反讀取電壓V BLB0 ；在第一源線SLOA上施加第一源線讀取電壓V' SL0A ；在第二源線SLOB上施加第二源線讀取電壓V' sum; 在襯底線SUBL上施加襯底線讀取電壓V' slBL；例如，位線讀取電壓V' ■ = 0V，位線反讀取電壓V' B_ = 0V，字線讀取電壓V' WL。= 2. 5V，第一源線讀取電壓V' SUIA=第二源線讀取電壓V' SUIB = 2.5V，襯底線讀取電壓V' s狐=0V，其中，如果通過靈敏放大器檢測到晶體管A的源漏極之間的導(dǎo)通電流Ia小于晶體管B的源漏極之間的導(dǎo)通電流Ib，則認為非易失性存儲單元中存儲的數(shù)據(jù)為“I”。如果通過靈敏放大器檢測到晶體管B的源漏極之間的導(dǎo)通電流Ib小于晶體管A的源漏極之間的導(dǎo)通電流Ia，則認為非易失性存儲單元中存儲的數(shù)據(jù)為“O”。圖6A、6B為本發(fā)明實施例中對非易失性存儲單元進行數(shù)據(jù)擦除的示意圖，圖6A、6B中的非易失性存儲單元包括晶體管A和晶體管B，其中，在字線WLO上施加字線擦除電壓V" ffL0 ；在位線BLO上施加位線擦除電壓V" BL0 ；在位線反BLBO上施加位線反擦除電壓V" BLB0；在第一源線SLOA上施加第一源線擦除電壓V" SL0A；在第二源線SLOB上施加第二源線擦除電壓V" SL0B；在襯底線SUBL上施加襯底線擦除電壓V " slBL；例如，對存儲數(shù)據(jù)“I”的非易失性存儲單元進行擦除，使位線擦除電壓V" BL0 =4V，位線反擦除電壓V" _。= (^，字線擦除電壓￥" WUI = _4V，第一源線擦除電壓V" SL0A=第二源線擦除電壓V" SMB = 0V，襯底線擦除電壓V" SUBL = 0V;其中，當位線擦除電壓V" ■ = 4￥，字線擦除電壓￥" WUI = _4V，第一源線擦除電壓V" SU1A=第二源線擦除電壓V" SUIB = 0V，襯底線擦除電壓V" s亂=OV時，表示在與晶體管A的漏極連接的位線BLO上施加大小為4V的位線擦除電壓V" ■，在位線擦除電壓V" BL0的作用下，將空穴注入到晶體管A漏極上面的位于沒有輕摻雜區(qū)的ー側(cè)的側(cè)墻內(nèi)，中和編程過程中在晶體管A漏極上面的側(cè)墻內(nèi)注入的電子，使晶體管A的源漏極之間的導(dǎo)通電流Ia恢復(fù)為初始導(dǎo)通電流Itl。當位線反擦除電壓V" _ = 0￥，字線擦除電壓￥" WUI = _4V，第一源線擦除電壓V" SU1A=第二源線擦除電壓V" SUIB = 0V，襯底線擦除電壓V" s亂=OV時，表示在與晶體管B的漏極連接的位線反BLBO上施加大小為OV的位線反擦除電壓V" B_，在位線反擦除電壓V" BLB0的作用下，晶體管B的源漏極之間的導(dǎo)通電流Ib為初始導(dǎo)通電流由于晶體管A的源漏極之間的導(dǎo)通電流Ia與晶體管B的源漏極之間的導(dǎo)通電流Ib均為初始導(dǎo)通電流‘因此，將非易失性存儲單元中存儲的數(shù)據(jù)“ I”擦除。對存儲數(shù)據(jù)“0”的非易失性存儲單元進行擦除，使位線擦除電壓V" BL0 = 0V，位線反擦除電壓V"腦^ニ價’字線擦除電壓乂" WUI = _4V，第一源線擦除電壓V" SU1A=第二源線擦除電壓V" SMB = 0V，襯底線擦除電壓V" = 0V;其中，當位線反擦除電壓V" BIM = 4V，字線擦除電壓V" WUI = _4V，第一源線擦除電壓V" Suia=第二源線擦除電壓V" SUIB = 0V，襯底線擦除電壓V" s亂=OV時，表示在與晶體管B的漏極連接的位線反BLBO上施加大小為4V的位線反擦除電壓V" B_，在位線反擦除電壓V" BLB0的作用下，將空穴注入到晶體管B漏極上面的位于沒有輕摻雜區(qū)的ー側(cè)的側(cè)墻內(nèi)，中和編程過程中在晶體管B漏極上面的側(cè)墻內(nèi)注入的電子，從而使晶體管B的源漏極之間的導(dǎo)通電流Ib恢復(fù)為初始導(dǎo)通電流ら。當位線擦除電壓V" ■ = 0￥，字線擦除電壓￥" WUI = _4V，第一源線擦除電壓V" SU1A=第二源線擦除電壓V" SUIB = 0V，襯底線擦除電壓V" s亂=OV時，表示在與晶體管A的漏極連接的位線BLO上施加大小為OV的位線擦除電壓V" ■，在位線擦除電壓V" BL0的作用下，晶體管A的源漏極之間的導(dǎo)通電流為初始導(dǎo)通電流ら。由于晶體管A的源漏極之間的導(dǎo)通電流Ia與晶體管B的源漏極之間的導(dǎo)通電流Ib均為初始導(dǎo)通電流‘因此，將非易失性存儲單元中存儲的數(shù)據(jù)“0”擦除。上述本發(fā)明實施例中，雖然以工作電壓為3. 3V的0. 13微米的邏輯エ藝為例，對數(shù)據(jù)編程、讀取和擦除過程中的各個電壓進行設(shè)置，但并不用于限制本發(fā)明，隨著邏輯エ藝的變化，數(shù)據(jù)編程、讀取和擦除過程中的上述各個電壓可隨工作電壓的變化而變化。其中，數(shù)據(jù)編程過程中的各個電壓包括字線編程電壓V■、位線編程電壓V■、位線反編程電壓Vb■、第一源線編程電壓Vsuia、第二源線編程電壓Vs■、襯底線編程電壓Vsm。數(shù)據(jù)讀取過程中的各個電壓包括字線讀取電壓V' ■、位線讀取電壓V' ■、位線反讀取電壓V' 、第一源線讀取電壓V' s■、第二源線讀取電壓V' SUIB、襯底線讀取電
壓 V SUBL。 數(shù)據(jù)擦除過程中的各個電壓包括字線擦除電壓V" ■、位線擦除電壓V" ■、位線反擦除電壓V" 、第一源線擦除電壓V" s■、第二源線擦除電壓V" SUIB、襯底線擦除電壓 V SUBL。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，對本發(fā)明實施例所作的任何修改、變更、組合、等同替換、改進等，均應(yīng)包含在本發(fā) 明的保護范圍之內(nèi)。
權(quán)利要求
1.一種非易失性存儲單元，其特征在于，包括 第一晶體管和第二晶體管，其中， 第一晶體管包括第一漏極、第一源極、第一柵極和第一襯底； 第二晶體管包括第二漏極、第二源極、第二柵極和第二襯底； 第一晶體管的第一漏極與位線連接； 第二晶體管的第二漏極與位線反連接； 第一晶體管的第一柵極和第二晶體管的第二柵極共同與字線連接； 第一晶體管的第一源極與第一源線連接，第二晶體管的第二源極與第二源線連接； 第一晶體管的第一襯底和第二晶體管的第二襯底共同與襯底線連接。
2.根據(jù)權(quán)利要求I所述的非易失性存儲單元，其特征在于， 所述第一、第二晶體管包括 第一重摻雜區(qū)、第二重摻雜區(qū)、多晶硅層、襯底、非對稱輕摻雜區(qū)、第一側(cè)墻、第二側(cè)墻和氧化硅層；其中， 所述氧化硅層位于所述襯底上； 所述多晶硅層、所述第一側(cè)墻、所述第二側(cè)墻均位于所述氧化硅層上； 所述第一側(cè)墻、所述第二側(cè)墻分別位于所述多晶硅層的兩側(cè)； 所述非對稱輕摻雜區(qū)鄰接于所述第二重摻雜區(qū)和所述氧化硅層。
3.根據(jù)權(quán)利要求I所述的非易失性存儲單元，其特征在于， 所述第一側(cè)墻，位于所述第一、第二漏極之上，用于存儲電荷。
4.根據(jù)權(quán)利要求I所述的非易失性存儲單元，其特征在于， 所述氧化硅層的厚度等于標準半導(dǎo)體邏輯工藝下的厚柵氧晶體管的氧化硅層的厚度。
5.一種非易失性存儲單元的編程方法，其特征在于， 所述非易失性存儲單元包括 第一晶體管和第二晶體管，其中， 第一晶體管包括第一漏極、第一源極、第一柵極和第一襯底； 第二晶體管包括第二漏極、第二源極、第二柵極和第二襯底； 第一晶體管的第一漏極與位線連接； 第二晶體管的第二漏極與位線反連接； 第一晶體管的第一柵極和第二晶體管的第二柵極共同與字線連接； 第一晶體管的第一源極與第一源線連接，第二晶體管的第二源極與第二源線連接； 第一晶體管的第一襯底和第二晶體管的第二襯底共同與襯底線連接； 所述編程方法包括 在字線上施加字線編程電壓； 在位線上施加位線編程電壓； 在位線反上施加位線反編程電壓； 在第一源線上施加第一源線編程電壓； 在第二源線上施加第二源線編程電壓； 在襯底線上施加襯底線編程電壓。
6.根據(jù)權(quán)利要求5所述的編程方法，其特征在于，預(yù)先設(shè)定數(shù)據(jù)存儲規(guī)則，根據(jù)數(shù)據(jù)存儲規(guī)則對所述非易失性存儲單元進行編程來實現(xiàn)數(shù)據(jù)的存儲。
7.根據(jù)權(quán)利要求5所述的編程方法，其特征在于， 僅對所述非易失性存儲單元的第一晶體管編程表示存儲數(shù)據(jù)“ 1”，僅對所述非易失性存儲單元的第二晶體管編程表示存儲數(shù)據(jù)“O” ;或者 僅對所述非易失性存儲單元的第一晶體管編程表示存儲數(shù)據(jù)“O”，僅對所述非易失性存儲單元的第二晶體管編程表示存儲數(shù)據(jù)“ I ”。
8.根據(jù)權(quán)利要求5所述的編程方法，其特征在于， 經(jīng)過編程的第一晶體管或第二晶體管的源漏極之間的導(dǎo)通電流小于初始導(dǎo)通電流； 未經(jīng)過編程的第一晶體管或第二晶體管的源漏極之間的導(dǎo)通電流等于初始導(dǎo)通電流。
9.一種非易失性存儲單元的讀取方法，其特征在于， 所述非易失性存儲單元包括 第一晶體管和第二晶體管，其中， 第一晶體管包括第一漏極、第一源極、第一柵極和第一襯底； 第二晶體管包括第二漏極、第二源極、第二柵極和第二襯底； 第一晶體管的第一漏極與位線連接； 第二晶體管的第二漏極與位線反連接； 第一晶體管的第一柵極和第二晶體管的第二柵極共同與字線連接； 第一晶體管的第一源極與第一源線連接，第二晶體管的第二源極與第二源線連接； 第一晶體管的第一襯底和第二晶體管的第二襯底共同與襯底線連接； 所述讀取方法包括 在字線上施加字線讀取電壓； 在位線上施加位線讀取電壓； 在位線反上施加位線反讀取電壓； 在第一源線上施加第一源線讀取電壓； 在第二源線上施加第二源線讀取電壓； 在襯底線上施加襯底線讀取電壓；其中， 通過檢測第一晶體管、第二晶體管的源漏極之間的導(dǎo)通電流，確定非易失性存儲單元中存儲的數(shù)據(jù)。
10.一種非易失性存儲單元的擦除方法，其特征在于， 所述非易失性存儲單元包括 第一晶體管和第二晶體管，其中， 第一晶體管包括第一漏極、第一源極、第一柵極和第一襯底； 第二晶體管包括第二漏極、第二源極、第二柵極和第二襯底； 第一晶體管的第一漏極與位線連接； 第二晶體管的第二漏極與位線反連接； 第一晶體管的第一柵極和第二晶體管的第二柵極共同與字線連接； 第一晶體管的第一源極與第一源線連接，第二晶體管的第二源極與第二源線連接； 第一晶體管的第一襯底和第二晶體管的第二襯底共同與襯底線連接；所述擦除方法包括在字線上施加字線擦除電壓；在位線上施加位線擦除電壓；在位線反上施加位線反擦除電壓；在第一源線上施加第一源線擦除電壓；在第二源線上施加第二源線擦除電壓； 在襯底線上施加襯底線擦除電壓；其中，經(jīng)過擦除的第一晶體管或第二晶體管的源漏極之間的導(dǎo)通電流等于初始導(dǎo)通電流。
全文摘要
本發(fā)明公開了一種非易失性存儲單元及其數(shù)據(jù)編程、讀取、擦除方法，該非易失性存儲單元包括第一晶體管和第二晶體管，其中，第一晶體管包括第一漏極、第一源極、第一柵極和第一襯底；第二晶體管包括第二漏極、第二源極、第二柵極和第二襯底；第一晶體管的第一漏極與位線連接；第二晶體管的第二漏極與位線反連接；第一晶體管的第一柵極和第二晶體管的第二柵極共同與字線連接；第一晶體管的第一源極與第一源線連接，第二晶體管的第二源極與第二源線連接；第一晶體管的第一襯底和第二晶體管的第二襯底共同與襯底線連接。本發(fā)明所述的非易失性存儲單元，與現(xiàn)有邏輯工藝尤其是深亞微米邏輯工藝完全兼容，存儲單元的面積能夠隨邏輯工藝的縮小而縮小。
文檔編號G11C16/02GK102623049SQ20111003044
公開日2012年8月1日 申請日期2011年1月27日 優(yōu)先權(quán)日2011年1月27日
發(fā)明者劉奎偉, 張賽 申請人:北京兆易創(chuàng)新科技有限公司