專利名稱：非易失性存儲器器件和相關(guān)的編程方法
技術(shù)領(lǐng)域：
本發(fā)明構(gòu)思的實施例一般涉及非易失性存儲器器件。更具體來講，本發(fā)明構(gòu)思的實施例涉及非易失性存儲器器件和相關(guān)的編程方法。
背景技術(shù)：
基于在斷開電源后半導(dǎo)體存儲器器件是否還保持所存儲的數(shù)據(jù)，半導(dǎo)體存儲器器 件可以被粗略地分為兩種類型。這些類型包括易失性存儲器器件和非易失性存儲器器件， 易失性存儲器器件在斷開電源時丟失所存儲的數(shù)據(jù)，而非易失性存儲器器件在斷開電源時 保持所存儲的數(shù)據(jù)。易失性存儲器器件的示例包括動態(tài)隨機存取存儲器(DRAM)、靜態(tài)隨機存取存儲器 (SRAM)，并且非易失性存儲器器件的示例包括電可擦除可編程只讀存儲器(EEPROM)、鐵電 隨機存取存儲器(FRAM)、相變隨機存取存儲器(PRAM)、磁阻隨機存取存儲器(MRAM)和閃速 存儲器。近年來，采用非易失性存儲器器件的器件數(shù)目增加。作為示例，在MP3播放器、數(shù) 字相機、蜂窩電話、攝像機、閃速卡、固態(tài)驅(qū)動器(SSD)等中正越來越多地使用非易失性存 儲器器件。另外，在非易失性存儲器器件的整體存儲能力也已經(jīng)有所增加，這導(dǎo)致現(xiàn)今使用 過程中非易失性數(shù)據(jù)存儲的量非常大。還可以通過在每個存儲器單元中存儲一比特以上的數(shù)據(jù)，進(jìn)一步增加非易失性存 儲器器件的存儲能力。在每個存儲器單元中存儲一比特以上數(shù)據(jù)的非易失性存儲器器件被 稱為多層單元(MLC)器件，這是因為存儲器單元存儲多層數(shù)據(jù)，例如，低層比特、高層比特、 中層比特等?？上У氖?，用于編程MLC器件的傳統(tǒng)技術(shù)會出現(xiàn)由于相鄰的存儲器單元之間 的電干擾造成的誤差。

發(fā)明內(nèi)容
本發(fā)明構(gòu)思的實施例提供非易失性存儲器器件和相關(guān)的編程方法。這些實施例中 的一些實施例使得與傳統(tǒng)的非易失性存儲器器件和編程方法相比能夠以減小的功耗和電 干擾來執(zhí)行編程操作。根據(jù)本發(fā)明構(gòu)思的一個實施例，非易失性存儲器器件包括存儲器單元陣列，所述 存儲器單元陣列包括多個存儲器單元；電壓生成器，所述電壓生成器被構(gòu)造成產(chǎn)生電壓，以 將多個存儲器單元編程為多個邏輯狀態(tài)；以及控制邏輯組件，所述控制邏輯組件被構(gòu)造成 控制電壓生成器，以在多個編程循環(huán)迭代期間向選定存儲器單元提供多個編程電壓。在當(dāng) 前編程循環(huán)迭代期間判斷與多個邏輯狀態(tài)中的一個邏輯狀態(tài)相對應(yīng)的所有選定存儲器單 元被編程通過的情況下，控制邏輯組件控制電壓生成器，使得在下一個編程循環(huán)迭代期間，跳過與多個邏輯狀態(tài)中的一個邏輯狀態(tài)相對應(yīng)的編程電壓。在某些實施例中，多個編程電壓對應(yīng)于相應(yīng)不同的邏輯狀態(tài)。此外，在一些實施例中，控制邏輯組件進(jìn)一步被構(gòu)造成控制電壓生成器，以在每個編程循環(huán)迭代內(nèi)產(chǎn)生多個驗 證電壓。在一些實施例中，控制邏輯組件被構(gòu)造成控制電壓生成器，以在多個編程電壓中的 每個之后產(chǎn)生多個驗證電壓中的一個。在某些實施例中，多個編程電壓中的每個編程電壓對應(yīng)于一個或多個邏輯狀態(tài)。 在某些實施例中，非易失性存儲器器件還包括儲存區(qū)，所述儲存區(qū)被構(gòu)造為存儲表示與邏 輯狀態(tài)相對應(yīng)的存儲器單元是否被判斷為編程通過的信息。在某些實施例中，多個存儲器 單元中的每個存儲器單元存儲兩比特或更多比特的數(shù)據(jù)。在某些實施例中，在每個編程循 環(huán)迭代內(nèi)，多個編程電壓單調(diào)遞增。根據(jù)本發(fā)明構(gòu)思的另一實施例，在非易失性存儲器器件中編程多比特數(shù)據(jù)的方 法，所述方法包括執(zhí)行多個編程循環(huán)迭代，其中，多個編程電壓和多個驗證電壓施加到選 定字線，以將選定存儲器單元編程為目標(biāo)狀態(tài)。在當(dāng)前編程循環(huán)迭代中要被編程為目標(biāo)狀 態(tài)中的至少一個目標(biāo)狀態(tài)的所有選定存儲器單元被成功地編程的情況下，在隨后的編程循 環(huán)迭代中，跳過與至少一個目標(biāo)狀態(tài)相對應(yīng)的編程電壓和驗證電壓的產(chǎn)生。在某些實施例中，多個編程電壓和多個驗證電壓順序施加到選定字線。在某些實 施例中，多個編程電壓中的每個編程電壓用于將存儲器單元編程為目標(biāo)狀態(tài)中的一個目標(biāo) 狀態(tài)。在某些實施例中，多個編程電壓中的至少一個用于將存儲器單元編程為目標(biāo)狀態(tài)中 的至少兩個目標(biāo)狀態(tài)。在某些實施例中，當(dāng)至少一個編程電壓施加到選定字線時，與至少兩個目標(biāo)狀態(tài) 中的一個目標(biāo)狀態(tài)相對應(yīng)的位線被偏置為低于編程禁止電壓并且高于地電壓的電壓，與至 少兩個目標(biāo)狀態(tài)中的另一個目標(biāo)狀態(tài)相對應(yīng)的位線被偏置到地。在某些實施例中，所述方法還包括將表示至少一個目標(biāo)狀態(tài)被編程通過的信息存 儲在非易失性存儲器器件的寄存器中。在某些實施例中，寄存器中的信息被提供到非易失 性存儲器器件的外部。在某些實施例中，寄存器中的信息用于控制在隨后的編程循環(huán)迭代 中的多個編程電壓和多個驗證電壓的產(chǎn)生。根據(jù)本發(fā)明的又一個實施例，一種將多比特數(shù)據(jù)編程到非易失性存儲器器件中的 方法包括給選定存儲器單元提供多個編程電壓，以將選定存儲器單元編程為目標(biāo)狀態(tài)； 給選定存儲器單元提供多個編程電壓，以驗證選定存儲器單元是否被編程為目標(biāo)狀態(tài)；判 斷選定存儲器單元中的每個存儲器單元是否被成功地編程為目標(biāo)狀態(tài)中的對應(yīng)的目標(biāo)狀 態(tài)；將判斷結(jié)果存儲在寄存器中；以及迭代編程循環(huán)，直到所有選定存儲器單元被成功地 編程為相對應(yīng)的目標(biāo)狀態(tài)為止。在一個編程循環(huán)迭代中、與目標(biāo)狀態(tài)中的一個目標(biāo)狀態(tài)相 對應(yīng)的所有選定存儲器單元被成功地編程的情況下，在隨后的編程循環(huán)迭代期間跳過與一 個目標(biāo)狀態(tài)相對應(yīng)的編程電壓和驗證電壓的產(chǎn)生。在某些實施例中，多個編程電壓中的至少一個用于將存儲器單元編程為目標(biāo)狀態(tài) 中的至少兩個目標(biāo)狀態(tài)。在某些實施例中，當(dāng)至少一個編程電壓施加到選定存儲器單元 時，與至少兩個目標(biāo)狀態(tài)中的一個目標(biāo)狀態(tài)相對應(yīng)的位線被偏置為低于編程禁止電壓并且 高于地電壓的電壓，以及與至少兩個目標(biāo)狀態(tài)中的另一個目標(biāo)狀態(tài)相對應(yīng)的位線被偏置到 地。在一些實施例中，所述方法還包括在編程循環(huán)的每個連續(xù)迭代中增加多個編程電壓中的每個編程電壓。


通過下面結(jié)合附圖的具體實施方式
，將更清楚地理解本發(fā)明構(gòu)思的實施例。在附圖中，類似的附圖標(biāo)記表示類似的部件。圖1是示出根據(jù)本發(fā)明構(gòu)思的實施例的非易失性存儲器器件的框圖。圖2是示出圖1中的存儲器單元陣列的電路圖。圖3A是示出在完成LSB編程操作之后存儲器單元的可能狀態(tài)的閾值電壓圖。圖3B是示出在正執(zhí)行MSB編程操作時存儲器單元的可能狀態(tài)的閾值電壓圖。圖3C是示出在完成MSB編程操作之后存儲器單元的可能狀態(tài)的閾值電壓圖。圖4是示出根據(jù)本發(fā)明構(gòu)思的實施例的MSB編程操作中的編程電壓和驗證電壓的 電壓圖。圖5是示出根據(jù)本發(fā)明構(gòu)思的另一實施例的MSB編程操作中的編程電壓和驗證電 壓的電壓圖。圖6是示出根據(jù)圖5中的電壓圖的用于執(zhí)行編程方法的方法的流程圖。圖7是示出根據(jù)本發(fā)明構(gòu)思的又一個實施例的MSB編程操作中的編程電壓和驗證 電壓的電壓圖。圖8A是示出在完成2比特編程操作之后的存儲器單元的可能狀態(tài)的閾值電壓圖。圖8B是示出在正執(zhí)行3比特編程操作時的存儲器單元的可能狀態(tài)的閾值電壓圖。圖8C是示出在完成3比特編程操作之后的存儲器單元的可能狀態(tài)的閾值電壓圖。圖9是示出根據(jù)本發(fā)明的又一個實施例的3比特編程操作中的編程電壓和驗證電 壓的電壓圖。圖10是示出根據(jù)本發(fā)明構(gòu)思的實施例的包括閃速存儲器的半導(dǎo)體存儲器器件的 框圖。圖11是示出根據(jù)本發(fā)明構(gòu)思的實施例的用戶器件的框圖。
具體實施例方式下文中，將參照附圖更充分地描述各種實施例。然而，本發(fā)明構(gòu)思可以以許多不同 的形式來實施，并且不應(yīng)該被理解為只限于所示的實施例。而是，這些實施例被表現(xiàn)為教導(dǎo) 示例。應(yīng)該理解的是，雖然術(shù)語“第一”、“第二”、“第三”等可以在本文中用于描述各種元 件、組件、區(qū)域和/或部分，但是這些元件、組件、區(qū)域和/或部分應(yīng)該不受這些術(shù)語限制。這 些術(shù)語只是用于將一個元件、組件、區(qū)域或部分與另一區(qū)域或另一部分區(qū)分開。因此，在不 脫離本發(fā)明構(gòu)思的情況下，下面討論的第一元件、第一組件、第一區(qū)域或第一部分可以被稱 為第二元件、第二組件、第二區(qū)域或第二部分。為了便于說明，在本文中可以使用諸如“下面”、“以下”、“下”、“下方”、“上方”、“上”
等的空間相對術(shù)語，以描述如圖所示的一個元件或特征與其他元件或特征的關(guān)系。應(yīng)該理 解的是，除了附圖所示的方位之外，這種空間相對術(shù)語旨在包含器件在使用和操作過程中 的不同方位。例如，如果附圖中的器件被顛倒，則被描述為在其他元件或特征“以下”、“下面”或“下方”的元件隨后將被取向為在其他元件或特征“上方”。因此，術(shù)語“下面”和“下 方”可以包含上方和下方這兩個方位。器件可以以其他方式被定向(旋轉(zhuǎn)90度或位于其他 方位)，并且將相應(yīng)解釋本文所使用的空間相對描述符。另外，還應(yīng)該理解的是，當(dāng)元件被稱 為在其他兩個元件之間時，它可以只是兩個其他元件之間的元件，或者還可以存在一個或 多個中間元件。本文使用的術(shù)語只是出于描述特定實施例的目的，而不旨在限制本發(fā)明構(gòu)思。如 本文所使用的，除非上下文清楚地表示，單數(shù)形式也旨在包括復(fù)數(shù)形式。還應(yīng)該理解的是， 術(shù)語“包括”和/或“包含”當(dāng)在該說明書中使用時指明存在特征、整體、步驟、操作、元件和 /或組件，但是不排除存在或添加一個或多個其他特征、整體、步驟、操作、元件、組件和/或 它們的組。如本文所使用的，術(shù)語“和/或”包括一個或多個相關(guān)所列項的任意以及全部組合。應(yīng)該理解的是，當(dāng)元件被稱作在另一元件“上”或者“連接到”、“耦合到”另一元件 或者與另一元件“相鄰”時，它可以直接在其他元件上、直接連接到、直接耦合到其他元件或 者與其他元件相鄰，或者可以存在中間元件。相比之下，當(dāng)元件被稱作“直接在”另一元件 上、“直接連接到”、“直接耦合到”另一元件或者“與”另一元件“直接相鄰”時，則不存在中 間元件。除非另外定義，否則本文所使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)的含義 與本發(fā)明構(gòu)思所屬的本領(lǐng)域的一個普通技術(shù)人員通常理解的含義相同。還應(yīng)該理解的是， 諸如在通用詞典中定義的術(shù)語應(yīng)該被理解為，其含義與相關(guān)領(lǐng)域背景和/或本說明書中的 它們的含義一致，而不應(yīng)該被理解為理想或者過度正式的含義，除非本文另外明確定義。下文中，將參照附圖以一些附加的細(xì)節(jié)來說明本發(fā)明構(gòu)思的實施例。圖1是示出根據(jù)本發(fā)明構(gòu)思的實施例的非易失性存儲器器件100的框圖。參照圖 1，非易失性存儲器器件100包括存儲器單元陣列110、讀/寫電路120、數(shù)據(jù)輸入/輸出電 路130、地址解碼器140、電壓生成器150和控制邏輯組件160。 存儲器單元陣列110通過字線WL連接到地址解碼器140，并且通過位線BL連接到 讀/寫電路120。存儲器單元陣列110包括以行和列布置的多個存儲器單元，其中，存儲器 單元中的每行對應(yīng)于字線WL中的一個，以及存儲器單元中的每列對應(yīng)于位線BL中的一個。 存儲器單元中的每個通常每單元存儲一比特或多比特。將參照圖2更充分地描述存儲器單 元陣列110。讀/寫電路120通過位線BL連接到存儲器單元陣列110，并且通過數(shù)據(jù)線DL連 接到數(shù)據(jù)輸入/輸出電路130。由電壓生成器150產(chǎn)生的位線電壓V皿提供給讀/寫電路 120。讀/寫電路120通常在控制邏輯組件160的控制下進(jìn)行操作，并且被構(gòu)造成響應(yīng)于從 地址解碼器140傳輸?shù)慕獯a的列地址來選擇位線BL。讀/寫電路120被構(gòu)造為將從數(shù)據(jù)輸入/輸出電路130傳輸?shù)臄?shù)據(jù)存儲到存儲器 單元陣列110。讀/寫電路120還被構(gòu)造為從存儲器單元陣列110讀取數(shù)據(jù)并且將讀取的 數(shù)據(jù)傳輸?shù)綌?shù)據(jù)輸入/輸出電路130。讀/寫電路120還被構(gòu)造為從存儲器單元陣列110 的第一儲存區(qū)讀取數(shù)據(jù)，并且將讀取的數(shù)據(jù)存儲到存儲器單元陣列110的第二儲存區(qū)中。 這種操作可以被稱作“回寫(copy-back) ”操作。讀/寫電路120通常包括諸如頁緩沖器、列選擇電路等的元件。讀/寫電路120還可以包括諸如讀出放大器、寫驅(qū)動器、列選擇電路等的元件。數(shù)據(jù)輸入/輸出電路130通過數(shù)據(jù)線DL連接到讀/寫電路120。數(shù)據(jù)輸入/輸出 電路130在控制邏輯組件160的控制下進(jìn)行操作，并且通常被構(gòu)造成與諸如存儲器控制器 或主機的外部設(shè)備交換數(shù)據(jù)。來自外部設(shè)備的數(shù)據(jù)通常由讀/寫電路120通過數(shù)據(jù)線DL 來接收。來自讀/寫電路120的數(shù)據(jù)可以通過數(shù)據(jù)輸入/輸出電路130發(fā)送到外部設(shè)備。 在一些實施例中，數(shù)據(jù)輸入/輸出電路130包括諸如數(shù)據(jù)緩沖器的元件。地址解碼器140通過字線WL連接到存儲器單元陣列110。地址解碼器140被提供 有來自電壓生成器150的字線電壓Vp地址解碼器140通常在控制邏輯組件160的控制 下進(jìn)行操作，并且從外部設(shè)備接收地址ADDR。地址解碼器140對接收到的地址ADDR的行地址進(jìn)行解碼，以選擇字線WL。地址解 碼器140對接收到的地址ADDR的列地址進(jìn)行解碼，并且將解碼的列地址發(fā)送到讀/寫電路 120。在一些實施例中，地址解碼器140包括諸如行解碼器、列解碼器和地址緩沖器等的組 成元件。電壓生成器150將字線電壓Vwl提供到地址解碼器140，以通過字線WL被施加到 存儲器單元陣列110。在可替選的情況下，電壓生成器150可以產(chǎn)生至讀/寫電路120的位 線電壓I，然后，該位線電壓V皿可以通過位線BL施加到存儲器單元陣列110。在一些實施例中，電壓生成器150在每個編程循環(huán)中產(chǎn)生多個編程電壓和多個驗 證電壓。將參照圖3至圖7對此進(jìn)行更充分的描述。在一些實施例中，控制邏輯組件160 被構(gòu)造成合并電壓生成器150。控制邏輯組件160與讀/寫電路120、數(shù)據(jù)輸入/輸出電路130、地址解碼器140 和電壓生成器150連接?？刂七壿嫿M件160被構(gòu)造成控制非易失性存儲器器件100的整體 操作。控制邏輯組件160響應(yīng)于從外部設(shè)備傳輸?shù)目刂菩盘朇TRL進(jìn)行操作。控制邏輯組件160包括編程控制部件161，該編程控制部件161被構(gòu)造成控制存儲 器單元陣列100的編程操作。編程控制部件161通常被構(gòu)造為控制電壓生成器150，將參照 圖3至圖7對其進(jìn)行更充分地描述?？刂七壿嫿M件160還包括儲存區(qū)162，該儲存區(qū)162儲存表示存儲器單元陣列110 中的存儲器單元是否被編程的信息。儲存區(qū)162通常包括多個寄存器，例如圖6所示的三 個寄存器162a、162b和162c。將參照圖3至圖7更充分地描述儲存區(qū)162。在圖1中，編程控制部件161和儲存區(qū)162是控制邏輯組件160中的元件。但是 這些元件不限于是控制邏輯組件160的組成元件。在一些實施例中，編程控制部件161和 儲存區(qū)162包括獨立于控制邏輯組件160的分開的功能塊。在一些實施例中，編程控制部件161和儲存區(qū)162包括數(shù)字電路、模擬電路或數(shù)字 電路和模擬電路的組合。可替選地，編程控制部件161和儲存區(qū)162可以包括由非易失性 存儲器器件100操作的軟件。在又一替選方案中，編程控制部件161和儲存區(qū)162可以包 括軟件和硬件的組合。圖2是示出圖1中的存儲器單元陣列110的電路圖。存儲器單元陣列110包括多個存儲器塊。為了方便說明，在圖2中示出具有NAND串結(jié)構(gòu)的一個存儲器塊。但是，本發(fā) 明構(gòu)思不限于NAND構(gòu)造，并且可以使用具有其他構(gòu)造的閃速存儲器來實現(xiàn)。參照圖2，存儲器單元陣列110包括多個串，每個串具有串聯(lián)連接的多個存儲器單元。串選擇晶體管SST將存儲器單元的對應(yīng)串與對應(yīng)位線連接，并且地選擇晶體管GST將 對應(yīng)串與公共源線CSL連接。存儲器單元的行與對應(yīng)字線WLl至WLm連接。例如，存儲器單元MCl至MCm與字 線WL2連接。串選擇晶體管SST與串選擇線SSL連接，并且地選擇晶體管GST與地選擇線 GSL連接。字線WLl至WLm、地選擇線GSL和串選擇線SSL連接到圖1中的地址解碼器140。 位線BLl至BLm與相應(yīng)列中的串選擇晶體管SST連接，并且與圖1中的讀/寫電路120連接。為了進(jìn)行說明，假定存儲器單元MCl至MCm中的每個存儲器單元存儲兩比特數(shù)據(jù)。 存儲器單元MCl至MCm中存儲的低數(shù)據(jù)比特(例如，LSB數(shù)據(jù))可以構(gòu)成低頁(lower page)， 并且存儲器單元MCl至MCm中存儲的高數(shù)據(jù)比特(例如，MSB數(shù)據(jù))可以構(gòu)成高頁(upper page)。更一般地來說，與相同字線連接的存儲器單元的低比特構(gòu)成數(shù)據(jù)的低頁，并且與相 同字線連接的存儲器單元的高比特構(gòu)成數(shù)據(jù)的高頁。在隨后的說明中，用于對低數(shù)據(jù)比特 進(jìn)行編程的操作被稱作LSB編程操作，并且用于對高數(shù)據(jù)比特進(jìn)行編程的操作被稱作MSB 編程操作。在LSB編程操作中，向選定字線施加高電壓，使得與選定字線相連接的單元的閾 值電壓被上移至目標(biāo)電壓。由LSB編程操作所編程的單元的閾值電壓分布可以比在完成 MSB編程之后得到的目標(biāo)閾值電壓分布更寬。在LSB編程操作之后執(zhí)行MSB編程操作。MSB編程操作使用遞增步進(jìn)脈沖編程 (ISPP)技術(shù)，在該技術(shù)中，執(zhí)行若干迭代過程的循環(huán)，每個循環(huán)包括用于使閾值電壓遞增的 程序脈沖應(yīng)用步驟和用于確定是否已經(jīng)達(dá)到目標(biāo)閾值電壓的驗證讀取步驟。通常，兩比特存儲器單元可以使用與邏輯狀態(tài)“E”、P1、P2和P3相對應(yīng)的四個閾值 電壓分布來存儲兩比特。例如，在一些實施例中，存儲器單元MCl保持在邏輯狀態(tài)“E”中， 存儲器單元MC2被編程為邏輯狀態(tài)Pl，存儲器單元MC3被編程為邏輯狀態(tài)P2，并且存儲器 單元MC4被編程為邏輯狀態(tài)P3。以下，將參照附圖更充分地描述根據(jù)本發(fā)明構(gòu)思的實施例 的非易失性存儲器器件的編程操作。圖3A是示出在完成LSB編程操作之后存儲器單元的可能狀態(tài)的閾值電壓圖；圖 3B是示出在正執(zhí)行MSB編程操作時存儲器單元的可能狀態(tài)的閾值電壓圖；并且圖3C是示 出在完成MSB編程操作之后存儲器單元的可能狀態(tài)的閾值電壓圖。在圖3A至圖3C中，水 平軸表示閾值電壓Vth，而垂直軸表示存儲器單元的編號。標(biāo)注VR1、VR2和VR3每個均表 示讀電壓，并且標(biāo)注Vfl、Vf 2和Vf 3每個均表示驗證電壓。參照圖3A，存儲器單元可以保持在邏輯狀態(tài)“E”或者被編程為邏輯狀態(tài)P0。邏輯 狀態(tài)“E”被稱作擦除狀態(tài)。如圖3B所示，處于擦除狀態(tài)“E”的存儲器單元可以保持在擦除 狀態(tài)“E”中或者被編程為邏輯狀態(tài)P1，并且處于邏輯狀態(tài)PO的存儲器單元可以被編程為邏 輯狀態(tài)P2或邏輯狀態(tài)P3。在一些實施例中，完成MSB編程操作時的時間是基于每個存儲器單元以及與每個 存儲器單元相對應(yīng)的邏輯狀態(tài)。例如，參照圖3B，要被編程為邏輯狀態(tài)Pl的存儲器單元被 首先編程，并且隨后要被編程為邏輯狀態(tài)P2和P3的存儲器單元被編程。為了進(jìn)行說明，將 假定在第一次嘗試中，要被編程為邏輯狀態(tài)P2或P3的存儲器單元中的一些沒有被成功編 程。以下，將更充分地描述在第一次嘗試中沒有被成功編程的存儲器單元的編程操作。
圖4是示出根據(jù)本發(fā)明構(gòu)思的實施例的MSB編程操作中的編程電壓和驗證電壓的電壓圖。在圖4中，水平軸表示時間，而垂直軸表示電壓。參照圖2至圖4，在MSB程序操作期間，三個起始編程電壓Vpgml至Vpgm3順序施 加到諸如字線WL2的選定字線。然后，三個驗證電壓Vfl至Vf3順序施加到選定字線WL2。 在第一編程循環(huán)中，三個編程電壓Vpgml至Vpgm3和三個驗證電壓Vfl至Vf3施加到選定 字線WL2。在第二編程循環(huán)中，分別從編程電壓Vpgml至Vpgm3增加了增量A V而得到的編 程電壓Vpgm4至Vpgm6施加到選定字線WL2。如在第一編程循環(huán)中一樣，在第二編程循環(huán)期 間，三個驗證電壓Vfl至Vf3提供到選定字線WL。此后，使用從先前編程循環(huán)的對應(yīng)編程電壓增加了增量AV而得到的編程電壓， 來執(zhí)行編程循環(huán)。即，可以使用ISPP技術(shù)執(zhí)行編程操作。為了便于說明，將參照圖2中的 存儲器單元MC1至MC4描述編程操作。在圖4中，編程電壓Vpgml和Vpgm4對應(yīng)于邏輯狀 態(tài)P1，編程電壓Vpgm2和Vpgm5對應(yīng)于邏輯狀態(tài)P2，并且編程電壓Vpgm3和Vpgm6對應(yīng)于 邏輯狀態(tài)P3。在第一編程循環(huán)中，編程電壓Vpgml施加到選定字線WL2。在一些實施例中，編程 電壓Vpgml可以用于將存儲器單元編程為邏輯狀態(tài)PI。例如，在一個實施例中，編程電壓 Vpgml施加到選定字線WL2，并且選定位線BL2連接到地，以將存儲器單元MC2編程為邏輯 狀態(tài)P1。在存儲器單元MC2的編程期間，位線BL1、BL3和BL4可以連接到編程禁止電壓 Vcc,使得存儲器單元MCI、MC3和MC4保持在擦除狀態(tài)“E”中，S卩，它們被禁止編程。在編程電壓Vpgml施加到選定字線WL2之后，編程電壓Vpgm2施加到選定字線 WL2。編程電壓Vpgm2用于將存儲器單元編程為邏輯狀態(tài)P2。在該示例中，位線BL3連接到 地，使得存儲器單元MC3被編程為邏輯狀態(tài)P2，而與存儲器單元MCI、MC2和MC4相對應(yīng)的 位線連接到編程禁止電壓Vcc。在編程電壓Vpgm2施加到選定字線WL2的情況下，存儲器單 元MC3被編程并且存儲器單元MCI、MC2和MC4被禁止編程。在編程電壓Vpgm2之后，編程電壓Vpgm3施加到選定字線WL2。編程電壓Vgpm3用 于將存儲器單元編程為邏輯狀態(tài)P3。例如，位線BL4連接到地，使得存儲器單元MC4被編 程為邏輯狀態(tài)P3，同時將編程禁止電壓Vcc提供給與存儲器單元MC1至MC3連接的位線。 在編程電壓Vpgm3施加到選定字線WL2的情況下，存儲器單元MC4被編程并且存儲器單元 MCUMC2和MC3被禁止編程。在根據(jù)編程電壓Vpgml、Vpgm2和Vpgm3執(zhí)行編程操作之后，驗證電壓Vfl施加到 選定字線WL2。驗證電壓Vfl用于確定存儲器單元是否被編程為邏輯狀態(tài)P1。在驗證操作 期間，位線BL1至BL4被預(yù)充電，并且驗證電壓Vfl施加到選定字線WL2。當(dāng)驗證電壓Vfl 施加到選定字線WL2時，確定與邏輯狀態(tài)P1相對應(yīng)的存儲器單元是否被編程。存儲器單元 所得到的狀態(tài)被存儲在圖1中的讀/寫電路120中。在一些實施例中，讀/寫電路120包 括頁緩沖器。在施加了驗證電壓Vfl之后，驗證電壓Vf2施加到選定字線WL2。驗證電壓Vf2用 于確定存儲器單元是否被編程為邏輯狀態(tài)P2。在驗證操作期間，位線BL1至BL4被預(yù)充電， 并且驗證電壓Vf2施加到選定字線WL2。驗證電壓Vf2施加到選定字線WL2，以確定與邏輯 狀態(tài)P2相對應(yīng)的存儲器單元是否被編程。存儲器單元所得到的狀態(tài)存儲在讀/寫電路120中。在一些實施例中，讀/寫電路120包括頁緩沖器。在驗證電壓Vf2施加到選定字線WL2之后，驗證電壓Vf3施加到選定字線WL2。驗證電壓Vf3用于確定存儲器單元是否被編程為邏輯狀態(tài)P3。在驗證操作期間，位線BL1至 BL4被預(yù)充電，并且驗證電壓Vf3施加到選定字線WL2。驗證電壓Vf3施加到選定字線WL2， 以確定與邏輯狀態(tài)P3相對應(yīng)的存儲器單元是否被編程。存儲器單元所得到的狀態(tài)存儲在 讀/寫電路120中。在一些實施例中，讀/寫電路120包括頁緩沖器?？梢栽诘谝痪幊萄h(huán)之后執(zhí)行第二編程循環(huán)。在MSB編程的過程中，重復(fù)編程循環(huán)，直到存儲器單元MC1至MCm被全部編程為它們的目標(biāo)狀態(tài)(即，它們是“編程通過”)為止或者直到執(zhí)行了給定數(shù)目的編程循環(huán)為止。為了便于描述，假定在第一編程循環(huán)之后，與邏輯狀態(tài)P1相對應(yīng)的存儲器單元 MC2被判斷為編程通過，并且與邏輯狀態(tài)P2和P3分別相對應(yīng)的存儲器單元MC3和MC4被判 斷為沒有編程為它們的目標(biāo)狀態(tài)(即，它們是“編程失敗”)。另外，假定當(dāng)前編程循環(huán)的數(shù) 目小于預(yù)定的編程循環(huán)數(shù)目。在這種假定條件下，因為與邏輯狀態(tài)P1相對應(yīng)的存儲器單元M2被判斷為編程通 過，所以對與存儲器單元MC2相對應(yīng)的位線BL2提供編程禁止電壓Vcc。另一方面，因為與 邏輯狀態(tài)P2和P3相對應(yīng)的存儲器單元MC3和MC4被判斷為編程失敗，所以每個與存儲器 單元MC3和MC4相對應(yīng)的位線BL3和BL4連接到地。然后，可以采用與上述相同的方式來 執(zhí)行第二編程循環(huán)。在第二編程循環(huán)期間，雖然與邏輯狀態(tài)P1相對應(yīng)的存儲器單元MC2是編程通過 的，但是與邏輯狀態(tài)P1相對應(yīng)的編程電壓施加到位線WL2，直到當(dāng)前編程循環(huán)的數(shù)目達(dá)到 預(yù)定的編程循環(huán)數(shù)目為止。圖5是示出根據(jù)本發(fā)明構(gòu)思的另一實施例的MSB編程操作中的編程電壓和驗證電 壓的電壓圖。在圖5中，水平軸表示時間，而垂直軸表示電壓。參照圖2和圖5，三個起始編程電壓Vpgml至Vpgm3作為編程電壓順序施加到選定 字線WL2。接著，三個驗證電壓VH至Vf3順序提供到選定字線WL2。對于第一編程循環(huán)， 三個編程電壓Vpgml至Vpgm3和三個驗證電壓Vfl至Vf3施加到選定字線WL2。可以采用與圖4所描述的相同的方式來執(zhí)行第一編程循環(huán)。再一次，為了便于說 明，參照圖2中的存儲器單元MC1至MC4來描述編程操作。編程電壓Vpgml對應(yīng)于邏輯狀 態(tài)P1，編程電壓Vpgm2和Vpgm5對應(yīng)于邏輯狀態(tài)P2，并且編程電壓Vpgm3和Vpgm6對應(yīng)于 邏輯狀態(tài)P3。為了便于說明，假定在第一編程循環(huán)期間，存儲器單元MC2被判斷為是編程通過 的，但是要被編程為邏輯狀態(tài)P2的一些存儲器單元(在該示例中為存儲器單元MC3)被判 斷為是編程失敗的，并且要被編程為邏輯狀態(tài)P3的一些存儲器單元(在該示例中為存儲器 單元MC4)被判斷為是編程失敗的。邏輯狀態(tài)P1、P2和P3的判斷結(jié)果分別被存儲在第一寄 存器162a至第三寄存器162c中。在第M (M彡1)個編程循環(huán)內(nèi)，對與邏輯狀態(tài)Pn (1彡n彡4) 相對應(yīng)的存儲器單元進(jìn)行編程。在這種情況下，表示與邏輯狀態(tài)P1相對應(yīng)的存儲器單元MC2被判斷為是編程通過 的信息被存儲在儲存區(qū)162的第一寄存器162a中。表示與邏輯狀態(tài)P2相對應(yīng)的存儲器單 元MC3被判斷為是編程失敗的信息被存儲在儲存區(qū)162的第二寄存器162b中。表示與邏輯狀態(tài)P3相對應(yīng)的存儲器單元MC4被判斷為是編程失敗的信息被存儲在儲存區(qū)162的第 三寄存器162c中。控制邏輯組件160的編程控制部件161基于儲存區(qū)162中存儲的信息來控制電壓 生成器150，所述信息表示與特定邏輯狀態(tài)相對應(yīng)的存儲器單元是否被編程。例如，在重復(fù) 的編程循環(huán)期間，在存儲器單元MC2對于狀態(tài)P1是編程通過的以上示例的情況下，編程控 制部件161可以控制電壓生成器150，以便不產(chǎn)生與邏輯狀態(tài)P1相對應(yīng)的編程電壓Vpgml 和驗證電壓Vfl。另一方面，在存儲器單元MC3是編程失敗的以上示例中，編程控制部件161 控制電壓生成器150，以便產(chǎn)生與邏輯狀態(tài)P2相對應(yīng)的編程電壓Vpgm5和驗證電壓Vf2。在 本文中，編程電壓Vpgm5比編程電壓Vpgm2高A V的增量。同樣，編程控制部件161控制電 壓生成器150，以便產(chǎn)生與邏輯狀態(tài)P3相對應(yīng)的編程電壓Vpgm6和驗證電壓Vf3。在本文 中，編程電壓Vpgm6比編程電壓Vpgm3高A V的增量。電壓生成器150響應(yīng)于編程控制部件161產(chǎn)生編程電壓Vpgm5和Vpgm6以及驗證 電壓Vf2和Vf3。在第二編程循環(huán)期間，編程電壓Vpgm5和Vpgm6以及驗證電壓Vf2和Vf3 通過地址解碼器140施加到選定字線WL2。在第二編程循環(huán)中，與邏輯狀態(tài)P1相對應(yīng)的編程電壓Vpgm4和驗證電壓Vfl沒有 提供到選定字線WL2。這消除了由圖3中的編程電壓Vpgm4或驗證電壓Vfl造成的任何編 程干擾以及耦合效應(yīng)，因而提高了編程操作的效率。另外，因為第二編程循環(huán)沒有包括施加 編程電壓Vpgm4和驗證電壓Vfl的時間段，所以可以縮短總編程時間。上述的編程方法不限于MSB編程操作。例如，上述編程方法可以應(yīng)用到存儲器單 元從邏輯狀態(tài)“E”被編程為邏輯狀態(tài)P1、P2和P3的編程方案中。在一個實施例中，非易失性存儲器器件100被構(gòu)造成使得第一寄存器162a至第三 寄存器162c中的信息被提供到外部設(shè)備。外部設(shè)備基于第一寄存器162a至第三寄存器 162c中的信息來管理非易失性存儲器器件100。圖6是示出根據(jù)圖5中的電壓圖來執(zhí)行編程操作的方法的流程圖。參照圖6，第一編程循環(huán)開始于步驟S110。編程控制部件161控制電壓生成器 150，以產(chǎn)生用于第一編程循環(huán)的電壓。在步驟S110中，電壓生成器150產(chǎn)生三個編程電壓 Vpgml、Vpgm2和Vpgm3以及三個驗證電壓Vfl、Vf2和Vf3。與相應(yīng)邏輯狀態(tài)P1、P2和P3相 對應(yīng)的寄存器162a、162b和162c存儲表示對邏輯狀態(tài)P1、P2和P3編程失敗的信息。在步驟S120中，在控制邏輯組件160的控制下，具體來講，在編程控制部件161的 控制下，執(zhí)行編程操作和驗證操作。例如，編程電壓Vpgml、Vpgm2和Vpgm3可以通過選定字 線WL2順序施加到選定存儲器單元。因此，與選定字線WL2連接的存儲器單元被編程為具 有對應(yīng)的邏輯狀態(tài)P1、P2和P3。在步驟S120中執(zhí)行的編程操作可以與圖4和圖5所描述 的編程操作相同，并因此省略對該編程操作的進(jìn)一步描述，以避免冗余。此后，由電壓生成器150產(chǎn)生的驗證電壓Vfl、Vf2和Vf3順序施加到選定字線 WL2。例如，驗證電壓Vfl、Vf2和Vf3通過選定字線WL2施加到存儲器單元。在該偏置條件 下，可以確定存儲器單元是否被編程為對應(yīng)的邏輯狀態(tài)PI、P2和P3。在步驟S120中執(zhí)行 的驗證操作可以與圖4和圖5所描述的驗證操作相同，并因此省略了對其的額外描述。與 邏輯狀態(tài)PI、P2和P3相對應(yīng)的驗證/判斷結(jié)果分別存儲在寄存器162a、162b和162c中。在一些實施例中，根據(jù)從存儲器單元讀取的數(shù)據(jù)比特，來確定與邏輯狀態(tài)相對應(yīng)的存儲器單元是否是編程通過的。由控制邏輯組件160進(jìn)行該確定步驟。在這種情況下， 讀/寫電路120針對與施加到選定字線的驗證電壓不相關(guān)聯(lián)的存儲器單元輸出編程通過數(shù) 據(jù)。在隨后的步驟S130中，控制邏輯組件160基于第一寄存器162a(對應(yīng)于邏輯狀態(tài) P1)中存儲的信息，確定對邏輯狀態(tài)(例如，P1)的編程是否通過。如果邏輯狀態(tài)(例如，P1) 的編程被判斷為失敗(S130 =否)，則進(jìn)程進(jìn)行至步驟S140，在步驟S140中，下一個編程循 環(huán)，即第二編程循環(huán)開始。例如，在步驟S130中，編程控制部件161控制電壓生成器150，以 產(chǎn)生編程電壓Vpgm4、Vpgm5和Vpgm6，編程電壓Vpgm4、Vpgm5和Vpgm6分別相對于編程電 壓Vpgml、Vpgm2和Vpgm3增加了 AV。在這種情況下，電壓生成器150產(chǎn)生驗證電壓Vfl、 Vf2和Vf3，這些驗證電壓的幅值與先前編程循環(huán)內(nèi)產(chǎn)生的驗證電壓的幅值相同。如果對于邏輯狀態(tài)(例如，P1)的編程被判斷為通過(S130 =是)，則進(jìn)程進(jìn)行至 步驟S150，在步驟S150中，下一個編程循環(huán)開始。例如，在步驟S150中，編程控制部件161 控制電壓生成器150，以產(chǎn)生比先前編程循環(huán)內(nèi)產(chǎn)生的編程電壓(例如，分別為Vpgm2和 Vpgm3)高了增量A V的編程電壓(例如，Vpgm5和Vpgm6)。在這種情況下，電壓生成器150 產(chǎn)生驗證電壓Vf2和Vf3，驗證電壓Vf2和Vf3的電平與先前編程循環(huán)內(nèi)產(chǎn)生的驗證電壓的 電平相同。在隨后的步驟S160中，在控制邏輯組件160的控制下，執(zhí)行編程操作和驗證操作。 例如，編程電壓Vpgm5和Vpgm6通過選定字線WL2順序施加到選定存儲器單元。步驟S160 中執(zhí)行的編程操作可以與圖4和圖5中描述的編程操作相同，并因此省略了對其的額外描 述，以避免冗余。此后，驗證電壓Vf2和Vf3順序施加到選定字線WL2。在該示例中，驗證電壓Vf2 和Vf3通過選定字線WL2施加到選定存儲器單元。在該偏置條件下，確定存儲器單元是否 被編程為具有對應(yīng)的邏輯狀態(tài)P2和P3。步驟S160中執(zhí)行的驗證操作可以與圖4和圖5中 描述的驗證操作相同，并且省略了對其的描述。與邏輯狀態(tài)P2和P3相對應(yīng)的驗證結(jié)果被 分別存儲在第二寄存器162b和第三寄存器162c中。如從以上描述中理解的，在編程控制部件161的控制下，可以跳過通過的邏輯狀 態(tài)(即，所有對應(yīng)的存儲器單元的已經(jīng)被成功編程的邏輯狀態(tài))的編程操作和驗證操作。在步驟S170中，控制邏輯組件160基于存儲在第二寄存器162b和第三寄存器 162c (對應(yīng)于邏輯狀態(tài)P2和P3)中存儲的信息，確定對剩余邏輯狀態(tài)(例如，P2和P3)的 編程是否通過。當(dāng)對剩余邏輯狀態(tài)(例如，P2和P3)的編程被判斷為通過(S170=是)時， 編程操作完成。另一方面，在一個或多個邏輯狀態(tài)(例如，P2和P3)的編程被判斷為失敗 (S170 =否)的情況下，進(jìn)程進(jìn)行至步驟S150。在另一實施例中，在與邏輯狀態(tài)P2和P3相對應(yīng)的存儲器單元被判斷為編程通過 的情況下，在重復(fù)的編程循環(huán)期間，可以跳過通過的邏輯狀態(tài)P2或P3的編程操作和驗證操 作。在又一個實施例中，可以跳過與邏輯狀態(tài)P2和P3相對應(yīng)的驗證操作，直到與邏輯狀態(tài) P1相對應(yīng)的存儲器單元被判斷為編程通過為止?？商孢x地，可以根據(jù)邏輯狀態(tài)P1、P2和P3 的通過次序來跳過編程操作和驗證操作。圖7是示出根據(jù)本發(fā)明構(gòu)思的又一個實施例的MSB編程操作中的編程電壓和驗證 電壓的電壓圖。在圖7中，水平軸表示時間，而垂直軸表示電壓。
參照圖7，在第一編程循環(huán)期間，根據(jù)預(yù)定次序，兩個編程電壓Vpgml和Vpgm2以及 三個驗證電壓Vf 1、Vf2和Vf3施加到選定字線(例如，字線WL2)。為了進(jìn)行說明，如圖5所描述的一樣，將假定編程電壓Vpgml用于將存儲器單元編 程為邏輯狀態(tài)P1，并且編程電壓Vpgm2用于將存儲器單元編程為邏輯狀態(tài)P2和邏輯狀態(tài) P3。當(dāng)編程電壓Vpgm2提供到選定字線WL2時，與邏輯狀態(tài)P2相對應(yīng)的位線BL3被偏 置了低于編程禁止電壓(例如，Vcc)并且高于地電壓的電壓(例如，IV)。另外，與邏輯狀 態(tài)P3相對應(yīng)的位線BL4被偏置至地。此時，用編程禁止電壓對與邏輯狀態(tài)“E”和邏輯狀態(tài) P1分別相對應(yīng)的位線(例如，BL1和BL2)進(jìn)行偏置。在該實施例中，圖1中的電壓生成器150被構(gòu)造成產(chǎn)生低于編程禁止電壓(例如， Vcc)并且高于地的位線電壓(例如，IV)。S卩，如圖1中的虛線所示，電壓生成器150包括位 線電壓生成器VBL，該位線電壓生成器VBL被構(gòu)造成產(chǎn)生位線電壓。采用該偏置條件，在編程電壓Vpgm2提供到選定字線WL2的情況下，存儲器單元被 編程為對應(yīng)于邏輯狀態(tài)P2，并且另一存儲器單元被編程為對應(yīng)于邏輯狀態(tài)P3。另一方面， 在編程電壓Vpgm2提供到選定字線WL2的情況下，與邏輯狀態(tài)“E”和P1相對應(yīng)的存儲器單 元被禁止編程。在一些實施例中，驗證電壓Vf 1用于判斷要被編程為邏輯狀態(tài)P1的存儲器單元是 否是編程通過的。類似地，驗證電壓Vf2用于判斷要被編程為邏輯狀態(tài)P2的存儲器單元是 否是編程通過的，以及驗證電壓Vf3用于判斷要被編程為邏輯狀態(tài)P3的存儲器單元是否是 編程通過的。在一個示例中，假設(shè)要被編程為邏輯狀態(tài)P1的存儲器單元MC2是編程通過的，要 被編程為邏輯狀態(tài)P2的存儲器單元MC3是編程失敗的，并且要被編程為邏輯狀態(tài)P3的存 儲器單元MC4是編程失敗的。檢測這些“失敗”或“通過”的結(jié)果，并且然后將其存儲在儲 存區(qū)162的對應(yīng)部分中。具體來講，與邏輯狀態(tài)P1、P2和P3相關(guān)聯(lián)的結(jié)果分別存儲在第一 寄存器162a、第二寄存器162b和第三寄存器163c中。在這些假設(shè)前提下，基于第一寄存器162a、第二寄存器162b和第三寄存器163c中 存儲的信息，編程控制部件61控制電壓生成器150，以便不產(chǎn)生與邏輯狀態(tài)P1 (即，通過的 邏輯狀態(tài)P1)相對應(yīng)的編程電壓Vpgml和驗證電壓Vfl。在第二編程循環(huán)中，編程電壓Vpgm3施加到選定字線WL2。在該示例中，編程電壓 Vpgm3用于將存儲器單元編程為邏輯狀態(tài)P2和P3。此時，與邏輯狀態(tài)P2相對應(yīng)的位線BL3 被偏置了低于編程禁止電壓(例如，Vcc)并且高于地電壓的電壓(例如，IV)。與邏輯狀態(tài) P3相對應(yīng)的位線BL4被偏置了地電壓。另一方面，與邏輯狀態(tài)“E”或P1相對應(yīng)的位線BL1 和BL2被偏置了編程禁止電壓。此后，編程電壓Vpgm3施加到選定字線WL2。在編程電壓Vpgm2之后，驗證電壓Vf2和Vf3施加到選定字線WL2。驗證電壓Vf2 和Vf3用于以圖5所描述的方式來判斷存儲器單元MCI至MC4的編程狀態(tài)。因此，省略進(jìn) 一步的描述，以避免冗余。圖7中的編程方案與圖5中的編程方案相類似，不同之處在于，邏輯狀態(tài)P2和P3 的存儲器單元由一個編程電壓來編程。這減少了 一個編程循環(huán)內(nèi)施加到選定字線的編程電 壓的數(shù)目，并且還減小了編程干擾、耦合和總編程時間。該過程提高了編程操作的整體效率。圖8A是示出在完成2比特編程操作之后的存儲器單元的可能狀態(tài)的閾值電壓圖； 圖8B是示出在正執(zhí)行3比特編程操作時的存儲器單元的可能狀態(tài)的閾值電壓圖；并且圖 8C是示出在完成3比特編程操作之后的存儲器單元的可能狀態(tài)的閾值電壓圖。在圖8A至 圖8C中，標(biāo)注Vfl、Vf2和Vf3表示驗證電壓，并且標(biāo)注VR1至VR7表示讀電壓。參照圖8A和圖8B，根據(jù)存儲器單元和它們的邏輯狀態(tài)，用3比特數(shù)據(jù)編程存儲器 單元所需的時間不同。在該示例中，假設(shè)在第一編程循環(huán)之后，與邏輯狀態(tài)P2相對應(yīng)的存儲器單元是編 程通過的，并且在第一編程循環(huán)之后，與邏輯狀態(tài)P1和P3至P7相對應(yīng)的存儲器單元不是 編程失敗的。將參照圖9更詳細(xì)地描述對第一編程循環(huán)和第二編程循環(huán)的執(zhí)行。圖9是示出根據(jù)本發(fā)明的又一個實施例的3比特編程操作中的編程電壓和驗證電 壓的電壓圖。在圖9中，水平軸表示時間，而垂直軸表示電壓。在圖9中，編程電壓Vpgml至Vgpm7和驗證電壓Vfl至Vf7以給定次序施加到選定 字線。編程電壓Vpgml至Vgpm7和驗證電壓Vfl至Vf7分別對應(yīng)于邏輯狀態(tài)P1至P7。例 如，編程電壓Vpgml和驗證電壓Vfl對應(yīng)于邏輯狀態(tài)P1，而編程電壓Vpgm2和驗證電壓Vf2 對應(yīng)于邏輯狀態(tài)P2，并且編程電壓Vpgm3和驗證電壓Vf3對應(yīng)于邏輯狀態(tài)P3。在第一編程循環(huán)器件期間，編程電壓Vpgml至Vgpm7和驗證電壓Vfl至Vf7采用 與參照圖4和圖5描述的方式相類似的方式施加到選定字線。在第一編程循環(huán)期間，與邏 輯狀態(tài)P2相對應(yīng)的存儲器單元被成功地編程，即，它們是編程通過的。在與邏輯狀態(tài)P2相對應(yīng)的存儲器單元已經(jīng)被正確編程的情況下，編程控制部件 161控制電壓生成器150，使得在第二編程循環(huán)期間不產(chǎn)生與邏輯狀態(tài)P2相對應(yīng)的編程電 壓和驗證電壓。這是通過如下步驟來完成的將判斷結(jié)果存儲在與邏輯狀態(tài)P1至P7相對 應(yīng)的儲存區(qū)162的寄存器中，并且判斷結(jié)果表示與每個指定邏輯狀態(tài)相對應(yīng)的所有存儲器 單元是否已經(jīng)被成功地編程。在第二編程循環(huán)期間，使用編程電壓Vpgml、Vpgm3至Vpgm7和驗證電壓Vfl、Vf3 至Vf 7，進(jìn)行編程操作和驗證操作，并且編程電壓Vpgm2和驗證電壓Vf 2不施加到選定字線。 換言之，一旦已經(jīng)將存儲器單元成功編程為邏輯狀態(tài)P2，在隨后的編程循環(huán)期間，不對那些 存儲器單元進(jìn)行進(jìn)一步編程。以這種方式減少編程操作和驗證操作的數(shù)目有助于減少編程干擾和耦合效應(yīng)。另 外，還可以縮短總編程時間并且提高編程效率。圖10是示出根據(jù)本發(fā)明構(gòu)思的實施例的包括閃速存儲器的半導(dǎo)體存儲器器件 200的框圖。半導(dǎo)體存儲器器件200包括存儲器控制器210和閃速存儲器220。半導(dǎo)體存儲器 器件200還可以包括其他儲存器件，諸如易失性或非易失性存儲器或者非易失性存儲器器 件，并且可以包括諸如安全數(shù)字(SD)卡或多媒體卡(MMC)的存儲器卡或者諸如USB存儲器 的可移除存儲器和便攜式儲存器件。如圖10所示，存儲器控制器210包括CPU 211、主機接 口 212、RAM 213 和閃速接口 214。圖11是示出根據(jù)本發(fā)明構(gòu)思的實施例的用戶設(shè)備300的框圖。用戶設(shè)備300可 以是個人計算機或者便攜式電子設(shè)備，例如筆記本計算機、蜂窩手機、個人數(shù)字助理(PDA)、照相機等。參照圖11，用戶設(shè)備300包括總線和功率線305、存儲器系統(tǒng)310、電源320、CPU 330、RAM 340和用戶接口 350。存儲器系統(tǒng)310包括非易失性存儲器器件311和控制器312。控制器312連接到非易失性存儲器器件311，并且被構(gòu)造成從非易失性存儲器器 件311讀取數(shù)據(jù)并且將數(shù)據(jù)存儲在非易失性存儲器器件311中?？刂破?12通常包括諸如RAM、處理單元、主機接口和存儲器接口的元件。RAM用作 處理單元的工作存儲器。處理單元控制控制器312的整體操作。主機接口包括用于在主機 與控制器312之間交換數(shù)據(jù)的協(xié)議。存儲器接口通常實施用于與非易失性存儲器器件311 交互的協(xié)議?？刂破?12還包括ECC塊，該ECC塊被構(gòu)造成檢測和校正從非易失性存儲器 器件311讀取的數(shù)據(jù)的錯誤。非易失性存儲器器件311包括存儲器單元陣列，該存儲器單元陣列用于存儲數(shù) 據(jù)；讀/寫電路，該讀/寫電路用于將數(shù)據(jù)寫入存儲器單元陣列中并且從存儲器單元陣列讀 取數(shù)據(jù)；地址解碼器，該地址解碼器被構(gòu)造成對外部提供的地址進(jìn)行解碼并且將解碼后的 地址傳遞到讀/寫電路；以及控制邏輯組件，該控制邏輯組件被構(gòu)造成控制非易失性存儲 器器件311的整體操作。在一些實施例中，控制器312經(jīng)由各種接口協(xié)議中的一個與諸如主機的外部設(shè)備 進(jìn)行通信，所述接口協(xié)議諸如是通用串行總線(USB)、多媒體卡(MMC)、外設(shè)部件互連標(biāo)準(zhǔn) (PCI-E)、高級技術(shù)附件(ATA)、串行ATA、并行ATA、小型計算機系統(tǒng)接口(SCSI)、增強型小 型磁盤接口(ESDI)和集成驅(qū)動電子設(shè)備(IDE)。將控制器312和非易失性存儲器器件311集成，以形成一個半導(dǎo)體器件。在一個 實施例中，將控制器312和非易失性存儲器器件311集成，以形成存儲器卡。例如，控制器 312、非易失性存儲器器件311和高速緩沖存儲器(未示出)可以被集成，以形成PCMCIA卡、 緊湊型閃速(CF)卡、智能多媒體卡(SM/SMC)、記憶棒、多媒體卡(MMC)、尺寸減小的多媒體 卡(RS-MMC)、MMC微卡(MMCmicro card)、安全數(shù)字(SD)卡、迷你SD卡、微型SD卡或通用 閃存(UFS)卡等，以上僅是舉例?？商孢x地，控制器312和非易失性存儲器器件311可以被集成，以形成固態(tài)驅(qū)動器 /盤(SSD)。使用存儲器系統(tǒng)310作為SSD可以大幅度地提高與用戶設(shè)備300連接的設(shè)備 的操作速度。在其他實施例中，存儲器系統(tǒng)310實現(xiàn)為計算機、便攜式計算機、超級移動 PC(UMPC)、工作站、上網(wǎng)本(net book)、個人數(shù)字助理(PDA)、web板、無線電話、移動電話、 智能電話、數(shù)字相機、數(shù)字音頻記錄器/播放器、數(shù)字圖片/視頻記錄器/播放器、能夠通過 無線通信發(fā)送和接收信息的設(shè)備、構(gòu)成家庭網(wǎng)絡(luò)的各種電子設(shè)備中的一個、構(gòu)成計算機網(wǎng) 絡(luò)的各種電子設(shè)備中的一個、構(gòu)成信息通訊業(yè)務(wù)(telematics)網(wǎng)絡(luò)的各種電子設(shè)備中的 一個或者構(gòu)成計算系統(tǒng)的各種電子設(shè)備中的一個，例如固態(tài)驅(qū)動器/盤SSD或存儲器卡。在另一實施例中，非易失性存儲器器件311或者存儲器系統(tǒng)310可以通過各種 封裝形式來封裝，所述各種封裝形式例如是層疊封裝(PoP)、球柵陣列(BGA)、芯片級封裝 (CSP)、塑料引線芯片載體(PLCC)、塑料雙列直插封裝(PDIP)、窩伏爾組件中管芯(die in waffle pack)、晶片形式的管芯(die in wafer form)、板上芯片(COB)、陶瓷雙列直插封 裝(CERDIP)、塑料公制方型扁平封裝(MQFP)、薄四方扁平封裝(TQFP)、小外形集成電路(S0IC)、收縮型小外形封裝(SS0P)、薄小外形封裝(TS0P)、薄四方扁平封裝(TQFP)、系統(tǒng)級 封裝(SIP)、多芯片封裝(MCP)、晶片級制造封裝(WFP)或晶片級處理堆疊封裝(WSP)。
以上是實施例的示例，不應(yīng)該被理解為是實施例的限制。雖然已經(jīng)描述了幾個實 施例，但是本領(lǐng)域的技術(shù)人員應(yīng)該容易理解，在本質(zhì)上不脫離本發(fā)明構(gòu)思的新穎性教導(dǎo)和 優(yōu)點的情況下，對于實施例的許多修改形式是可行的。因此，所有這類修改意圖包括在權(quán)利 要求限定的本發(fā)明構(gòu)思的范圍內(nèi)。因此，應(yīng)該理解的是，以上是各種實施例的示例并且不應(yīng) 該被理解為限于所公開的特定實施例，并且對所公開實施例的修改以及其他實施例意圖包 括在所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
一種非易失性存儲器器件，包括存儲器單元陣列，所述存儲器單元陣列包括多個存儲器單元；電壓生成器，所述電壓生成器被構(gòu)造成產(chǎn)生用于將所述多個存儲器單元編程為多個邏輯狀態(tài)的電壓；以及控制邏輯組件，所述控制邏輯組件被構(gòu)造成控制所述電壓生成器，以在多個編程循環(huán)迭代期間向選定存儲器單元提供多個編程電壓，其中，在當(dāng)前編程循環(huán)迭代期間判斷與所述多個邏輯狀態(tài)中的一個邏輯狀態(tài)相對應(yīng)的所有選定存儲器單元是編程通過的情況下，所述控制邏輯組件控制所述電壓生成器，使得在下一個編程循環(huán)迭代期間，跳過與所述多個邏輯狀態(tài)中的所述一個邏輯狀態(tài)相對應(yīng)的編程電壓。
2.根據(jù)權(quán)利要求1所述的非易失性存儲器器件，其中所述多個編程電壓對應(yīng)于不同的 相應(yīng)邏輯狀態(tài)。
3.根據(jù)權(quán)利要求2所述的非易失性存儲器器件，其中所述控制邏輯組件進(jìn)一步被構(gòu)造 成控制所述電壓生成器，以在每個編程循環(huán)迭代內(nèi)產(chǎn)生多個驗證電壓。
4.根據(jù)權(quán)利要求3所述的非易失性存儲器器件，其中所述控制邏輯組件被構(gòu)造成控制 所述電壓生成器，以在所述多個編程電壓中每個編程電壓之后產(chǎn)生所述多個驗證電壓中的一個。
5.根據(jù)權(quán)利要求2所述的非易失性存儲器器件，其中所述多個編程電壓中的每個編程 電壓對應(yīng)于一個或多個邏輯狀態(tài)。
6.根據(jù)權(quán)利要求1所述的非易失性存儲器器件，還包括儲存區(qū)，所述儲存區(qū)被構(gòu)造成 存儲表示與所述邏輯狀態(tài)相對應(yīng)的存儲器單元是否判斷為是編程通過的信息。
7.一種在非易失性存儲器器件中編程多比特數(shù)據(jù)的方法，所述方法包括執(zhí)行多個編程循環(huán)迭代，在所述編程循環(huán)迭代中，多個編程電壓和多個驗證電壓施加 到選定字線，以將選定存儲器單元編程為目標(biāo)狀態(tài)，其中在當(dāng)前編程循環(huán)迭代中要被編程為所述目標(biāo)狀態(tài)中至少一個目標(biāo)狀態(tài)的所有選 定存儲器單元被成功地編程的情況下，在隨后的編程循環(huán)迭代中，跳過與所述至少一個目 標(biāo)狀態(tài)相對應(yīng)的編程電壓和驗證電壓的產(chǎn)生。
8.根據(jù)權(quán)利要求7所述的方法，其中所述多個編程電壓和所述多個驗證電壓順序施加 到選定字線。
9.根據(jù)權(quán)利要求7所述的方法，其中所述多個編程電壓中的至少一個用于將存儲器單 元編程為所述目標(biāo)狀態(tài)中的至少兩個目標(biāo)狀態(tài)。
10.根據(jù)權(quán)利要求9所述的方法，其中當(dāng)所述至少一個編程電壓施加到選定字線時，用 低于編程禁止電壓并且高于地電壓的電壓，對與所述至少兩個目標(biāo)狀態(tài)中的一個目標(biāo)狀態(tài) 相對應(yīng)的位線進(jìn)行偏置，并且與所述至少兩個目標(biāo)狀態(tài)中的另一個目標(biāo)狀態(tài)相對應(yīng)的位線 被偏置到地。
全文摘要
本發(fā)明提供一種非易失性存儲器器件和相關(guān)的編程方法。該非易失性存儲器器件包括存儲器單元陣列，所述存儲器單元陣列包括多個存儲器單元；電壓生成器，所述電壓生成器被構(gòu)造成產(chǎn)生電壓，以對多個存儲器單元進(jìn)行編程；以及控制邏輯組件，所述控制邏輯組件被構(gòu)造成控制電壓生成器，以在編程循環(huán)的連續(xù)迭代期間向選定存儲器單元提供多個編程電壓。其中，在當(dāng)前編程循環(huán)迭代期間判斷與一個邏輯狀態(tài)相對應(yīng)的存儲器單元被編程通過的情況下，控制邏輯組件控制電壓生成器，使得在后續(xù)編程循環(huán)迭代期間，跳過與一個邏輯狀態(tài)相對應(yīng)的編程電壓。
文檔編號G11C16/34GK101847443SQ20101015054
公開日2010年9月29日 申請日期2010年3月23日 優(yōu)先權(quán)日2009年3月25日
發(fā)明者尹盛遠(yuǎn), 崔奇煥 申請人:三星電子株式會社