專利名稱：用于終止半導體集成電路的數(shù)據(jù)線的電路及方法
技術領域：
此處描述的實施例涉及一種半導體集成電路(IC)，更具體而言，涉及
具有半導體ic的終止數(shù)據(jù)線的電路以及用于終止半導體ic的數(shù)據(jù)線的 方法。
背景技術：
圖1為表示半導體IC中的常規(guī)寫入^^作的時序圖。在圖1中，當順 序地將寫入命令信號施加至半導體IC時，數(shù)據(jù)會在寫入延遲(WL)之后被 輸入和排列。此外，數(shù)據(jù)時鐘信號DCLK與時鐘信號CLK同步發(fā)出，該 時鐘信號CLK在與突發(fā)長度(BL)—半對應的時間間隔后第一次產(chǎn)生。
在圖1中，全局數(shù)據(jù)線GIO的驅(qū)動性與數(shù)據(jù)時鐘信號DCLK同步開 始，例如維持在接地電壓(VSS)電平或電源電壓(VDD)電平的全局數(shù)據(jù) 線GIO，會在生成數(shù)據(jù)時鐘信號DCLK的上升沿時轉(zhuǎn)換成相反的電平。 結(jié)果，全局數(shù)據(jù)線GIO在CMOS電平中搖擺，即在接地電壓(VSS)電平 與電源電壓(VDD)電平的整個范圍中搖擺。
全局數(shù)據(jù)線GIO被用作半導體IC中DQ焊盤與存儲器單元區(qū)域之間 的數(shù)據(jù)傳輸路徑。全局數(shù)據(jù)線GIO包括彼此相鄰的多條線，并且由具有 大電阻和電容的金屬導線制成。
不過，傳統(tǒng)半導體IC有以下問題因為全局數(shù)據(jù)線GIO在接地電壓 (VSS)電平與電源電壓(VDD)電平之間擺動，所以全局數(shù)據(jù)線GIO的數(shù)據(jù) 傳輸率會因為大電阻與電容而降低。此外，因為全局數(shù)據(jù)線GIO在接地 電壓(VSS)電平與電源電壓(VDD)電平之間擺動，所以相鄰線之間的串音 特性嚴重惡化。

發(fā)明內(nèi)容
在此描述了能夠提高數(shù)據(jù)傳輸率并降低串音特性的用于終止半導體
IC的數(shù)據(jù)線的電路及方法。
一方面， 一種半導體集成電路中的數(shù)據(jù)線終止電路，包括數(shù)據(jù)線； 控制單元，用于生成在包括將數(shù)據(jù)驅(qū)動至數(shù)據(jù)線的驅(qū)動區(qū)段的時段期間激 活的終止控制信號；以及終止單元，用于響應終止控制信號來終止數(shù)據(jù)線 至預定電壓電平。
另一方面， 一種半導體集成電路中的數(shù)據(jù)線終止電路，包括數(shù)據(jù)線；
應的電壓電平；控制單元，用于生成在包括將數(shù)據(jù)驅(qū)動至數(shù)據(jù)線的驅(qū)動器 的驅(qū)動區(qū)段的時段期間激活的終止控制信號；以及終止單元，用于響應終 止控制信號來終止數(shù)據(jù)線至預定電壓電平。
另一方面， 一種半導體集成電路中的數(shù)據(jù)線終止電路，包括數(shù)據(jù)線； 驅(qū)動器，用于在讀取操作時驅(qū)動數(shù)據(jù)線到與來自存儲器單元的數(shù)據(jù)對應的 電壓電平；控制單元，用于生成在包括將數(shù)據(jù)驅(qū)動至數(shù)據(jù)線的驅(qū)動器的驅(qū) 動區(qū)段的時段期間激活的終止控制信號；以及終止單元，用于響應終止控 制信號來終止數(shù)據(jù)線至預定電壓電平。
另一方面， 一種半導體集成電路中的數(shù)據(jù)線終止電路，包括數(shù)據(jù)線； 第一驅(qū)動器，用于在寫入操作時驅(qū)動數(shù)據(jù)線到與從外部電^#收的輸入數(shù) 據(jù)對應的電壓電平；第二驅(qū)動器，用于在讀取操作時驅(qū)動數(shù)據(jù)線到與來自 存儲器單元的數(shù)據(jù)對應的電壓電平；控制單元，用于生成在包括將數(shù)據(jù)驅(qū) 動至數(shù)據(jù)線的第 一和第二驅(qū)動器的驅(qū)動區(qū)段的時段期間激活的終止控制 信號；以及終止單元，用于響應終止控制信號來終止數(shù)據(jù)線至預定電壓電 平。
另一方面， 一種用于終止半導體集成電路中的數(shù)據(jù)線的方法，包括 檢查寫入命令信號或讀取命令信號是否已輸入；以及當寫入或讀取命4Ht 號已輸入時，在包括根據(jù)寫入或讀取命4Ht號將數(shù)據(jù)驅(qū)動至數(shù)據(jù)線的驅(qū)動 區(qū)段的時段期間終止數(shù)據(jù)線至預定電壓電平。
另一方面， 一種用于終止半導體集成電路中的數(shù)據(jù)線的方法，其中半 導體集成電路包括數(shù)據(jù)線與驅(qū)動器，以便根據(jù)寫入命令信號驅(qū)動數(shù)據(jù)線到 與從外部電珞接收的輸入數(shù)據(jù)對應的電壓電平，所述方法包括檢查寫入命令信號是否已輸入；以及當寫入命令信號已輸入時，在驅(qū)動器的驅(qū)動操 作之前終止數(shù)據(jù)線至預定電壓電平。
以下在"具體實施方式
，，部分中將描述這些以及其它的特征、方面和 實施例。


結(jié)合

特征、方面及實施例，其中
圖1為表示半導體IC中的常規(guī)寫入操作的時序圖2為才艮據(jù)一個實施例的示例性半導體IC的示意方塊圖3為才艮據(jù)一個實施例的能夠在圖2的半導體IC中實施的示例性終 止單元的示意電路圖4為才艮據(jù)一個實施例的能夠在圖2的半導體IC中實施的示例性控 制單元的示意電路圖；以及
圖5為表示根據(jù)一個實施例的半導體IC的示例性寫入操作的時序圖。
具體實施例方式
圖2為才艮據(jù)一個實施例的示例性半導體IC的示意方塊圖。在圖2中， 半導體IC ,皮配置成包括位線感測放大器1、數(shù)據(jù)總線感測放大器2、RGIO 驅(qū)動器3、多路復用器4、 WGIO驅(qū)動器5、數(shù)據(jù)輸入驅(qū)動器6、寫入驅(qū) 動器7、全局數(shù)據(jù)線GIO、終止單元20以及控制單元30。
當激活列選擇信號YS時，耦合在核心塊的存儲器單元與本地數(shù)據(jù)線 LIOT和LIOB之間的位線感測放大器1可感測并放大輸入數(shù)據(jù)信號。在 讀取搮作時，數(shù)據(jù)總線感測放大器2可根據(jù)使能信號DBSAE來感測并放 大加載到本地數(shù)據(jù)線LIOT和LIOB上的數(shù)據(jù)。在讀取操作時，RGIO驅(qū) 動器3可以在對應于數(shù)據(jù)總線感測放大器2的輸出信號的電壓電平來驅(qū)動 全局數(shù)據(jù)線GIO。
在讀取操作時，多路復用器4可按照x4、 x8或xl6的數(shù)據(jù)輸出模式 根據(jù)復用控制信號MUX_CONTROL來選擇性輸出加載到全局數(shù)據(jù)線 GIO上的數(shù)據(jù)。復用控制信號MUX_CONTROL可由與列選擇信號YS和使能信號DBSAE同步的內(nèi)部時鐘信號產(chǎn)生，并且相較于使能信號 DBSAE，復用控制信號MUX—CONTROL可以具有延遲時間。
在寫入操作時，WGIO驅(qū)動器5可以在與根據(jù)數(shù)據(jù)時鐘信號DCLK 輸入的輸入數(shù)據(jù)對應的電壓電平來驅(qū)動全局數(shù)據(jù)線GIO。在寫入操作時， 數(shù)據(jù)輸入驅(qū)動器6可根據(jù)控制信號ATD來驅(qū)動并輸出加載到全局數(shù)據(jù)線 GIO上的數(shù)據(jù)。在寫入^Mt時，寫入驅(qū)動器7可根據(jù)控制信號YIOW在 與數(shù)據(jù)輸入驅(qū)動器6的輸出信號對應的電壓電平來驅(qū)動本地數(shù)據(jù)線LIOT 和LIOB。
終止單元20可以被配置成響應于終止控制信號ENGIOTERM的激 活來終止全局數(shù)據(jù)線GIO至預定電壓電平(VDD/2)。
控制單元30可以被配置成在包括數(shù)據(jù)被驅(qū)動至全局數(shù)據(jù)線GIO的 驅(qū)動區(qū)段的預定區(qū)段期間產(chǎn)生終止控制信號ENGIOTERM。此外，控制 單元30 4艮據(jù)與寫入或讀卑^操作相關的多個時序信號來確定終止控制信號 ENGIOTERM的激活區(qū)段。多個時序信號可包括第一至第三信號WTS、 YSPBC和WTSTBY。可提供第一信號WTS來維持激活狀態(tài)，即高電平， 同時執(zhí)行寫入操作。第二信號YSPBC可以是根據(jù)列地址選通信號而產(chǎn)生 的脈沖信號，并且通過第二信號YSPBC可產(chǎn)生列選擇信號YS。在此， 第二信號YSPBC可與時鐘信號CLK同步，該時鐘信號CLK可以在寫入 操作時在寫入命令信號被輸入半導體IC之后經(jīng)過WL+BL/2的時間而產(chǎn) 生。
在執(zhí)行寫入操作時第二信號YSPBC可與對應于讀取命令信號的時鐘 信號CLK同步。
第三信號WTSTBY可輸入至命令解碼器，其中該命令解碼器可^f吏用 信號WTSTBY產(chǎn)生與寫入操作有關的命4^ff號。第三信號WTSTBY可 以比驅(qū)動至全局數(shù)據(jù)線GIO的數(shù)據(jù)更快地驅(qū)動，并且可在終止數(shù)據(jù)驅(qū)動 之后關閉。第三信號WTSTBY可與時鐘信號CLK同步，該時鐘信號CLK 可移動附加延遲(AL)和列地址選通延遲(CASL)的時間，并且第三信號 WTSTBY可在BL/2的時間期間維持在激活狀態(tài)。
控制單元30可被配置成在寫入操作時根據(jù)第一和第三信號WTS 和WTSTBY來確定第一激活區(qū)段，即終止控制信號ENGIOTERM的激 活區(qū)段。第一激活區(qū)段的開始時間可被設置成比WGIO驅(qū)動器5將數(shù)據(jù) 驅(qū)動至全局數(shù)據(jù)線GIO的時間點更快。控制單元30也可被配置成在讀取操作時根據(jù)第一和第二信號WTS 和YSPBC來確定第二激活區(qū)段，即終止控制信號ENGIOTERM的激活 區(qū)段。第二激活區(qū)段的開始時間可設置成比RGIO驅(qū)動器3將數(shù)據(jù)驅(qū)動 至全局數(shù)據(jù)線GIO的時間點更快。
圖3為才艮據(jù)一個實施例的能夠在圖2的半導體IC中實施的示例性終 止單元的示意電路圖。在圖3中，終止單元20可被配置成包括耦合至 全局數(shù)據(jù)線GIO的電阻器Rl、耦合在電源電壓VDD與電阻器Rl之間 的多個晶體管PI和P2、耦合至全局數(shù)據(jù)線GIO的電阻器R2、耦合在接 地電壓VSS與電阻器R2之間的多個晶體管Nl和N2以及多個反向器IV1 和IV2。在此，晶體管P2和N1可用做有源電阻元件，并且電阻器R1和 R2具有基;M目同的電阻值。
當終止控制信號ENGIOTERM被激活時，因為晶體管Pl和N2導 通且電阻器Rl和R2具有基本相同的電阻值，全局數(shù)據(jù)線GIO可通過電 阻比而被終止在VDD/2的電壓電平。
圖4為根據(jù)一個實施例的能夠在圖2的半導體IC中實施的示例性控 制單元的示意電路圖。在圖4中，控制單元30可^L配置成包括第一至 第五反向器IV11至IV15、第一和第二 NAND門ND11和ND12、第一和 第二 NOR門NR11和NR12以;5U^遲單元31。
當?shù)诙偷谌盘朰SPBC和WTSTBY中的任意一個被激活時，控 制單元30可以激活終止控制信號ENGIOTERM。在讀取^^作時當?shù)诙?號YSPBC在第一和第三信號WTS和WTSTBY關閉的狀態(tài)下被激活時， 通過利用延遲單元31來放大第二信號YSPBC的脈沖寬度，控制單元30 可使終止控制信號ENGIOTERM具有與寫入操作對應的激活區(qū)段。
半導體IC的示例性操作包括寫入與讀取操作，如以下的詳細描述。
圖5為表示根據(jù)一個實施例的半導體IC的示例性寫入操作的時序 圖。在圖5中，可輸入寫入命^Ht號Write—BO和Write—Bl，在寫入延遲 WL之后可通過焊盤DQ輸入數(shù)據(jù)，然后糸7列輸Ajt據(jù)。
接下來，與時鐘信號CLK同步地生成第三信號WTSTBY，該時鐘 信號CLK可以移動附加延遲(AL)和列地址選通延遲(CASL)的時間，并且 第三信號WTSTBY可在BL/2的時間期間維持在激活狀態(tài)。此外，在執(zhí) 行寫入操作時第一信號WTS可維持在高電平。
然后，在與第三信號WTSTBY的激活區(qū)g本相同的激活區(qū)段期間，響應于第三信號WTSTBY的激活，控制單元30可激活終止控制信號 ENGIOTERM。此外，響應于終止控制信號ENGIOTERM的激活，終 止單元20將全局數(shù)據(jù)線GIO終止在電源電壓VDD —半的電平上，即 VDD/2。
接下來，可與第一時鐘信號CLK同步地產(chǎn)生數(shù)據(jù)時鐘信號DCLK， 該第一時鐘信號CLK在寫入命令信號被輸入且經(jīng)過WL+BL/2的時間之 后首先產(chǎn)生。由于內(nèi)部電路所引起的延遲時間，以預定延遲時間發(fā)出第二 信號YSPBC。
結(jié)果，WGIO驅(qū)動器5可根據(jù)數(shù)據(jù)時鐘信號DCLK將全局數(shù)據(jù)線 GIO驅(qū)動到對應于輸入數(shù)據(jù)的電壓電平。
如圖5中所示，激活終止控制信號ENGIOTERM的時間點可以快于 數(shù)據(jù)時鐘信號DCLK。因此，全局數(shù)據(jù)線GIO可位于以下狀態(tài)其中在 發(fā)出數(shù)據(jù)時鐘信號DCLK上升沿的時間點即在WGIO驅(qū)動器5驅(qū)動全局 數(shù)據(jù)線GIO之前保持VDD/2的電壓電平。
WGIO驅(qū)動器5可將全局數(shù)據(jù)線GIO從電源電壓電平的一半(VDD/2) 驅(qū)動至電源電壓(VDD)電平或接地電壓(VSS)電平。例如全局數(shù)據(jù)線GIO 的擺動寬度可減少成一半寬度。
接下來，數(shù)據(jù)輸入驅(qū)動器6可根據(jù)控制信號ATD一B0和ATD_B1來 驅(qū)動并輸出全局數(shù)據(jù)線GIO的數(shù)據(jù)。寫入驅(qū)動器7可根據(jù)控;J信號 ￥IOW—B0和YIOWBl將本地lt據(jù)線LIOT和LIOB驅(qū)動到與lt據(jù)輸入 驅(qū)動器6的輸出信號k應的電壓電平。
然后，位線感測放大器1可4艮據(jù)列選#^信號YS來感測并放大本地數(shù) 據(jù)線LIOT和LIOB上的數(shù)據(jù)，并且可將數(shù)據(jù)寫入其本身所耦合的存儲器 單元。
在讀取^^作時，第一和第三信號WTS和WTSTBY可保持在關閉狀 態(tài)，并且根據(jù)列地址選通信號，可與對應于讀取命令信號的時鐘信號CLK 同步地產(chǎn)生第二信號YSPBC。
接下來，因為第一和第三信號WTS和WTSTBY可保持在關閉狀態(tài)， 所以控制單元30可響應第二信號YSPBC來激活終止控制信號 ENGIOTERM。作為脈沖信號，第二信號YSPBC的激活可短于第三信號 WTSTBY的激活。因此，通it^遲單元31來放大第二信號YSPBC的脈 沖寬度，控制單元30可使終止控制信號ENGIOTERM具有與寫入操作
12對應的激活區(qū)段。
然后，響應于終止控制信號ENGIOTERM的激活，終止單元20可 將全局數(shù)據(jù)線GIO終止在電源電壓VDD —半的電平上即VDD/2。
在此，激活終止控制信號ENGIOTERM的時間點可以快于數(shù)據(jù)時鐘 信號DCLK。因此，全局lt據(jù)線GIO可位于以下狀態(tài)，其中在激活^Jfe 信號DBSAE的時間點即在RGIO驅(qū)動器3驅(qū)動全局數(shù)據(jù)線GIO之前， 保持VDD/2的電壓電平。
接下來，通過第二信號YSPBC來產(chǎn)生列選擇信號YS。然后，位線 感測放大器1可感測并放大來自與其耦合的存儲器單元的數(shù)據(jù)，并根據(jù)列 選擇信號YS將數(shù)據(jù)傳輸至本地數(shù)據(jù)線LIOT和LIOB。接下來，數(shù)據(jù)總 線感測放大器2通過感測并放大加載到本地數(shù)據(jù)線LIOT和LIOB上的數(shù) 據(jù)來輸出數(shù)據(jù)。
結(jié)果，RGIO驅(qū)動器3可根據(jù)數(shù)據(jù)總線感測放大器2的輸出信號，將 全局數(shù)據(jù)線GIO從電壓電平的一半(VDD/2)驅(qū)動至電源電壓(VDD)電平或 接地電壓(VSS)電平。例如由于全局數(shù)據(jù)線GIO的擺動寬度可減少成一 半寬度，所以可以在讀取操作時提高數(shù)據(jù)傳輸率。
在此，根據(jù)相較于使能信號DBSAE具有延遲時間的復用控制信號 MUX—CONTROL,多路復用器4可按照x4、 x8和xl6的數(shù)據(jù)輸出模式來 選擇,li輸出加載到全局數(shù)據(jù)線GIO上的數(shù)據(jù)。
盡管以上描述了具體實施例，但是應理解所述實施例只是示例。因而， 本文所描述的裝置和方法不能僅限于所描述的實施例。相反，只能依據(jù)權 利要求并結(jié)合上述說明書和附圖來限定本文所描述的裝置和方法。
權利要求
1.一種半導體集成電路中的數(shù)據(jù)線終止電路，包括數(shù)據(jù)線；控制單元，用于生成在包括將數(shù)據(jù)驅(qū)動至所述數(shù)據(jù)線的驅(qū)動區(qū)段的時段期間激活的終止控制信號；以及終止單元，用于響應所述終止控制信號來終止所述數(shù)據(jù)線至預定電壓電平。
2. 如權利要求1的數(shù)據(jù)線終止電路，其中所述控制單元被配置成產(chǎn)生 所述終止控制信號，并且在寫入與讀取操作中所述終止控制信號的激活周 期彼此不同。
3. 如權利要求1的數(shù)據(jù)線終止電路，其中所述控制單元被配置成在所 述數(shù)據(jù),皮驅(qū)動至所述數(shù)據(jù)線之前激活所述終止控制信號。
4. 如權利要求1的數(shù)據(jù)線終止電路，其中所述控制單元被配置成根據(jù) 與寫入或讀取操作相關的多個時序信號中的至少 一個來確定所述終止控 制信號的激活區(qū)段。
5. 如權利要求4的數(shù)據(jù)線終止電路，其中所述多個時序信號中的每個 包括第一信號，其在所述寫入^Mt的激活期間被激活； 第二信號，其根據(jù)列地址選通信號而產(chǎn)生并用于產(chǎn)生列選擇信號；以及第三信號，其用于在命令解碼器中產(chǎn)生與所述寫入操作相關的命^Ht號。
6. 如權利要求5的數(shù)據(jù)線終止電路，其中所述控制單元被配置成當 所述第三信號被激活時輸出所述第三信號作為所述終止控制信號，且當所 述第二信號被激活時輸出所述終止控制信號，并且所述第三信號具有比所 述第二信號的脈沖寬度寬的脈沖寬度。
7. 如權利要求5的數(shù)據(jù)線終止電路，其中所述第二信號與在經(jīng)過寫入 延遲和一半突發(fā)長度的時間周期后發(fā)出的時鐘信號同步，并且所述第三信 號與在所述寫入命令信號之后移動了附加延遲和列地址選通延遲的時間 周期的時鐘信號同步。
8. —種半導體集成電路中的數(shù)據(jù)線終止電路，包括驅(qū)動器，用于在寫入操作時驅(qū)動所述數(shù)據(jù)線到與從外部電^收的輸 入數(shù)據(jù)對應的電壓電平；控制單元，用于生成在包括將所述數(shù)據(jù)驅(qū)動至所述數(shù)據(jù)線的所述驅(qū)動 器的驅(qū)動區(qū)段的時段期間激活的終止控制信號；以及終止單元，用于響應所述終止控制信號來終止所述數(shù)據(jù)線至預定電壓 電平。
9. 如權利要求8的數(shù)據(jù)線終止電路，其中所述控制單元被配置成在所 述驅(qū)動器驅(qū)動所述數(shù)據(jù)至所述數(shù)據(jù)線之前激活所述終止控制信號。
10. 如權利要求8的數(shù)據(jù)線終止電路，其中所述控制單元被配置成 根據(jù)在寫入命令信號之后的預定延遲所產(chǎn)生的時序信號來確定所述終止 控制信號的激活區(qū)段。
11. 如權利要求10的數(shù)據(jù)線終止電路，其中所述時序信號為在所述 寫入命令信號之后移動了附加延遲與列地址選通延遲的時間的時鐘信號。
12. —種半導體集成電路中的數(shù)據(jù)線終止電路，包括 數(shù)據(jù)線；驅(qū)動器，用于在讀取操作時驅(qū)動所述數(shù)據(jù)線到與來自存儲器單元的數(shù) 據(jù)對應的電壓電平；控制單元，用于生成在包括將所述數(shù)據(jù)驅(qū)動至所述數(shù)據(jù)線的所述驅(qū)動 器的驅(qū)動區(qū)段的時段期間激活的終止控制信號；以及終止單元，用于響應所述終止控制信號來終止所述數(shù)據(jù)線至預定電壓 電平。
13. 如權利要求12的數(shù)據(jù)線終止電路，其中所述控制單元被配置成 在所述驅(qū)動器驅(qū)動所述數(shù)據(jù)至所述數(shù)據(jù)線之前激活所述終止控制信號。
14. 如權利要求12的數(shù)據(jù)線終止電路，其中所述控制單元被配置成 活區(qū)段。
15. 如權利要求14的數(shù)據(jù)線終止電路，其中所述控制單元被配置成信號。
16. —種半導體集成電路中的數(shù)據(jù)線終止電路，包括 數(shù)據(jù)線；第一驅(qū)動器，用于在寫入操作時驅(qū)動所述數(shù)據(jù)線到與從外部電珞接收 的輸入數(shù)據(jù)對應的電壓電平；第二驅(qū)動器，用于在讀取操作時驅(qū)動所述數(shù)據(jù)線到與來自存儲器單元 的數(shù)據(jù)對應的電壓電平；控制單元，用于生成在包括將所述數(shù)據(jù)驅(qū)動至所述數(shù)據(jù)線的所述第一 和第二驅(qū)動器的驅(qū)動區(qū)段的時段期間激活的終止控制信號；以及終止單元，用于響應所述終止控制信號來終止所述數(shù)據(jù)線至預定電壓 電平。
17. 如權利要求16的數(shù)據(jù)線終止電路，其中所述控制單元被配置成 在所述驅(qū)動器驅(qū)動所述數(shù)據(jù)至所述數(shù)據(jù)線之前激活所述終止控制信號。
18. 如權利要求16的數(shù)據(jù)線終止電路，其中所述控制單元被配置成 在所述寫入操作時根據(jù)寫入命令信號之后的預定延遲所產(chǎn)生的第 一 時序 信號來確定所述終止控制信號的激活區(qū)段。
19. 如權利要求18的數(shù)據(jù)線終止電路，其中所述第一時序信號為在 所述寫入命令信號之后移動了附加延遲與列地址選通延遲的時間的時鐘 信號。
20. 如權利要求16的數(shù)據(jù)線終止電路，其中所述控制單元被配置成 在所述讀取操作時使用根據(jù)列地址選通信號而產(chǎn)生的第二時序信號來確 定所述終止控制信號的激活區(qū)段。
21. 如權利要求20的數(shù)據(jù)線終止電路，其中所述控制單元被配置成 輸出通過增加所述第二時序信號的脈沖寬度而產(chǎn)生的信號作為在所述讀 取操作時的所述終止控制信號。
22. 如權利要求1、 8、 12或16的數(shù)據(jù)線終止電路，其中所述數(shù)據(jù) 線包括用于所述讀取IMt與所述寫入操作的全局數(shù)據(jù)線。
23. 如權利要求1、 8、 12或16的數(shù)據(jù)線終止電路，其中所述終止 單元被配置成響應于所述終止控制信號的激活來將所述數(shù)據(jù)線終止至電 源電壓一半的電平。
24. 如權利要求23的數(shù)據(jù)線終止電路，其中所述終止單元包括 第一電阻器，其耦合至所述全局數(shù)據(jù)線；第一切換電路，用于響應所述終止控制信號的激活來耦合所述第一電 阻器至電源電壓端子；第二電阻器，其耦合至所述全局數(shù)據(jù)線；以及第二切換電路，用于響應所述終止控制信號的激活來耦合所述第二電 阻器至接地電壓端子。
25. 如權利要求1、 8、 12或16的數(shù)據(jù)線終止電路，其中所述時段 包括在所述數(shù)據(jù)被驅(qū)動至所述數(shù)據(jù)線的所述驅(qū)動區(qū)段之前與之后所取的 余量區(qū)段。
26. —種用于終止半導體集成電路中的數(shù)據(jù)線的方法，包括 檢查寫入命令信號或讀取命令信號是否已輸入；以及 當所述寫入或讀取命^Ht號已輸入時，在包括才艮據(jù)所述寫入或讀取命定電壓電平。
27. 如權利要求26的方法，其中，對所述數(shù)據(jù)線的終止是在根據(jù)寫終止所述數(shù)據(jù)線。
28.如權利要求27的方法，其中通過與移動了附加延遲和列地址選段
29.如權利要求26的方法，其中，對所述數(shù)據(jù)線的終止是在根據(jù)讀終止所述數(shù)據(jù)線。
30. 如權利要求29的方法，其中通過根據(jù)列地址選通信號而產(chǎn)生的 用于產(chǎn)生列選擇信號的信號來確定在所述讀取操作時的所述時段。
31. —種用于終止半導體集成電路中的數(shù)據(jù)線的方法，其中所述半 導體集成電路包括數(shù)據(jù)線與驅(qū)動器，以便根據(jù)寫入命4Ht號驅(qū)動所述數(shù)據(jù) 線到與從外部電路接收的輸入數(shù)據(jù)對應的電壓電平，所述方法包括檢查所述寫入命令信號是否已輸入；以及當所述寫入命令信號已輸入時，在所述驅(qū)動器的驅(qū)動操作之前終止所 述數(shù)據(jù)線至預定電壓電平。
32. 如權利要求31的方法，其中通過與移動了附加延遲和列地址選 通延遲的時間的時鐘信號同步的信號來確定所述數(shù)據(jù)線的終止。
33. 如權利要求26或31的方法，其中用于終止所述數(shù)據(jù)線的所述 預定電壓電平為電源電壓一半的電平。
全文摘要
本發(fā)明公開用于終止半導體集成電路的數(shù)據(jù)線的電路及方法。該半導體集成電路中的數(shù)據(jù)線終止電路包括數(shù)據(jù)線；控制單元，用于生成在包括將數(shù)據(jù)驅(qū)動至數(shù)據(jù)線的驅(qū)動區(qū)段的時段期間激活的終止控制信號；以及終止單元，用于響應終止控制信號來終止數(shù)據(jù)線至預定電壓電平。
文檔編號G11C7/10GK101599299SQ20091012637
公開日2009年12月9日 申請日期2009年3月5日 優(yōu)先權日2008年6月4日
發(fā)明者具岐峰 申請人:海力士半導體有限公司