專利名稱：：非易失性存儲裝置和向非易失性存儲裝置的數(shù)據(jù)寫入方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及非易失性存儲裝置和向非易失性存儲裝置寫入數(shù)據(jù)的數(shù)據(jù)寫入方法。更詳細(xì)地涉及利用同一極性的電脈沖的電壓電平之差向電阻變化型元件寫入數(shù)據(jù)的非易失性存儲裝置和向非易失性存儲裝置寫入數(shù)據(jù)的數(shù)據(jù)寫入方法。
背景技術(shù)：
：非易失性存儲裝置廣泛搭載于手機(jī)、數(shù)碼照相機(jī)等便攜設(shè)備中，其用途正在逐漸快速擴(kuò)大。近年來，開始強(qiáng)烈期望一種處理聲音數(shù)據(jù)、圖像數(shù)據(jù)的機(jī)會增加、與以往的相比容量更大且高速動作的非易失性存儲裝置。另外，在便攜設(shè)備用非易失性存儲裝置的領(lǐng)域，對低電力消耗的要求也更加強(qiáng)烈。當(dāng)前的非易失性存儲裝置的主流是閃存器(flashmemory)。閃存器控制蓄積于浮柵電路(floatinggate)中的電荷來進(jìn)行數(shù)據(jù)的存儲。因為閃存器具有在高電場下向浮柵電路蓄積電荷的結(jié)構(gòu)，因此被指出存在如下課題在小型化上具有限度，為實現(xiàn)更大容量化所需要的微細(xì)加工較困難。另外，在閃存器中，為了重寫，無一例外地需要一概刪除規(guī)定的數(shù)據(jù)塊。因為如此特性，閃存器的重寫需要非常長的時間，在高速化上也具有限度。作為解決這些問題的新一代非易失性存儲裝置，具有一種使用通過電阻的變化來記錄信息的電阻變化型元件的非易失性存儲裝置。作為利用當(dāng)前提案的電阻變化型元件的非易失性存儲器，提案有MRAM(MagneticRAM)、PRAM(Phase-ChangeRAM).ReRAM(ResistiveRAM)等。專利文獻(xiàn)1對使用鈣鈦礦結(jié)構(gòu)的氧化物的ReRAM元件的控制方法的一個例子進(jìn)行了公開。下面，參照附圖對該ReRAM元件的控制方法進(jìn)行說明。圖12圖14是表示專利文獻(xiàn)1所公開的存儲單元的控制方法的圖。存儲單元9具備電阻變化型元件1和選擇晶體管2。電阻變化型元件1的一端子和選擇晶體管2的一主端子(漏極或源極)相互電連接。選擇晶體管2的另一主端子(源極或漏極)通過源極線6而與源極線端子3進(jìn)行電連接。電阻變化型元件1的另一端子通過位線(bitline)8而與位線端子5進(jìn)行電連接。選擇晶體管2的柵極通過字線7而與字線(wordline)端子4進(jìn)行電連接。在寫入數(shù)據(jù)(寫入“1”的情況)、刪除數(shù)據(jù)(寫入“0”的情況)和讀出數(shù)據(jù)的任一情況下，都向所選擇的存儲單元的字線端子4施加高電平的導(dǎo)通電壓(onvoltage),使選擇晶體管2成為導(dǎo)通狀態(tài)。圖12是表示在專利文獻(xiàn)1的存儲單元內(nèi)進(jìn)行寫入動作時的電壓脈沖的施加狀態(tài)的圖。源極線6設(shè)定為0V(接地)，對位線8施加規(guī)定的寫入電壓振幅的正極性的寫入脈沖，向電阻變化型元件1寫入所希望的數(shù)據(jù)。在多值信息向電阻變化型元件1寫入的情況下，寫入脈沖的電壓振幅設(shè)定為與寫入的數(shù)據(jù)值相應(yīng)的電平。例如，在將四值數(shù)據(jù)寫入一個電阻變化型元件1的情況下，選擇對應(yīng)于寫入數(shù)據(jù)的各數(shù)據(jù)值所確定的規(guī)定的四個電壓振幅內(nèi)的一個電壓振幅，進(jìn)行動作。另外，寫入脈沖幅度選擇元件相應(yīng)的適當(dāng)?shù)姆?。即，為了變化到?guī)定的電阻狀態(tài)，存在與其電阻狀態(tài)對應(yīng)的一個電壓振幅電平和脈沖幅度。圖13是表示在專利文獻(xiàn)1的存儲單元內(nèi)進(jìn)行刪除動作時的電壓脈沖的施加狀態(tài)的圖。位線設(shè)定為OV(接地)，對源極線施加規(guī)定的刪除電壓振幅的正極性的刪除脈沖。通過施加刪除脈沖，電阻變化型元件1的電阻成為最小值。專利文獻(xiàn)1公示了如下技術(shù)在多個位線設(shè)定為OV的狀態(tài)下，當(dāng)對特定的源極線施加刪除脈沖時，與其多個位線和源極線連接的多個存儲單元同時被一并刪除。圖14是表示在專利文獻(xiàn)1的存儲單元內(nèi)進(jìn)行讀出動作時的電壓脈沖的施加狀態(tài)的圖。在將存儲于電阻變化型元件1的數(shù)據(jù)讀出的情況下，將源極線6設(shè)定為OV(接地)，向選擇的位線8經(jīng)由讀出電路施加規(guī)定的讀出電壓。當(dāng)施加讀出電壓后，利用比較判定電路，將位線8的電平與讀出用的標(biāo)準(zhǔn)電平(referencelevel)進(jìn)行比較，讀出存儲數(shù)據(jù)。在非專利文獻(xiàn)1中，公開了一種ReRAM元件，該ReRAM元件通過以同極性施加電壓、脈沖幅度不同的電壓脈沖，在高電阻狀態(tài)和低電阻狀態(tài)之間進(jìn)行過渡。在非專利文獻(xiàn)1的ReRAM元件中，電阻變化材料使用TMO(TransitionMetalOxide(過渡金屬氧化物))。該ReRAM元件無論是在高電阻狀態(tài)下還是在低電阻狀態(tài)下，都能夠通過同極性的電脈沖而變化。圖15是表示非專利文獻(xiàn)1的ReRAM元件的電壓-電流特性的圖。如圖所示，在使其從高電阻狀態(tài)變化到低電阻狀態(tài)的“置位(set)”中，當(dāng)不進(jìn)行電流限制時，在從高電阻狀態(tài)變化到低電阻狀態(tài)時，會導(dǎo)致更多的電流流動。在這種情況下，有時會導(dǎo)致電阻狀態(tài)違背意圖從低電阻狀態(tài)再次變化到高電阻狀態(tài)(誤動作)，或元件因過大的電流而被損壞。因而，需要以規(guī)定的第一電流值加以限流(SetCurrentCompliance)。在使其從低電阻狀態(tài)變化到高電阻狀態(tài)的“復(fù)位”中，電流以比上述第一電流值更大的第二電流值流動。如上所述，使電阻變化的驅(qū)動電路需要根據(jù)元件的電阻狀態(tài)，分別使用上述第一電流值和第二電流值，對無論是在高電阻狀態(tài)下還是在低電阻狀態(tài)下都因同極性的電壓施加而變化的ReRAM元件進(jìn)行控制。專利文獻(xiàn)1日本特開2004-185756號公報非專禾Ij文獻(xiàn)1:Baek,J.G.eta1·、2004、“High1yScalableNon-voIatiIeResistiveMemoryusingSimpleBinaryOxideDrivenbyAsymmetricUnipolarVoltagePulses”、0-7803-8684-l/04/$20.00IEEE在上述現(xiàn)有構(gòu)成中，當(dāng)想要實際構(gòu)成存儲單元陣列時，具有如下問題動作的可靠性不易充分，另外，易縮短器件的使用壽命。
發(fā)明內(nèi)容本發(fā)明是為解決如上所述的課題而提出的，其目的在于提供一種提高動作的可靠性并且實現(xiàn)設(shè)備的長壽命化的非易失性存儲裝置，該非易失性存儲裝置具有存儲單元陣列，該存儲單元陣列具備多個因同一極性的電脈沖而在多個電阻狀態(tài)之間進(jìn)行過渡的電阻變化型元件。本發(fā)明人為了在使用電阻變化型元件的非易失性存儲裝置中使動作的可靠性以及使用壽命提高而進(jìn)行了專心研究。其結(jié)果是，提出了如下所述的見解。S卩，在將多個電阻變化型元件排列為陣列狀而構(gòu)成存儲單元陣列的情況下，由來于制造過程等，會在電阻變化型元件自身的特性上產(chǎn)生偏差。另外，在許多情況下也不能忽略配線電阻、包含選擇晶體管的寄生電阻。因此，即使施加于陣列的電壓相同，實際向各個電阻變化型元件施加的電壓也具有偏差。于是，產(chǎn)生了即使施加規(guī)定的電壓而電阻值也不變化的電阻變化型元件，動作的可靠性下降。在此，也考慮進(jìn)行如下設(shè)定按照電阻值進(jìn)行變化的電壓最高的電阻變化型元件，來提高施加電壓，以使其全部電阻變化型元件的電阻值可靠地變化。但是，在如此形態(tài)下，也會對電阻值以較低的電壓進(jìn)行變化的電阻變化型元件施加較高的電壓，施向電阻變化型元件的應(yīng)力增大，招致使用壽命降低。根據(jù)如此見解，本發(fā)明人想到在使電阻變化型元件從低電阻狀態(tài)變化到高電阻狀態(tài)時、以及從高電阻狀態(tài)變化到低電阻狀態(tài)時的至少一方，按照施加于電阻變化型元件的電壓在從電阻變化型元件的電阻值變化的電壓的偏差分布的下限到上限之間且達(dá)到規(guī)定的范圍內(nèi)的方式，使與電阻變化型元件串聯(lián)連接的電流路徑的電阻值在規(guī)定的范圍內(nèi)隨時間變化而變化。由此，會自動地選擇各個電阻變化型元件相應(yīng)的最適當(dāng)?shù)膶懭腚妷?。因而，通過使各個電阻變化型元件的電阻狀態(tài)可靠地變化，能夠提高動作的可靠性，并且能夠防止向元件施以過分的負(fù)荷，從而能夠提高裝置的使用壽命。S卩，為了解決上述課題，本發(fā)明的非易失性存儲裝置包括存儲單元陣列，其具有多個電阻變化型元件，該多個電阻變化型元件具有第一端和第二端，基于所述第一端和所述第二端之間的電阻變化，存儲信息；電脈沖施加電路，其具備第一輸出端子和第二輸出端子，向所述第一輸出端子和第二輸出端子之間輸出電脈沖；選擇電路，其從所述存儲單元陣列中選擇所希望的電阻變化型元件，以作為選擇電阻變化型元件，將所述選擇電阻變化型元件的第一端和所述第一輸出端子進(jìn)行電連接，并且將所述選擇電阻變化型元件的第二端與所述第二輸出端子進(jìn)行電連接；串聯(lián)電阻設(shè)定器，其在以將所述第一輸出端子和所述選擇電阻變化型元件的第一端連接的電流路徑上的點為基準(zhǔn)節(jié)點、以將所述第二輸出端子和所述基準(zhǔn)節(jié)點之間的電位為節(jié)點電位、以將所述第一輸出端子和所述基準(zhǔn)節(jié)點電連接的電流路徑為串聯(lián)電流路徑時，任意地設(shè)定所述串聯(lián)電流路徑的電阻值；控制電路，其控制所述串聯(lián)電阻設(shè)定器，設(shè)定所述串聯(lián)電流路徑的電阻值，所述節(jié)點電位可以通過至少利用所述串聯(lián)電阻設(shè)定器的電阻值和所述選擇電阻變化型元件的電阻值將所述第一和第二輸出端子間的電壓分壓來得到，所述電阻變化型元件各自具有如下特性在處于低電阻狀態(tài)時，在所述節(jié)點電位在其絕對值超過對應(yīng)于所述電阻變化型元件各自而確定的第一電壓電平的情況下，各元件變化到電阻值比所述低電阻狀態(tài)高的高電阻狀態(tài)，且在處于所述高電阻狀態(tài)時，所述節(jié)點電位與所述第一電壓電平極性相同，且，在其絕對值超過對應(yīng)于所述電阻變化型元件各自而確定、且絕對值比所述第一電壓電平大的第二電壓電平的情況下，從所述高電阻狀態(tài)變化到所述低電阻狀態(tài)，另外，所述控制電路按照進(jìn)行以下(A)或(B)的控制中至少一種控制的方式來構(gòu)成(A)在使所述電阻變化型元件從低電阻狀態(tài)變化到高電阻狀態(tài)時，按照所述節(jié)點電位在從所述存儲單元陣列的所述第一電壓電平的偏差分布的下限到上限之間且達(dá)到規(guī)定的范圍內(nèi)的方式，使所述串聯(lián)電流路徑的電阻值在規(guī)定的范圍內(nèi)隨時間變化而變化，(B)在使所述電阻變化型元件從高電阻狀態(tài)變化到低電阻狀態(tài)時，按照所述節(jié)點電位在從所述存儲單元陣列的所述第二電壓電平的偏差分布的下限到上限之間且達(dá)到規(guī)定的范圍內(nèi)的方式，使所述串聯(lián)電流路徑的電阻值在規(guī)定的范圍內(nèi)隨時間變化而變化。在這種構(gòu)成中，非易失性存儲裝置具有存儲單元陣列，該存儲單元陣列具備多個7以同一極性的電脈沖在多個電阻狀態(tài)之間進(jìn)行過渡的電阻變化型元件，在這種非易失性存儲裝置中，根據(jù)制造過程中產(chǎn)生的電阻變化型元件自身的偏差、和因電阻變化型元件的存儲單元陣列上的位置的差異而產(chǎn)生的特性的差異，可以對各個電阻變化型元件施加最適當(dāng)?shù)碾妷旱碾娒}沖。因而，可以提高該非易失性存儲裝置的動作的可靠性、和實現(xiàn)設(shè)備的長壽命化。在上述非易失性存儲裝置中，也可以構(gòu)成為包括并聯(lián)電流路徑和并聯(lián)電阻設(shè)定器，該并聯(lián)電流路徑，其按照將所述基準(zhǔn)節(jié)點和所述第二輸出端子之間與所述電阻變化型元件并聯(lián)地電連接的方式來設(shè)置；該并聯(lián)電阻設(shè)定器，其任意地設(shè)定所述并聯(lián)電流路徑的電阻值，所述控制電路構(gòu)成為在使所述電阻變化型元件從低電阻狀態(tài)變化到高電阻狀態(tài)時、和使所述電阻變化型元件從高電阻狀態(tài)變化到低電阻狀態(tài)時的至少一方，按照使所述并聯(lián)電流路徑的電阻值在所述規(guī)定的范圍內(nèi)隨時間變化而變化的方式，來控制所述并聯(lián)電阻設(shè)定器，由此選擇地調(diào)節(jié)所述節(jié)點電位。在這種構(gòu)成中，通過適當(dāng)調(diào)節(jié)與電阻變化型元件并聯(lián)設(shè)置的電流路徑的電阻值，能夠控制節(jié)點電位。因而可以進(jìn)一步提高非易失性存儲裝置的動作的可靠性，可以實現(xiàn)設(shè)備的更長壽命化。在上述非易失性存儲裝置中，所述串聯(lián)電阻設(shè)定器也可以構(gòu)成為具備多個電阻元件，通過將所述電阻元件選擇地與所述串聯(lián)電流路徑并聯(lián)連接，使所述串聯(lián)電流路徑的電阻值在所述規(guī)定的范圍內(nèi)隨時間變化而臺階狀(階躍狀)地變化。在這種構(gòu)成中，通過具備多個電阻元件這種簡潔的構(gòu)成，可以使串聯(lián)電流路徑的電阻值在規(guī)定的范圍內(nèi)臺階狀地變化。在上述非易失性存儲裝置中，還具備控制裝置，所述控制裝置也可以構(gòu)成為通過控制所述串聯(lián)電阻設(shè)定器，在使電阻變化型元件從低電阻狀態(tài)變化到高電阻狀態(tài)時、和從高電阻狀態(tài)變化到低電阻狀態(tài)時的至少一方，在開始向電阻變化型元件的電脈沖施加之后直到結(jié)束期間，使所述串聯(lián)電流路徑的電阻值在所述規(guī)定的范圍內(nèi)隨時間變化而變化。在這種構(gòu)成中，在進(jìn)行高電阻化或低電阻化之際，在電脈沖施加時，用使串聯(lián)電流路徑的電阻值變化這種簡潔的方法，可以對各個電阻變化型元件施加最適當(dāng)?shù)碾妷旱碾娒}沖。在上述非易失性存儲裝置中，還具備控制裝置，所述控制裝置也可以構(gòu)成為通過控制所述串聯(lián)電阻設(shè)定器，在使電阻變化型元件從低電阻狀態(tài)變化到高電阻狀態(tài)時、和從高電阻狀態(tài)變化到低電阻狀態(tài)時的至少一方，使所述串聯(lián)電流路徑的電阻值在所述規(guī)定的范圍內(nèi)隨時間變化而臺階狀地變化，每使所述串聯(lián)電流路徑的電阻值變化一臺階，都控制所述電脈沖施加裝置，使其輸出規(guī)定的電脈沖。在這種構(gòu)成中，在對各個電阻變化型元件施加電脈沖時，用使串聯(lián)電流路徑的電阻值變化這種簡潔的方法，可以對各個電阻變化型元件施加最適當(dāng)?shù)碾妷旱碾娒}沖。在上述非易失性存儲裝置中，也可以構(gòu)成為非易失性存儲裝置具備并聯(lián)電阻設(shè)定器，該并聯(lián)電阻設(shè)定器具有所述電阻變化型元件，在以經(jīng)由所述電阻變化型元件將所述基準(zhǔn)節(jié)點和所述第二輸出端子電連接的電流路徑為電阻變化電流路徑；以將所述基準(zhǔn)節(jié)點和所述第二輸出端子與所述電阻變化電流路徑并聯(lián)地電連接的電流路徑為并聯(lián)電流路徑時，用于設(shè)定所述并聯(lián)電流路徑的電阻值，所述串聯(lián)電流路徑的電阻值、所述并聯(lián)電流路徑的電阻值、和所述電阻變化型元件處于高電阻狀態(tài)時的所述電阻變化電流路徑的電阻值、和所述電阻變化型元件處于低電阻狀態(tài)時的所述電阻變化電流路徑的電阻值成為如下電阻值在所述電阻變化型元件處于低電阻狀態(tài)、即所述電脈沖施加裝置輸出第一電脈沖時，所述節(jié)點電位其絕對值成為所述第一電壓電平以上；在所述電阻變化型元件處于高電阻狀態(tài)、即所述電脈沖施加裝置輸出第二電脈沖時，所述節(jié)點電位其絕對值成為所述第二電壓電平以上；在所述電阻變化型元件處于低電阻狀態(tài)、即所述電脈沖施加裝置輸出第一電脈沖時，所述電阻變化型元件變化到所述高電阻狀態(tài)后，即使由所述電脈沖施加裝置輸出所述第一電脈沖，所述節(jié)點電位其絕對值也不會達(dá)到所述第二電壓電平以上；在所述電阻變化型元件處于高電阻狀態(tài)、即所述電脈沖施加裝置輸出第二電脈沖時，所述電阻變化型元件變化到所述低電阻狀態(tài)后，即使由所述電脈沖施加裝置輸出所述第二電脈沖，所述節(jié)點電位其絕對值也不會達(dá)到所述第一電壓電平以上，按照上述方式，所述串聯(lián)電阻設(shè)定器構(gòu)成為可設(shè)定所述串聯(lián)電流路徑的電阻值，所述并聯(lián)電阻設(shè)定器構(gòu)成為可設(shè)定所述并聯(lián)電流路徑的電阻值。在這種構(gòu)成中，能夠提供一種在數(shù)據(jù)寫入時不需要一概刪除、即提高了處理速度的非易失性存儲裝置。通過使用以同一極性的電脈沖在多個電阻狀態(tài)之間進(jìn)行過渡的電阻變化型元件，且通過簡潔的構(gòu)成，能夠可靠地防止數(shù)據(jù)寫入時的誤動作、和元件的損壞。在上述非易失性存儲裝置中，也可以構(gòu)成為所述存儲單元陣列的所述第一電壓電平的偏差分布和所述第二電壓電平的偏差分布重合，還具備電阻變化檢測裝置和控制裝置，電阻變化檢測裝置檢測由所述選擇裝置選擇的電阻變化型元件從低電阻狀態(tài)變化到高電阻狀態(tài)的情況，所述控制裝置構(gòu)成為按照所述節(jié)點電位從所述存儲單元陣列的所述第一電壓電平的偏差分布的下限逐漸上升的方式，通過所述串聯(lián)電阻設(shè)定器，使所述串聯(lián)電流路徑的電阻值在所述規(guī)定的范圍內(nèi)隨時間變化而變化，且在由電阻變化檢測裝置監(jiān)視所述電阻變化型元件的電阻狀態(tài)、檢測所述電阻變化型元件高電阻化的情況的時刻，停止向所述電阻變化型元件的電脈沖輸入，或?qū)⑺龃?lián)電流路徑的電阻值的變化停止。在這種構(gòu)成中，即使是存儲單元陣列的高電阻化電壓的偏差分布和低電阻化電壓的偏差分布重合的情況，也可以防止處于低電阻狀態(tài)的電阻變化型元件變化到高電阻狀態(tài)后、再次返回到低電阻狀態(tài)之類的誤動作。因而進(jìn)一步提高非易失性存儲裝置的動作可靠性。另外，本發(fā)明的向非易失性存儲裝置寫入的數(shù)據(jù)寫入方法為非易失性存儲裝置包括存儲單元陣列，其具有基于電阻的變化存儲信息的多個電阻變化型元件；電脈沖施加裝置，其具備第一輸出端子和第二輸出端子，向所述第一輸出端子和第二輸出端子之間輸出電脈沖；選擇裝置，其連接于所述第一輸出端子，從所述存儲單元陣列中選擇所希望的電阻變化型元件，將其電阻變化型元件與所述第一輸出端子連接，其中，在以將所述第一輸出端子和所述選擇裝置連接的電流路徑上的某點為基準(zhǔn)節(jié)點、以將所述第一輸出端子和所述基準(zhǔn)節(jié)點電連接的電流路徑為串聯(lián)電流路徑時，所述電阻變化型元件各自具有如下特性在處于低電阻狀態(tài)時，在以所述第二輸出端子為基準(zhǔn)的所述基準(zhǔn)節(jié)點的電位即節(jié)點電位其絕對值超過對應(yīng)于其電阻變化型元件而確定的第一電壓電平的情況下，各元件變化到電阻值比所述低電阻狀態(tài)高的高電阻狀態(tài)，且在處于所述高電阻狀態(tài)時，所述節(jié)點電位與所述第一電壓電平極性相同，且在其絕對值超過絕對值更大的對應(yīng)于其電阻變化型元件而確定的第二電壓電平的情況下，從所述高電阻狀態(tài)變化到所述低電阻狀態(tài)，在使所述電阻變化型元件從低電阻狀態(tài)變化到高電阻狀態(tài)時、和使所述電阻變化型元件從高電阻狀態(tài)變化到低電阻狀態(tài)時的至少一方，使所述串聯(lián)電流路徑的電阻值在規(guī)定的范圍內(nèi)隨時間變化而變化。在這種構(gòu)成中，非易失性存儲裝置具有存儲單元陣列，該存儲單元陣列具備多個以同一極性的電脈沖在多個電阻狀態(tài)之間進(jìn)行過渡的電阻變化型元件，在這種非易失性存儲裝置中，根據(jù)制造過程中產(chǎn)生的電阻變化型元件自身的偏差、和因電阻變化型元件的存儲單元陣列上的位置的差異而產(chǎn)生的特性的差異，可以對各個電阻變化型元件施加最適當(dāng)?shù)碾妷旱碾娒}沖。因而，可以提高該非易失性存儲裝置的動作的可靠性、和實現(xiàn)設(shè)備的長壽命化。本發(fā)明的上述目的、其它目的、特征、和優(yōu)點在參照附圖下，由下面的最佳實施方式的詳細(xì)說明來表明。本發(fā)明具有如上所述的構(gòu)成，實現(xiàn)如下所述的效果。即，非易失性存儲裝置具有存儲單元陣列，該存儲單元陣列具備多個以同一極性的電脈沖在多個電阻狀態(tài)之間進(jìn)行過渡的電阻變化型元件，在這種非易失性存儲裝置中，能夠提高動作和可靠性、和實現(xiàn)器件的長壽命化。圖1是表示非易失性存儲裝置之一例的配線圖；圖2是示意地表示在第一構(gòu)成中從低電阻狀態(tài)向高電阻狀態(tài)變化時的電脈沖電壓和流過電阻變化型元件22的電流和節(jié)點電位的變化的曲線圖；圖3是示意地表示在第一構(gòu)成中從高電阻狀態(tài)向低電阻狀態(tài)變化時的電脈沖電壓和流過電阻變化型元件22的電流和節(jié)點電位的變化的曲線圖；圖4是表示第二構(gòu)成的非易失性存儲裝置之一例的方框圖；圖5是表示本發(fā)明第一實施方式的非易失性存儲裝置之一例的方框圖；圖6是表示存儲單元陣列的各電阻變化型元件的高電阻化電壓和低電阻化電壓的分布的概念圖；圖7是表示本發(fā)明第一實施方式的串聯(lián)電阻切換電路的電路構(gòu)成的概念圖；圖8是表示以表1所示的各SW模式施加有電脈沖時的節(jié)點電位的曲線圖；圖9是表示以表1所示的各SW模式施加有電脈沖時的電阻變化型元件的流動的電流(元件電流)的曲線圖；圖10是表示偏差較大時的、存儲單元陣列的各電阻變化型元件的高電阻化電壓和低電阻化電壓的分布的概念圖；圖11是表示本發(fā)明第二實施方式的非易失性存儲裝置之一例的方框圖；圖12是表示在專利文獻(xiàn)1的存儲單元中進(jìn)行寫入動作時的電壓脈沖的施加狀態(tài)的圖；圖13是表示在專利文獻(xiàn)1的存儲單元中進(jìn)行刪除動作時的電壓脈沖的施加狀態(tài)的圖；圖14是表示在專利文獻(xiàn)1的存儲單元中進(jìn)行讀出動作時的電壓脈沖的施加狀態(tài)的圖；圖15是表示非專利文獻(xiàn)1的ReRAM元件的電壓-電流特性的圖；符號說明1電阻變化型元件2選擇晶體管3源極線端子4字線端子5位線端子6源極線7字線8位線9存儲單元10串聯(lián)電阻切換電路11低電阻側(cè)串聯(lián)選擇開關(guān)12低電阻側(cè)串聯(lián)電阻13高電阻側(cè)串聯(lián)選擇開關(guān)14高電阻側(cè)串聯(lián)電阻15串聯(lián)電阻切換電路16低電阻側(cè)串聯(lián)晶體管17高電阻側(cè)串聯(lián)晶體管20存儲單元21選擇晶體管22電阻變化型元件30并聯(lián)電阻切換電路31低電阻側(cè)并聯(lián)電阻32低電阻側(cè)并聯(lián)選擇開關(guān)33高電阻側(cè)并聯(lián)電阻34高電阻側(cè)并聯(lián)選擇開關(guān)35并聯(lián)電阻切換電路36低電阻側(cè)并聯(lián)晶體管37高電阻側(cè)并聯(lián)晶體管40存儲器側(cè)電阻50寫入脈沖驅(qū)動電路51第一輸出端子52第二輸出端子60寫入脈沖生成電路62寫入數(shù)據(jù)譯碼器64主機(jī)接口電路66行譯碼器68字線驅(qū)動器69字線70存儲單元陣列71位線72讀出比較判定電路73源極線74開關(guān)控制器75多路開關(guān)電路76元件電流檢測電阻77放大電路78比較器79元件狀態(tài)檢測電路80控制裝置81第一端子82第二節(jié)點83第三節(jié)點84第四節(jié)點85第五節(jié)點86第六端子87第七端子88第八端子91第一端子92第二節(jié)點93第三節(jié)點94第四節(jié)點95第五節(jié)點96第六端子97第七端子98第八端子99第九端子100非易失性存儲裝置200非易失性存儲裝置300非易失性存儲裝置310串聯(lián)電阻切換電路311通信總線312Rsh用梯形電阻組件313Rsl用梯形電阻組件400非易失性存儲裝置具體實施例方式下面，參照附圖對本發(fā)明的原理和實施方式進(jìn)行說明。(本發(fā)明的原理)[第一構(gòu)成]圖1是表示非易失性存儲裝置之一例的配線圖。下面，參照圖1對成為本發(fā)明的非易失性存儲裝置的基礎(chǔ)的原理進(jìn)行說明。如圖1所示，非易失性存儲裝置100作為主要構(gòu)成要素包括串聯(lián)電阻切換電路10(串聯(lián)電阻設(shè)定器)、存儲單元20、并聯(lián)電阻切換電路30(并聯(lián)電阻設(shè)定器)和寫入脈沖驅(qū)動電路50(電脈沖施加裝置)。串聯(lián)電阻切換電路10包括低電阻側(cè)電路，其具備低電阻側(cè)串聯(lián)選擇開關(guān)11和低電阻側(cè)串聯(lián)電阻12；高電阻側(cè)電路，其具備高電阻側(cè)串聯(lián)選擇開關(guān)13和高電阻側(cè)串聯(lián)電阻14。兩個電路相互并聯(lián)地連接(連接是指電連接，以下相同)于第二節(jié)點92和第三節(jié)點93。第二節(jié)點92連接于第一端子91。第三節(jié)點93連接于第四節(jié)點94(基準(zhǔn)節(jié)點)。低電阻側(cè)串聯(lián)選擇開關(guān)11和高電阻側(cè)串聯(lián)選擇開關(guān)13分別構(gòu)成為通過控制裝置(未圖示)可選擇地0N/0FF(導(dǎo)通/斷開)。在低電阻側(cè)串聯(lián)選擇開關(guān)11為ON(導(dǎo)通)時，使高電阻側(cè)串聯(lián)選擇開關(guān)13成為OFF(斷開)。在高電阻側(cè)串聯(lián)選擇開關(guān)13為ON時，使低電阻側(cè)串聯(lián)選擇開關(guān)11成為OFF。另外，第二節(jié)點92和第三節(jié)點93終究只不過是例示地作為節(jié)點來表示。也可以從第一端子91和第四節(jié)點94直接分支成兩個電路(低電阻側(cè)和高電阻側(cè))。存儲單元20包括選擇晶體管21和電阻變化型元件22。選擇晶體管21的一主端子(源極或漏極)連接于第四節(jié)點94，另一主端子連接于電阻變化型元件22的一端(第一端)，柵極連接于第六端子96。電阻變化型元件22的另一端(第二端)經(jīng)由存儲側(cè)電阻40連接于第九端子99。第九端子99接地(將接地點的電位設(shè)定為0V，以下相同)。選擇晶體管21通過控制裝置(未圖示)的控制進(jìn)行0N/0FF(導(dǎo)通/斷開)。在圖中，為方便說明，只記述有一個存儲單元20，但也可以構(gòu)成具備多個存儲單元20的存儲單元陣列。作為利用選擇晶體管21從存儲單元陣列中選擇特定的存儲單元20的方法，可以使用眾所周知的技術(shù)。并聯(lián)電阻切換電路30包括低電阻側(cè)電路，其具備低電阻側(cè)并聯(lián)電阻31和低電阻側(cè)并聯(lián)選擇開關(guān)32；高電阻側(cè)電路，其具備高電阻側(cè)并聯(lián)電阻33和高電阻側(cè)并聯(lián)選擇開關(guān)34。兩個電路相互并聯(lián)地連接于第五節(jié)點95。在兩個電路的另一端分別具有第七端子97和第八端子98且都接地。低電阻側(cè)并聯(lián)選擇開關(guān)32和高電阻側(cè)并聯(lián)選擇開關(guān)34分別構(gòu)成為通過控制裝置(未圖示)可選擇地0N/0FF(導(dǎo)通/斷開)。在低電阻側(cè)并聯(lián)選擇開關(guān)32為ON時，使高電阻側(cè)并聯(lián)選擇開關(guān)34成為OFF。在高電阻側(cè)并聯(lián)選擇開關(guān)34為ON時，使低電阻側(cè)并聯(lián)選擇開關(guān)32成為OFF。另外，第五節(jié)點95終究只不過是例示地作為節(jié)點來表示。也可以從第四節(jié)點94直接分支成兩個電路(低電阻側(cè)和高電阻側(cè))。寫入脈沖驅(qū)動電路50包括第一輸出端子51和第二輸出端子52。寫入脈沖驅(qū)動電路50通過控制裝置(未圖示)的控制，向第一輸出端子51和第二輸出端子52之間施加規(guī)定的電壓和時間寬度的電脈沖。第一輸出端子51連接于第一端子91，第二輸出端子52接地。選擇晶體管21由例如MOS-FET等晶體管構(gòu)成。當(dāng)經(jīng)由第六端子96向選擇晶體管21的柵極施加導(dǎo)通電壓時，兩個主端子間的電阻(正確應(yīng)為阻抗)減小，選擇晶體管21成為導(dǎo)通狀態(tài)。電阻變化型元件22為ReRAM元件。ReRAM元件具有如下特征電阻值(第一端和第二端之間的電阻)通過電應(yīng)力的施加而變化，電應(yīng)力解除后，也能保持變化后的電阻值。ReRAM元件利用這種性質(zhì)進(jìn)行數(shù)據(jù)的非易失性存儲。ReRAM元件通過將例如CoFe204、CoxMn3_x04、(COi^Zn,)Fe204,(Ni^.Zn,)Fe204,NiCr204、Cu0.15Ni0.85Cr204,Mn304、ZnMn204、ZnV204、Fe304、AlV204、ZnCr204、ZnFe204、ZnGa204等具有尖晶石(spinel)結(jié)構(gòu)的氧化物的薄膜材料、具有鈣鈦礦結(jié)構(gòu)的氧化物、使用Ni、Ti的氧化物的薄膜材料夾在規(guī)定的電極材料中間而構(gòu)成。電阻變化型元件22通過規(guī)定的電脈沖在低電阻狀態(tài)和高電阻狀態(tài)之間進(jìn)行過渡。通過各電阻狀態(tài)和數(shù)據(jù)相互對應(yīng)，來存儲數(shù)據(jù)。將高電阻狀態(tài)與“0”相互對應(yīng)，將低電阻狀態(tài)與“1”相互對應(yīng)。電阻變化型元件22的特征之一在于如下這一點用同一極性的電脈沖，進(jìn)行寫入(“1”的寫入)和刪除(“0”的寫入)。在施加正向電脈沖的情況下，處于低電阻狀態(tài)的電阻變化型元件22當(dāng)向兩端施加絕對值與規(guī)定值(第一值)相等或比其大的正向電壓時，從低電阻狀態(tài)變化到高電阻狀態(tài)(進(jìn)行高電阻化)。另外，處于高電阻狀態(tài)的電阻變化型元件22當(dāng)向兩端施加絕對值與比第一值大的另一值(第二值)相等或比其大的正向電壓時，從高電阻狀態(tài)變化到低電阻狀態(tài)(進(jìn)行低電阻化)。在施加負(fù)向電脈沖的情況下，處于低電阻狀態(tài)的電阻變化型元件22當(dāng)向兩端施加絕對值與規(guī)定值(第三值)相等或比其大的負(fù)向電壓時，從低電阻狀態(tài)變化到高電阻狀態(tài)。另外，處于高電阻狀態(tài)的電阻變化型元件22當(dāng)向兩端施加絕對值與比第一值大的另一值(第四值)相等或比其大的負(fù)向電壓時，從高電阻狀態(tài)變化到低電阻狀態(tài)。另外，第一值和第三值作為絕對值也可以相等，第二值和第四值作為絕對值也可以相等。低電阻側(cè)串聯(lián)選擇開關(guān)11、高電阻側(cè)串聯(lián)選擇開關(guān)13、低電阻側(cè)并聯(lián)選擇開關(guān)32、高電阻側(cè)并聯(lián)選擇開關(guān)34為了便于說明在附圖上記述成開關(guān)，但也可以由M0S-FET等晶體管構(gòu)成。低電阻側(cè)串聯(lián)電阻12、高電阻側(cè)串聯(lián)電阻14、低電阻側(cè)并聯(lián)電阻31、高電阻側(cè)并聯(lián)電阻33、存儲器側(cè)電阻40為了便于說明在附圖上記述成固定電阻元件。該固定電阻元件是為綜合表示包含開關(guān)類(包含晶體管的正向?qū)娮?、配線等各電流路徑上的電阻值而設(shè)的方便記述的元件，并且也包含電容性的阻抗元件，當(dāng)然，不用說作為與驅(qū)動的電脈沖的頻帶對應(yīng)的總阻抗的實效值考慮。作為各電阻，也可以實際上未必裝設(shè)有固定電阻元件，也可以用配線電阻、開關(guān)的正向?qū)娮?、配線容量等設(shè)定所期望的阻抗(以下相同)。下面，對非易失性存儲裝置100的一個特征、即各電流路徑的電阻值和電壓的關(guān)系進(jìn)行說明。如果認(rèn)為從第一端子91到接地點(第二輸出端子52)的電流路徑是一個電流路徑，則將第一端子91和第四節(jié)點94(基準(zhǔn)節(jié)點)連結(jié)的電流路徑與存儲單元20處于串聯(lián)的連接關(guān)系。因此，稱該電流路徑為串聯(lián)電流路徑。設(shè)在低電阻側(cè)串聯(lián)選擇開關(guān)11為ON且高電阻側(cè)串聯(lián)選擇開關(guān)13為OFF的狀態(tài)下、穿過低電阻側(cè)串聯(lián)電阻12的串聯(lián)電流路徑(在圖中，將91、92、11、12、93、94依次連結(jié)的電流路徑)的電阻值為Rsl。設(shè)在高電阻側(cè)串聯(lián)選擇開關(guān)13為ON且低電阻側(cè)串聯(lián)選擇開關(guān)11為OFF的狀態(tài)下、穿過高電阻側(cè)串聯(lián)電阻14的串聯(lián)電流路徑(在圖中，將91、92、13、14、93、94依次連結(jié)的電流路徑)的電阻值為Rsh0Rsl中除包含低電阻側(cè)串聯(lián)電阻12自身的電阻以外，還包含配線電阻、低電阻側(cè)串聯(lián)選擇開關(guān)11的正向?qū)娮璧?。另外，Rsh中除包含高電阻側(cè)串聯(lián)電阻14自身的電阻以夕卜，還包含配線電阻、高電阻側(cè)串聯(lián)選擇開關(guān)13的正向?qū)娮璧?。另外，第一輸出端?1和第一端子91之間的電阻可以忽略不計。稱將選擇晶體管21處于ON狀態(tài)時的第四節(jié)點94(基準(zhǔn)節(jié)點)和第九端子99(和第二輸出端子52)連結(jié)的電流路徑(在圖中，將94、21、22、40、99、52依次連結(jié)的電流路徑)為電阻變化電流路徑。設(shè)電阻變化型元件22處于低電阻狀態(tài)時的電阻變化電流路徑的電阻值為Rrl、處于高電阻狀態(tài)時的電阻變化電流路徑的電阻值為Rrh。Rrl和Rrh中除包含電阻變化型元件22自身的電阻以外，還包含選擇晶體管21的正向?qū)娮琛⒋鎯ζ鱾?cè)電阻40的電阻等。如果認(rèn)為從第一端子91到接地點(97、98、99、52)的電流路徑是一個電流路徑，則將第四節(jié)點94(基準(zhǔn)節(jié)點)和接地點(第七端子97或第八端子98)連結(jié)的電流路徑與存儲單元20處于并聯(lián)的位置關(guān)系。因此，稱該電流路徑為并聯(lián)電流路徑。設(shè)在低電阻側(cè)并聯(lián)選擇開關(guān)32為ON且高電阻側(cè)并聯(lián)選擇開關(guān)34為OFF的狀態(tài)下、穿過低電阻側(cè)并聯(lián)電阻31的并聯(lián)電流路徑(在圖中，將94、95、31、32、97、52依次連結(jié)的電流路徑)的電阻值為Rpl。設(shè)在高電阻側(cè)并聯(lián)選擇開關(guān)34為ON且低電阻側(cè)并聯(lián)選擇開關(guān)32為OFF的狀態(tài)下、穿過高電阻側(cè)串聯(lián)電阻33的串聯(lián)電流路徑(在圖中，將94、95、33、34、98、52依次連結(jié)的電流路徑)的電阻值為Rph。Rpl中除包含低電阻側(cè)并聯(lián)電阻31自身的電阻以外，還包含配線電阻、低電阻側(cè)并聯(lián)選擇開關(guān)32的正向?qū)娮璧取Ａ硗?，Rph中除包含高電阻側(cè)并聯(lián)電阻33自身的電阻以外，還包含配線電阻、高電阻側(cè)并聯(lián)選擇開關(guān)34的正向?qū)娮璧取Ａ硗?，由于第二輸出端?2、第七端子97、第八端子98、第九端子99都接地，因此可以認(rèn)為四個端子相互連接著。即，電阻變化電流路徑為經(jīng)由電阻變化型元件22將第四節(jié)點94第二輸出端子52連接的電流路徑，并聯(lián)電流路徑可以說是將第四節(jié)點94和第二輸出端子52之間與電阻變化電流路徑并聯(lián)連接的電流路徑。電阻變化型元件22雖然具體的電流值和電壓可以不同，但具有與圖15所示的電流-電壓特性相同的電流-電壓特性。以下，稱第四節(jié)點94(基準(zhǔn)節(jié)點)的電位(接地電位和基準(zhǔn)節(jié)點之間的電位差)為節(jié)點電位。設(shè)為使電阻變化型元件22從低電阻狀態(tài)變化到高電阻狀態(tài)所需要的節(jié)點電位的絕對值為Vlh(第一電壓電平)。設(shè)為使電阻變化型元件22從高電阻狀態(tài)變化到低電阻狀態(tài)所需要的節(jié)點電位的絕對值為Vhl(第二電壓電平)。該兩個節(jié)點電位為同一極性(符號相同)。第二電壓電平比第一電壓電平大(Vhl>Vlh)。另外，各電位以接地點為基準(zhǔn)(以下同樣)。設(shè)寫入脈沖驅(qū)動電路50為使電阻變化型元件22從低電阻狀態(tài)變化到高電阻狀態(tài)而施加的電脈沖(第一電脈沖)的電壓的絕對值為VI。為了可靠地發(fā)生向高電阻狀態(tài)的變化，施加有第一電脈沖時的節(jié)點電位的絕對值需要成為Vlh以上。當(dāng)在這種條件下對基準(zhǔn)節(jié)點的電位的絕對值和各電阻值應(yīng)滿足的條件進(jìn)行運(yùn)算時，導(dǎo)出下式(1)。另外，Vlh未必與施加于電阻變化型元件22自身(電阻變化型元件22的兩端)的電壓(絕對值)的閾值相等。即，由于該電壓是電阻變化型元件22高電阻化的兩端電壓中包含配線電阻和晶體管的正向?qū)娮璧纫鸬碾妷合陆盗康碾妷海虼?，即使?jié)點電位的絕對值為Vlh，施加于電阻變化型元件22的電壓的絕對值有時也比Vlh/J(式1)Vl^Rpl-Vthy.Rpl<formula>formulaseeoriginaldocumentpage16</formula>由于多個電阻變化型元件22設(shè)置在存儲單元陣列上，因此會導(dǎo)致電阻變化特性上產(chǎn)生偏差。與此相對，在施加有規(guī)定幅度的電脈沖的情況下，在更高速動作的元件中，也存在在上述幅度中前半段充分進(jìn)行電阻變化的元件。在這種情況下，元件變化到高電阻狀態(tài)后，仍由寫入脈沖驅(qū)動電路50施加絕對值為VI的電壓。為了防止電阻變化型元件22返回到低電阻狀態(tài)或被損壞，在元件過渡到高電阻狀態(tài)后，需要迅速將節(jié)點電位的絕對值設(shè)定為不足Vhl。當(dāng)在這種條件下對基準(zhǔn)節(jié)點的電位的絕對值和各電阻值應(yīng)滿足的條件進(jìn)行運(yùn)算時，導(dǎo)出下式(2)。(式2)「ny^m-^uRpi<Rsl......⑵<formula>formulaseeoriginaldocumentpage16</formula>當(dāng)滿足式⑵時，即使電阻變化型元件22的電阻值上升，也能夠使電流排流到并聯(lián)電流路徑，因此能夠防止節(jié)點電位的絕對值急劇增大。設(shè)寫入脈沖驅(qū)動電路50為使電阻變化型元件22從高電阻狀態(tài)變化到低電阻狀態(tài)而施加的電脈沖(第二電脈沖)的電壓的絕對值為V2。為了可靠地發(fā)生向低電阻狀態(tài)的變化，施加有第二電脈沖時的節(jié)點電位的絕對值需要成為Vhl以上。當(dāng)在這種條件下對基準(zhǔn)節(jié)點的電位的絕對值和各電阻值應(yīng)滿足的條件進(jìn)行運(yùn)算時，導(dǎo)出下式(3)。另外，Vhl未必與施加于電阻變化型元件22自身(電阻變化型元件22的兩端)的電壓(絕對值)的閾值相等。即，由于該電壓是電阻變化型元件22低電阻化的兩端電壓中包含配線電阻、晶體管的正向?qū)娮璧纫鸬碾妷合陆盗康碾妷?，因此，即使?jié)點電位的絕對值為Vhl，施加于電阻變化型元件22的電壓的絕對值有時也比Vhl小。(式3)「]......⑶<formula>formulaseeoriginaldocumentpage16</formula>另外，根據(jù)與上述同樣的理由，通過元件的電阻變化特性偏差，在高速動作的電阻變化型元件22中，元件變化到低電阻狀態(tài)后，仍由寫入脈沖驅(qū)動電路50施加絕對值為V2的電壓。為了防止電阻變化型元件22返回到高電阻狀態(tài)或被損壞，在元件過渡到低電阻狀態(tài)后，需要迅速將節(jié)點電位的絕對值設(shè)定為不足Vlh。當(dāng)在這種條件下對基準(zhǔn)節(jié)點的電位的絕對值和各電阻值應(yīng)滿足的條件進(jìn)行運(yùn)算時，導(dǎo)出下式(4)。(式4)VlxRph-Vlh^Rph“、----,<Rsh-**-(4)<formula>formulaseeoriginaldocumentpage16</formula>當(dāng)滿足式(4)時，即使電阻變化型元件22的電阻值下降，也由于在串聯(lián)電流路徑上產(chǎn)生充分的電位下降，因此能夠防止流過電阻變化型元件22的電流急劇上升(或者，節(jié)點電位的絕對值相對于電阻變化電流路徑的電阻值而相對地急劇增大)。在非易失性存儲裝置100中，按照全滿足以上條件的方式，設(shè)定Rsl、Rsh、Rpl、Rph、Rrl、Rrh、Vlh、Vhl、VI、V2。根據(jù)這種構(gòu)成，在向使用同一極性的電脈沖的電阻變化型元件的數(shù)據(jù)寫入中，在電阻狀態(tài)變化后，能夠?qū)⑹┘佑陔娮枳兓驮碾妷旱慕^對值調(diào)節(jié)到適當(dāng)?shù)姆秶鷥?nèi)。即，利用根據(jù)各電流路徑的電阻值運(yùn)算的分壓關(guān)系，可以進(jìn)行具體的電路設(shè)計。因而能夠可靠地防止電阻狀態(tài)變化后的再變化(導(dǎo)致返回到原來的電阻狀態(tài))、電阻變化型元件的損壞。通過使用所希望的固定電阻元件、或在開關(guān)使用晶體管時調(diào)節(jié)晶體管的正向?qū)娮琛⒒蛘{(diào)整電阻變化型元件22、配線的材料、厚度等，可以容易地進(jìn)行各電流路徑的電阻值、電位的調(diào)節(jié)。另外，式(2)的Vhl和式(4)的Vlh為用于防止電阻變化型元件22損壞、電阻狀態(tài)再變化的條件，未必需要與Vhl、Vlh一致。也可以使其具有某程度的余量且設(shè)定為絕對值更小的電壓。也可以設(shè)定為例如Vhmax<Vhl，并基于由式(2)導(dǎo)出的下式(5)設(shè)計電路。(式5)<formula>formulaseeoriginaldocumentpage17</formula>也可以設(shè)定為例如Vlmax<Vlh，并基于由式⑷導(dǎo)出的下式(6)設(shè)計電路。(式6)<formula>formulaseeoriginaldocumentpage17</formula>在這種構(gòu)成中，可以將施加于電阻狀態(tài)變化后的電阻變化型元件的電位的絕對值抑制到足夠小，能夠更可靠地防止電阻變化型元件損壞和電阻狀態(tài)再變化。下面，例示具體的數(shù)值對非易失性存儲裝置100的動作進(jìn)行說明。其中，各個數(shù)值終究只是一種例示，可以取其它的值是不言而喻的。另外，在本例中，為了使說明言簡意賅，省略電容性的阻抗。對Rrl設(shè)定為5kQ、Rrh設(shè)定為50kQ、電阻變化電流路徑的電阻值變化一個數(shù)量級的情況進(jìn)行探討。Vlh設(shè)定為2.0V，Vhl設(shè)定為3.5V。在這種構(gòu)成中，為了使處于低電阻狀態(tài)的電阻變化型元件22變化到高電阻狀態(tài)，需要流過2.0[V]+5[kQ]=400[yA]的電流。為了使處于高電阻狀態(tài)的電阻變化型元件22變化到低電阻狀態(tài)，需要流過3.5[V]+50[kQ]=70[uA]的電流?？刂蒲b置當(dāng)從上游系統(tǒng)接收應(yīng)將數(shù)據(jù)寫入的存儲單元20的地址和寫入數(shù)據(jù)時，通過列譯碼器(columndecoder)(未圖示)和行譯碼器(rowdecoder)(未圖示)等，選擇特定的存儲單元20。所選擇的存儲單元20的選擇晶體管21被設(shè)定為導(dǎo)通狀態(tài)。另外，控制裝置進(jìn)行開關(guān)類的控制。在寫入數(shù)據(jù)為“0”的情況下，為了使電阻變化型元件22變化到高電阻狀態(tài)，需使低電阻側(cè)串聯(lián)選擇開關(guān)11和低電阻側(cè)并聯(lián)選擇開關(guān)32成為0N，且使高電阻側(cè)串聯(lián)選擇開關(guān)13和高電阻側(cè)并聯(lián)選擇開關(guān)34成為OFF。另一方面，在寫入數(shù)據(jù)為“1”的情況下，為了使電阻變化型元件22變化到低電阻狀態(tài)，需使高電阻側(cè)串聯(lián)選擇開關(guān)13和高電阻側(cè)并聯(lián)選擇開關(guān)34成為0N，且使低電阻側(cè)串聯(lián)選擇開關(guān)11和低電阻側(cè)并聯(lián)選擇開關(guān)32成為OFF。當(dāng)開關(guān)的控制結(jié)束后，控制裝置控制寫入脈沖驅(qū)動電路50，將寫入脈沖輸出到第一輸出端子51和第二輸出端子52之間。首先，對使其從低電阻狀態(tài)向高電阻狀態(tài)變化的情況進(jìn)行探討。在使其向高電阻狀態(tài)變化的情況下，在變化后，電阻值上升，因此電壓的絕對值易增大。假想這樣的情形，在此為使其具有余量而使用式(5)。VI設(shè)定為5V，Rpl作為半導(dǎo)體制造工藝上可實現(xiàn)的值而設(shè)定為2kQ。Vlmax設(shè)定為比Vlh小IV。當(dāng)將各個值代入式(1)和式(5)時，導(dǎo)出以下條件。1923[Q]<Rsl^2143[Q]例如，Rsl設(shè)定為2100[Q]，以使Vlh接近2.0V。根據(jù)以上條件，在電阻變化型元件22處于低電阻狀態(tài)時，當(dāng)由寫入脈沖驅(qū)動電路50向第一端子91施加絕對值為5V的電脈沖時，節(jié)點電位的絕對值成為2.0V，向高電阻狀態(tài)進(jìn)行變化。在電阻變化型元件22變化成高電阻狀態(tài)之后，節(jié)點電位的絕對值成為2.4V，使Vhl(3.5V)充分下降。因而不會發(fā)生向低電阻狀態(tài)的再變化。圖2是示意地表示在第一構(gòu)成中從低電阻狀態(tài)向高電阻狀態(tài)變化時的電脈沖電壓和流過電阻變化型元件22的電流和節(jié)點電位的變化的曲線圖。橫軸為時間，時間單位因電阻變化型元件22的響應(yīng)速度不同而采用不同的單位。因此，將時間標(biāo)準(zhǔn)化，并用臺階數(shù)(step)來表示。例如，一個臺階有時為100ns，有時為lOiis。如圖所示，在電阻變化型元件22處于低電阻狀態(tài)時，當(dāng)通過寫入脈沖驅(qū)動電路50輸出絕對值為5V的電脈沖時，電阻變化型元件22向高電阻狀態(tài)變化。在電阻狀態(tài)變化后，節(jié)點電位的絕對值不隨著Vhl上升而增大，不會發(fā)生向低電阻狀態(tài)的再變化。接著，對從高電阻狀態(tài)向低電阻狀態(tài)變化的情況進(jìn)行探討。V2設(shè)定為5V，Rph作為半導(dǎo)體制造工藝上可實現(xiàn)的值而設(shè)定為30kQ。當(dāng)將各個值代入式(3)和式(4)時，導(dǎo)出以下條件。6429[Q]<Rsl^8036[Q]例如，Rsh設(shè)定為8000[Q]，以使Vhl接近3.5V。根據(jù)以上條件，在電阻變化型元件22處于高電阻狀態(tài)時，當(dāng)由寫入脈沖驅(qū)動電路50向第一端子91施加絕對值為5V的電脈沖時，節(jié)點電位的絕對值成為3.5V，向低電阻狀態(tài)進(jìn)行變化。在電阻變化型元件22變化成高電阻狀態(tài)之后，節(jié)點電位的絕對值成為1.7V，使Vlh(2.0V)充分下降。因而不會發(fā)生向高電阻狀態(tài)的再變化。圖3是示意地表示在第一構(gòu)成中從高電阻狀態(tài)向低電阻狀態(tài)變化時的電脈沖電壓和流過電阻變化型元件22的電流和節(jié)點電位的變化的曲線圖。關(guān)于橫軸，與圖2相同，用臺階數(shù)來表示。如圖所示，在電阻變化型元件22處于高電阻狀態(tài)時，當(dāng)通過寫入脈沖驅(qū)動電路50輸出絕對值為5V的電脈沖時，電阻變化型元件22向低電阻狀態(tài)變化。在電阻狀態(tài)變化后，節(jié)點電位的絕對值不隨著Vlh上升而增大，不會發(fā)生向高電阻狀態(tài)的再變化。另外，如圖2所示，在變化成高電阻狀態(tài)后，即使通過寫入脈沖驅(qū)動電路50再次施加絕對值為5V的電脈沖，節(jié)點電位的絕對值也不隨著Vhl上升而增大，不會發(fā)生向低電阻狀態(tài)的再變化?；蛘?，如圖3所示，在變化成低電阻狀態(tài)后，即使通過寫入脈沖驅(qū)動電路50再次施加絕對值為5V的電脈沖，節(jié)點電位的絕對值也不隨著Vlh上升而增大，不會發(fā)生向高電阻狀態(tài)的再變化。該結(jié)果表示非易失性存儲裝置100無需特別配置就能夠書寫。S卩，在現(xiàn)有非易失性存儲裝置中，需要如下動作在寫入前，讀出所存儲的數(shù)據(jù)，與將要寫入的值進(jìn)行比較，不對無需使電阻狀態(tài)變化的存儲單元施加電脈沖。由于不需要事前讀出，因此處理速度加快。由于也不需要如現(xiàn)有那樣在數(shù)據(jù)寫入時一次復(fù)位到低電阻狀態(tài)(一概刪除)，因此不會對元件賦予必要以上的應(yīng)力。因而能夠提供一種可靠性高的非易失性存儲裝置。通過以上的構(gòu)成和動作，非易失性存儲裝置100在數(shù)據(jù)寫入時不需要一概刪除，能夠提供一種加快了處理速度的非易失性存儲裝置。另外，非易失性存儲裝置100使用以同一極性的電脈沖在多個電阻狀態(tài)之間過渡的電阻變化型元件，且通過簡潔的構(gòu)成，能夠可靠地防止寫入時的誤動作和元件的損壞。另外，上述數(shù)值終究是一個例子，使用的公式和具體數(shù)值可以任意選擇或設(shè)定。電阻狀態(tài)和數(shù)據(jù)(進(jìn)行存儲的值)的對應(yīng)關(guān)系是任意的，也可以為高電阻狀態(tài)與“1”對應(yīng)、低電阻狀態(tài)與“0”對應(yīng)?；蛘撸部梢栽O(shè)定三個以上的電阻狀態(tài)，作為多值存儲器發(fā)揮功能。作為非易失性存儲裝置的特性，只要是能夠通過同一極性的電脈沖實現(xiàn)向低電阻狀態(tài)和高電阻狀態(tài)的寫入即可。實際寫入所使用的電脈沖的極性也可以因向低電阻狀態(tài)的變化和向高電阻狀態(tài)的變化而不同。VI和V2未必需要相等，也可以為不同的值。但是，從簡化裝置構(gòu)成和動作控制這一點出發(fā)，優(yōu)選VI和V2相等。[第二構(gòu)成]第一構(gòu)成為串聯(lián)電流路徑和并聯(lián)電流路徑由通常的固定電阻元件和開關(guān)構(gòu)成，還通過寫入脈沖驅(qū)動電路50進(jìn)行脈沖的施加。與此相對，第二構(gòu)成通過串聯(lián)電流路徑和并聯(lián)電流路徑的電阻和開關(guān)發(fā)揮晶體管自身的導(dǎo)通電阻和轉(zhuǎn)換功能來實現(xiàn)，通過該晶體管的0N/0FF,進(jìn)行電脈沖的發(fā)生和輸入。圖4是表示第二構(gòu)成的非易失性存儲裝置之一例的方框圖。下面，參照圖4對成為本發(fā)明的非易失性存儲裝置的基礎(chǔ)的原理進(jìn)行說明。如圖4所示，非易失性存儲裝置200包括串聯(lián)電阻切換電路15(串聯(lián)電阻設(shè)定器)、存儲單元20、并聯(lián)電阻切換電路35(并聯(lián)電阻設(shè)定器)、寫入脈沖生成電路60(電脈沖施加裝置)、寫入數(shù)據(jù)譯碼器62、主機(jī)接口電路64。串聯(lián)電阻切換電路15包括低電阻側(cè)串聯(lián)晶體管16和高電阻側(cè)串聯(lián)晶體管17。具備低電阻側(cè)串聯(lián)晶體管16的低電阻側(cè)電路連接于第二節(jié)點82和第三節(jié)點83。另外，與該電路并聯(lián)地具備高電阻側(cè)串聯(lián)晶體管17的高電阻側(cè)電路連接于第二節(jié)點82和第四節(jié)點84。第二節(jié)點82連接于第一端子81。第三節(jié)點83和第四節(jié)點84相互連接。低電阻側(cè)串聯(lián)晶體管16和高電阻側(cè)串聯(lián)晶體管17分別連接于寫入脈沖生成電路60，以使其通過寫入脈沖生成電路60選擇地0N/0FF。在低電阻側(cè)串聯(lián)晶體管16為ON時，使高電阻側(cè)串聯(lián)晶體管17成為OFF。在高電阻側(cè)串聯(lián)晶體管17為0N時，使低電阻側(cè)串聯(lián)晶體管16成為OFF。低電阻側(cè)串聯(lián)晶體管16和高電阻側(cè)串聯(lián)晶體管17在此都采用P型M0S-FET。另外，第二節(jié)點82終究只不過是例示地作為節(jié)點來表示。也可以從第一端子81直接分支成兩個電路(低電阻側(cè)和高電阻側(cè))。第三節(jié)點83和第四節(jié)點84也可以為一個節(jié)點。19存儲單元20由于與第一構(gòu)成的存儲單元20同樣，因此省略詳細(xì)的說明。選擇晶體管21的一主端子連接于第三節(jié)點83和第四節(jié)點84。另外，第七端子87與第一構(gòu)成的第六端子96同樣，第八端子88與第一構(gòu)成的第九端子99同樣。并聯(lián)電阻切換電路35包括低電阻側(cè)并聯(lián)晶體管36和高電阻側(cè)并聯(lián)晶體管37。具備低電阻側(cè)并聯(lián)晶體管36的低電阻側(cè)電路連接于第三節(jié)點83和第五節(jié)點85。另外，與該電路并聯(lián)地具備高電阻側(cè)并聯(lián)晶體管37的高電阻側(cè)電路連接于第四節(jié)點84和第五節(jié)點85。第五節(jié)點85連接于第六端子86。第六端子86接地。低電阻側(cè)并聯(lián)晶體管36和高電阻側(cè)并聯(lián)晶體管37分別連接于寫入脈沖生成電路60，以使其通過寫入脈沖生成電路60選擇地0N/0FF。在低電阻側(cè)并聯(lián)晶體管36為ON時，使高電阻側(cè)并聯(lián)晶體管37成為OFF。在高電阻側(cè)并聯(lián)晶體管37為ON時，使低電阻側(cè)并聯(lián)晶體管36成為OFF。低電阻側(cè)并聯(lián)晶體管36和高電阻側(cè)并聯(lián)晶體管37在此都采用N型M0S-FET。另外，第五節(jié)點85終究只不過是例示地作為節(jié)點來表示。也可以從第六端子86直接分支成兩個電路(低電阻側(cè)和高電阻側(cè))。第一端子81連接于電源(未圖示)，施加有規(guī)定的電壓(例如，+5V)。電源具備兩個端子，一端子連接于第一端子81，另一端子接地。即，電源的該另一端子連接于第六端子86和第八端子88。另外，電源的施加電壓也可以適當(dāng)變更。寫入脈沖生成電路60連接于低電阻側(cè)并聯(lián)晶體管16和高電阻側(cè)并聯(lián)晶體管17和低電阻側(cè)并聯(lián)晶體管36和高電阻側(cè)并聯(lián)晶體管37各自的柵極。寫入脈沖生成電路60為如下的控制電路基于所輸入的寫入數(shù)據(jù)，對施加于各晶體管柵極的電壓進(jìn)行控制，由此控制各晶體管的0N/0FF。寫入數(shù)據(jù)譯碼器62為根據(jù)所輸入的信號對應(yīng)將數(shù)據(jù)寫入的存儲單元20的地址和寫入數(shù)據(jù)進(jìn)行解碼的譯碼器。地址輸入到行譯碼器(未圖示)和列譯碼器(未圖示)。寫入數(shù)據(jù)輸入到寫入脈沖生成電路60。主機(jī)接口電路64為基于經(jīng)由外部接口(未圖示)從外部系統(tǒng)輸入的輸入輸出數(shù)據(jù)和控制指令，將信號輸入到寫入數(shù)據(jù)譯碼器62的接口。下面，對非易失性存儲裝置200的一個特征、即各電流路徑的電阻值和電壓的關(guān)系進(jìn)行說明。另外，為了簡化說明，第三節(jié)點83和第四節(jié)點84之間的電阻可以忽略不計，兩節(jié)點設(shè)定為處于等電位的節(jié)點。第三節(jié)點83和第四節(jié)點84為基準(zhǔn)節(jié)點。如果認(rèn)為從第一端子81到第八端子88的電流路徑是一個電流路徑，則將第一端子81和第三節(jié)點83(基準(zhǔn)節(jié)點)或第四節(jié)點84(基準(zhǔn)節(jié)點)連結(jié)的電流路徑與存儲單元20處于串聯(lián)的位置關(guān)系。因此，稱該電流路徑為串聯(lián)電流路徑。設(shè)在低電阻側(cè)串聯(lián)晶體管16為0N的狀態(tài)下、穿過低電阻側(cè)串聯(lián)晶體管16的串聯(lián)電流路徑(在圖4中，將81、82、16、83依次連結(jié)的電流路徑)的電阻值為Rsl。設(shè)在高電阻側(cè)串聯(lián)晶體管17為ON的狀態(tài)下、穿過高電阻側(cè)串聯(lián)晶體管17的串聯(lián)電流路徑(在圖4中，將81、82、17、84依次連結(jié)的電流路徑)的電阻值為Rsh。Rsl中除包含低電阻側(cè)串聯(lián)晶體管16自身的導(dǎo)通電阻以外，還包含配線電阻等。另外，Rsh中除包含高電阻側(cè)串聯(lián)晶體管17自身的導(dǎo)通電阻以外，還包含配線電阻等。另外，Rsl和Rsh通過調(diào)節(jié)各晶體管的柵極寬度和柵極長度、和配線的粗細(xì)程度和材質(zhì)等，可以容易地設(shè)定為所希望的值。稱將選擇晶體管21處于0N狀態(tài)時的第三節(jié)點83(基準(zhǔn)節(jié)點)或第四節(jié)點84(基準(zhǔn)節(jié)點)和第八端子88連結(jié)的電流路徑(在圖4中，將84、83、21、22、40、88依次連結(jié)的電流路徑)為電阻變化電流路徑。設(shè)電阻變化型元件22處于低電阻狀態(tài)時的電阻值為Rrl、處于高電阻狀態(tài)時的電阻值為Rrh。Rrl和Rrh中除包含電阻變化型元件22自身的電阻以外，還包含配線電阻、和選擇晶體管21的導(dǎo)通電阻、存儲器側(cè)電阻40的電阻。如果認(rèn)為從第一端子81到接地點的電流路徑為一個電流路徑，則將第三節(jié)點83(基準(zhǔn)節(jié)點)或第四節(jié)點84(基準(zhǔn)節(jié)點)和接地點(第六端子96)連結(jié)的電流路徑與存儲單元20處于并聯(lián)的位置關(guān)系。因此，稱該電流路徑為并聯(lián)電流路徑。設(shè)在低電阻側(cè)并聯(lián)晶體管36為ON的狀態(tài)下、穿過低電阻側(cè)并聯(lián)晶體管36的并聯(lián)電流路徑(在圖4中，將83、36、85、86依次連結(jié)的電流路徑)的電阻值為Rpl。設(shè)在高電阻側(cè)并聯(lián)晶體管37為ON的狀態(tài)下、穿過高電阻側(cè)并聯(lián)晶體管37的串聯(lián)電流路徑(在圖4中，將84、37、85、86依次連結(jié)的電流路徑)的電阻值為Rph。Rpl中除包含低電阻側(cè)并聯(lián)晶體管36自身的導(dǎo)通電阻以外，還包含配線電阻等。另外，Rph中除包含高電阻側(cè)并聯(lián)晶體管37自身的導(dǎo)通電阻以外，還包含配線電阻等。另外，Rpl和Rph通過調(diào)節(jié)各晶體管的柵極寬度和柵極長度、和配線的粗細(xì)程度和材質(zhì)等，可以容易地設(shè)定為所希望的值。另外，由于電源的一端子、和第六端子86、和第八端子88都接地，因此可以認(rèn)為三個端子相互連接著。即，電阻變化電流路徑可以說是經(jīng)由電阻變化型元件22將基準(zhǔn)節(jié)點和電源連接的電流路徑。并聯(lián)電流路徑可以說是將基準(zhǔn)節(jié)點和電源與電阻變化電流路徑并聯(lián)連接的電流路徑。電阻變化型元件22雖然具體的電流值和電壓可以不同，但具有與圖15所示的電流-電壓特性相同的電流-電壓特性。以下，稱第三節(jié)83(基準(zhǔn)節(jié)點)和第四節(jié)84(基準(zhǔn)節(jié)點)的電位為節(jié)點電位。設(shè)為使電阻變化型元件22從低電阻狀態(tài)變化到高電阻狀態(tài)所需要的節(jié)點電位的絕對值為Vlh(第一電壓電平)。設(shè)為使電阻變化型元件22從高電阻狀態(tài)變化到低電阻狀態(tài)所需要的節(jié)點電位的絕對值為Vhl(第二電壓電平)。該兩個節(jié)點電位為同一極性(符號相同)。第二電壓電平比第一電壓電平大(Vhl>Vlh)。在以上那種構(gòu)成中，按照滿足第一構(gòu)成所述的式(1)式(4)的方式，設(shè)定各電流路徑的電阻值和電壓。根據(jù)這種構(gòu)成，在向使用同一極性的電脈沖的電阻變化型元件的數(shù)據(jù)寫入中，在電阻狀態(tài)變化后，能夠?qū)⑹┘佑陔娮枳兓驮碾妷旱慕^對值調(diào)節(jié)到適當(dāng)?shù)姆秶鷥?nèi)。因而能夠防止電阻狀態(tài)變化后的再變化(導(dǎo)致返回到原來的電阻狀態(tài))和元件的損壞?；蛘?，也可以按照滿足式(5)式(6)的方式進(jìn)行設(shè)定。在這種構(gòu)成中，可以將施加于電阻狀態(tài)變化后的電阻變化型元件22的電位的絕對值抑制到更小，能夠更可靠地防止電阻變化型元件的損壞和電阻狀態(tài)變化后的再變化。下面，對非易失性存儲裝置200的動作進(jìn)行說明。外部系統(tǒng)經(jīng)由外部信道將輸入輸出數(shù)據(jù)和控制指令輸入到主機(jī)接口電路64。主機(jī)接口電路64基于接收到的數(shù)據(jù)和指令將信號輸入到寫入數(shù)據(jù)譯碼器62。寫入數(shù)據(jù)譯碼器62對接收到的信號進(jìn)行解碼，確定(特定)應(yīng)將數(shù)據(jù)寫入的存儲單元20的地址和寫入數(shù)據(jù)。寫入數(shù)據(jù)譯碼器62基于確定的地址，控制列譯碼器(未圖示)和行譯碼器(未圖示)，選擇確定的存儲單元20。此時，存儲單元20的選擇晶體管21設(shè)定為導(dǎo)通狀態(tài)。另外，寫入數(shù)據(jù)譯碼器62將已解碼的寫入數(shù)據(jù)輸入到寫入脈沖生成電路60。寫入脈沖生成電路60通過使低電阻側(cè)串聯(lián)晶體管16和高電阻側(cè)串聯(lián)晶體管17只0N(導(dǎo)通)規(guī)定時間，來向存儲單元20和并聯(lián)電阻切換電路35輸入規(guī)定的電脈沖。另外，通過控制各晶體管的0N/0FF，來切換串聯(lián)電阻切換電路15和并聯(lián)電阻切換電路35的電阻。寫入脈沖生成電路60具體地進(jìn)行如下動作。即，在寫入數(shù)據(jù)為“0”的情況下，使電阻變化型元件22變化為高電阻狀態(tài)。寫入脈沖生成電路60在規(guī)定的時間寬度，將向第二節(jié)點82和柵極之間施加規(guī)定的電壓振幅的那種晶體管16用高電阻化脈沖輸入到低電阻側(cè)串聯(lián)晶體管16，以使串聯(lián)晶體管16成為充分導(dǎo)通狀態(tài)。另一方面，寫入脈沖生成電路60在規(guī)定的時間寬度，將向第五節(jié)點85和柵極之間施加規(guī)定的電壓振幅的那種晶體管36用高電阻化脈沖輸入到低電阻側(cè)并聯(lián)晶體管36，以使并聯(lián)晶體管16成為充分導(dǎo)通狀態(tài)。同時，寫入脈沖生成電路60將高電阻側(cè)串聯(lián)晶體管17和高電阻側(cè)并聯(lián)晶體管37設(shè)定為非導(dǎo)通狀態(tài)的電位施加于柵極。通過如此動作，將從電源輸入的電壓(絕對值為VI)僅在該規(guī)定的時間寬度施加于第一端子81和第八端子88之間、和第一端子81和第六端子86之間。因而，如第一構(gòu)成所述，電阻變化型元件22從低電阻狀態(tài)變化為高電阻狀態(tài)。在本來就是高電阻狀態(tài)的情況下，原封不動地維持高電阻狀態(tài)。在寫入數(shù)據(jù)為“1”的情況下，使電阻變化型元件22變化到高電阻狀態(tài)。寫入脈沖生成電路60在規(guī)定的時間寬度，將向第二節(jié)點82和柵極之間施加規(guī)定的電壓振幅的那種晶體管17用高電阻化脈沖輸入到高電阻側(cè)串聯(lián)晶體管17，以使串聯(lián)晶體管17成為充分導(dǎo)通狀態(tài)。另一方面，寫入脈沖生成電路60在該規(guī)定的時間寬度，將向第五節(jié)點85和柵極之間施加規(guī)定的電壓振幅的那種晶體管37用低電阻化脈沖輸入到高電阻側(cè)并聯(lián)晶體管37，以使并聯(lián)晶體管17成為充分導(dǎo)通狀態(tài)。同時，寫入脈沖生成電路60將低電阻側(cè)串聯(lián)晶體管16和低電阻側(cè)并聯(lián)晶體管36設(shè)定為非導(dǎo)通狀態(tài)的電位施加于柵極。通過如此動作，將從電源輸入的電壓(絕對值為V2)僅在該規(guī)定的時間寬度施加于第一端子81和第八端子88之間、和第一端子81和第六端子86之間。因而，如第一構(gòu)成所述，電阻變化型元件22從高電阻狀態(tài)變化為低電阻狀態(tài)。在本來就是低電阻狀態(tài)的情況下，原封不動地維持低電阻狀態(tài)。第二構(gòu)成的動作時的電壓和電流的變化圖形與第一構(gòu)成相同，因此省略說明。關(guān)于第二構(gòu)成的電阻值和電壓等具體的數(shù)值，也可以與第一構(gòu)成設(shè)定為同樣的值，因此省略說明。通過以上的構(gòu)成和動作，第二構(gòu)成的非易失性存儲裝置200也與第一構(gòu)成實現(xiàn)同樣的效果。另外，在第二構(gòu)成中，串聯(lián)電流路徑和并聯(lián)電流路徑的電阻值通過調(diào)節(jié)晶體管制柵極寬度和柵極長度，能夠容易地設(shè)定為所希望的值。因而具有如下優(yōu)點利用使用半導(dǎo)體工藝的集成化技術(shù)，能夠容易地調(diào)節(jié)各電流路徑的電阻值。[第一構(gòu)成和第二構(gòu)成中產(chǎn)生的課題和本發(fā)明的原理]如上所述，對第一構(gòu)成和第二構(gòu)成中、原則上電阻變化型元件為一個的情況進(jìn)行了說明。串聯(lián)電阻切換電路10和并聯(lián)電阻切換電路30分別對應(yīng)于使該電阻變化型元件從低電阻狀態(tài)變化到高電阻狀態(tài)的情況、和從高電阻狀態(tài)變化到低電阻狀態(tài)的情況的兩種情況而擇一地選擇兩個電阻值。但是，在將多個電阻變化型元件排列為陣列狀而構(gòu)成存儲單元陣列的情況下，在電阻變化型元件自身的特性上產(chǎn)生來源于制造過程等的偏差。另外，包含配線電阻和選擇晶體管的寄生電阻許多時候也不能忽略不計。即使電脈沖施加電路輸出的電脈沖的電壓相同，實際施加于電阻變化型元件的電脈沖的電壓有時也因存儲單元陣列上的電阻變化型元件的位置不同而不同。根據(jù)這種原因，就電阻變化型元件的每個元件而言，在Vlh和Vhl上產(chǎn)生偏差。在寫入時的節(jié)點電位對全部電阻變化型元件而言都共同的情況下，即使是為使電阻值相對于某電阻變化型元件而變化具有足夠的電壓，也會產(chǎn)生不能使電阻值相對于其它的電阻變化型元件而變化的情況(寫入不良)。也考慮按照Vlh和Vhl最高的電阻變化型元件，來確定電脈沖施加電路輸出的電脈沖的電壓這種方法。但是，在采用這種方法時，有時會對Vlh和Vhl大幅降低的電阻變化型元件施加過大的電壓將元件損壞，或?qū)е码娮柚底兓箅娮柚翟俣葟?fù)原。如果發(fā)生以下情況即使施加電脈沖電阻值也不變化(寫入不良)、或發(fā)生損壞的元件、或?qū)е码娮柚祻?fù)原等，則作為非易失性存儲裝置的動作穩(wěn)定性和可靠性會顯著降低。通過設(shè)計電路的布局、或進(jìn)行設(shè)置多個驅(qū)動電路并將陣列劃分為小規(guī)模的區(qū)域從而減小一個驅(qū)動電路承擔(dān)的控制區(qū)域之類的設(shè)計，這種問題也能夠得到某程度改善。但是，使偏差成為零是不可能的。本發(fā)明的目的在于，解決上述的課題，使非易失性存儲裝置的動作可靠性提高，實現(xiàn)器件的長壽命化。具體而言，例如，在第一構(gòu)成和第二構(gòu)成中，將電阻變化型元件設(shè)定為具有多個電阻變化型元件的存儲單元陣列方面，在該存儲單元陣列中使所選擇的電阻變化型元件從低電阻狀態(tài)變化到高電阻狀態(tài)時、和從高電阻狀態(tài)變化到低電阻狀態(tài)時的至少一方，根據(jù)應(yīng)寫入的值，使串聯(lián)電流路徑的電阻值在規(guī)定的范圍內(nèi)變化。為了實現(xiàn)如此動作，串聯(lián)電阻設(shè)定器可以按照使電阻值在規(guī)定的范圍(Vhl和Vlh偏差的范圍)內(nèi)變化的方式來構(gòu)成。(第一實施方式)[構(gòu)成]圖5是表示本發(fā)明第一實施方式的非易失性存儲裝置之一例的方框圖。下面，參照圖5對本實施方式的非易失性存儲裝置300進(jìn)行說明。另外，關(guān)于在與第一構(gòu)成(圖1)之間通用的構(gòu)成元件和與第二構(gòu)成(圖5)之間通用的構(gòu)成元件，附帶同一符號和名稱，并省略說明。如圖所示，非易失性存儲裝置300作為主要構(gòu)成元件包括存儲單元陣列70、行譯碼器66、字線驅(qū)動器68(第二選擇電路)、多路開關(guān)電路75(第一選擇電路)、串聯(lián)電阻切換電路310、并聯(lián)電阻切換電路30、寫入脈沖驅(qū)動電路50、讀出比較判定電路72、開關(guān)控制器74、控制裝置80和通信總線311。存儲單元陣列70具有多個存儲單元20。在存儲單元陣列70中，存儲單元20排列為m行n列的矩陣狀。屬于各行的存儲單元20具備的選擇晶體管21的柵極分別連接于每一行都配設(shè)有一根的字線WL1、WL2、…、WLm。屬于各列的存儲單元20的選擇晶體管21的一主端子分別連接于每一列都配設(shè)有一根的n根位線BL1、BL2、…、BLn。屬于各列的存儲單元20的選擇晶體管21的另一主端子經(jīng)由電阻變化型元件22連接于各列所配設(shè)的源極線SL1、SL2、...、SLn。源極線SL1、SL2、…、SLn接地。字線WL1、WL2、…、WLm連接于字線驅(qū)動器68。字線驅(qū)動器68與行譯碼器66可通信地連接，基于行譯碼器66的控制，向特定的字線(選擇字線)施加導(dǎo)通電壓。當(dāng)向選擇字線施加導(dǎo)通電壓時，連接于其字線的全部的晶體管都變成導(dǎo)通狀態(tài)，可以向位于其行的各存儲單元存取。行譯碼器66與控制裝置80可通信地連接。行譯碼器66基于從控制裝置80接收到的ROW信號，控制字線驅(qū)動器68。位線BL1、BL2、…、BLn連接于多路開關(guān)電路75。多路開關(guān)電路75與開關(guān)控制器74(列譯碼器)可通信地連接。多路開關(guān)電路75具備多個開關(guān)Sblw、Wb2w、…、Sbnw和開關(guān)Sblr、Sb2r、…、Sbnr(例如，F(xiàn)ET)，基于開關(guān)控制器74的控制，將特定的位線(選擇位線)通過開關(guān)Sblw、Wb2w、…、Sbnw而與第四節(jié)點94(基準(zhǔn)節(jié)點)擇一地連接，且通過開關(guān)Sblr、Sb2r、…、Sbnr而與讀出比較判定電路72擇一地連接。讀出比較判定電路72與控制裝置80可通信地連接。在選擇位線與第四節(jié)點94連接時，選擇位線的電位與節(jié)點電位相等。與選擇位線和選擇字線雙方對應(yīng)的存儲單元的電阻變化型元件成為選擇電阻變化型元件。第四節(jié)點94經(jīng)由串聯(lián)電阻切換電路310連接于寫入脈沖驅(qū)動電路50，經(jīng)由并聯(lián)電阻切換電路30接地(第七端子97、第八端子98)。寫入脈沖驅(qū)動電路50與控制裝置80可通信地連接。開關(guān)控制器74與串聯(lián)電阻切換電路310、并聯(lián)電阻切換電路30、多路開關(guān)電路75、控制裝置80可通信地連接。開關(guān)控制器74基于從控制裝置80接收到的信號，對串聯(lián)電阻切換電路310、和并聯(lián)電阻切換電路30、和多路開關(guān)電路75具備的各開關(guān)的0N/0FF進(jìn)行控制。讀出比較判定電路72向所選擇的存儲單元施加規(guī)定的讀出電壓脈沖，檢測此時流動的電流，讀出存儲于存儲單元的數(shù)據(jù)，向控制裝置80輸出。通信總線311為與外部進(jìn)行通信的通信總線。經(jīng)由通信總線311，進(jìn)行通向非易失性存儲裝置300的電源供給、動作指令、寫入數(shù)據(jù)和讀出數(shù)據(jù)的輸入輸出?？刂蒲b置80由例如微型電子計算機(jī)等構(gòu)成?？刂蒲b置80經(jīng)由通信總線311，從外部系統(tǒng)(未圖示)接收控制指令、地址數(shù)據(jù)、寫入數(shù)據(jù)，將從存儲單元讀出的數(shù)據(jù)輸出到外部系統(tǒng)。另外，在寫入和讀出時，進(jìn)行該地址數(shù)據(jù)的譯碼，控制多路開關(guān)電路75和行譯碼器66，從存儲單元中選擇特定的電阻變化型元件。串聯(lián)電阻切換電路310具備相互并聯(lián)且相互獨立且可連接地配設(shè)有第二節(jié)點92和第三節(jié)點93的多個電阻元件，基于開關(guān)控制器74的控制，將該電阻元件選擇性地設(shè)定為導(dǎo)通，由此將串聯(lián)電流路徑的電阻值在規(guī)定的范圍內(nèi)變化為臺階狀。關(guān)于串聯(lián)電阻切換電路310的詳細(xì)構(gòu)成，以下進(jìn)行詳細(xì)說明。[Vlh和Vhl的偏差和串聯(lián)電流路徑的電阻值]如上所述，當(dāng)由電阻變化型元件構(gòu)成存儲單元陣列時，通過制造時的偏差和存儲單元陣列上的位置等，就電阻變化型元件各自而言，在Vlh(高電阻化電壓)和Vhl(低電阻化電壓)上產(chǎn)生偏差。圖6是表示存儲單元陣列的各電阻變化型元件的高電阻化電壓和低電阻化電壓的分布的概念圖。圖中，實線表示高電阻化電壓(Vlh)的分布，以2.0V為中心，從1.5V波動到2.5V。虛線表示低電阻化電壓(Vhl)的分布，以3.5V為中心，從3.0V波動到4.0V。在具有圖6所示分布的存儲單元陣列中，就全部的電阻變化型元件而言，為了可靠地使電阻值變化，對任一個電阻變化型元件都可以施加相當(dāng)于分布的上限的電壓。具體而言，可以采取控制串聯(lián)電流路徑的電阻值這種方法，以使其在高電阻化時，節(jié)點電位成為2.5V，在低高電阻化時，節(jié)點電位成為4.0V。但是，當(dāng)過分地施加較高的電壓時，賦予元件的應(yīng)力過大，招致電阻變化型元件短壽命化。作為其它方法，也考慮施加頻數(shù)最多的電壓和分布的中心附近的電壓的方法，但是，在這種情況下，會發(fā)生即使施加電脈沖電阻值也不變化的元件，動作的可靠性下降。也可以不使用成為寫入不良的元件，但在其情況下，存儲容量下降。為了解決以上問題，在本實施方式中，串聯(lián)電阻切換電路310使串聯(lián)電流路徑的電阻值在規(guī)定的范圍內(nèi)變化為臺階狀。圖7是表示本發(fā)明第一實施方式的串聯(lián)電阻切換電路的電路構(gòu)成的概念圖。如圖7所示，串聯(lián)電阻切換電路310具備Rsh用梯形(ladder)電阻組件312、和Rsl用梯形電阻組件313。Rsh用梯形電阻組件312包括第一電阻路徑，其具有電阻值為Rsha的電阻元件Rla、和與之串聯(lián)連接的開關(guān)SWla；第二電阻路徑，其具有電阻值為Rshb的電阻元件Rib、和與之串聯(lián)連接的開關(guān)SWlb；第三電阻路徑，其具有電阻值為Rshc的電阻元件Rlc、和與之串聯(lián)連接的開關(guān)SWlc；第四電阻路徑，其具有電阻值為Rshd的電阻元件Rid、和與之串聯(lián)連接的開關(guān)SWld;第五電阻路徑，其具有電阻值為Rshe的電阻元件Rle、和與之串聯(lián)連接的開關(guān)SWle。Rsl用梯形電阻組件313包括第六電阻路徑，其具有電阻值為Rsla的電阻元件R2a、和與之串聯(lián)連接的開關(guān)SW2a；第七電阻路徑，其具有電阻值為Rslb的電阻元件R2b、和與之串聯(lián)連接的開關(guān)SW2b；第八電阻路徑，其具有電阻值為Rslc的電阻元件R2c、和與之串聯(lián)連接的開關(guān)SW2c;第九電阻路徑，其具有電阻值為Rsld的電阻元件R2d、和與之串聯(lián)連接的開關(guān)SW2d;第十電阻路徑，其具有電阻值為Rsle的電阻元件R2e、和與之串聯(lián)連接的開關(guān)SW2e。開關(guān)SWlaSWle、開關(guān)SW2aSW2e的構(gòu)成為分別與開關(guān)控制器74可通信地連接，可分別獨立地導(dǎo)通、斷開。串聯(lián)電阻切換電路310基于控制裝置80和開關(guān)控制器74的控制，將設(shè)定為導(dǎo)通的開關(guān)SWlaSWle、開關(guān)SW2aSW2e的組合進(jìn)行切換，由此使串聯(lián)電流路徑的電阻值在規(guī)定的范圍內(nèi)隨時間變化而變化，且實現(xiàn)第一構(gòu)成所示的Rsh和Rsl。另外，在上述的說明中，將串聯(lián)電阻切換電路設(shè)定為由固定電阻元件和開關(guān)元件構(gòu)成的電路，并進(jìn)行了記述，但也可以使用例如FET導(dǎo)通電阻，以代替固定電阻元件。在這種情況下，固定電阻元件和開關(guān)元件由一個FET來實現(xiàn)。在這種情況下，F(xiàn)ET作為兼作開關(guān)的電阻元件而發(fā)揮功能。FET的導(dǎo)通電阻相當(dāng)于固定電阻元件的電阻值。FET的導(dǎo)通電阻通過調(diào)節(jié)柵極寬度和柵極長度等即可容易地調(diào)節(jié)，因此與半導(dǎo)體工藝的親和性較高，實用性也較強(qiáng)。在本實施方式中，RshaRshe滿足下式。Rsha=(Rshb/2)Xa=(Rshc/4)Xa=(Rshd/8)Xa=(Rshe/16)Xa在本實施方式中，RslaRsle滿足下式。Rsla=(Rslb/2)X旦=(Rslc/4)X旦=(Rsld/8)X旦=(Rsle/16)X3下面，對具體的設(shè)計方法進(jìn)行說明。設(shè)電阻變化型元件22處于高電阻狀態(tài)時的電阻值Rrh(電阻變化電流路徑的電阻值)的平均值為50kQ，設(shè)電阻變化型元件22處于低電阻狀態(tài)時的電阻值Rrl(電阻變化電流路徑的電阻值)的平均值為5kQ，對電阻變化電流路徑的電阻值變化一個數(shù)量級的情況進(jìn)行探討?？紤]到電阻變化型元件的偏差，設(shè)VI=V2=6V。首先，對高電阻化的情況進(jìn)行探討。高電阻化后需要防止電阻變化型元件22低電阻化。當(dāng)超過低電阻化電壓Vhl的偏差的下限值(3.0V)后，就發(fā)生徹底低電阻化的電阻變化型元件，因此需要使節(jié)點電位低于3.0V。因此Vhmax=3.0V。當(dāng)設(shè)Rpl=2000Q時，由式(5)導(dǎo)出以下條件。Rsl^1923Q由于高電阻化電壓Vlh的偏差的上限值為2.5V，因此由式(1)導(dǎo)出以下條件。Rsl^2000Q由于高電阻化電壓Vlh的偏差的下限值為1.5V，因此由式(1)導(dǎo)出以下條件。Rsl^4286Q總而言之，通過將Rsl設(shè)定為1923Q以上，可以將高電阻化后的節(jié)點電位控制到3.0V以下。通過將Rsl從4286Q臺階地控制到2000Q，能夠?qū)㈦娮枳兓驮幱诘碗娮锠顟B(tài)時的節(jié)點電位從1.5V掃描(swe印)到2.5V。2000Q4286Q這種Rsl的范圍都滿足1923Q以上這種條件，因此高電阻化后，節(jié)點電位可保持在3.0V以下。因而，能夠防止高電阻化后的向低電阻狀態(tài)的再變化，且能夠防止橫跨電阻值變化的前后而過高的電壓施加于電阻變化型元件。接著，對低電阻化的情況進(jìn)行探討。低電阻化后需要防止電阻變化型元件22高電阻化。當(dāng)超過高電阻化電壓Vlh的偏差的下限值(1.5V)后，就發(fā)生徹底高電阻化的電阻變化型元件，因此需要使節(jié)點電位低于1.5V。因此Vlmax=1.5V。當(dāng)設(shè)Rph=65000Q時，由式(6)導(dǎo)出以下條件。Rsh≥13929Q由于低電阻化電壓Vhl的偏差的上限值為4.0V，因此由式(3)導(dǎo)出以下條件。Rsh≤14130Q由于低電阻化電壓Vhl的偏差的下限值為3.0V，因此由式(3)導(dǎo)出以下條件。Rsh≤28261Q總而言之，通過將Rsh設(shè)定為13929Q以上，可以將高電阻化后的節(jié)點電位控制到1.5V以下。通過將Rsh從28261Q臺階地控制到14130Q，能夠?qū)㈦娮枳兓驮幱诘碗娮锠顟B(tài)時的節(jié)點電位從3.0V掃描到4.0V。14130Q28261Q這種Rsh的范圍都滿足13929Q以上這種條件，因此低電阻化后，節(jié)點電位可保持在1.5V以下。因而，能夠防止低電阻化后的向高電阻狀態(tài)的再變化，且能夠防止橫跨電阻值變化的前后而過高的電壓施加于電阻變化型元件。表1是表示本發(fā)明第一實施方式的串聯(lián)電阻切換電路的切換模式表。<table>tableseeoriginaldocumentpage26</column></row><table><table>tableseeoriginaldocumentpage27</column></row><table>如表1所示，Rla的電阻值(Rsha)設(shè)定為4300Q，Rib的電阻值(Rshba)設(shè)定為6880Q，Rlc的電阻值(Rshc)設(shè)定為13760Q，Rid的電阻值(Rshd)設(shè)定為27520Q，Rle的電阻值(Rshe)設(shè)定為55040Q，R2a的電阻值(Rsla)設(shè)定為28500Q，R2b的電阻值(Rslb)設(shè)定為51300Q,R2c的電阻值(Rslc)設(shè)定為102600Q，R2d的電阻值(Rsld)設(shè)定為205200Q，R2e的電阻值(Rsle)設(shè)定為410400Q。a設(shè)定為1.25，3設(shè)定為約1.11。因易于計算，所以省略詳細(xì)內(nèi)容。通過設(shè)定為以上所示的電阻值，則SW模式132各模式的串聯(lián)電流路徑的合成電阻值如最右列所示。另外，串聯(lián)電阻切換電路310具備的電阻路徑數(shù)和各電阻元件的具體電阻值不局限于上述那些。例如，Rsh用梯形電阻組件312和Rsl用梯形電阻組件313具備的電阻路徑也可以分別只有兩個。圖8是表示以表1所示的各SW模式施加有電脈沖時的節(jié)點電位的曲線圖。圖9是表示以表1所示的各SW模式施加有電脈沖時的電阻變化型元件的流動的電流(元件電流)的曲線圖。圖中，粗實線表示電阻變化型元件處于高電阻狀態(tài)的情況，細(xì)實線表示電阻變化型元件處于低電阻狀態(tài)的情況。SW模式116為高電阻化時的模式，SW模式1732為低電阻化時的模式。由圖8可知，通過將SW模式從1依次切換到16，即通過使串聯(lián)電流路徑的合成電阻值隨時間變化而變化(在此，為降低)，節(jié)點電位從高電阻化電壓的偏差的下限(1.5V)臺階狀地上升到上限(2.5V)。另外，在SW模式116的任一模式中，高電阻化后的節(jié)點電位都不會超過3.0V。由圖9可知，在SW模式116的任一模式中，高電阻化后，穿過電阻變化型元件的電流也被限制為較小，給予電阻變化型元件的應(yīng)力也會降低。在將電阻變化型元件高電阻化的情況下，將SW模式從1依次切換到16，使節(jié)點電位從較低的值依次掃描到較高的值。從較低的電壓開始，逐漸將較高的電壓施加到電阻變化型元件。通過如此動作，將會對各個電阻變化型元件以最適當(dāng)?shù)碾妷褐颠M(jìn)行高電阻化。高電阻化后，通過使電流排流到并聯(lián)電流路徑，可降低應(yīng)力。由圖8可知，通過將SW模式從17依次切換到32，即通過使串聯(lián)電流路徑的合成電阻值隨時間變化而變化(在此，為降低)，節(jié)點電位從低電阻化電壓的偏差的下限(3.0V)臺階狀地上升到上限(4.0V)。另外，在SW模式1732的任一模式中，低電阻化后的節(jié)點電位都不會超過1.5V。由圖9可知，在SW模式1732的任一模式中，即使是低電阻化后，穿過電阻變化型元件的電流也被限制為較小，給予電阻變化型元件的應(yīng)力也會降低。在將電阻變化型元件低電阻化的情況下，將SW模式從17依次切換到32，使節(jié)點電位從較低的值依次掃描到較高的值。從較低的電壓開始，逐漸將較高的電壓施加到電阻變化型元件。通過如此動作，將會對各個電阻變化型元件以最適當(dāng)?shù)碾妷褐颠M(jìn)行低電阻化。低電阻化后，也通過由串聯(lián)電流路徑使電位下降，來抑制電流，降低應(yīng)力。另外，在進(jìn)行高電阻化和低電阻化的情況下，也可以在將電脈沖施加于電阻變化型元件的過程中進(jìn)行SW模式的切換，也可以對一個電阻變化型元件施加多個規(guī)定脈沖幅度的電脈沖，在各脈沖的時間間隔進(jìn)行SW模式的切換。也可以在將SW模式固定后直接對多個電阻變化型元件施加電脈沖，其后切換SW模式，并以新的SW模式，對相同的多個電阻變化型元件施加電脈沖。即，也可以將多個電阻變化型元件歸攏在一起對SW模式進(jìn)行切換。在使電阻變化型元件從低電阻狀態(tài)變化為高電阻狀態(tài)時、和使電阻變化型元件從高電阻狀28態(tài)變化為低電阻狀態(tài)時的至少一方，只要是使串聯(lián)電流路徑的電阻值在規(guī)定的范圍內(nèi)變化的即可，具體的電壓施加的方法和SW模式的切換時間等不作特別限定。[動作和數(shù)據(jù)寫入方法]下面，參照圖5對非易失性存儲裝置300的動作和數(shù)據(jù)寫入方法進(jìn)行說明。另外，在以下的說明中，以連接于字線WL1和位線BL1的存儲單元為選擇存儲單元?？刂蒲b置80從接收到的地址中提取行(row)信息，基于所得到的信息，將ROW信號輸送到行譯碼器66。行譯碼器66對接收到的ROW信號進(jìn)行譯碼，并將行地址輸出到字線驅(qū)動器68。字線驅(qū)動器68基于接收到的地址，對字線WL1施加導(dǎo)通電壓。連接于字線WL1的全部的選擇晶體管21達(dá)到導(dǎo)通狀態(tài)，位于其行的各個存儲單元20達(dá)到可存取的狀態(tài)。控制裝置80從接收到的地址中提取列(column)信息，基于所得到的信息，將COLUMN信號、和控制指令表示“寫入”或“讀出”中任一個的信號(MODE)輸送到開關(guān)控制器74。開關(guān)控制器74將接收到的COLUMN信號進(jìn)行譯碼獲得列地址。開關(guān)控制器74基于所得到的列地址，控制多路開關(guān)電路75，將位線BL1和第四節(jié)點94或比較判定電路72連接。即，在MODE信號表示“寫入”的情況下，位線BL1經(jīng)由串聯(lián)電阻切換電路10而與寫入脈沖驅(qū)動電路50連接，另外，經(jīng)由并聯(lián)電阻切換電路30而接地。如上所述，在本實施方式中，通過選擇字線WL1和位線BL1，來選擇特定的存儲單元20。位線71(圖中無)的選擇通過開關(guān)控制器74使開關(guān)Sblw成為導(dǎo)通狀態(tài)來進(jìn)行。當(dāng)開關(guān)的控制和存儲單元的選擇結(jié)束后，進(jìn)行數(shù)據(jù)的寫入或讀出。在MODE信號為“寫入”時，控制裝置80控制寫入脈沖驅(qū)動電路50，將規(guī)定的電壓輸出到第一輸出端子51和第二輸出端子2之間。開關(guān)控制器74基于接收到的寫入數(shù)據(jù)的值，對串聯(lián)電阻切換電路310和并聯(lián)電阻切換電路30的開關(guān)進(jìn)行控制。即，由于在寫入數(shù)據(jù)為“0”時變化到高電阻狀態(tài)，因此低電阻側(cè)并聯(lián)選擇開關(guān)32成為0N，高電阻側(cè)并聯(lián)選擇開關(guān)34成為OFF。而且，串聯(lián)電阻切換電路310的SW模式從16依次切換到1。由此，串聯(lián)電阻切換電路310的電阻值從4300Q臺階地變化到1980Q，節(jié)點電位從Vlh的下限(1.5V)臺階地變化到上限(2.5V)。另一方面，在寫入數(shù)據(jù)為“1”時，使電阻變化型元件22變化到低電阻狀態(tài)，因此高電阻側(cè)并聯(lián)選擇開關(guān)34成為0N，低電阻側(cè)并聯(lián)選擇開關(guān)32成為OFF。而且，串聯(lián)電阻切換電路310的SW模式從32依次切換到17。由此，串聯(lián)電阻切換電路310的電阻值從28500Q臺階地變化到13959Q，節(jié)點電位從Vlh的下限(3.0V)臺階地變化到上限(4.0V)。在將數(shù)據(jù)寫入時，通過如此動作，向所希望的存儲單元20寫入數(shù)據(jù)。電阻值和電壓的關(guān)系、和寫入動作的原理與第一構(gòu)成相同，因此省略說明。在將數(shù)據(jù)讀出時，MODE信號表示“讀出”。控制裝置80控制開關(guān)控制器74，將開關(guān)Sblr設(shè)定為導(dǎo)通，將位線BL1與讀出比較判定電路72連接?？刂谱x出比較判定電路72，向所選擇的存儲單元20施加規(guī)定的讀出用電脈沖，對此時流動的電流進(jìn)行檢測判定。該檢測電路自身是非常普通的公知的技術(shù)，因此省略詳細(xì)的說明，但利用電流反射鏡等檢測電路進(jìn)行檢測的例子是通常的。而且，判定結(jié)果(已讀出的數(shù)據(jù))經(jīng)由控制裝置80輸出到外部系統(tǒng)。[效果]通過以上所述的構(gòu)成和動作，本發(fā)明第一實施方式的非易失性存儲裝置300實現(xiàn)與第一構(gòu)成和第二構(gòu)成同樣的效果。非易失性存儲裝置300還實現(xiàn)以下效果。由于構(gòu)成為串聯(lián)電阻切換電路能夠使電阻值在規(guī)定的范圍內(nèi)臺階地變化，因此可以與高電阻化電壓和低電阻化電壓相對于存儲單元陣列的電阻變化型元件各自的偏差對應(yīng)，而在較大的范圍內(nèi)控制節(jié)點電位。因此，能夠防止寫入不良，也能夠防止存儲容量下降。也可以提高動作的可靠性。通過對應(yīng)于各個電阻變化型元件而將應(yīng)力抑制到最小限度，也能夠提高電阻變化型元件的使用壽命。另外，在高電阻化和低電阻化的兩種形式中，通過將節(jié)點電位從下限掃描到上限，電阻變化型元件自身選擇最適合電阻變化型元件各自的電壓，并使電阻值變化。通過如此動作，對每一個電阻變化型元件而言，都能夠?qū)?yīng)力抑制到最小限度，能夠?qū)崿F(xiàn)電阻變化型元件或存儲單元陣列的長壽命化。在本實施方式中，根據(jù)Vlh和Vhl的偏差，以規(guī)定的臺階對電壓進(jìn)行掃描。如果各臺階之間的電壓差恒定，則Vlh和Vhl的偏差越大，用于將數(shù)據(jù)寫入的臺階數(shù)越多。如果各臺階消耗的時間相同，則在Vlh和Vhl偏差大的存儲裝置中，寫入速度慢，在Vlh和Vhl的偏差小的存儲裝置中，臺階數(shù)少，因此可以實現(xiàn)高速寫入。在存儲裝置的批量生產(chǎn)工序中，寫入速度快的存儲裝置可以作為具有高施加值的高檔產(chǎn)品而出廠，寫入速度慢的存儲裝置可以作為更經(jīng)濟(jì)實用的產(chǎn)品而出廠，在本實施方式中，在最終檢驗工序中判明是偏差小的存儲單元陣列的情況下，可以按照減小節(jié)點電位的變化幅度(臺階數(shù)減少)的方式設(shè)定控制裝置80，從而作為高速的產(chǎn)品來完成。在判明是偏差大的存儲單元陣列的情況下，可以按照加大節(jié)點電位的變化幅度(臺階數(shù)增多)的方式設(shè)定控制裝置80，從而作為低速的產(chǎn)品來完成。通過這種方法，能夠?qū)崿F(xiàn)將批量生產(chǎn)時的浪費抑制到最小限度的制造工藝。另外，在本實施方式中，由于在存儲裝置的內(nèi)部裝設(shè)有控制裝置，因此外部系統(tǒng)只將動作指令、地址、寫入數(shù)據(jù)輸入，就可以實現(xiàn)數(shù)據(jù)的寫入和讀出。因而，非易失性存儲裝置300可以靈活地與具有各種各樣的接口和通信規(guī)則的外部系統(tǒng)對應(yīng)。[變形例]在本實施方式中，也可以實現(xiàn)與第一構(gòu)成和第二構(gòu)成同樣的變形例。另外，在只有Vlh和Vhl的一方偏差大、另一方偏差小的情況下進(jìn)行高電阻化和低電阻化的任一形式中，也可以只進(jìn)行節(jié)點電位的掃描。例如，在Vlh的偏差大、Vhl大致恒定時進(jìn)行高電阻化的情況下，也可以只進(jìn)行節(jié)點電位的掃描。反之，在Vhl的偏差大、Vlh大致恒定時進(jìn)行低電阻化的情況下，也可以只進(jìn)行節(jié)點電位的掃描。(第二實施方式)[構(gòu)成]如圖6所示，第一實施方式的裝置是在Vlh的分布和Vhl的分布不重合這種假設(shè)下而構(gòu)成的。但是，該兩個分布有時會重合。當(dāng)分布重合時，在第一實施方式的構(gòu)成中，比較難以適當(dāng)?shù)乜刂啤D10是表示偏差較大時的、存儲單元陣列的各電阻變化型元件的高電阻化電壓和低電阻化電壓的分布的概念圖。如圖10所示，在偏差較大的情況下，易產(chǎn)生高電阻化后的向低電阻狀態(tài)的再變化、和低電阻化后的向高電阻狀態(tài)的再變化之類的誤動作。對例如在Vlh分布的下限附近(1.5V)發(fā)生高電阻化的電阻變化型元件進(jìn)行探討。如果是同一電阻變化型元件，則電阻變化層(例如，氧化物的薄膜層)的厚度和寄生電阻等相同，因此推察為低電阻化也還會在Vhl分布的下限附近(2.7V)發(fā)生。在使該電阻變化型元件高電阻化的情況下，在節(jié)點電位設(shè)定為1.5V的階段產(chǎn)生高電阻化。在第一實施方式中，高電阻化產(chǎn)生后，串聯(lián)電阻切換電路310的模式也會被切換，電壓的施加一直持續(xù)到節(jié)點電位達(dá)到最高。當(dāng)隨著模式的切換而節(jié)點電位超過2.7V后，導(dǎo)致電阻變化型元件返回到低電阻狀態(tài)。偏差越大，掃描的電壓范圍也會相應(yīng)地變大，具有導(dǎo)致電阻值不以人的意志而變化的危險。第二實施方式以避免如此問題為主要目的。圖11是本發(fā)明第二實施方式的非易失性存儲裝置之一例的方框圖。下面，參照圖11對本實施方式的非易失性存儲裝置400進(jìn)行說明。另外，對在與第一實施方式(圖5)之間通用的構(gòu)成元件附帶同一符號和名稱，省略說明。第一實施方式的非易失性存儲裝置300的源極線直接接地，與此相對，第二實施方式的非易失性存儲裝置400如圖所示，源極線經(jīng)由元件電流檢測電阻76而接地。元件電流檢測電阻76的電阻值設(shè)定為比電阻變化型元件22的電阻值小。元件電流檢測電阻76的兩端電壓通過放大電路77形成規(guī)定的放大，用比較器78將其與規(guī)定的電壓進(jìn)行比較，將比較結(jié)果輸送到控制裝置80。由元件電流檢測電阻76、放大電路77、比較器78構(gòu)成元件狀態(tài)檢測電路79。元件狀態(tài)檢測電路79判斷寫入中的元件是處于高電阻狀態(tài)還是處于低電阻狀態(tài)，將結(jié)果輸送到控制裝置80。[動作和數(shù)據(jù)寫入方法]在低電阻化時，節(jié)點電位隨著電阻值的變化而大為降低，因此變得比Vlh分布的下限還低。因而，即使Vlh的下限和Vhl的上限重疊，控制上也沒有障礙。在高電阻化時，節(jié)點電位隨著電阻值的變化而上升。當(dāng)導(dǎo)致將節(jié)點電位掃描到Vlh的上限時，具有電阻變化型元件返回到低電阻狀態(tài)的危險。在本實施方式中，通過元件狀態(tài)檢測電路79，來檢測電阻變化型元件高電阻化后的狀態(tài)，通過控制裝置80，停止掃描，移至下一地址的寫入。通過如此控制，能夠防止高電阻化后的向低電阻狀態(tài)的再變化，且能夠防止橫跨電阻值變化的前后而過高的電壓施加于電阻變化型元件。電壓掃描的停止既可以通過將串聯(lián)電阻切換電路310的轉(zhuǎn)換停止(停止串聯(lián)電流路徑的電阻值的變化)來進(jìn)行，也可以通過將寫入脈沖驅(qū)動電路50實現(xiàn)的電脈沖的輸出(向電阻變化型元件的電脈沖輸入)停止來進(jìn)行。其它的具體動作與第一實施方式同樣，因此省略詳細(xì)的說明。[效果]通過以上那種構(gòu)成和動作，本發(fā)明第二實施方式的非易失性存儲裝置400實現(xiàn)與第一實施方式同樣的效果。非易失性存儲裝置400還實現(xiàn)下述的效果。控制裝置80基于元件狀態(tài)檢測電路79的檢測結(jié)果，在電阻變化型元件的電阻狀態(tài)變化后的階段中止節(jié)點電位的掃描，因此能夠防止高電阻化后的向低電阻狀態(tài)的再變化，且能夠防止橫跨電阻值變化的前后而過高的電壓施加于電阻變化型元件。因而，可以進(jìn)一步提高動作的可靠性、和實現(xiàn)器件的長壽命化。由上述說明可知，對于本領(lǐng)域技術(shù)人員而言，本發(fā)明的許多改進(jìn)和其它實施方式是顯然的。因而，上述說明只作為例示來解釋較合適，是以指教本領(lǐng)域技術(shù)人員的目的來提供實行本發(fā)明的最佳方式的。不脫離本發(fā)明的精神可以實質(zhì)地變更其結(jié)構(gòu)和/或功能的細(xì)節(jié)。產(chǎn)業(yè)上的可利用性本發(fā)明的非易失性存儲裝置作為能夠提高動作的可靠性、和實現(xiàn)器件的長壽命化的非易失性存儲裝置來使用，該非易失性存儲裝置具有存儲單元陣列，該存儲單元陣列具備多個以同一極性的電脈沖在多個電阻狀態(tài)之間進(jìn)行過渡的電阻變化型元件。另外，向本發(fā)明的非易失性存儲裝置的數(shù)據(jù)寫入方法作為向能夠提高動作的穩(wěn)定性、和實現(xiàn)器件的長壽命化的非易失性存儲裝置寫入的數(shù)據(jù)寫入方法來使用，該非易失性存儲裝置具有存儲單元陣列，該存儲單元陣列具備多個以同一極性的電脈沖在多個電阻狀態(tài)之間進(jìn)行過渡的電阻變化型元件。權(quán)利要求一種非易失性存儲裝置，其特征在于，包括存儲單元陣列，其具有多個電阻變化型元件，該多個電阻變化型元件包括第一端和第二端且基于所述第一端和所述第二端之間的電阻變化存儲信息；電脈沖施加電路，其具備第一輸出端子和第二輸出端子，向所述第一輸出端子和第二輸出端子之間輸出電脈沖；選擇電路，其從所述存儲單元陣列中選擇所希望的電阻變化型元件作為選擇電阻變化型元件，將所述選擇電阻變化型元件的第一端和所述第一輸出端子電連接，并且將所述選擇電阻變化型元件的第二端與所述第二輸出端子電連接；串聯(lián)電阻設(shè)定器，以連接所述第一輸出端子和所述選擇電阻變化型元件的第一端的電流路徑上的點為基準(zhǔn)節(jié)點、以所述第二輸出端子和所述基準(zhǔn)節(jié)點之間的電位為節(jié)點電位、以電連接所述第一輸出端子和所述基準(zhǔn)節(jié)點的電流路徑為串聯(lián)電流路徑時，任意地設(shè)定所述串聯(lián)電流路徑的電阻值；和控制電路，其控制所述串聯(lián)電阻設(shè)定器，設(shè)定所述串聯(lián)電流路徑的電阻值，所述節(jié)點電位通過至少利用所述串聯(lián)電阻設(shè)定器的電阻值和所述選擇電阻變化型元件的電阻值對所述第一和第二輸出端子間的電壓進(jìn)行分壓而得到，所述電阻變化型元件各自具有如下特性在處于低電阻狀態(tài)時，在所述節(jié)點電位在其絕對值超過對應(yīng)于所述電阻變化型元件各自而確定的第一電壓電平的情況下，變化到電阻值比所述低電阻狀態(tài)高的高電阻狀態(tài)，且在處于所述高電阻狀態(tài)時，所述節(jié)點電位與所述第一電壓電平極性相同，并且在其絕對值超過對應(yīng)于所述電阻變化型元件各自而確定且絕對值比所述第一電壓電平大的第二電壓電平的情況下，從所述高電阻狀態(tài)變化到所述低電阻狀態(tài)，另外，所述控制電路按照進(jìn)行以下(A)或(B)的控制中的至少一種的方式而構(gòu)成(A)在使所述電阻變化型元件從低電阻狀態(tài)變化到高電阻狀態(tài)時，按照所述節(jié)點電位在從所述存儲單元陣列的所述第一電壓電平的偏差分布的下限到上限之間且達(dá)到規(guī)定的范圍內(nèi)的方式，使所述串聯(lián)電流路徑的電阻值在規(guī)定的范圍內(nèi)隨時間變化而變化，(B)在使所述電阻變化型元件從高電阻狀態(tài)變化到低電阻狀態(tài)時，按照所述節(jié)點電位在從所述存儲單元陣列的所述第二電壓電平的偏差分布的下限到上限之間且達(dá)到規(guī)定的范圍內(nèi)的方式，使所述串聯(lián)電流路徑的電阻值在規(guī)定的范圍內(nèi)隨時間變化而變化。2.如權(quán)利要求1所述的非易失性存儲裝置，其特征在于，包括并聯(lián)電流路徑，其按照將所述基準(zhǔn)節(jié)點和所述第二輸出端子之間與所述電阻變化型元件并聯(lián)地電連接的方式來設(shè)置；和并聯(lián)電阻設(shè)定器，其任意地設(shè)定所述并聯(lián)電流路徑的電阻值，所述控制電路構(gòu)成為在使所述電阻變化型元件從低電阻狀態(tài)變化到高電阻狀態(tài)時和使所述電阻變化型元件從高電阻狀態(tài)變化到低電阻狀態(tài)時的至少一方，按照使所述并聯(lián)電流路徑的電阻值在所述規(guī)定的范圍內(nèi)隨時間變化而變化的方式來控制所述并聯(lián)電阻設(shè)定器，由此選擇地調(diào)節(jié)所述節(jié)點電位。3.如權(quán)利要求1所述的非易失性存儲裝置，其特征在于所述串聯(lián)電阻設(shè)定器構(gòu)成為具備多個電阻元件，通過將所述電阻元件選擇地與所述串聯(lián)電流路徑并聯(lián)連接，使所述串聯(lián)電流路徑的電阻值在所述規(guī)定的范圍內(nèi)隨時間變化而臺階狀地變化。4.如權(quán)利要求1所述的非易失性存儲裝置，其特征在于該非易失性存儲裝置還包括控制裝置，所述控制裝置構(gòu)成為通過控制所述串聯(lián)電阻設(shè)定器，在使電阻變化型元件從低電阻狀態(tài)變化到高電阻狀態(tài)時和從高電阻狀態(tài)變化到低電阻狀態(tài)時的至少一方，在開始向電阻變化型元件施加電脈沖之后直到結(jié)束期間，使所述串聯(lián)電流路徑的電阻值在所述規(guī)定的范圍內(nèi)隨時間變化而變化。5.如權(quán)利要求1所述的非易失性存儲裝置，其特征在于該非易失性存儲裝置還包括控制裝置，所述控制裝置構(gòu)成為通過控制所述串聯(lián)電阻設(shè)定器，在使電阻變化型元件從低電阻狀態(tài)變化到高電阻狀態(tài)時和從高電阻狀態(tài)變化到低電阻狀態(tài)時的至少一方，使所述串聯(lián)電流路徑的電阻值在所述規(guī)定的范圍內(nèi)隨時間變化而臺階狀地變化，每使所述串聯(lián)電流路徑的電阻值變化一臺階，都控制所述電脈沖施加裝置，使其輸出規(guī)定的電脈沖。6.如權(quán)利要求1所述的非易失性存儲裝置，其特征在于該非易失性存儲裝置還包括并聯(lián)電阻設(shè)定器，該并聯(lián)電阻設(shè)定器具有所述電阻變化型元件，在以經(jīng)由所述電阻變化型元件將所述基準(zhǔn)節(jié)點和所述第二輸出端子電連接的電流路徑為電阻變化電流路徑；以將所述基準(zhǔn)節(jié)點和所述第二輸出端子與所述電阻變化電流路徑并聯(lián)地電連接的電流路徑為并聯(lián)電流路徑時，用于設(shè)定所述并聯(lián)電流路徑的電阻值，所述串聯(lián)電流路徑的電阻值、所述并聯(lián)電流路徑的電阻值和所述電阻變化型元件處于高電阻狀態(tài)時的所述電阻變化電流路徑的電阻值、和所述電阻變化型元件處于低電阻狀態(tài)時的所述電阻變化電流路徑的電阻值成為如下電阻值在所述電阻變化型元件處于低電阻狀態(tài)，所述電脈沖施加裝置輸出第一電脈沖時，所述節(jié)點電位其絕對值成為所述第一電壓電平以上；在所述電阻變化型元件處于高電阻狀態(tài)，所述電脈沖施加裝置輸出第二電脈沖時，所述節(jié)點電位其絕對值成為所述第二電壓電平以上；在所述電阻變化型元件處于低電阻狀態(tài)，所述電脈沖施加裝置輸出第一電脈沖時，所述電阻變化型元件變化到所述高電阻狀態(tài)后，即使由所述電脈沖施加裝置輸出所述第一電脈沖，所述節(jié)點電位其絕對值也不會達(dá)到所述第二電壓電平以上；在所述電阻變化型元件處于高電阻狀態(tài)，所述電脈沖施加裝置輸出第二電脈沖時，所述電阻變化型元件變化到所述低電阻狀態(tài)后，即使由所述電脈沖施加裝置輸出所述第二電脈沖，所述節(jié)點電位其絕對值也不會達(dá)到所述第一電壓電平以上，按照上述方式，所述串聯(lián)電阻設(shè)定器構(gòu)成為能夠設(shè)定所述串聯(lián)電流路徑的電阻值，所述并聯(lián)電阻設(shè)定器構(gòu)成為能夠設(shè)定所述并聯(lián)電流路徑的電阻值。7.如權(quán)利要求2所述的非易失性存儲裝置，其特征在于所述存儲單元陣列的所述第一電壓電平的偏差分布和所述第二電壓電平的偏差分布重合，該非易失性存儲裝置還包括電阻變化檢測裝置和控制裝置，所述電阻變化檢測裝置檢測由所述選擇裝置選擇的電阻變化型元件從低電阻狀態(tài)變化到高電阻狀態(tài)的情況，所述控制裝置構(gòu)成為按照所述節(jié)點電位從所述存儲單元陣列的所述第一電壓電平的偏差分布的下限逐漸上升的方式，通過所述串聯(lián)電阻設(shè)定器，使所述串聯(lián)電流路徑的電阻值在所述規(guī)定的范圍內(nèi)隨時間變化而變化，且在由電阻變化檢測裝置監(jiān)視所述電阻變化型元件的電阻狀態(tài)、檢測所述電阻變化型元件高電阻化的情況的時刻，停止向所述電阻變化型元件的電脈沖輸入，或使所述串聯(lián)電流路徑的電阻值的變化停止。8.一種向非易失性存儲裝置的數(shù)據(jù)寫入方法，其特征在于該非易失性存儲裝置包括存儲單元陣列，其具有基于電阻的變化存儲信息的多個電阻變化型元件；電脈沖施加裝置，其具備第一輸出端子和第二輸出端子，向所述第一輸出端子和第二輸出端子之間輸出電脈沖；和選擇裝置，其連接于所述第一輸出端子，從所述存儲單元陣列中選擇所希望的電阻變化型元件，將該電阻變化型元件與所述第一輸出端子連接，其中，在以將所述第一輸出端子和所述選擇裝置連接的電流路徑上的某點為基準(zhǔn)節(jié)點、以將所述第一輸出端子和所述基準(zhǔn)節(jié)點電連接的電流路徑為串聯(lián)電流路徑時，所述電阻變化型元件各自具有如下特性在處于低電阻狀態(tài)時，在作為節(jié)點電位的以所述第二輸出端子為基準(zhǔn)的所述基準(zhǔn)節(jié)點的電位其絕對值超過對應(yīng)于該電阻變化型元件而確定的第一電壓電平的情況下，各元件變化到電阻值比所述低電阻狀態(tài)高的高電阻狀態(tài)，且在處于所述高電阻狀態(tài)時，所述節(jié)點電位與所述第一電壓電平極性相同，且在其絕對值超過絕對值更大的對應(yīng)于該電阻變化型元件而確定的第二電壓電平的情況下，從所述高電阻狀態(tài)變化到所述低電阻狀態(tài)，在使電阻變化型元件從低電阻狀態(tài)變化到高電阻狀態(tài)時、和使電阻變化型元件從高電阻狀態(tài)變化到低電阻狀態(tài)時的至少一方，使所述串聯(lián)電流路徑的電阻值在規(guī)定的范圍內(nèi)隨時間變化而變化。全文摘要本發(fā)明提供一種非易失性存儲裝置，非易失性存儲裝置(300)具有存儲單元陣列，該存儲單元陣列包括多個以同一極性的電脈沖在多個電阻狀態(tài)之間進(jìn)行過渡的電阻變化型元件。將串聯(lián)電阻設(shè)定器(310)設(shè)置在存儲單元陣列(70)和電脈沖施加裝置(50)之間，通過控制串聯(lián)電阻設(shè)定器，在使所選擇的電阻變化型元件從低電阻狀態(tài)變化到高電阻狀態(tài)時和從高電阻狀態(tài)變化到低電阻狀態(tài)時的至少一方，使所述串聯(lián)電流路徑的電阻值在規(guī)定的范圍內(nèi)隨時間變化而變化。文檔編號G11C13/00GK101802921SQ20088010638公開日2010年8月11日申請日期2008年8月25日優(yōu)先權(quán)日2007年9月10日發(fā)明者加藤佳一,島川一彥申請人:松下電器產(chǎn)業(yè)株式會社