專(zhuān)利名稱(chēng)：：存儲(chǔ)單元陣列及半導(dǎo)體存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種包含多個(gè)電可擦寫(xiě)存儲(chǔ)單元的存儲(chǔ)單元陣列以及包含存儲(chǔ)單元陣列的半導(dǎo)體存儲(chǔ)器件。
背景技術(shù)：
：包含多個(gè)電可擦寫(xiě)存儲(chǔ)單元的存儲(chǔ)單元陣列已眾所周知。在存儲(chǔ)單元陣列中，以多條字線和多條位線相交叉的方式進(jìn)行布線，并且將多個(gè)存儲(chǔ)單元在該交叉點(diǎn)上配置成格子狀。一般存儲(chǔ)單元由晶體管和電容器構(gòu)成，對(duì)存儲(chǔ)單元進(jìn)行的信息的寫(xiě)入和讀出是利用電容器的充放電來(lái)實(shí)現(xiàn)的。此外，也可以如閃存存儲(chǔ)器那樣在晶體管上形成電荷存儲(chǔ)區(qū)域，并且，利用電荷存儲(chǔ)區(qū)域的電荷的有無(wú)來(lái)實(shí)現(xiàn)對(duì)存儲(chǔ)單元的信息的寫(xiě)入和讀出。不論哪種情況，當(dāng)從存儲(chǔ)器讀出信息時(shí)，都對(duì)想要讀出的存儲(chǔ)器所連接的字線施加電壓，從該存儲(chǔ)單元向位線輸出信息。通常，讀出信息的存儲(chǔ)單元的位置(字線的位置)不同，電流在位線中流過(guò)的路徑的長(zhǎng)度不同。而當(dāng)流過(guò)電流的位線長(zhǎng)度不同時(shí)，位線的電阻值也變得不同。因此，產(chǎn)生了如下問(wèn)題在連接于位線的前端的讀出放大器等所處的位置上，電流值產(chǎn)生偏差。例如，專(zhuān)利文獻(xiàn)l中公開(kāi)了流過(guò)位線的電流路徑相同的存儲(chǔ)單元的結(jié)構(gòu)。專(zhuān)利文獻(xiàn)1:日本特開(kāi)2002-1卯537號(hào)7>才艮然而，在專(zhuān)利文獻(xiàn)l所公開(kāi)的存儲(chǔ)單元的結(jié)構(gòu)中，有將一條金屬位線設(shè)定為存儲(chǔ)單元的源極電位的情況和設(shè)定為漏極電位的情況，與將1條金屬位線僅設(shè)定為存儲(chǔ)單元的源極和漏極的任意一方的電位的情況相比，存在如下問(wèn)題在金屬位線的充放電時(shí)所消耗的功率增大，此夕卜，充放電時(shí)所需要的時(shí)間也變長(zhǎng)。
發(fā)明內(nèi)容本發(fā)明就是鑒于上述問(wèn)題而做成的，目的在于提供一種存儲(chǔ)單元陣列，該存儲(chǔ)單元陣列，在進(jìn)行存儲(chǔ)單元的信息讀出時(shí)，能將位線的充放3電所需要的功率和時(shí)間抑制得較低，并且，可以抑制位線的輸出目的地處的電流值的偏差，而與讀出信息的存儲(chǔ)單元的位置無(wú)關(guān)。本發(fā)明的存儲(chǔ)單元陣列，具有多個(gè)存儲(chǔ)單元，排列于行方向和列方向上；多條字線，分別在上述行方向上延伸，并且分別按行公共連接上述存儲(chǔ)器的柵極；多條副位線，分別在上述列方向上延伸，并且分別公共連接上述存儲(chǔ)單元中彼此鄰接的存儲(chǔ)單元的漏極和源極；一對(duì)漏極選擇器和源極選擇器，連接于上述多條副位線的各自的一端；其特征在于，連接于上述副位線中彼此鄰接的副位線的一端上的漏極選擇器和源極選擇器對(duì)，彼此隔著上述字線相互配置于相反側(cè)。本發(fā)明的半導(dǎo)體存儲(chǔ)器件，具有存儲(chǔ)單元陣列，其包括多個(gè)存儲(chǔ)單元，排列于行方向和列方向上；多條字線，分別在上述行方向上延伸，并且分別按行公共連接上述存儲(chǔ)器的柵極；多條副位線，分別在上述列方向上延伸，并且分別公共連接上述存儲(chǔ)單元中彼此鄰接的存儲(chǔ)單元的漏極和源極；一對(duì)漏極選擇器和源極選擇器，連接于上述多條副位線的各自的一端；主位線，經(jīng)由上述源極選擇器連接于上述副位線；電壓供給線，經(jīng)由上述漏極選擇器連接于上述副位線；字線選擇單元，選擇上述多條字線中的任意一條；存儲(chǔ)單元信息讀取單元，選擇上述多個(gè)漏極選擇器中的任意一個(gè)和上述多個(gè)源極選擇器中的任意一個(gè)，并從連接于字線選擇單元所選擇的字線上的存儲(chǔ)器中的任意一個(gè)讀出信息；其特征在于，上述存儲(chǔ)單元信息讀取單元對(duì)漏極選擇器和源極選擇器進(jìn)行選擇，上述漏極選擇器和源極選擇器隔著上述多條字線相互配置于相反側(cè)。圖l是表示本發(fā)明的存儲(chǔ)單元陣列的一例的圖。圖2是表示流過(guò)存儲(chǔ)單元陣列的電流的路徑的圖。圖3是表示流過(guò)存儲(chǔ)單元陣列的電流的路徑的圖。圖4是將本發(fā)明的存儲(chǔ)單元陣列與多路轉(zhuǎn)接器(multiplexer)電路和讀出放大器電路同時(shí)表示的圖。符號(hào)說(shuō)明1:存儲(chǔ)單元陣列，11、12恒壓電源，20、21、22:通路(via),31~38:選擇器選擇線，41、42:電壓供給線，50:多路轉(zhuǎn)接器電路，60:讀出放大器電路，al~a5、bl~b5:副位線的端點(diǎn)，MB、MB1:主位線，M11~M14、M21~M24、MnlMn4:存儲(chǔ)單元，MS:存儲(chǔ)單元組，DS1DS4:漏極選擇器，SB1~SB5:副位線，SSI~SS4:源極選擇器，WD、WDlWDn:字線具體實(shí)施方式以下，一邊參照附圖一邊對(duì)本發(fā)明所涉及的實(shí)施例詳細(xì)地進(jìn)行說(shuō)明。圖l是表示本發(fā)明的存儲(chǔ)單元陣列的一例的圖。在存儲(chǔ)單元陣列1中包括由排列于行方向和列方向(即呈矩陣狀)的多個(gè)存儲(chǔ)單元構(gòu)成的存儲(chǔ)單元組MS。在這里所說(shuō)的行方向，例如是指存儲(chǔ)單元Mll、M12、M13以及M14的排列等。此外，在這里所說(shuō)的列方向，例如是指存儲(chǔ)單元Mll、M21、…Mnl(此處的n為2以上的整數(shù))的排列等。各個(gè)存儲(chǔ)單元，例如在晶體管上形成有電荷存儲(chǔ)區(qū)域，并利用電荷存儲(chǔ)區(qū)域的電荷的有無(wú)來(lái)實(shí)現(xiàn)對(duì)存儲(chǔ)單元的信息的寫(xiě)入和讀出。多個(gè)存儲(chǔ)單元的各自的柵極沿著行方向公共連接于各個(gè)字線WDlWDn(此處的n為2以上的整數(shù))。例如，存儲(chǔ)單元Mll、M12、M13、以及M14等的柵極沿著行方向公共連接于字線WD1。多個(gè)存儲(chǔ)器的各自的漏極或源極沿著列方向公共連接于各個(gè)副位線SB1SB5。例如，存儲(chǔ)器Mll、M21、...Mnl的漏極或源極沿著列方向公共連接于副位線SB1。一對(duì)漏極選擇器和源極選擇器連接于各個(gè)副位線SB1SB5的一端。更詳細(xì)而言，連接于副位線SB1SB5中彼此鄰接的副位線的一端的漏極選擇器和源極選擇器對(duì)，彼此隔著WDlWDn配置于相反側(cè)。例如，副位線SB3和副位線SB2是相互鄰接的。漏極選擇器DS3和源極選擇器SS2對(duì)，連接于副位線SB3的一端b3上，而漏極選擇器DS2和源極選擇器SS1對(duì)，連接于副位線SB2的一端a2上。漏極選擇器DS3和源極選擇器SS2對(duì)與漏極選擇器DS2和源極選擇器SS1對(duì)，隔著字線WD1~WDn相互配置于相反側(cè)。漏極選擇器DS1和DS3連接于電壓供給線42。電壓供給線42上連接有恒壓電源12。電壓供給線42經(jīng)由漏極選擇器DS1連接于副位線SB1和副位線SB5，經(jīng)由漏極選擇器DS3連接于副位線SB3。恒壓電源12對(duì)連接于副位線SB1、SB3以及SB5的存儲(chǔ)單元的漏極設(shè)定電壓。此外，漏極選擇器DS2和DS4連接于電壓供給線41。電壓供給線41上連接有恒壓電源11。電壓供給線41經(jīng)由漏極選擇器DS2連接于副位線SB2，并經(jīng)由漏極選擇器DS4連接于副位線SB4。恒壓電源11對(duì)連接于副位線SB2和SB4的存儲(chǔ)單元的漏極設(shè)定電壓。副位線SB1經(jīng)由源極選擇器SS4、副位線SB2經(jīng)由源極選擇器SS1、副位線SB3經(jīng)由源極選擇器SS2、副位線SB4經(jīng)由源極選擇器SS3、副位線SB5經(jīng)由源極選擇器SS4連接于利用點(diǎn)劃線表示的主位線MB1。主位線MB1是布線寬度比副位線SB1SB5寬的帶狀導(dǎo)體。在這里，主位線MB1布置于不同于副位線SB1SB5的布線層。副位線SB1、SB3和SB5通過(guò)通路22、副位線SB2和SB4通過(guò)通路21分別連接于主位線MB1。并且，主位線MB1并非在通路21和通路22的附近就斷了，實(shí)際上，在上下方向上比圖示的情況延伸得長(zhǎng)。本發(fā)明的半導(dǎo)體存儲(chǔ)器件具有對(duì)字線WD1~WDn中的任意一條進(jìn)行選擇的字線選擇單元。其通過(guò)經(jīng)由包含于字線選擇單元的一部分并且連接于字線WDlWDn的字線選擇部(未圖示)，對(duì)字線WDlWDn中的任意一條施加電壓，來(lái)選擇該一條字線。通過(guò)利用字線選擇單元對(duì)字線WDlWDn中的任意一條施加電壓，來(lái)選擇/>共連接于該一條字線的多個(gè)存儲(chǔ)單元。例如，若利用字線選擇單元對(duì)字線WD1施加電壓，則選擇公共連接于字線WD1的存儲(chǔ)單元Mil~M14。此外，本發(fā)明的半導(dǎo)體存儲(chǔ)器件具有存儲(chǔ)單元信息讀出單元，該存儲(chǔ)單元信息讀出單元，對(duì)漏極選擇器DS1DS4中的任意一個(gè)和源極選擇器SSI~SS4中的任意一個(gè)進(jìn)行選擇，并從連接于字線選擇單元所選擇的字線上的存儲(chǔ)單元中的任意一個(gè)讀出信息。漏極選擇器DS1DS4和源極選擇器SSI~SS4分別為晶體管，通過(guò)包含于存儲(chǔ)單元信息讀出單元的一部分的選擇器選擇部(未圖示)，對(duì)它們的柵極施加電壓，選擇該漏極選擇器或源極選擇器。選擇器選擇部連接于選擇器選擇線31~38，通過(guò)這些選擇線對(duì)漏極選擇器DS1~DS4和源極選擇器SSI~SS4的柵極施加電壓。例如，若存儲(chǔ)單元信息讀出單元從選擇器選擇線31對(duì)漏極選擇器DS4的柵極施加電壓，則將選擇漏極選擇器DS4。表1是表示漏極選擇器DS1~DS4和源極選擇器SSI~SS4的選擇模式的表。(表l)<table>tableseeoriginaldocumentpage7</column></row><table>該表中的"存儲(chǔ)單元"中示出了表示選擇模式的符號(hào)1A~4B。在選擇模式1A或IB時(shí)選擇存儲(chǔ)單元Mll、M21、…Mnl的任意一個(gè)。選擇這些存儲(chǔ)單元內(nèi)的哪一個(gè)由對(duì)字線WD1~WDn中的哪一條施加有電壓來(lái)決定。同樣地，在選擇模式2A或2B時(shí)，則選擇存儲(chǔ)單元M12、M22、…Mn2中的任意一個(gè)，在選擇模式3A或3B時(shí)，則選擇存儲(chǔ)單元M13、M23、…Mn3中的任意一個(gè)，在選擇模式4A或4B時(shí)，則選擇存儲(chǔ)單元M14、M24、…Mn4中的任意一個(gè)。"漏極選擇器，，和"源極選擇器"中，按選擇模式分別示出了存儲(chǔ)單元信息讀出單元同時(shí)選擇的漏極選擇器和源極選擇器。例如，在選擇模式1A時(shí)，表示存儲(chǔ)單元信息讀出單元同時(shí)選擇漏極選擇器DS1和源極選擇器SS1。此時(shí)，若對(duì)字線WD1施加有電壓，則在存儲(chǔ)單元M11中，連接于副位線SB1的一側(cè)為漏極，而連接于副位線SB2的一側(cè)為源極。在此情況下，從圖1中所示的存儲(chǔ)單元Mil的左側(cè)向右側(cè)流過(guò)電流。此外，在選擇模式1B時(shí)，存儲(chǔ)單元信息讀取單元同時(shí)選擇漏極選擇器DS2和源極選擇器SS4。此時(shí)，若對(duì)字線WD1施加有電壓，則在存儲(chǔ)單元M11中，連接于副位線SB2的一側(cè)為漏極，而連接于副位線SB1的一側(cè)為源極。在此情況下，從圖1所示的存儲(chǔ)單元Mil的右側(cè)向左側(cè)流過(guò)電流。這樣，在表1中的"存儲(chǔ)單元"中所示的符號(hào)的末尾為A的情況下，電流從左側(cè)向右側(cè)流過(guò)存儲(chǔ)單元，而在符號(hào)的末尾為B的情況下，電流從右側(cè)向左側(cè)流過(guò)存儲(chǔ)單元。根據(jù)圖1和表1可知，存儲(chǔ)單元信息讀出單元同時(shí)選擇隔著字線WDl~WDn相互配置于相反側(cè)的漏極選擇器和源極選擇器。例如，在選擇模式3A時(shí)，存儲(chǔ)單元信息讀出單元同時(shí)選擇漏極選擇器DS3和源極選擇器SS3,不過(guò)，漏極選擇器DS3和源極選擇器SS3隔著字線WD1WD4相互配置于相反側(cè)。在其他的所有選擇模式下也一樣，同時(shí)選擇的漏極選擇器和源極選擇器隔著字線WD1WDn相互配置于相反側(cè)。圖2是表示在字線選擇單元選擇了字線WD1、并且存儲(chǔ)單元信息讀出單元選擇了漏極選擇器DS1和源極選擇器SS1(選擇模式1A)的情況下，流過(guò)存儲(chǔ)單元陣列1的電流的路徑的圖。電流所流過(guò)的路徑用粗線表示。電流的流動(dòng)方向用箭頭表示。因?yàn)榇鎯?chǔ)單元信息讀出單元選擇了漏極選擇器DS1，所以電流從漏極選擇器DS1的漏極向源極流動(dòng)。由此，電流從恒壓電源12向副位線SB1流動(dòng)。因?yàn)樽志€選擇單元選擇了字線WD1，所以電流從其柵極連接于字線WD1的存儲(chǔ)單元Mll的漏極向源極流動(dòng)。此外，因?yàn)榇鎯?chǔ)單元信息讀出單元選擇了源極選擇器SS1，所以電流從源極選擇器SS1的漏極向源極流動(dòng)。由此，電流從存儲(chǔ)單元Mll的源極向通路21流動(dòng)。電流經(jīng)由通路21在主位線MB1上流過(guò)。在主位線MB1上連接有讀出放大器電路(未圖示)，電流在連接有讀出放大器電路的方向(從通路21向通路22的方向)上流動(dòng)。利用上述的電流的路徑，將存儲(chǔ)單元信息讀出單元從存儲(chǔ)單元Mil讀出的信息提供給讀出放大器電路。圖3是表示在字線選擇單元選擇了字線WDn、并且存儲(chǔ)單元信息讀出單元選擇了漏極選擇器DS1和源極選擇器SS1(選擇模式1A)的情況下，流過(guò)存儲(chǔ)單元陣列1的電流的路徑的圖。和圖2—樣，電流的流經(jīng)路徑用粗線表示，并且電流的流動(dòng)方向用箭頭表示。因?yàn)榇鎯?chǔ)單元信息讀出單元選擇了漏極選擇器DSl,所以，電流從漏極選擇器DS1的漏極向源極流動(dòng)。由此，電流從恒壓電源12向副位線SB1流動(dòng)。因?yàn)樽志€選擇單元選擇了字線WDn，所以，電流從其柵極連接于字線WDn的存儲(chǔ)單元Mnl的漏極向源極流動(dòng)。此外，因?yàn)榇鎯?chǔ)單元信息讀出單元選擇了源極選擇器SS1，所以，電流從源極選擇器SS1的漏極向源極流動(dòng)。由此，電流從存儲(chǔ)單元Mnl的源極向通路21流動(dòng)。電流經(jīng)由通路21在主位線MB1上流過(guò)。主位線MB1上連接有讀出放大器電路(未圖示)，電流在連接有讀出放大器電路的方向(從通路21到通路22的方向)上流動(dòng)。利用上述的電流的路徑，將存儲(chǔ)單元信息讀出單元從存儲(chǔ)單元Mnl讀出的信息提供給讀出放大器電路。根據(jù)圖2和圖3可知，即使是在所選擇的存儲(chǔ)單元(字線)不同的情況下，流過(guò)存儲(chǔ)單元陣列1的電流的路徑長(zhǎng)度也基本沒(méi)有差別。因此，即使在所選擇的存儲(chǔ)單元(字線)不同的情況下，在電流流動(dòng)的路徑上的布線電阻值也基本沒(méi)有差別，從而可以抑制在主位線MB1的輸出目的地(讀出放大器電路等)處的電流值的偏差。即使在所選擇的存儲(chǔ)單元(字線)不同的情況下，流過(guò)存儲(chǔ)單元陣列1的電流的路徑長(zhǎng)度也基本沒(méi)有差別是因?yàn)檫B接于彼此鄰接的副位線的一端的漏極選擇器和源極選擇器對(duì)，彼此隔著字線WDlWDn配置于相反側(cè)。此外，還因?yàn)榇鎯?chǔ)單元信息讀出單元同時(shí)選擇隔著字線WD1~WDn相互配置于相反側(cè)的漏極選擇器和源極選擇器。由于具有這樣的配置，因此不管所選擇的存儲(chǔ)單元如何，電流都從副位線的一端流到另一端，所以電流流經(jīng)的路徑長(zhǎng)度沒(méi)有差別。假設(shè)，連接于彼此鄰接的副位線的一端的漏極選擇器和源極選擇器對(duì)，彼此位于字線WDlWDn的同側(cè)，而存儲(chǔ)單元信息讀出單元同時(shí)選擇了配置于字線WDlWDn的同側(cè)的漏極選擇器和源極選擇器。在此情況下，電流在副位線上，從該副位線的一端流到連接著所選擇的存儲(chǔ)單元的位置，并從該位置U型轉(zhuǎn)彎，從鄰接的副位線上流過(guò)。因此，由于所選擇的存儲(chǔ)單元的位置不同，在副位線上流過(guò)的電流的路徑長(zhǎng)度也就不同。副位線的布線寬度比主位線的布線寬度窄、并且布線的膜厚也薄，所以，副位線的布線電阻為較大的值。因此，為了抑制電流值的偏差，如本實(shí)施例所示那樣將流經(jīng)副位線的電流的路徑長(zhǎng)度設(shè)置為相同是有效的。當(dāng)電流的偏差較大的情況下，在利用讀出放大器電路將主位線的電壓放大到可以利用數(shù)字電平進(jìn)行處理的大小時(shí)，數(shù)字電平產(chǎn)生錯(cuò)誤的頻度增多，不過(guò)，通過(guò)如本實(shí)施例那樣對(duì)輸入讀出放大器電路的電流值的偏差進(jìn)行抑制，可以減少數(shù)字電平的錯(cuò)誤，并可以期待提高制造存儲(chǔ)單元陣列時(shí)的成品率。如本實(shí)施例所示，從恒壓電源12經(jīng)由電壓供給線42向存儲(chǔ)單元Mil的漏極供給電壓。此外，主位線MB1通過(guò)源極選擇器SS1與副位線SB2連接，從而被設(shè)定為存儲(chǔ)單元Mil的源極電位。并且，主位線MB1在選擇模式1A以外的所有選擇模式下也同樣僅被設(shè)定為存儲(chǔ)單元的源極電位。由此，因?yàn)椴恍枰辜虞d在主位線MB1上的電位發(fā)生變化，所以，相比將主位線MBl設(shè)定為存儲(chǔ)單元Mll的漏極電位和源極電位這兩者的結(jié)構(gòu)，可以將主位線MB1的充放電所需要的功率和時(shí)間抑制得較低。此外，主位線MB1以外的主位線(未圖示)也同樣僅被設(shè)定為存儲(chǔ)單元的源極電位。由此，可以將和主位線MB1鄰接的主位線(未圖示)之間的耦合電容抑制得較低，并且能將充放電所需要的時(shí)間抑制得較低。因?yàn)橹魑痪€的布線寬度比副位線的布線寬度寬，并且布線的膜厚也厚，所以寄生于主位線的布線的電容為較大的值。因此，為了抑制主位線的充放電所需要的功率和時(shí)間，如本實(shí)施例所示那樣將主位線僅設(shè)定為存儲(chǔ)單元的源極電位是有效的。如上所述，根據(jù)本實(shí)施例，在進(jìn)行存儲(chǔ)單元的信息讀出時(shí)，可以將位線的充放電所需要的功率和時(shí)間抑制得較低，并且，可以不管讀出信息的存儲(chǔ)單元的位置如何，都可以抑制位線的輸出目的地處的電流值的偏差。上述的存儲(chǔ)單元陣列1,通常如圖4所示那樣連接于多路轉(zhuǎn)接器電路和讀出放大器電路。在此配置有多個(gè)和存儲(chǔ)單元陣列l(wèi)相同結(jié)構(gòu)的存儲(chǔ)單元陣列。利用在行方向延伸的字線WD的集合分成塊BL1和塊BL2。在本圖中表示了塊為2個(gè)的情況，不過(guò)，實(shí)際的半導(dǎo)體存儲(chǔ)器件可以由多個(gè)塊構(gòu)成。字線WD在塊內(nèi)的存儲(chǔ)單元陣列中是公共的。在列方向上延伸的副位線SB為塊內(nèi)的布線。副位線SB通過(guò)通路20連接于主位線MB(這里，該圖中未表示出該連接的線)。各主位線MB，對(duì)于塊BL1和塊BL2是公共的，并且經(jīng)由多路轉(zhuǎn)接器電路50連接于讀出放大器電路60。另外，多路轉(zhuǎn)接器電路50,只要是對(duì)從各主位線MB輸入的電流中的一個(gè)進(jìn)行選擇的通常的多路轉(zhuǎn)接器電路即可。此外，讀出放大器電路60，只要是用于將從主位線MB輸出的電流進(jìn)行放大的通常的讀出放大器電路即可。根據(jù)本實(shí)施例，不論選擇哪一個(gè)存儲(chǔ)單元(字線)，電流在副位線SB上流過(guò)的路徑長(zhǎng)度(副位線SB的布線電阻值)都基本相同，因此，可以抑制到達(dá)讀出放大器電路60的電流值的偏差。本實(shí)施例是存儲(chǔ)單元信息讀出單元利用選擇模式1A選擇了漏極選擇器DS1和源極選擇器SS1的情況下的例子，不過(guò)，在存儲(chǔ)單元信息讀出單元利用其他選擇模式選擇了其他漏極選擇器和源極選擇器的情況下，也能得到和上述相同的效果。本實(shí)施例是將副位線設(shè)定成5條副位線SB1~SB5的例子，但是本發(fā)明所涉及的副位線的條數(shù)沒(méi)有限制。此外，關(guān)于存儲(chǔ)單元的個(gè)數(shù)也沒(méi)有限制。本實(shí)施例是將漏極選擇器設(shè)定成5個(gè)漏極選擇器DS1DS4(DS1為2個(gè))，以及，將源極選擇器設(shè)定成5個(gè)源極選擇器SSI~SS4(SS4為2個(gè))的例子，但是，本發(fā)明所涉及的漏極選擇器和源極選擇器的個(gè)數(shù)沒(méi)有限制，可以根據(jù)存儲(chǔ)單元的個(gè)數(shù)進(jìn)行增減。權(quán)利要求1.一種存儲(chǔ)單元陣列，具有多個(gè)存儲(chǔ)單元，排列于行方向和列方向上；多條字線，分別在上述行方向上延伸，并且分別按行公共連接上述存儲(chǔ)單元的柵極；多條副位線，分別在上述列方向上延伸，并且分別公共連接上述存儲(chǔ)單元中彼此鄰接的存儲(chǔ)單元的漏極和源極；以及一對(duì)漏極選擇器和源極選擇器，連接于上述多條副位線的各自的一端；其特征在于，連接于上述副位線中彼此鄰接的副位線的一端上的漏極選擇器和源極選擇器對(duì)，彼此隔著上述字線相互配置于相反側(cè)。2.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元陣列，其特征在于，包括主位線，通過(guò)上述源極選擇器連接于上述副位線；以及，電源供給線，通過(guò)上述漏極選擇器連接于上述副位線。3.—種半導(dǎo)體存儲(chǔ)器件，具有存儲(chǔ)單元陣列，其包括多個(gè)存儲(chǔ)單元，排列于行方向和列方向上；多條字線，分別在上述行方向上延伸，并且分別按行公共連接上述存儲(chǔ)單元的柵極；多條副位線，分別在上述列方向上延伸，并且分別公共連接上述存儲(chǔ)單元中彼此鄰接的存儲(chǔ)單元的漏極和源極；一對(duì)漏極選擇器和源極選擇器，連接于上述多條副位線的各自的一端；以及主位線，通過(guò)上述源極選擇器連接于上述副位線；字線選擇單元，選擇上述多條字線中的任意一條；存儲(chǔ)單元信息讀取單元，選擇上述多個(gè)漏^擇器中的任意一個(gè)和上述多個(gè)源極選擇器中的任意一個(gè)，并從連接于字線選擇單元所選擇的字線上的存儲(chǔ)器中的任意一個(gè)讀出信息；其特征在于，上述存儲(chǔ)單元信息讀取單元對(duì)漏極選擇器和源極選擇器進(jìn)行選擇，上述漏極選擇器和源極選擇器隔著上述多條字線相互配置于相反側(cè)。4.根據(jù)權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，包括電壓供給線，該電壓供給線通過(guò)上述漏極選擇器連接于上述副位線。全文摘要本發(fā)明提供一種存儲(chǔ)單元陣列及半導(dǎo)體存儲(chǔ)器件，該存儲(chǔ)單元陣列在進(jìn)行存儲(chǔ)單元的信息讀出時(shí)，可以將位線的充放電所需要的功率和時(shí)間抑制得較低，并且不管讀出信息的存儲(chǔ)單元的位置如何，都可以抑制位線的輸出目的地處的電流值的偏差。本發(fā)明的存儲(chǔ)單元陣列中，漏極選擇器和源極選擇器對(duì)，彼此隔著字線相互配置于相反側(cè)，上述漏極選擇器和源極選擇器對(duì)，連接于彼此鄰接的副位線的一端。文檔編號(hào)G11C16/06GK101312073SQ200810007420公開(kāi)日2008年11月26日申請(qǐng)日期2008年3月7日優(yōu)先權(quán)日2007年5月21日發(fā)明者寺沢朋憲,村田伸一申請(qǐng)人:沖電氣工業(yè)株式會(huì)社