專利名稱：非易失性存儲單元以及存儲器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性(nonvolatile)存儲器，特別是涉及多端口電 阻形式存儲單元(memory cell)、具有多端口的電阻形式存儲器陣列、以及 使用相同技術(shù)背景的系統(tǒng)。
背景技術(shù)：
電阻形式存儲器的邏輯"0"和邏輯"1"狀態(tài)是由存儲器的電阻差異所 確定，而非傳統(tǒng)上由儲存在電容的電荷所確定。目前，有幾種已知的電阻形 式存儲器例如，磁阻式隨機存取存儲器(magnetoresistive random access memory, MRAM)以及相變隨機存取存儲器(phase change random access memory, PRAM)。近來，由納米管(nanotube)組成的存儲單元也提供電 阻形式存儲器。磁阻式隨機存取存儲器是一種使用磁力的非易失性存儲器，
而不是使用儲存在電容的電荷來儲存數(shù)據(jù)(例如動態(tài)隨機存取存儲器
(dynamic random access memory ， DRAM )」與鐵電隨豐幾存取存儲器 (ferroelectric random access memory, FRAM)皆為電容形式存儲器)。傳統(tǒng) 磁阻式隨機存取存儲器單元已由發(fā)明人Jhon Jhy Liaw于美國專利第 10/卯7,977號"Magnetic Random Access Memory Device，，公開，在此合并以作 為參考。
傳統(tǒng)電阻式存儲單元有幾個限制。其中一個限制為從存儲單元讀出數(shù)據(jù) 的速度?，F(xiàn)今，邏輯電路操作在千兆赫的頻率范圍。然而，傳統(tǒng)電阻式存儲 單元元件受限于操作速度，非常慢，導(dǎo)致邏輯電路與存儲器之間有明顯的性 能差距。因為邏輯電路所支持的電阻式存儲器元件無法提供足夠快的數(shù)據(jù)及 指令，以導(dǎo)致邏輯電路得到不佳的性能。因此，結(jié)果造成電阻式存儲器元件 有瓶頸存在，尤其是在單一芯片上整合存儲器與邏輯電路系統(tǒng)的系統(tǒng)整合芯 片(System on Chip, SoC)設(shè)計。因而希望能改善電阻式存儲器元件存取數(shù) 據(jù)的速度。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種電阻形式存儲單元，用以改善多端口讀出存 取。在一實施例中， 一種存儲器系統(tǒng)，包括安排在陣列內(nèi)的多個電阻形式存 儲單元，其中上述各電阻形式存儲單元具有一對應(yīng)的第一端口以及-"對應(yīng)的 第二端口 。上述各第一端口能夠讀出存取以及寫入存取至對應(yīng)的上述電阻形 式存儲單元。上述各第二端口能夠讀出存取至對應(yīng)的上述電阻形式存儲單 元。以及上述存儲器系統(tǒng)能夠與另一讀出存取同時發(fā)生讀出或是寫入存取。 在一些實施例中，電阻形式存儲單元為磁阻式隨機存取存儲器，然而電阻形 式存儲單元也可以為相變隨機存取存儲器、由納米管組成的存儲單元，諸如
此類。在另一實施例中， 一種非易失性存儲單元，包括 一電阻形式存儲元 件，具有一電極層；多個晶體管，上述各晶體管具有一柵極節(jié)點耦接至上述 電極層；以及一參考晶體管，包括一漏極節(jié)點以及一源極節(jié)點，其中上述漏 極節(jié)點與上述源極節(jié)點之一被耦接至上述電極層。上述各晶體管提供一對應(yīng) 的端口，用以從非易失性存儲單元讀出數(shù)據(jù)。
所述的非易失性存儲單元，其中所述電阻形式存儲元件包括--磁阻式存 儲裝置。
所述的非易失性存儲單元，其中所述各晶體管還包括一漏極節(jié)點，其中 所述各晶體管的所述漏極節(jié)點被耦接至一既定電壓節(jié)點。
所述的非易失性存儲單元，還包括多個端口，其中所述各晶體管還包括 -源極節(jié)點，以及所述各晶體管的所述源極節(jié)點被耦接至對應(yīng)的所述端口之
所述的非易失性存儲單元，其中所述各晶體管還包括一源極節(jié)點，以及 所述各晶體管的所述源極節(jié)點被耦接至一接地信號節(jié)點。
所述的非易失性存儲單元，還包括多個端口，其中所述各晶體管還 包括一漏極節(jié)點，以及所述各晶體管的所述漏極節(jié)點被耦接至對應(yīng)的所
述端口之-- 。
在另一實施例中， 一種非易失性存儲單元，包括一電阻形式存儲元件， 具有一第一電極導(dǎo)體、 一第二電極導(dǎo)體，以及一位于上述第一電極導(dǎo)體以及 上述第二電極導(dǎo)體之間的阻抗存儲裝置。 一第一導(dǎo)線，電性耦接至上述第-
電極導(dǎo)體； 一第一以及第二晶體管，各包括一柵極節(jié)點以及一源極節(jié)點以及 - 一漏極節(jié)點，其中上述各晶體管的柵極節(jié)點被電性耦接至上述第二電極導(dǎo) 體。上述非易失性存儲單元還包括一第二以及第三導(dǎo)線，其中上述第二導(dǎo)線 被電性連接至上述第一晶體管的源極節(jié)點與漏極節(jié)點之-一，以及上述第二導(dǎo) 線被電性連接至上述第二晶體管的源極節(jié)點與漏極節(jié)點之一。
所述的非易失性存儲單元，其中所述阻抗存儲裝置包括一磁阻式存儲裝置。
所述的非易失性存儲單元，其中所述第二導(dǎo)線被電性耦接至所述第一晶 體管的所述漏極節(jié)點，以及所述第一晶體管的所述源極節(jié)點被電性耦接至所 述第二晶體管的所述源極節(jié)點。
所述的非易失性存儲單元，其中所述第二導(dǎo)線被電性耦接至所述第---晶 體管的所述源極節(jié)點，以及所述第一晶體管的所述漏極節(jié)點被電性耦接至所 述第二晶體管的所述漏極節(jié)點。


圖1是顯示根據(jù)本發(fā)明一實施例磁阻式隨機存取存儲器單元的示意圖。
圖2是顯示圖1中磁阻式隨機存取存儲器單元的立體圖。 圖3是顯示傳統(tǒng)磁隧穿接面結(jié)構(gòu)的示意方塊圖。
圖4是顯示在圖3磁阻元件中電阻以及自由層與固定層的相對的磁場方 位的關(guān)系圖。
圖5是顯示包括如圖1所顯示的存儲單元的存儲器陣列的簡單平面圖。 圖6是顯示具有額外編程線的實施例磁阻式隨機存取存儲器存儲單元的
示意圖。
圖7是顯示圖6中包括存儲單元的存儲器陣列的簡單平面圖。 圖8是顯示根據(jù)本發(fā)明一實施例磁阻式隨機存取存儲器單元的另一實施 例的立體圖。
圖9A、 9B是顯示根據(jù)本發(fā)明一實施例磁阻式隨機存取存儲器單元的布 局圖。
其中，附圖標記說明如下
100磁阻式隨機存取存儲器陣列
108、 908第一放大晶體管 110、 910第二放大晶體管 110b、 110n、 808、 810放大晶體管 112、 812節(jié)點 114、 115、 814、 815VSS 116、 816、 916第一編程線 118、 818、 918第二編程線 118 b、 118n漏極節(jié)點 120、 820、 920字符線 122、 822位線 124、 826、 926參考晶體管 130第一感測放大器 132、 136參考單元 134第二感測放大器 140行選擇器 142列選擇器 150存儲單元 300磁阻元件 302頂層電極層 304鐵磁自由層 306間隔層 308鐵磁固定層 310反鐵磁固定層 312、 912底層電極層 824、 924位寫入線 850、 950磁阻式隨機存取存儲器單元 930、 932介質(zhì)孔 934金屬引線接合墊 942、 944多晶硅 946、 948、 952金屬層
具體實施例方式
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉 出較佳實施例，并配合附圖，作詳細說明如下-實施例
電阻形式存儲單元較佳地使用多端口的讀出存取。在一實施例中，存儲 器系統(tǒng)提供被安排在一陣列的多個磁阻式隨機存取存儲器單元。在存儲器系 統(tǒng)中，各個磁阻式隨機存取存儲器單元具有一對應(yīng)的第一端口及-一對應(yīng)的第 二端口。同時，各個第一端口能夠讀出存取和寫入存取到對應(yīng)的磁阻式隨機
存取存儲器單元，以及各個第二端口能夠讀出存取到對應(yīng)的磁阻式隨機存取 存儲器單元。而且，存儲器系統(tǒng)能與另一讀出存取同時發(fā)生讀出或是寫入存取。
圖1是顯示磁阻式隨機存取存儲器陣列100的部分示意圖，其中包括存 儲單元150。存儲單元150包括磁阻(magnetoresistive， MR)元件300、參 考晶體管124、第一放大晶體管108，以及第二放大晶體管110。磁阻元件 300包括如圖3所示的302到312層并且描述如下。值得注意的是，磁阻元 件300也可以是另一種電阻形式存儲單元，例如相變隨機存取存儲器單元、 由納米管組成的存儲單元，諸如此類。
參考晶體管124有一柵極節(jié)點耦接至位線(bit line) 122，有 一源極節(jié)點 耦接至任一既定電壓Vdd或接地信號Vss 115 (根據(jù)下文描述的讀出架構(gòu)來 確定)，以及一漏極節(jié)點耦接至磁阻元件300的底層電極層(bottom electrode) (圖3中312所示)。
第一放大晶體管108的柵極節(jié)點耦接至參考晶體管124的漏極節(jié)點與磁 阻元件300的底層電極層(圖3中312所示)，如節(jié)點112所顯示。第一放 大晶體管108的漏極節(jié)點耦接至第一編程線(program line) 116，以及第一 放大晶體管108的源極節(jié)點耦接至Vss114。同樣地，第二放大晶體管110 的柵極節(jié)點耦接至參考晶體管124的漏極節(jié)點和磁阻元件300的底層電極層 312。第二放大晶體管110的漏極節(jié)點耦接至第二編程線118，以及其源極節(jié) 點耦接至Vss114。
磁阻元件300的頂層電極層(圖3中302所示)耦接至字符線(word line)
120。為了進行寫入的動作，第一編程線116延伸到磁阻元件300的附近。
存儲單元150外部的磁阻式隨機存取存儲器陣列100元件包括耦接至第 一編程線116的第一感測放大器(sense amplifier) 130，和耦接至第二編程 線118的第二感測放大器134。在讀出的動作期間，根據(jù)第一編程線116和 第二編程線118的電壓(或電流)是否高于或低于參考電壓(或電流)，第 一感測放大器130和/或第二感測放大器134能確定存儲單元150的邏輯狀 態(tài)。在一些實施例中，參考電壓(或電流)來自于任意的參考單元(reference cell) 132和參考單元136，分別耦接于感測放大器130和感測放大器134。 參考單元132和參考單元136包括固定在中間電阻大小的磁阻元件。在其它 實施例中，提供一固定電壓(或電流)給感測放大器130和134作為參考電 壓(或是參考電流)。
磁阻式隨機存取存儲器陣列IOO還包括行選擇器(column selector) 140 和列選擇器(row selector) 142。行選擇器140以及列選擇器142當作磁阻 式隨機存取存儲器陣列的尋址單元(addressing cell)使用。為了這個目的， 行選擇器140控制位線122的電壓大小，而列選擇器142控制字符線120的 電壓大小。
圖2是顯示以圖1中磁阻式隨機存取存儲器存儲單元為實施例的立體 圖。字符線120提供第一導(dǎo)線電性連接至磁阻元件300的頂層電極層(圖3 中302所示)。第一編程線116和第二編程線118提供導(dǎo)線延伸大體上正交 于字符線120。位線122提供導(dǎo)線延伸大體上平行于第- 編程線116與第— 編程線118。存儲單元150可被安排在如圖5的平面圖所描述的陣列中。雖 然第一編程線116和第二編程線118顯示在相同傳導(dǎo)層(conductive layer) 上，為了使存儲單元的尺寸最佳化，位線122、第一編程線116和第二編程 線118也可由不同傳導(dǎo)層所組成。而且，為了讀出/寫入電流最佳化以及存儲 單元尺寸的最佳化，第一編程線116的寬度大體上等于磁阻元件300的寬度， 并且大于第二編程線118的寬度。此外，第一編程線116、第二編程線18 和字符線120可依據(jù)存儲單元的設(shè)計而交叉成銳角。
在寫入的動作期間，電流流經(jīng)第一編程線116以及電流通過字符線120。 這些電流量的大小被選擇使得理想上所產(chǎn)生的磁場沒有足夠強的能量以影 響陣列內(nèi)其它類似磁阻元件的存儲狀態(tài)，然而兩磁場的結(jié)合(在磁阻元件300 內(nèi))足夠用以切換磁阻元件300的存儲狀態(tài)(例如切換自由層304的磁矩，
如圖3所顯示)。
圖8所詳細描繪的另一實施例中，使用了專用的寫入線(write line)。 例如，通過電流流經(jīng)過位寫入線824來完成寫入的動作，位寫入線824延伸 到相同或是不同的方向，如同第一編程線8i6和第二編程線818。位寫入線 824非常接近底層電極層(如圖3中312所示)。
然而，在另一實施例中，經(jīng)由電流流過第一編程線116 (如同位寫入線) 來完成寫入的動作，此動作延伸到相同或是不同的方向，例如第二編程線 118。上述位寫入線非常接近底層電極層(如圖3中312所示)。因此，第 一端口導(dǎo)線能完成寫入及讀出動作的兩種功能。
圖3是顯示典型磁阻元件300的例子。磁阻元件300包括頂層電極層 302、鐵磁自由層304、當作隧穿阻擋層(tunneling barrier)的間隔層(spacer) 306 、 鐵磁固定層 (ferromagnetic pinned layer ) 308 、 反鐵磁固定層 (antiferromagnetic pinning layer) 310，以及底層電極層312。鐵磁自由層304 與鐵磁固定層308是由鐵磁材料所構(gòu)成，例如鈷-鐵或是鎳-鈷-鐵。反鐵磁 固定層310是由反鐵磁材料所構(gòu)成，例如鉑錳材料。位于鐵磁固定層308 與反鐵磁固定層310之間的靜磁耦合(Magnetostatic coupling)造成鐵磁固 定層308有一固定磁矩。另一方面，根據(jù)磁場應(yīng)用，鐵磁自由層304有一磁 矩能在第-一方向和第二方向之間切換。其中，第一方位平行于鐵磁固定層308 的磁矩，以及第二方位與鐵磁固定層308的磁矩平行但方向相反，后稱反平 矛亍(antiparallel)。
間隔層306位于鐵磁固定層308與鐵磁自由層304之間。間隔層306是 由絕緣材料所構(gòu)成，例如氧化鋁、氧化鎂，或是氧化鉭。當鐵磁自由層304 的磁矩平行于鐵磁固定層308的磁矩時，間隔層306被形成足夠薄以允許自 旋排成直線(spin-aligned)的電子的遷移(隧穿)。另-方面，當鐵磁自由 層304的磁矩反平行于鐵磁固定層308的磁矩時，電子隧穿通過間隔層306 的可能性跟著減少。這種現(xiàn)象 一 般被稱為自旋相依隧穿(spin-d印endent tumieling， SDT)。
圖4是顯示磁阻元件300所呈現(xiàn)的電阻值(例如通過頂層電極層302 至底層電極層312)，當固定層及自由層呈現(xiàn)更多反平行時，電阻值增加。
反之，當固定層及自由層呈現(xiàn)更多平行時，電阻值減少。在磁阻式隨機存取 存儲器存儲單元中，磁阻元件300的電阻能在第一及第二電阻值之間切換， 并且分別代表第一及第二邏輯狀態(tài)。例如，高阻值可以表示為邏輯狀態(tài)"1 "， 而低阻值可以表示為邏輯狀態(tài)"0"。通過傳送感測電流通過磁阻元件來感 測電阻，以讀出儲存于存儲單元中的邏輯狀態(tài)。
如前文所提到，圖1所顯示的磁阻式隨機存取存儲器陣列ioo部分有多 種讀出機制可選擇。
當參考晶體管124的源極節(jié)點耦接至接地信號Vss時，可以使用第一讀 出機制。為了讀出儲存于磁阻元件300中的數(shù)據(jù)位，行選擇器140設(shè)定位線 122至--^既定電壓，例如范圍在0.3V到1.8V之間的電壓。列選擇器142 設(shè)定字符線120至一既定電壓，例如范圍在0.3V到1.5V之間的電壓。輸 入至節(jié)點112的電壓V^可由磁阻元件300的電阻確定，公式如下
其中，RREF為參考晶體管124的等效電阻，而R嫩為磁阻元件300的等
效電阻。
為了檢測儲存在存儲單元150中的邏輯狀態(tài)，感測放大器130、 134分 別檢測編程線116、 118的電流或電壓大小。舉例而言，在實施例中包括一 參考單元132，感測放大器130根據(jù)第一編程線116的電壓(或電流)大小 以及由參考單元132所提供的參考電壓(或電流)大小的比較來檢測存儲單 元150中的邏輯狀態(tài)。同樣地，感測放大器134根據(jù)第二編程線118的電壓 (或電流)大小以及由參考單元136所提供的參考電壓(或電流:)大小的比 較來檢測存儲單元150中的邏輯狀態(tài)。
此外，橫跨在參考晶體管124以及磁阻元件300之間的極性可以被反轉(zhuǎn)。 一第二讀出機制將字符線120設(shè)定到接地信號Vss，以及將參考晶體管124 的源極節(jié)點耦接至一既定電壓VDD，例如范圍在0.3V到1.5V之間的電壓。 為了讀出儲存在磁阻元件300中的數(shù)據(jù)位，位線122仍然被設(shè)定到一既定電 壓，例如范圍在0.3V到1.8V之間的電壓。為r從第一編程線116讀出數(shù)據(jù)， 一既定電壓Vt)D (例如范圍在0.3V到1.8V之間的電壓)被應(yīng)用在第一編 程線116。根據(jù)上述方程式(1)可知，在第一讀出機制中，節(jié)點112的電壓
V^跟磁阻元件300的阻值有關(guān)。為了檢測儲存在存儲單元150中的邏輯狀 態(tài)，第一編程線116的電流或電壓大小可被感測放大器130檢測。例如，在 包括參考單元132的實施例中，根據(jù)第一編程線116的電壓(或電流)大小 以及由參考單元132所提供的參考電壓(或電流)大小的比較，感測放大器 130能檢測存儲單元150中的邏輯狀態(tài)。同樣地，為了從第二編程線118讀 出數(shù)據(jù)， 一既定電壓VDD大小(例如范圍在0.3V到0.8V之間的電壓)被 應(yīng)用在第二編程線118。通過第二編程線118的電壓(或電流)大小以及由 參考單元136所提供的參考電壓(或電流)大小的比較，感測放大器134可 檢測存儲單元150中的邏輯狀態(tài)。
由于存儲單元150包括放大晶體管108、 110以及使用前面所描述的讀 出動作，通過檢測編程線116和/或118的電流，邏輯狀態(tài)可被感測出，其中， 編程線116禾B/或118的電流根據(jù)輸入節(jié)點112的電壓而改變。假如磁阻比為 30%以及參考晶體管124的等效電阻R虹F近似于磁阻元件300的等效電阻 RMR，則電流間的差異為編程線I化(第一編程線116以及第二編程線118)。
例如，I化為"高"(例如代表邏輯狀態(tài)"0")以及k為"低"(例如
代表邏輯狀態(tài)"1")能提供一范圍為50%到200%的讀出極限(read margin)。 對包括有參考單元132、 136的實施例而言，讀出極限的增加是有利的。 在這些實施例中，讀出動作根據(jù)感測放大器130的能力以精準確定邏輯狀態(tài)， 其中，邏輯狀態(tài)確定來自存儲單元150的電壓是否高于或是低于來自于參考 單元132的參考電壓。然而，由存儲單元150組成的大型存儲陣列中，磁阻 元件300之間輕微的差異會導(dǎo)致從不同存儲單元150接收的讀出電壓有差異 存在。假如讀出極限太低，如同在先前的元件中，上述讀出電壓的誤差會導(dǎo) 致不正確的讀出。另一方面，根據(jù)目前應(yīng)用經(jīng)由增加讀出極限，如果不忽視 的話，磁阻元件300之間的差異所造成的影響大幅減少。因此， 一個更可靠 的存儲裝置可被實現(xiàn)。
圖5是顯示根據(jù)本發(fā)明由存儲單元150組成的磁阻式隨機存取存儲器陣 列的實施例布局的簡單平面圖。存儲單元150被安排在列與行。 一特定列的 各存儲單元150被耦接至字符線120，而同時一特定行的各存儲單元150被 耦接至位線122、第一編程線116以及第二編程線118。
圖6是顯示具有額外編程線的實施例磁阻式隨機存取存儲器存儲單元的
示意圖。額外的放大晶體管110b-110n的柵極可耦接至節(jié)點112，其中n-2 代表存儲單元150中放大晶體管的整體數(shù)量。放大晶體管110b-110n的源極 節(jié)點都耦接至Vss114，以及放大晶體管110b- llOn具有對應(yīng)的漏極節(jié)點 118b-118n。圖6中的點與虛線指示，根據(jù)本發(fā)明，額外的放大晶體管單元以 及編程線可被增加至電路，因此本發(fā)明不應(yīng)該被限制在這些圖示實施例中。
圖7是顯示包括存儲單元的存儲器陣列的簡單平面圖，例如圖6所顯小-的例子。存儲單元150被安排在列與行。 一特定列的各存儲單元150被耦接 至字符線120，而同時-一特定行的各存儲單元150被耦接至位線122、第--編程線116、第二編程線118以及n-2條額外的編程線，其中n代表耦接至 各單元的全部編程線的數(shù)量。
圖8是顯示磁阻式隨機存取存儲器單元850另一實施例的立體圖，其屮 位寫入線824被使用以寫入至單元850 (經(jīng)由傳送電流經(jīng)過圖1中第一編程 線116以寫入至單元當作另一選擇)。字符線820提供第一導(dǎo)線電性連接至 磁阻元件300的頂層電極層302 (圖3所顯示)。第一編程線816以及第—: 編程線818提供延伸大體上正交于字符線820的導(dǎo)線。位線822提供延伸平 行于第一編程線816以及第二編程線818的導(dǎo)線。單元850包括放大晶體管 808與放大晶體管810，以及放大晶體管808與放大晶體管810各自的漏極 耦接至對應(yīng)的編程線816與編程線818。此外，單元850包括參考晶體管826， 其中參考晶體管826的柵極節(jié)點耦接至位線822，以及源極與漏極節(jié)點耦接 至如圖所顯示(與先前公開所選擇的讀出機制一致)。磁阻元件300的頂層 電極層302 (圖3所顯示)被耦接至字符線820。為了進行寫入的動作，位 寫入線824延伸到磁阻元件300的附近。
在寫入的動作期間，電流流經(jīng)位寫入線824以及電流通過字符線820。 這些電流量的大小被選擇使得理想上所產(chǎn)生的磁場沒有強大的能量以影響 陣列內(nèi)其它近似的磁阻元件的存儲狀態(tài)，然而兩磁場的結(jié)合(在磁阻元件300 內(nèi))足夠用以切換磁阻元件300的存儲狀態(tài)(例如切換自由層304的磁矩， 如圖3所顯示)。在此實施例中，兩個讀出端口被公開。然而，依照本發(fā)明 的原理，在一些實施例中，額外的讀出端口可被增加使得n個讀出端口是可 能的(相似于關(guān)于圖6所顯示的例子)。
圖9A以及9B是顯示磁阻式隨機存取存儲器單元950的另一實施例。圖9A是顯示磁阻式隨機存取存儲器單元950的磁隧穿接面(magnetic tumid junction, MTJ)部分，以及圖9B是顯示磁阻式隨機存取存儲器單元950的 晶體管與讀出端口部分。關(guān)于圖9A，磁阻式隨機存取存儲器單元950包括 字符線920、位寫入線924、第一編程線916、第二編程線918以及磁隧穿接 面單元300。單元的范圍如范圍902所顯示。介質(zhì)孔(via) 930提供從磁隧 穿接面單元300的底層電極層912到金屬引線接合墊934的連接。介質(zhì)孔932 提供從字符線920到磁隧穿接面單元300的頂層電極層的連接。
參考圖9B，圖中顯示磁阻式隨機存取存儲器單元950的晶體管與讀出 端口部分，多晶硅(polysilicon) 942提供柵極接面給參考晶體管926，以及 多晶硅944提供柵極接面給第一放大晶體管908與第二放大晶體管910。電 性耦接至磁隧穿接面單元300的底層電極層的金屬引線接合墊934也經(jīng)由金 屬層952電性耦接至多晶硅944與參考晶體管926的漏極。金屬層948耦接 至第一放大晶體管卯8以及第二放大晶體管910的源極(或是漏極)接面。 金屬層946提供電性耦接至字符線920。因此，使用所屬領(lǐng)域普通技術(shù)人員 熟知的傳統(tǒng)處理技術(shù)，各自的金屬層可被處理。
本發(fā)明雖以不同的實施例公開如上，應(yīng)該理解到這些實施例只是作為例 子被提出，然其并非用以限制本發(fā)明的范圍。例如，本發(fā)明可適用于不僅磁 阻式隨機存取存儲器單元，還有其它電阻形式存儲器單元，例如相變隨機存 取存儲器、納米管，諸如此類。而且，應(yīng)該注意的是磁隧穿接面單元300是 當作電阻形式存儲器應(yīng)用的電阻元件的實施例形式。根據(jù)本發(fā)明的原理，其 它形式的電阻元件也可被使用來當作電阻形式存儲器單元，例如多層巨磁阻 (multilayer Giant Magnetoresistance， multilayer-GMR)、 自旋閥(spin-valve) 巨磁阻以及粒狀巨磁阻。
本發(fā)明雖以較佳實施例公開如上，然而其并非用以限制本發(fā)明的范圍， 任何所屬領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可做--些 的更動與潤飾，因此本發(fā)明的保護范圍當視后附的權(quán)利要求書所界定的范圍 為準。
權(quán)利要求
1.一種非易失性存儲單元，包括一電阻形式存儲元件，具有一電極層；多個晶體管，所述各晶體管具有一柵極節(jié)點耦接至所述電極層；以及一參考晶體管，包括一參考漏極節(jié)點以及一參考源極節(jié)點，其中所述參考漏極節(jié)點與所述參考源極節(jié)點之一被耦接至所述電極層。
2. 如權(quán)利要求1所述的非易失性存儲單元，其特征在于，所述電阻形式 存儲元件包括一磁阻式存儲裝置。
3. 如權(quán)利要求1所述的非易失性存儲單元，其特征在于，所述各晶體管 還包括一漏極節(jié)點，其中所述各晶體管的所述漏極節(jié)點被耦接至-1無定電壓 節(jié)點。
4. 如權(quán)利要求3所述的非易失性存儲單元，還包括多個端口，其特征在 于，所述各晶體管還包括一源極節(jié)點，以及所述各晶體管的所述源極節(jié)點被 耦接至對應(yīng)的所述端口之一。
5. 如權(quán)利要求1所述的非易失性存儲單元，其特征在于，所述各晶體管 還包括一源極節(jié)點，以及所述各晶體管的所述源極節(jié)點被耦接至--接地信號 節(jié)點。
6. 如權(quán)利要求5所述的非易失性存儲單元，還包括多個端口，其特征在 于，所述各晶體管還包括一漏極節(jié)點，以及所述各晶體管的所述漏極節(jié)點被 耦接至對應(yīng)的所述端口之一。
7. --種非易失性存儲單元，包括 --電阻形式存儲元件，包括-第一電極導(dǎo)體； --第二電極導(dǎo)體；以及一阻抗存儲裝置，位于所述第一電極導(dǎo)體以及所述第二電極導(dǎo)體之間；一第一導(dǎo)線，電性耦接至所述第一電極導(dǎo)體； -第一以及第二晶體管，各包括一柵極節(jié)點、 一源極節(jié)點以及-，極節(jié) 點，其中所述各晶體管的所述柵極節(jié)點被電性耦接至所述第二電極導(dǎo)體；以 及一第二以及第三導(dǎo)線，其中所述第二導(dǎo)線被電性連接至所述第一晶體管 的源極節(jié)點以及漏極節(jié)點之一，以及所述第三導(dǎo)線被電性連接至所述第二晶 體管的源極節(jié)點與漏極節(jié)點之--。
8. 如權(quán)利要求7所述的非易失性存儲單元，其特征在于，所述阻抗存儲 裝置包括一磁阻式存儲裝置。
9. 如權(quán)利要求7所述的非易失性存儲單元，其特征在于，所述第二導(dǎo)線被電性耦接至所述第一晶體管的所述漏極節(jié)點，以及所述第一晶體管的所述 源極節(jié)點被電性耦接至所述第二晶體管的所述源極節(jié)點。
10. 如權(quán)利要求7所述的非易失性存儲單元，其特征在于，所述第二導(dǎo)線 被電性耦接至所述第一晶體管的所述源極節(jié)點，以及所述第一晶體管的所述 漏極節(jié)點被電性耦接至所述第二晶體管的所述漏極節(jié)點。
11. 一種存儲器系統(tǒng)，包括安排在陣列內(nèi)的多個電阻形式存儲單元，其特征在于所述各電阻形式存儲單元具有對應(yīng)的一第一端口以及對應(yīng)的一第二端所述各第一端口能夠讀出存取以及寫入存取至對應(yīng)的所述電阻形式存 儲單元；所述各第二端口能夠讀出存取至對應(yīng)的所述電阻形式存儲單元；以及所述存儲器系統(tǒng)能夠與另一讀出存取同時發(fā)生讀出或是寫入存取。
全文摘要
一種非易失性存儲單元以及存儲器系統(tǒng)，用多端口改善讀出存取。電阻形式存儲器系統(tǒng)包括安排在陣列內(nèi)的多個電阻形式存儲單元。各電阻形式存儲單元具有對應(yīng)的第一端口以及對應(yīng)的第二端口。各第一端口能夠讀出存取以及寫入存取至對應(yīng)的電阻形式存儲單元。此外，各第二端口能讀出存取至對應(yīng)的電阻形式存儲單元。而且，存儲器系統(tǒng)能與另一讀出存取同時發(fā)生讀出或是寫入存取。
文檔編號G11C13/00GK101097776SQ20071000227
公開日2008年1月2日 申請日期2007年1月17日 優(yōu)先權(quán)日2006年6月28日
發(fā)明者廖忠志 申請人:臺灣積體電路制造股份有限公司