專利名稱：具有設備間點對點和點對兩點鏈接的存儲系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及一種存儲系統(tǒng)，尤其涉及一種具有存儲設備間的點對點(PTP)鏈接架構的存儲系統(tǒng)。
背景技術：
圖1包括一個在連接到一控制器16的多個存儲器模塊MM0-MMn，14、12上具有多個存儲設備M0-Mm例如m＝7的傳統(tǒng)的存儲系統(tǒng)10。在每個存儲器模塊MM0-MMn上的存儲設備M0-Mm的個數(shù)m是關于系統(tǒng)總線的寬度決定的。例如，如果系統(tǒng)總線寬度為x64并且存儲設備具有一個x8DQ總線，則每個存儲器模塊MM0-MMn具有8個存儲設備M0-M7。數(shù)據(jù)信號線DQ0-7、DQ8-15、…、DQ56-63具有多線鏈接(multi-drop link)，以使這些存儲設備共享該數(shù)據(jù)信號線。數(shù)據(jù)線的電容性負載影響存儲系統(tǒng)的運行速度。例如，8SDRAM\4DDR(雙數(shù)據(jù)速率)、2DDR2和2DDR3的運行結構通常與相應的數(shù)據(jù)信號線連接在一起。隨著這種系統(tǒng)的運行速度的提高，減少數(shù)據(jù)信號線的電容性負載來避免由電容性負載引起的運行速度的降低變得重要。
命令/地址(C/A)信號線C/A0和C/A1具有多線鏈接，以使在相同模塊MM0-MMn上的存儲設備M0-Mm共享相同的C/A信號線?？傊?，取決于系統(tǒng)總線的速度，8或4存儲設備共享一個單獨的C/A線。為了更高的總線速度，8存儲設備通常共享一個公共的C/A線。
目前，因為負載的影響，C/A線的速度比數(shù)據(jù)DQ線的速度慢。對于DDR運行，該C/A總線以單數(shù)據(jù)速率(SDR)即DQ線的速度的一半運行。為了更高的運行速度，減少電容性負載和C/A線的短線(stub)也將變得重要。
對于一個高速的存儲系統(tǒng)，也就是以高于2Gbps運行的系統(tǒng)，已經(jīng)研究了一種與多線鏈接相對的，在存儲設備間以及在控制器和存儲設備間的點對點(PTP)鏈接以減少電容性負載和每個信號線的短線從而達到高速運行的需求。對于一個支持該PTP鏈接的高密度存儲系統(tǒng)，需要多個存儲器模塊來支持存儲應用例如服務器或者聯(lián)網(wǎng)，但是每個包括該PTP鏈接的存儲器模塊都應當具有用于每個信號線的輸入/輸出I/O模塊接頭。這導致接頭數(shù)量增多，使得難于設計和生產(chǎn)一種合適的存儲器模塊。一種在支持PTP的高密度存儲系統(tǒng)上不會導致接口數(shù)量增加的方法是在單個存儲器模塊上使用堆棧存儲器。
如果采取安裝在一個存儲器模塊上的堆棧存儲器，則可能帶來一些問題。例如，在上面的存儲器和下面的存儲器之間的熱量管理將是一個難于解決的問題。另外，在上面的存儲器和下面的存儲器之間的信號路由將變得非常復雜和難以實現(xiàn)，并且可能導致存儲器封裝尺寸的增加。另外，在保持PTP鏈接的同時增加存儲系統(tǒng)的密度也將變得困難。

發(fā)明內容
本發(fā)明旨在提供一種存儲器系統(tǒng)，該存儲器系統(tǒng)具有用于合并寫入數(shù)據(jù)和命令/地址(WR/CA)信號線的點對兩點鏈接(此處稱為“1P2P”)和用于讀取數(shù)據(jù)(DQ)信號線的點對點鏈接(此處稱為“1P1P”)。。
本發(fā)明提供一種能夠支持PTP鏈接的存儲器封裝，且不會帶來存儲器封裝尺寸的增加。本發(fā)明還提供一種在存儲設備中具有PTP鏈接的存儲系統(tǒng)。提供這些特征不會帶來存儲器模塊連接器管腳的增加。
根據(jù)第一方面，本發(fā)明旨在一種存儲系統(tǒng)，包括第一和第二主存儲器以及分別耦合到第一和第二主存儲器的第一和第二輔助存儲器，所述的耦合包括至少一個點對點鏈接。至少一個存儲器模塊具有第一和第二主存儲器以及第一和第二輔助存儲器中的至少兩個。第一連接元件將該存儲器模塊連接到一母板。第二連接元件將第一和第二主存儲器以及第一和第二輔助存儲器中的至少另外一個連接到該母板。第一存儲器模塊的至少一個存儲器耦合到至少一個其余的存儲器上。
在一個實施例中，該第一連接元件是一將存儲器模塊連接到母板的連接器。
在一個實施例中，該第二連接元件包括將第一和第二主存儲器以及第一和第二輔助存儲器中的至少另外一個固定連接到母板的焊料。
在一個實施例中，該第一主存儲器和第二主存儲器固定在第一存儲器模塊。
在一個實施例中，該第一主存儲器和第一輔助存儲器固定在第一存儲器模塊。
在一個實施例中，該第一主存儲器和第二主存儲器被焊接到母板。
在一個實施例中，該第一主存儲器和第一輔助存儲器被焊接到母板。
該存儲系統(tǒng)還可以包括一個連接有第一和第二主存儲器以及第一和第二輔助存儲器中的至少兩個的第二存儲器模塊。第二連接元件可以是一個將第二存儲器模塊連接到母板的連接器。一個軟導線元件可以連接該第一和第二存儲器模塊。該軟導線元件能夠傳送命令/地址(CA)信號和/或數(shù)據(jù)信號。該第一主存儲器和第二主存儲器可以被固定到第一存儲器模塊。該第一主存儲器和第一輔助存儲器可以被固定到第一存儲器模塊。該第一輔助存儲器和第二輔助存儲器可以被固定到第二存儲器模塊。該第二主存儲器和第二輔助存儲器可以被固定到第二存儲器模塊。
該存儲系統(tǒng)還可以包括一個耦合到第一和第二主存儲器中至少一個上的控制器。該控制器可以通過一個點對點鏈接耦合到至少一個主存儲器。該控制器可以通過一個點對兩點鏈接耦合到第一和第二主存儲器。該控制器可以將命令/地址(CA)信號傳輸至全部的兩個主存儲器。在一個實施例中，在訪問輔助存儲器中的一個期間，主存儲器中的一個將來自控制器的命令/地址信號轉送到將要訪問的輔助存儲器中的一個。在一個實施例中，被訪問的數(shù)據(jù)的第一半通過主存儲器和輔助存儲器中的一個被傳輸?shù)娇刂破鳎⑶冶辉L問的數(shù)據(jù)的第二半通過主存儲器和輔助存儲器中的另外一個被傳輸?shù)娇刂破?。在一個實施例中，被訪問的數(shù)據(jù)的第一半通過輔助存儲器中的一個被傳輸?shù)娇刂破鳎⑶冶辉L問的數(shù)據(jù)的第二半通過輔助存儲器中的另外一個被傳輸?shù)娇刂破鳌?br> 根據(jù)另外一個方面，本發(fā)明涉及一種存儲系統(tǒng)，該存儲系統(tǒng)包括第一和第二主存儲器和用于傳輸信號到該第一和第二主存儲器的控制器，通過點對兩點鏈接將所述信號傳輸?shù)降谝缓偷诙鎯ζ鳌?br> 在一個實施例中，該信號包括命令/地址(CA)信號。第一和第二輔助存儲器可以分別耦合到第一和第二主存儲器。主存儲器和輔助存儲器之間的耦合可以包括至少一個點對點鏈接。存儲系統(tǒng)還可以包括具有第一和第二主存儲器以及第一和第二輔助存儲器中的至少兩個的第一存儲器模塊，和具有第一和第二主存儲器以及第一和第二輔助存儲器中的至少另外兩個的第二存儲器模塊。
軟導線元件可以連接第一和第二存儲器模塊。該軟導線元件可以傳送命令/地址信號和/或數(shù)據(jù)信號。
在一個實施例中，該控制器傳輸命令/地址(CA)信號到全部的兩個主存儲器。在一個實施例中，在訪問輔助存儲器中的一個期間，主存儲器中的一個將來自控制器的命令/地址(CA)信號轉送到將要訪問的輔助存儲器中的一個。被訪問的數(shù)據(jù)的第一半通過主存儲器和輔助存儲器中的一個被傳輸?shù)娇刂破?，并且被訪問的數(shù)據(jù)的第二半通過主存儲器和輔助存儲器中的另外一個被傳輸?shù)娇刂破?。被訪問的數(shù)據(jù)的第一半通過輔助存儲器中的一個被傳輸?shù)娇刂破?，并且被訪問的數(shù)據(jù)的第二半通過輔助存儲器中的另外一個被傳輸?shù)娇刂破鳌?br>

本發(fā)明的前述的和其它方面的目的、特征和優(yōu)點將通過對本發(fā)明優(yōu)選的方面更詳細的描述變得明顯，如附圖所示，其中不同視圖中的相同的附圖標記表示相同的部件。附圖無需按比例繪制，而強調的是本發(fā)明的原理。為了清楚起見，在附圖中夸大了層的厚度和區(qū)域。
圖1包括在多個存儲器模塊上具有多個存儲設備的傳統(tǒng)存儲系統(tǒng)的方框圖。
圖2A包括依照本發(fā)明一個實施例的存儲系統(tǒng)的示意性方框圖。
圖2B包括說明圖2A的存儲系統(tǒng)中的鏈接配置的示意性圖。
圖3A和3B包括說明圖2A所示的依照本發(fā)明實施例的讀取操作的定時的時序圖。
圖4A是依照本發(fā)明另一個實施例的存儲系統(tǒng)的示意性方框圖。
圖4B包括說明圖4A的存儲系統(tǒng)200中的鏈接配置的示意圖。
圖5是圖4A的存儲系統(tǒng)的示意圖，說明了該存儲系統(tǒng)的物理配置。
圖6A是依照本發(fā)明另一個實施例的存儲系統(tǒng)的示意性方框圖。
圖6B包括說明圖6A的存儲系統(tǒng)中的鏈接配置的示意圖。
圖7為圖6A的存儲系統(tǒng)的示意圖，說明了該存儲系統(tǒng)的物理配置。
圖8A是依照本發(fā)明另一個實施例的存儲系統(tǒng)的示意性方框圖。
圖8B包括說明圖8A的存儲系統(tǒng)中的鏈接配置的示意圖。
圖9為圖8A的存儲系統(tǒng)的示意圖，說明了存儲系統(tǒng)的物理配置。
圖10A和10B包括圖8A和9所示的依照本發(fā)明實施例的讀取操作的時序圖。
圖11是依照本發(fā)明的另一個實施例的存儲系統(tǒng)的示意性方框圖。
圖12是圖11的存儲系統(tǒng)的示意圖，說明了該存儲系統(tǒng)的物理配置。
圖13A是依照本發(fā)明的另一個實施例的存儲系統(tǒng)的示意性方框圖。
圖13B包括說明圖13A的存儲系統(tǒng)中的鏈接配置的示意圖。
圖14A和14B包括圖13A所示的依照本發(fā)明實施例的讀取操作的時序圖。
具體實施例方式
圖2A包括依照本發(fā)明的一個實施例的存儲系統(tǒng)100的示意性方框圖。圖2A的該存儲系統(tǒng)100包括一個存儲控制器120和兩個存儲器模塊114(MM0)和112(MM1)。在這種情況下，鏈接到該控制器的存儲器被劃分為兩個獨立的存儲器模塊MM0、MM1，而不是一個單獨的存儲器模塊。每個存儲器模塊MM0、MM1包括在同一平面結構內連接到一組相應的輔助(S)存儲器118、124的一組主(P)存儲器116、122。WR/CA信號線從控制器120的一個發(fā)送端口TP連接到該主存儲器116、122。在這個實施例中，該WR/CA信號與寫數(shù)據(jù)信號和命令/地址信號合并。即，命令/地址信號和寫數(shù)據(jù)信號共享該WR/CA信號線。讀取數(shù)據(jù)信號RD1、RD2分別從輔助存儲器118、124分別連接到控制器120的接收端口RP1、RP2。
每個主(P)和輔助(S)存儲器包括多個端口。在所述實施例中，每個主(P)存儲器包括控制器接收端口(RFC)、傳輸?shù)酱鎯ζ鞫丝?TTD)以及傳輸?shù)娇刂破鞫丝?TTC)。每個輔助(S)存儲器包括控制器接收端口(RFC)、存儲器接收端口(RFD)以及傳輸?shù)娇刂破鞫丝?TTC)。在主(P)存儲器中，該RFC端口接收來自控制器120的WR/CA信號；該TTD端口傳輸WR/CA信號到所連接的輔助(S)存儲器；并且該TTC端口傳輸主存儲器讀取數(shù)據(jù)到輔助(S)存儲器。在輔助(S)存儲器中，該RFC端口接收來自所連接的主(P)存儲器的WR/CA信號；該RFD端口接收來自所連接的主存儲器的主存儲器讀取數(shù)據(jù)；以及該TTC端口傳輸輔助存儲器讀取數(shù)據(jù)或來自所連接的主存儲器的主存儲器讀取數(shù)據(jù)到控制器120。
在這個實施例中，從控制器120的發(fā)送端口TP的鏈接經(jīng)由一個點對兩點(PTTP或1P2P)鏈接將WR/CA信號傳輸?shù)街鞔鎯ζ?16、122，意味著該WR/CA信號線同時從控制器的TP端口連接到主存儲器116、122的全部兩個RFC端口。在這個實施例中，來自輔助存儲器118、124的鏈接為點對點(PTP或1P1P)鏈接。
用于主存儲器訪問的WR/CA信號通過本發(fā)明的PTTP(1P2P)鏈接傳輸?shù)皆撝鞔鎯ζ?16、122。在主存儲器讀取操作的情況下，由主存儲器116、122從TTC端口傳輸讀取數(shù)據(jù)到所連接的輔助存儲器118、124。然后該輔助存儲器118、124從TTC端口經(jīng)由PTP鏈接傳輸或轉送該主存儲器讀取數(shù)據(jù)到控制器120。在輔助存儲器的訪問的情況下，WR/CA信號通過本發(fā)明的PTTP(1P2P)鏈接被傳輸?shù)街鞔鎯ζ?16、122。該WR/CA信號通過主存儲器116、122的TTD端口以及輔助存儲器118、124的RFC端口被傳輸或轉送到輔助存儲器118、124。在輔助存儲器讀取操作的情況下，讀取數(shù)據(jù)經(jīng)由PTP(1P1P)鏈接通過TTC端口從輔助存儲器118、124傳輸?shù)娇刂破?20。
如上所述，在這個實施例中，鏈接到控制器的存儲器被劃分為兩個單獨的存儲器模塊MM0、MM1，而不是一個單獨的存儲器模塊。用于WR/CA信號的PTTP(1P2P)鏈接提供將要同時傳輸?shù)饺績蓚€主存儲器116、122的WR/CA信號。并且，依照這個實施例，若讀取數(shù)據(jù)為M比特，則每個輔助存儲器118、124提供該數(shù)據(jù)的一半，即M/2比特，到該控制器120。即，從該輔助存儲器118傳輸?shù)娇刂破?20的接收端口RP1的該讀取數(shù)據(jù)RD1為M/2比特。從該輔助存儲器124傳輸?shù)娇刂破?20的接收端口RP2的該讀取數(shù)據(jù)RD2也為M/2比特。
圖2B包括一個說明圖2A的存儲系統(tǒng)100的鏈接配置的示意圖。如圖2B所示，一個PTTP鏈接將傳輸端口TP連接到兩個主存儲器P(116、122)，并且PTP鏈接將每個主存儲器P(116、122)連接到一個對應的輔助存儲器S(118、124)。PTP鏈接將每個主存儲器P(116、122)連接一個對應的輔助存儲器S(118、124)以及一個對應的接收端口RP1、RP2。
圖3A和3B包括說明圖2所示的依照本發(fā)明實施例的讀取操作的時序的時序圖。特別地，圖3A表示在一個主(P)存儲器116、122上執(zhí)行的讀取操作的時序，以及圖3B表示在一個輔助(S)存儲器118、124上執(zhí)行的讀取操作的時序。
參照圖3A，該存儲器模塊MM0、MM1(MM0P和MM1P)的主存儲器116、122同時操作以響應主讀取命令(RDP)，這樣在一個預定的讀取等待時間后，每個主存儲器輸出所需數(shù)據(jù)RD1和RD2的一半到相應的輔助存儲器118、124。所需數(shù)據(jù)RD1和RD2由相應的輔助存儲器118、124轉送到控制器120。
參照圖3B，在一個轉送延遲后，該存儲器模塊MM0、MM1(MM0S和MM1S)的輔助存儲器118、124同時操作以響應從相應主存儲器116、122接收的輔助讀取命令(RDS)。然后在該預定的讀取等待時間后，每個輔助存儲器輸出所需數(shù)據(jù)RD1和RD2的一半到控制器120。如圖3A和3B中提到的，在主讀取和輔助讀取都存在的情況下，甚至在依照本發(fā)明將存儲器劃分為兩個存儲器模塊MM0、MM1的情況下，所有具有讀取等待時間和轉送延遲的該讀取數(shù)據(jù)能夠同時被傳輸?shù)娇刂破鳌?br> 圖4A是依照本發(fā)明的另一個實施例的存儲系統(tǒng)200的示例方框圖。圖5是圖4A的存儲系統(tǒng)200的示意圖，表示存儲系統(tǒng)200的物理配置。
參照圖4A和5，該存儲系統(tǒng)200包括一對存儲器模塊214(MM0)和212(MM1)，該存儲器模塊分別由低傳導接頭236和230分別在母板242上的連接器246和244處連接到母板242。兩個主存儲器216、222(P1、P2)安裝在模塊MM0上，并且兩個輔助存儲器218、224(S1、S2)安裝在模塊MM1上。該主存儲器的P1和P2的RFC端口通過布線在模塊MM0電路板上的印刷電路連接在一起。該主存儲器P1和P2通過一個具有連接在模塊MM1的上接頭232和模塊MM0的上接頭234之間的印刷導體的柔性電纜240連接到輔助存儲器S1和S2。
在圖4A和5的實施例中，主存儲器，輔助存儲器和控制器220之間的邏輯連接與圖2A所示的實施例中的相同。也就是說，圖4A和5的實施例實現(xiàn)如上所述的與圖2A的實施例有關的該存儲系統(tǒng)功能操作，該功能操作包括但不限于將來自主存儲器的WR/CA信號轉送到輔助存儲器以及通過一個輔助存儲器將來自主存儲器的讀取數(shù)據(jù)轉送到控制器。該WR/CA信號通過一個PTTP(1P2P)鏈接中的控制器220由發(fā)送端口TP傳輸?shù)饺康膬蓚€主存儲器P1、P2。從主存儲器P1、P2傳輸?shù)皆撦o助存儲器S1、S2的信號通過模塊MM0、MM1之間的柔性電纜240傳輸。讀取數(shù)據(jù)RD1信號通過PTP(1P1P)鏈接由輔助存儲器S1218的TTC端口傳輸，并通過線241上的存儲器模塊MM1路由至低接頭230，通過連接器244以及經(jīng)由母板242傳輸?shù)皆摽刂破?20的接收端口RP1。讀取數(shù)據(jù)RD2通過PTP(1P1P)鏈接由輔助存儲器S2224的TTC端口輸出，并通過線243上的存儲器模塊MM1路由至低接頭230，通過連接器244以及經(jīng)由母板242傳輸?shù)皆摽刂破?20的接收端口RP2。
圖4B包括說明圖4A的存儲系統(tǒng)200中的鏈接配置的示意圖。如圖4B所示，一個PTTP鏈接將發(fā)送端口TP連接到兩個主存儲器P1(216)和P2(222)，并且PTP鏈接將每個主存儲器P1(216)和P2(222)連接到一個對應的輔助存儲器S1(218)和S2(224)。PTP鏈接將每個主存儲器P1(216)和P2(222)連接到相應的輔助存儲器S1(218)和S2(224)和一個對應的接收端口RP1、RP2。
圖6A是依照本發(fā)明的另一個實施例的存儲系統(tǒng)300的示意性方框圖。圖7是圖6A的存儲系統(tǒng)300的示意圖，表示存儲系統(tǒng)300的物理配置。
在圖6A和7的實施例中，存儲系統(tǒng)300包括一對存儲器模塊314(MM0)和312(MM1)，該存儲器模塊分別由低傳導接頭336和330分別在母板342上的連接器346和344處連接到母板342。主存儲器316和輔助存儲器324安裝在模塊MM0上，并且主存儲器322和輔助存儲器318安裝在模塊MM1上。主存儲器316和輔助存儲器324通過布線在模塊MM0電路板上的印刷電路連接在一起，并且主存儲器322和輔助存儲器318通過布線在模塊MM1電路板上的印刷電路連接一起。主存儲器316通過一個具有連接在模塊MM1的上接頭332和模塊MM0的上接頭334之間的印刷導體的柔性電纜340連接到主存儲器322。
在圖6A和7的實施例中，主存儲器、輔助存儲器和控制器320之間的邏輯連接與圖2A所示的實施例中的相同。也就是說，上述圖6A和7的實施例實現(xiàn)如上所述與圖2A的實施例有關的該存儲系統(tǒng)功能操作，該功能操作包括但不限于將來自主存儲器的WR/CA信號轉送到輔助存儲器以及通過一個輔助存儲器將來自主存儲器的讀取數(shù)據(jù)轉送到控制器。該WR/CA信號通過一個PTTP(1P2P)鏈接中的控制器320由發(fā)送端口TP傳輸?shù)饺康膬蓚€主存儲器316、322。從主存儲器316傳輸?shù)捷o助存儲器324的信號通過印刷在存儲器模塊MM0上的電路布線進行傳輸，從主存儲器322傳輸?shù)捷o助存儲器318的信號通過印刷在存儲器模塊MM1上的電路布線進行傳輸。該PTTP鏈接中的WR/CA信號沿該柔性電纜340被傳輸?shù)街鞔鎯ζ?22。讀取數(shù)據(jù)RD1信號通過PTP(1P1P)鏈接由輔助存儲器324的TTC端口輸出，并通過線343上的存儲器模塊MM0路由，通過連接器346以及經(jīng)由母板342傳輸?shù)皆摽刂破?20的接收端口RP1。讀取數(shù)據(jù)RD2信號通過PTP(1P1P)鏈接由輔助存儲器318的TTC端口輸出，并通過線341上的存儲器模塊MM1路由至低接頭330，通過連接器344以及經(jīng)由母板342傳輸?shù)娇刂破?20的接收端口RP2。
圖6B包括說明圖6A的存儲系統(tǒng)300中的鏈接配置的示意圖。如圖6B所示，一個PTTP鏈接將該發(fā)送端口TP連接到兩個主存儲器P(316、322)，并且PTP鏈接將每個主存儲器P(316、322)連接到一個對應的輔助存儲器S(324、318)。PTP鏈接將每個主存儲器P(316、322)連接到一個對應的輔助存儲器S(324、318)以及一個對應的接收端口RP1、RP2。
圖8A是依照本發(fā)明另一個實施例的存儲系統(tǒng)400的示意性方框圖。圖9為圖8A所示的存儲系統(tǒng)400的示意圖，表示存儲系統(tǒng)400的物理配置。
在圖8A和9所示的實施例中，存儲系統(tǒng)400包括一個單獨的存儲器模塊414(MM0)，該存儲器模塊通過低傳導接頭432在母板442上的連接器446處連接到母板442。主存儲器(P1)422和輔助存儲器(S1)418安裝在模塊MM0上，并且主存儲器(P)416和輔助存儲器(S)424通過諸如焊接在母板442的焊接區(qū)域425的方式被牢固的固定。主存儲器416和輔助存儲器424通過布線在母板442上的印刷電路連接在一起。主存儲器422和輔助存儲器418通過布線在模塊MM0電路板上的印刷電路連接在一起。主存儲器416通過連接器446經(jīng)布線在母板442上的印刷電路，通過存儲器模塊414的電路板，連接到主存儲器422。輔助存儲器424通過連接器446經(jīng)布線在母板442上的印刷電路，通過存儲器模塊414的電路板連接到輔助存儲器418。
在圖8A和9所示的實施例中，主存儲器、輔助存儲器和控制器420之間的邏輯連接與圖2A所示的實施例中的相同。也就是說，上述圖8A和9所示的實施例實現(xiàn)如上所述與圖2A的實施例有關的該存儲系統(tǒng)功能操作，該功能操作包括但不限于將來自主存儲器的WR/CA信號轉送到輔助存儲器以及通過輔助存儲器將來自主存儲器的讀取數(shù)據(jù)轉送到控制器。該WR/CA信號通過一個PTTP(1P2P)鏈接中的控制器420由發(fā)送端口TP傳輸?shù)饺康膬蓚€主存儲器416、422。從主存儲器416傳輸?shù)捷o助存儲器424的信號通過印刷在母板420上的電路布線進行傳輸，并且從主存儲器422到輔助存儲器418的信號通過印刷在存儲器模塊MM0上的電路布線進行傳輸。該PTTP鏈接中的WR/CA信號通過連接器446和印刷在存儲器模塊MM0的電路板上的電路布線并沿印刷在母板442上的電路布線傳輸?shù)街鞔鎯ζ?22。該PTTP鏈接中的WR/CA信號沿印刷在母板442上的電路布線傳輸?shù)街鞔鎯ζ?16。讀取數(shù)據(jù)RD1信號通過PTP(1P1P)鏈接由主存儲器416的TTC端口輸出，并通過線443上的母板442路由至控制器420的接收端口RP1。讀取數(shù)據(jù)RD2信號由輔助存儲器424的TTC端口輸出，并通過線441上的母板442路由至控制器420的接收端口RP2。
值得注意的是，在圖8A和9所示的實施例中，母板442上的存儲器比存儲器模塊MM0上的存儲器具有更短的讀取路徑。因此，母板442上的存儲器的讀取等待時間可以設置得比存儲器模塊MM0上的存儲器更長，這樣控制器420就在相同或大致相同的時間接收讀取數(shù)據(jù)。
圖8B是圖8A的存儲系統(tǒng)400的鏈接配置的示意圖。如圖8B所示，一個PTTP鏈接將發(fā)送端口TP連接到兩個主存儲器P(416)和P1(422)，并且PTP鏈接將每個主存儲器P(416)和P1(422)連接到對應的輔助存儲器S(424)和S1(418)。PTP鏈接將主存儲器P1(422)連接到主存儲器P(416)再到對應的接收端口RP1。PTP鏈接將輔助存儲器S1(418)連接到輔助存儲器S(424)再到對應的接收端口RP2。
圖10A和10B包括圖8A和9所示的依照本發(fā)明的實施例的讀取操作的時序圖。特別地，圖10A表示在母板442上的主(P)存儲器416和輔助(S)存儲器424執(zhí)行讀取操作的時序圖，并且圖10B表示在存儲器模塊MM0上的主(P1)存儲器422和輔助(S1)存儲器418執(zhí)行讀取操作的時序圖。
參照圖10A，主存儲器416接收該RD并且在轉送延遲后轉送該RD1到輔助存儲器424。該主存儲器416在一個預定的讀取等待時間1后讀出RD1，并且該輔助存儲器424在一個預定的讀取等待時間2后讀出RD2。為了使控制器420在相同或大致相同的時間接收讀取數(shù)據(jù)RD1和RD2，該主存儲器具有一個比輔助存儲器的讀取等待時間2更長的讀取等待時間1。參照圖10B，主存儲器P1接收讀取命令MM0 RD并且在一個轉送延遲后將其轉送至該輔助存儲器S1。在一個讀取等待時間1后主存儲器P1讀出RD1到主存儲器P。在一個讀取等待時間2后輔助存儲器S1讀出RD2到輔助存儲器S。P和S分別轉送該RD1和RD2到控制器。在轉送延遲后該控制器接收RD1和RD2。
對于信號流，參照圖8A、8B、9、10A和10B，WR/CA信號從控制器420被發(fā)送到主存儲器P和P1。主存儲器P轉送該WR/CA信號到輔助存儲器S，并且主存儲器P1轉送該WR/CA信號到輔助存儲器S1。在從主存儲器P讀取數(shù)據(jù)的情況下，讀取數(shù)據(jù)RD1被從主存儲器P中讀出并且發(fā)送到控制器420。在從P1讀取數(shù)據(jù)的情況下，讀取數(shù)據(jù)RD1被傳送至主存儲器P，該存儲器P轉送該讀取數(shù)據(jù)RD1到控制器420。在讀取輔助存儲器S的情況下，在WR/CA信號由P轉送到S后，該讀取數(shù)據(jù)RD2被從S讀取并且傳送到控制器420。在讀取輔助存儲器S1的情況下，在WR/CA信號由P1轉送到S1后，該讀取數(shù)據(jù)RD2被從S1讀取并且傳送到S。然后該讀取數(shù)據(jù)被轉送到控制器420。
如圖10A和10B中都提到的，在母板存儲器和模塊存儲器兩個都讀取的情況下，甚至在依照本發(fā)明將存儲器劃分為一個存儲器模塊MM0和母板存儲器的情況下，全部的讀取數(shù)據(jù)在相同的時間達到控制器420。
圖11是依照本發(fā)明的另一個實施例的存儲系統(tǒng)500的方框圖。圖12是圖11的存儲系統(tǒng)500的示意圖，表示存儲系統(tǒng)500的物理配置。
在圖11和12所示的實施例中，該存儲系統(tǒng)500包括一個單獨的存儲器模塊514(MM0)，該存儲器模塊由一個低傳導接頭532在母板542上的連接器546處連接到母板542。輔助存儲器(S1)518和輔助存儲器(S2)524安裝在模塊MM0上，并且主存儲器(P1)516和主存儲器(P2)522通過諸如焊接在母板542的焊接區(qū)域525的方式被牢固的固定。主存儲器P1516通過連接器546，通過存儲器模塊514的電路板經(jīng)布線在母板542上的印刷電路連接到輔助存儲器S1518。主存儲器P2522通過連接器546，通過存儲器模塊514的電路板經(jīng)布線在母板542上的印刷電路連接到輔助存儲器S2524。
在圖11和12的實施例中，主存儲器、輔助存儲器和控制器520之間的邏輯連接與圖2A所示的實施例中的相同。也就是說，上述圖11和12所示的實施例實現(xiàn)如上所述與圖2A的實施例有關的該存儲系統(tǒng)功能操作，該功能操作包括但不限于將來自主存儲器的WR/CA信號轉送到輔助存儲器以及通過輔助存儲器將來自主存儲器的讀取數(shù)據(jù)轉送到控制器。該WR/CA信號通過一個PTTP(1P2P)鏈接中的控制器520由發(fā)送端口TP傳輸?shù)饺康膬蓚€主存儲器516、522。從主存儲器516傳輸?shù)捷o助存儲器522的信號通過印刷在母板542上的電路布線進行傳輸，并且從輔助存儲器518到輔助存儲器524的信號通過印刷在存儲器模塊MM0上的電路布線進行傳輸。該PTTP鏈接中的WR/CA信號沿印刷在母板542上的電路布線傳輸?shù)街鞔鎯ζ?16和522。讀取數(shù)據(jù)RD1信號通過PTP(1P1P)鏈接由主存儲器516的TTC端口輸出，并通過線543上的母板542路由至控制器520的接收端口RP1。讀取數(shù)據(jù)RD2信號由主存儲器522的TTC端口輸出，并通過線541上的母板542路由至控制器520的接收端口RP2。
對于信號流，參照圖11和12，WR/CA信號從控制器520被發(fā)送到主存儲器P1和P2。然后P1轉送該WR/CA信號到輔助存儲器S1，并且輔助存儲器S1轉送該WR/CA信號到輔助存儲器S2。在從主存儲器讀取數(shù)據(jù)的情況下，讀取數(shù)據(jù)RD1和RD2被從P1和P2中輸出到控制器520。在從輔助存儲器S1和S2讀取數(shù)據(jù)的情況下，讀取數(shù)據(jù)RD1和RD2被從S1和S2中分別輸出到主存儲器P1和P2，然后由P1和P2將RD1和RD2轉送到控制器520。
主存儲器516通過印刷在母板542上的線547、649經(jīng)連接器546和存儲器模塊MM0上的電路板連接到輔助存儲器518。該主存儲器522通過印刷在母板542的線545經(jīng)連接器546和存儲器模塊MM0上的電路板連接到輔助存儲器524。
值得注意的是，在圖11和12所示的實施例中，母板542上的存儲器比存儲器模塊MM0上的存儲器具有更短的讀取路徑。因此，母板542上的存儲器的讀取等待時間可以設置得比存儲器模塊MM0上的存儲器的長，這樣控制器520就在相同或大致相同的時間接收讀取數(shù)據(jù)。
圖13A是依照本發(fā)明的另一個實施例的存儲系統(tǒng)600的示意性方框圖。存儲系統(tǒng)600除了額外添加了包括在一個輔助存儲器模塊MM1 514a內的輔助存儲器518a和518b以外，與圖11和12中所示的相同。在圖13A中，相同的附圖標記表示與圖11和12相同的元件。如圖13B所示，一個PTTP鏈接將發(fā)送端口TP連接到主存儲器P1和P2，并且PTP鏈接將P1和P2連接到S1(518、518a)和S2(524、524a)。PTP鏈接將S1(518a)連接到S1(518)再到P1再到接收端口RP1。PTP鏈接將S2(524a)連接到S2(524)再到P2再到接收端口RP2。依照本發(fā)明，通常，以與圖13所示類似的方式可以添加任何數(shù)量的輔助存儲器。這在保持該PTTP(1P2P)WR/CA鏈接和該PTP(1P2P)讀取數(shù)據(jù)鏈接的同時，需要考慮存儲器密度的擴大。
圖14A和14B包括圖13A所示的依照本發(fā)明的實施例的讀取操作的時序圖。特別地，圖14A表示在存儲器模塊MM0上執(zhí)行讀取操作(RD)的時序，以及圖14B表示在存儲器模塊MM1上執(zhí)行讀取操作(MM1RD)的時序。
參照圖14A，主存儲器P1和輔助存儲器S1同時操作以響應讀取命令MM0RD，這樣在讀取等待時間1后P1輸出讀取數(shù)據(jù)RD1的一半，并且在轉送延遲和讀取等待時間2后S1輸出數(shù)據(jù)RD2的一半。并且，在MM1的讀取操作中，在3次轉送延遲和讀取等待時間4后輸出讀取數(shù)據(jù)RD1的一半，并且在2次轉送延遲和讀取等待時間3后輸出讀取數(shù)據(jù)RD2的一半。
這里描述的全部實施例中，用于WR/CA和RD1和RD2的PTTP鏈接或PTP鏈接可能是單端信號通信和差分信號通信中的一種，差分信號通信可以應用于高速操作的情況。在差分信號通信中，存儲設備和模塊中使用的管腳的數(shù)目應當隨連接數(shù)量的增加做適應性的修改。
本發(fā)明已經(jīng)結合它的示意性的實施例作了詳細的展示和描述，本領域技術人員應當理解在不背離由所附的權利要求書定義的本發(fā)明的精神范圍下可以對形式和細節(jié)進行不同的變化。
權利要求
1.一種存儲系統(tǒng)，包括第一和第二主存儲器；分別耦合到第一和第二主存儲器的第一和第二輔助存儲器，所述耦合包括至少一個點對點連接；至少一個具有第一和第二主存儲器以及第一和第二輔助存儲器中的至少兩個的存儲器模塊；第一連接元件，用于將該存儲器模塊連接到一個母板；以及第二連接元件，用于將第一和第二主存儲器以及第一和第二輔助存儲器中的至少另外一個連接到母板；其中第一存儲器模塊上的存儲器中的至少一個被耦合到其余的存儲器中的至少另外一個上。
2.如權利要求1所述的存儲系統(tǒng)，其中該第一連接元件為一個將存儲器模塊連接到母板的連接器。
3.如權利要求1所述的存儲系統(tǒng)，其中該第二連接元件包括用于將該第一和第二主存儲器以及第一和第二輔助存儲器中的至少另外一個固定地連接到母板的焊料。
4.如權利要求1所述的存儲系統(tǒng)，其中該第一主存儲器和該第二主存儲器固定于該第一存儲器模塊。
5.如權利要求1所述的存儲系統(tǒng)，其中該第一主存儲器和該第一輔助存儲器固定于該第一存儲器模塊。
6.如權利要求1所述的存儲系統(tǒng)，其中該第一主存儲器和該第二主存儲器焊接到母板。
7.如權利要求1所述的存儲系統(tǒng)，其中該第一主存儲器和該第一輔助存儲器焊接到母板。
8.如權利要求1所述的存儲系統(tǒng)，還包括第一和第二主存儲器以及第一和第二輔助存儲器中的至少另外兩個固定于其上的第二存儲器模塊。
9.如權利要求8所述的存儲系統(tǒng)，其中第二連接元件為一個將第二存儲器模塊連接到母板的連接器。
10.如權利要求8所述的存儲系統(tǒng)，還包括連接第一和第二存儲器模塊的柔性導體元件。
11.如權利要求10所述的存儲系統(tǒng)，其中該柔性導體元件傳輸命令/地址(CA)信號。
12.如權利要求10所述的存儲系統(tǒng)，其中該柔性導體元件傳輸數(shù)據(jù)信號。
13.如權利要求10所述的存儲系統(tǒng)，其中該柔性導體元件傳輸命令/地址(CA)信號以及數(shù)據(jù)信號。
14.如權利要求8所述的存儲系統(tǒng)，其中該第一主存儲器和第二主存儲器固定于該第一存儲器模塊。
15.如權利要求8所述的存儲系統(tǒng)，其中該第一主存儲器和第一輔助存儲器固定于該第一存儲器模塊。
16.如權利要求8所述的存儲系統(tǒng)，其中該第一輔助存儲器和第二輔助存儲器固定于該第二存儲器模塊。
17.如權利要求8所述的存儲系統(tǒng)，其中該第二主存儲器和第二輔助存儲器固定于該第二存儲器模塊。
18.如權利要求1所述的存儲系統(tǒng)，還包括一個控制器，該控制器耦合到第一和第二主存儲器的至少一個。
19.如權利要求18所述的存儲系統(tǒng)，其中控制器通過點對點鏈接耦合到主存儲器中的至少一個。
20.如權利要求18所述的存儲系統(tǒng)，其中控制器通過點對兩點鏈接耦合到該第一和第二主存儲器。
21.如權利要求18所述的存儲系統(tǒng)，其中該控制器傳輸命令/地址(CA)信號到全部兩個主存儲器。
22.如權利要求21所述的存儲系統(tǒng)，其中，在訪問輔助存儲器中的一個期間，主存儲器的一個將來自控制器的命令/地址信號轉送到所訪問的輔助存儲器的一個。
23.如權利要求18所述的存儲系統(tǒng)，其中被訪問的數(shù)據(jù)的第一半通過主存儲器和輔助存儲器的一個傳輸?shù)娇刂破?，并且被訪問的數(shù)據(jù)的第二半通過主存儲器和輔助存儲器的另外一個傳輸?shù)娇刂破鳌?br> 24.如權利要求18所述的存儲系統(tǒng)，其中被訪問的數(shù)據(jù)的第一半通過輔助存儲器的一個傳輸?shù)娇刂破鳎⑶冶辉L問的數(shù)據(jù)的第二半通過輔助存儲器的另外一個傳輸?shù)娇刂破鳌?br> 25.一種存儲系統(tǒng)，包括第一和第二主存儲器；用于將信號傳輸?shù)皆摰谝缓偷诙鞔鎯ζ鞯目刂破?，該被傳輸?shù)男盘柾ㄟ^一個點對兩點鏈接傳輸?shù)皆摰谝缓偷诙鎯ζ鳌?br> 26.如權利要求25所述的存儲系統(tǒng)，其中所述信號包括命令/地址(CA)信號。
27.如權利要求26所述的存儲系統(tǒng)，還包括分別耦合到該第一和第二主存儲器的第一和第二輔助存儲器。
28.如權利要求27所述的存儲系統(tǒng)，其中主存儲器和輔助存儲器之間的耦合包括至少一個點對點連接。
29.如權利要求27所述的存儲系統(tǒng)，還包括；第一存儲器模塊，其具有第一和第二主存儲器以及第一和第二輔助存儲器中的至少兩個；并且第二存儲器模塊，其具有第一和第二主存儲器以及第一和第二輔助存儲器中的至少另外兩個。
30.如權利要求29所述的存儲系統(tǒng)，還包括一連接第一和第二存儲器模塊的柔性導體元件。
31.如權利要求30所述的存儲系統(tǒng)，其中該柔性導體元件傳輸命令/地址(CA)信號。
32.如權利要求30所述的存儲系統(tǒng)，其中該柔性導體元件傳輸數(shù)據(jù)信號。
33.如權利要求30所述的存儲系統(tǒng)，其中該柔性導體元件傳輸命令/地址(CA)信號和數(shù)據(jù)信號。
34.如權利要求27所述的存儲系統(tǒng)，其中該控制器傳輸命令/地址(CA)信號到全部兩個主存儲器。
35.如權利要求34所述的存儲系統(tǒng)，其中，在訪問輔助存儲器中的一個期間，主存儲器的一個將來自控制器的命令/地址(CA)信號轉送到所訪問的輔助存儲器的一個。
36.如權利要求27所述的存儲系統(tǒng)，其中被訪問的數(shù)據(jù)的第一半通過主存儲器和輔助存儲器的一個傳輸?shù)娇刂破?，并且被訪問的數(shù)據(jù)的第二半通過主存儲器和輔助存儲器的另外一個傳輸?shù)娇刂破鳌?br> 37.如權利要求27所述的存儲系統(tǒng)，其中被訪問的數(shù)據(jù)的第一半通過輔助存儲器的一個傳輸?shù)娇刂破?，并且被訪問的數(shù)據(jù)的第二半通過輔助存儲器的另外一個傳輸?shù)娇刂破鳌?br> 全文摘要
一種存儲系統(tǒng)，具有第一和第二主存儲器以及分別耦合到第一和第二主存儲器的第一和第二輔助存儲器，所述耦合包括至少一個點對點連接。一個存儲器模塊包括該第一和第二主存儲器以及第一和第二輔助存儲器中的至少兩個。第一連接元件例如連接器或焊料，將存儲器模塊連接到到一個母板。第二連接元件例如連接器或焊料，將第一和第二主存儲器和第一和第二輔助存儲器中的另外一個連接到該母板。第一存儲器模塊上的存儲器中的至少一個被耦合到其余的存儲器中的至少另外一個上。該存儲系統(tǒng)還包括一個存儲控制器，該存儲控制器通過點對兩點鏈接連接到主存儲器。
文檔編號G11C5/02GK1992067SQ20061017185
公開日2007年7月4日 申請日期2006年12月11日 優(yōu)先權日2005年12月9日
發(fā)明者李載濬, 崔周善, 金圭現(xiàn), 樸光洙 申請人:三星電子株式會社