專利名稱：具有點對點鏈接的存儲器系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器系統(tǒng)，更具體地，涉及一種在存儲器之間具有點對點鏈接的存儲器系統(tǒng)，以及一種能夠同步地執(zhí)行前景(foreground)和背景(background)操作的存儲器系統(tǒng)。
背景技術(shù)：
圖1包含圖解說明存儲器模塊10的示意方框圖，圖2包含圖解說明存儲器系統(tǒng)100的示意方框圖，該存儲器系統(tǒng)100包括多個圖1的存儲器模塊10。參考圖1，存儲器模塊10包括多個存儲部件M1-M8。八個存儲部件M1-M8示為共享從主機(jī)(未示出)連接的公共命令/地址(CA)信號線12。公共CA線的這種共享是指多點(multi-drop)鏈接。通常，八個或四個存儲部件共享一條公共CA線。
存儲部件M1-M8中的每一個也接收多條并行數(shù)據(jù)(DQ)信號線14。在圖1的存儲器模塊中，每個存儲部件接收八條DQ(X8)線14。在傳統(tǒng)存儲器模塊10中，每條DQ信號線14通過點對點鏈接從主機(jī)(未示出)連接到存儲器部件。
如圖2所示，傳統(tǒng)存儲器系統(tǒng)100包括圖1所示的存儲器模塊10類型的多個存儲器模塊210、220等。存儲器模塊210、220與主機(jī)200連接并且進(jìn)行通信。存儲器模塊210包括多個存儲器部件M11、M12、...、M1N，存儲器模塊220包括多個存儲器部件M21、M22、...、M2N。CA信號線212通過多點鏈接連接到存儲器模塊210中的存儲器部件M11、M12、...、M1N。CA信號線222通過另一多點鏈接連接到存儲器模塊220中的存儲器部件M21、M22、...、M2N。多條并行DQ信號線214-1通過多點鏈接連接到存儲器部件M11和M21。多條并行DQ信號線214-2通過多點鏈接連接到存儲器部件M12和M22。多條并行DQ信號線214-N通過多點鏈接連接到存儲器部件M1N和M2N。
典型的高密度存儲器系統(tǒng)包括如圖2中所示的多個存儲器模塊。DQ信號線具有多點鏈接，因此多個存儲器部件M共享公共DQ線。多點鏈接引起的DQ線的負(fù)載會負(fù)面影響存儲器系統(tǒng)100的操作速度。例如，八個SDRAM或四個雙數(shù)據(jù)速率(DDR)存儲器或者兩個DDR2或DDR3存儲器可以通過單條DQ線來全部連接起來。減小由CA和DQ線的多點鏈接引起的電容性負(fù)載對提高存儲器系統(tǒng)100的操作速度是重要的。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，在高速存儲器系統(tǒng)中，例如，在以等于或大于2GHz bps操作的存儲器系統(tǒng)中，點對點(PTP)鏈接用于存儲器控制器(主機(jī))與單個存儲器部件之間的所有信號線，即、CA和DQ信號線。PTP鏈接減少了電容性負(fù)載和每條信號線的短截(stub)。
對于高密度存儲器系統(tǒng)，使用多個存儲器模塊。具有PTP鏈接的每個存儲器系統(tǒng)包括用于每條信號線的輸入/輸出抽頭。這會導(dǎo)致模塊抽頭的數(shù)量增加以便容納PTP鏈接。根據(jù)本發(fā)明，在支持PTP鏈接的高密度存儲器系統(tǒng)中，通過使用單個存儲器模塊上的平面存儲器部件或堆疊(stacked)的存儲器部件來避免模塊抽頭(tab)的增加。結(jié)果，存儲器系統(tǒng)可以僅具有單個存儲器模塊。根據(jù)本發(fā)明，單個存儲器模塊上的多個存儲器部件在它們之間具有PTP鏈接，以便能夠進(jìn)行高速操作。
根據(jù)第一方面，本發(fā)明提供了一種存儲器系統(tǒng)。該存儲器系統(tǒng)包括控制器，用于生成控制信號；主存儲器，用于接收來自控制器的控制信號；和耦接到主存儲器的輔存儲器，該輔存儲器被配置來接收來自主存儲器的控制信號?？刂菩盘栂薅▽⒈恢骱洼o存儲器中的一個執(zhí)行的背景操作和將被主和輔存儲器中的另一個執(zhí)行的前景操作。
在一個實施例中，在主和輔存儲器之一的目標(biāo)輸出端口沒有操作的同時，背景操作由主和輔存儲器中的一個執(zhí)行。背景操作可以是斷電操作、預(yù)充電操作和自刷新操作之一。
在一個實施例中，當(dāng)前景和背景操作之一是讀操作時，在控制器處接收來自輔存儲器的數(shù)據(jù)。來自輔存儲器的數(shù)據(jù)可以通過主存儲器被傳送到控制器。
主存儲器和是輔存儲器中的每一個可以是DRAM存儲器。
控制器與主存儲器之間的連接以及主存儲器與輔存儲器之間的連接可以是差動連接或單端連接。
主存儲器和輔存儲器可以由點對點鏈接而鏈接。
根據(jù)另一方面，本發(fā)明提供了一種存儲器系統(tǒng)，包括控制器；耦接到控制器的主存儲器，從而在主存儲器與控制器之間可以使用第一信號傳輸協(xié)議來傳送信號；和耦接到主存儲器的輔存儲器，從而在主存儲器與輔存儲器之間可以使用第二信號傳輸協(xié)議來傳送信號，第一和第二信號傳輸協(xié)議不同。
在一個實施例中，第一信號傳輸協(xié)議基本同步地傳輸?shù)谝粩?shù)量位，并且第二信號傳輸協(xié)議基本同步地傳輸?shù)诙?shù)量位，第一和第二數(shù)量不同。
在一個實施例中，第二信號傳輸協(xié)議至少是第一信號傳輸協(xié)議的部分連續(xù)版本。
主存儲器和是輔存儲器中的每一個可以是DRAM存儲器。
控制器與主存儲器之間的連接以及主存儲器與輔存儲器之間的連接可以是差動連接或單端連接。
主存儲器和輔存儲器可以由點對點鏈接而鏈接。
根據(jù)另一方面，本發(fā)明提供了一種存儲器系統(tǒng)，包括控制器，用于生成控制信號；主存儲器，用于接收來自控制器的控制信號；和耦接到主存儲器的輔存儲器，主存儲器和輔存儲器由點對點鏈接而鏈接；和耦接到主存儲器的高速緩沖存儲器，該高速緩沖存儲器被配置來存儲來自輔存儲器的信息。
高速緩沖存儲器可以在主存儲器和/或輔存儲器的內(nèi)部。
主存儲器和是輔存儲器中的每一個可以是DRAM存儲器。
控制器與主存儲器之間的連接以及主存儲器與輔存儲器之間的連接可以是差動連接或單端連接。


通過附圖中所示的本發(fā)明的優(yōu)選方面的更具體描述，本發(fā)明的上面和其他方面、特征和優(yōu)點將更加明顯，整個附圖，相同的附圖參考標(biāo)記指向相同的元件。附圖不必按比例繪制，而是強(qiáng)調(diào)圖解說明本發(fā)明的原理。附圖中，為了清楚而放大了層和區(qū)的厚度。
圖1包含圖解說明傳統(tǒng)存儲器模塊的示意性方框圖。
圖2包含圖解說明傳統(tǒng)存儲器系統(tǒng)的示意性方框圖，該傳統(tǒng)存儲器系統(tǒng)包括多個圖1的存儲器模塊。
圖3A-3C是功能性圖解說明具有PTP鏈接結(jié)構(gòu)的存儲器系統(tǒng)250的示意圖。
圖4是圖解說明根據(jù)本發(fā)明的存儲器系統(tǒng)的實施例的示意性方框圖。
圖5-7包含根據(jù)本發(fā)明實施例的圖4的存儲器系統(tǒng)的三種構(gòu)造的示意性方框圖。
圖8A是根據(jù)本發(fā)明實施例的主(P)存儲器的示意性方框圖。
圖8B是圖8A的主存儲器的內(nèi)部電路的詳細(xì)示意性方框圖。
圖9包含圖解說明根據(jù)本發(fā)明實施例的下載分組和上傳分組的處理的時序圖。
圖10包含根據(jù)本發(fā)明實施例的下載C/A分組的示意性圖解。
圖11包含根據(jù)本發(fā)明實施例的CS0-CS1字段的值限定表。
圖12包含根據(jù)本發(fā)明實施例的RS0-RS2字段的值限定表。
圖13包含根據(jù)本發(fā)明實施例的識別前景和背景操作的表。
圖14包含根據(jù)本發(fā)明實施例的存儲器系統(tǒng)的示意性方框圖。
圖15包含圖解說明根據(jù)本發(fā)明實施例的C/A分組命令的示例的表。
圖16包含圖解說明根據(jù)本發(fā)明實施例的C/A分組命令的另一示例的表。
圖17包含圖解說明結(jié)合圖16描述的示例命令執(zhí)行的操作的時序圖。
圖18包含圖解說明根據(jù)本發(fā)明的存儲器寫命令的命令分組格式的表。
圖19包含圖解說明根據(jù)本發(fā)明的圖18的寫命令分組之后的數(shù)據(jù)分組的格式的表。
圖20-22包含根據(jù)本發(fā)明另一實施例的存儲器系統(tǒng)的示意性方框圖。
圖23是根據(jù)本發(fā)明實施例的圖20-22中所示的主存儲器系統(tǒng)的示意性方框圖。
圖24A和24B包含表示根據(jù)本發(fā)明一個實施例的串行化的示例WR/CA信號的格式的表。
圖25-28包含其中應(yīng)用本發(fā)明的串行化以及背景和前景操作的存儲器系統(tǒng)的各個實施例的示意性方框圖。
圖29包含圖解說明可應(yīng)用于圖27和28的存儲器系統(tǒng)的串行化命令分組的表。
圖30包含根據(jù)本發(fā)明另一實施例的存儲器系統(tǒng)的示意性方框圖。
圖31是根據(jù)本發(fā)明實施例的圖30中所示的主存儲器的示意性方框圖。
圖32包含根據(jù)本發(fā)明另一實施例的、其中主存儲器和輔存儲器包括高速緩沖器的存儲器系統(tǒng)的示意性方框圖。
圖33是圖解說明根據(jù)本發(fā)明另一實施例的存儲器系統(tǒng)的示意性方框圖。
具體實施例方式
圖3A-3C是功能性圖解說明具有PTP鏈接結(jié)構(gòu)的存儲器系統(tǒng)250的示意圖。圖3A和3B的存儲器系統(tǒng)包括主存儲器部件252和輔存儲器部件254。主機(jī)或控制器266在執(zhí)行程序指令時，將命令和數(shù)據(jù)發(fā)送到主存儲器252和輔存儲器254，并且從主存儲器252和輔存儲器254接收命令和數(shù)據(jù)。
控制器266包括寫/CA(WR/CA)端口，通過該端口可以將寫數(shù)據(jù)和CA信號傳送到存儲器部件252和254?？刂破?66也包括讀(RD)端口，通過該端口控制器266接收從存儲器部件252和254讀出的數(shù)據(jù)。
主存儲器部件252包括四個端口。標(biāo)記為“xN”的第一接收端口可以包括N個引腳并在線256上接收來自控制器266的WR/CA信號。標(biāo)記為“xN”的第一發(fā)送端口可以包括N個引腳并沿著線260將WR/CA信號發(fā)送到輔存儲器254。標(biāo)記為“xM”的主存儲器252的第二接收端口可以包括M個引腳并沿著線262接收來自輔存儲器254的讀信號。標(biāo)記為“xM”的主存儲器252的第二發(fā)送端口可以包括M個引腳并沿著線264將讀數(shù)據(jù)發(fā)送到控制器266。
輔存儲器部件254具有兩個端口。標(biāo)記為“xN”的接收端口可以包括N個引腳并沿著線260接收來自主存儲器252的WR/CA信號。標(biāo)記為“xM”的發(fā)送端口可以包括M個引腳并沿著線262將讀數(shù)據(jù)發(fā)送到主存儲器252。
圖3A示意性圖解說明了其中主存儲器部件252被控制器266存取的情況。虛線258圖解了包括通過系統(tǒng)250的來自主存儲器的讀命令和讀數(shù)據(jù)的信號流。圖3B圖解說明了其中輔存儲器部件254被控制器266存取的情況。虛線268圖解了包括通過系統(tǒng)250的來自輔存儲器的讀命令和讀數(shù)據(jù)的信號流。圖3C是圖解說明在主存儲器部件252和輔存儲器部件254被控制器266存取的情況下圖3A和3B的存儲器系統(tǒng)250的操作的表。如圖3A和3C所示，當(dāng)執(zhí)行主存儲器寫/讀時，輔存儲器狀態(tài)是“備用”，也就是，當(dāng)控制器266訪問主存儲器252時，輔存儲器254不執(zhí)行任何操作。當(dāng)執(zhí)行主存儲器寫/讀時，主存儲器252處于有效狀態(tài)，也就是，主存儲器252是有效的來執(zhí)行所請求的操作。如圖3B和3C所示，當(dāng)執(zhí)行輔存儲器寫/讀時，輔存儲器狀態(tài)是有效的來執(zhí)行所請求的操作。在輔存儲器寫/讀期間，主存儲器252處于“傳送”狀態(tài)，意味著主存儲器252沿著線260僅對輔存儲器254重復(fù)(傳送)WR/CA信息，并且沿著線264重復(fù)或延遲從輔存儲器254到控制器266的讀數(shù)據(jù)。使用圖3A-3C所示的這種傳統(tǒng)方法的存儲器系統(tǒng)250的效率和總線利用率較低，因為，僅一個具有PTP鏈接的存儲器部件能夠響應(yīng)向主或輔存儲器部件發(fā)出的單個命令而操作。
使用本發(fā)明的方法消除了這種低效率。根據(jù)本發(fā)明，當(dāng)存儲器控制器從構(gòu)成PTP鏈接的存儲器之一進(jìn)行讀/或?qū)懭肫渲袝r，其他存儲器同步執(zhí)行某些不會影響連接到控制器的存儲器總線/從控制器連接的存儲器總線的操作。使用識別兩個操作(在此稱作第一操作或“前景”操作和第二操作或“背景”操作)的分組協(xié)議能夠進(jìn)行兩個同步操作。因此，本發(fā)明提供了使用PTP鏈接結(jié)構(gòu)提高效率的存儲器系統(tǒng)和方法。
根據(jù)本發(fā)明的某些實施例，存儲器控制器與主存儲器之間的輸入/輸出(IO)協(xié)議和接口鏈接不同于存儲器部件之間的輸入/輸出(IO)協(xié)議和接口鏈接。具體地，在這些實施例中，除了主存儲器的所有存儲器具有串行接口，從而存儲器之間的信號路由可以更容易，并且分組大小可以比使用傳統(tǒng)PTP鏈接情況的分組大小更小。
根據(jù)本發(fā)明的某些實施例，主存儲器可以包括內(nèi)部高速緩沖器，用于節(jié)省期望將由控制器從輔存儲器更頻繁存取的讀數(shù)據(jù)。根據(jù)這些實施例，由于主存儲器比輔存儲器更頻繁地被訪問，因此，高速緩沖器位于主DRAM中。在高速緩沖器中預(yù)先選擇并預(yù)先定位一些頻繁訪問的輔DRAM的內(nèi)容。這導(dǎo)致系統(tǒng)吞吐量增加。
圖4是圖解說明根據(jù)本發(fā)明的存儲器系統(tǒng)350的實施例的示意性方框圖。圖4的存儲器系統(tǒng)350包括存儲器模塊320和存儲器控制器或用于將信號和數(shù)據(jù)傳送到存儲器模塊320以及從中傳送信號和數(shù)據(jù)的主機(jī)366。主機(jī)366通過外部總線OBUS的四個通道CH0-CH3連接到存儲器模塊320。外部總線OBUS包括傳送命令信號、地址信號、寫時鐘信號和/或?qū)憯?shù)據(jù)信號的下載總線(DLB)。外部總線OBUS也包括傳送讀數(shù)據(jù)和讀時鐘信號的上傳總線(ULB)。在外部總線OBUS上，通過PTP鏈接不定向地傳送所有信號。
存儲器模塊320包括用于每個通道CH0-CH3的主(P)存儲器322和輔(S)存儲器324。主存儲器322通過外部總線OBUS直接連接到主機(jī)366。輔存儲器324通過內(nèi)部總線IBUS連接到各自主存儲器322。主存儲器322被稱作RANK0存儲器，輔存儲器被稱作RANK1存儲器。參考時鐘CLK_Ref被提供到每個存儲器322、324。
圖5-7包含根據(jù)本發(fā)明實施例的圖4的存儲器系統(tǒng)的三種構(gòu)造的示意性方框圖。參考圖5，存儲器系統(tǒng)350a包括在印刷電路板或母板325的頂側(cè)325a上連接的主(P)存儲器322以及在印刷電路板或母板325的底側(cè)325b上連接的輔(S)存儲器324。存儲器322和324經(jīng)由多個導(dǎo)電性管腳或凸起(bump)329連接到母板325。主存儲器322通過承載IBUS的導(dǎo)電性管腳或凸起329連接到輔存儲器324。主存儲器322通過OBUS連接到主機(jī)366。
參考圖6，存儲器系統(tǒng)350b包括在印刷電路板或母板327的頂側(cè)327a上連接的主(P)存儲器322和輔(S)存儲器324。存儲器322和324經(jīng)由多個導(dǎo)電性管腳或凸起329連接到母板327。主存儲器322通過IBUS連接到輔存儲器324。主存儲器322通過OBUS連接到主機(jī)366。
參考圖7，存儲器系統(tǒng)350c包括連接到印刷電路板或母板331的一側(cè)331a的主(P)存儲器322和輔(S)存儲器324。主存儲器322經(jīng)由多個導(dǎo)電性管腳或凸起329直接連接到印刷電路板或母板331。輔存儲器324被堆疊在主存儲器322的頂部并且通過多個導(dǎo)電性管腳或凸起329經(jīng)由主存儲器322被連接到印刷電路板或母板331?；蛘?，主存儲器322和輔存儲器可以是集成到與印刷電路板或母板331連接的單個封裝(package)的兩個分離模子(die)。主存儲器322通過承載IBUS的導(dǎo)電性管腳或凸起329連接到輔存儲器324。主存儲器322通過OBUS連接到主機(jī)366。
圖8A是根據(jù)本發(fā)明實施例的主(P)存儲器322的示意性方框圖。圖8B是圖8A的主存儲器322的內(nèi)部電路的詳細(xì)示意性方框圖。參考圖8A，主存儲器322包括四個輸入/輸出端口，用于將命令和數(shù)據(jù)發(fā)送到控制器和輔存儲器324以及從控制器和輔存儲器324接收命令和數(shù)據(jù)。標(biāo)記為RFC的端口354是來自控制器的接收端口，其從主機(jī)或控制器366接收包括命令和寫數(shù)據(jù)的信號。標(biāo)記為RFD的端口351是來自存儲器的接收端口，其從諸如輔存儲器324之類的其他存儲器接收諸如讀數(shù)據(jù)信號之類的信號。標(biāo)記為TTD的端口355是到存儲器的發(fā)送端口，其將信號發(fā)送到諸如輔存儲器324之類的其他存儲器。標(biāo)記為TTC的端口356是到控制器的發(fā)送端口，其將包括讀數(shù)據(jù)的信號發(fā)送到控制器或主機(jī)366。
參考圖8B，存儲器322包括用于實現(xiàn)本發(fā)明的電路和在存儲器部件中使用的傳統(tǒng)電路。存儲器322包括連接到讀出放大器361的n×m存儲器陣列360。讀出放大器362連接到數(shù)據(jù)緩沖器362，該數(shù)據(jù)緩沖器362依次連接到輸出緩沖器368。行解碼器358和列解碼器363以傳統(tǒng)方式被用來解碼存儲器陣列360中的存儲器地址。來自存儲器陣列的數(shù)據(jù)被讀出放大器361讀出(sense)并且通過數(shù)據(jù)緩沖器362被傳送到輸出緩沖器368，該輸出緩沖器368經(jīng)由TTC端口356傳遞來自存儲器322的數(shù)據(jù)。命令解碼器和輸入緩沖器357經(jīng)由RFC端口354接收來自主機(jī)366的WR/CA信號。命令被命令解碼器和輸入緩沖器357解碼。存儲器322經(jīng)由重復(fù)器369通過TTD端口也將命令和寫數(shù)據(jù)從控制器重復(fù)到輔存儲器324。
對于主存儲器存取命令，命令解碼器和輸入緩沖器357將地址信息傳送到行解碼器358和列緩沖器365。列緩沖器365、列解碼器363和行解碼器358以傳統(tǒng)方式解碼地址信息并且對存儲器陣列360進(jìn)行存取。在寫處理的情況下，數(shù)據(jù)輸入寄存器359從命令解碼器和輸入緩沖器357接收輸入數(shù)據(jù)并且將其傳遞到地址存儲器陣列360。在讀操作的情況下，從存儲器陣列360讀取數(shù)據(jù)并且通過數(shù)據(jù)緩沖器362將數(shù)據(jù)從讀出放大器361傳遞到輸出緩沖器368，以及通過TTC端口356從存儲器322讀出。
對于命令將被重復(fù)到輔存儲器324的處理，經(jīng)由RFC端口354、在命令解碼器和輸入緩沖器357處接收WR/CA信號。沿著線371將WR/CA信號從命令解碼器和輸入緩沖器357輸出到重復(fù)器電路369。而且，對于重復(fù)來自主存儲器中的輔存儲器的數(shù)據(jù)，在RFD端口接收讀數(shù)據(jù)，然后通過讀數(shù)據(jù)輸入緩沖器將讀數(shù)據(jù)發(fā)送到輸出緩沖器。結(jié)果，經(jīng)由TTC端口將來自輔存儲器的讀數(shù)據(jù)傳送到控制器。在線377上將重復(fù)控制信號從模式寄存器367傳送到重復(fù)器369并且傳送到讀數(shù)據(jù)輸入緩沖器353。
作為該重復(fù)處理的一部分，模式寄存器可被MRS(模式寄存器設(shè)置)操作設(shè)置來決定是否使能重復(fù)器和讀數(shù)據(jù)輸入緩沖器。如果存儲器部件被用作主存儲器，則重復(fù)器和讀數(shù)據(jù)輸入緩沖器被從模式寄存器輸出的重復(fù)控制信號使能。如果存儲器部件被用作輔存儲器，則重復(fù)器和讀數(shù)據(jù)輸入緩沖器沒有被從模式寄存器輸出的重復(fù)控制信號使能?；蛘?，對于重復(fù)處理，重復(fù)器和讀數(shù)據(jù)輸入緩沖器可以由表示存儲器在PTP鏈接結(jié)構(gòu)中的位置的識別信息來控制。
在從輔存儲器讀取的讀數(shù)據(jù)通過主存儲器322或者被主存儲器322延遲的情況下，在RFD端口351處，從輔存儲器324接收讀數(shù)據(jù)。讀數(shù)據(jù)輸入緩沖器353在線373上將讀數(shù)據(jù)RD傳送到輸出緩沖器368。
圖8A和8B分別圖解說明了可以是主存儲器和輔存儲器的存儲器部件，通過MRS操作來決定使能重復(fù)器和讀數(shù)據(jù)輸入緩沖器來重復(fù)WR/CA和讀數(shù)據(jù)。而且，如果存儲器被用作主存儲器，則WR/CA總被重復(fù)，而不管解碼WR/CA。也就是說，主存儲器接收WR/CA，并且不是在解碼WR/CA之后將其重復(fù)到輔存儲器。
圖9包含圖解說明根據(jù)本發(fā)明實施例的下載分組和上傳分組的處理的時序圖。下載分組可以是包括從主機(jī)到主存儲器或到輔存儲器的命令和寫數(shù)據(jù)的分組。上傳分組可以是包括從主存儲器或輔存儲器到主機(jī)的讀數(shù)據(jù)的分組。下載分組包括兩個單位分組，當(dāng)執(zhí)行的命令表示寫操作時，包括C/A信號或C/A信號以及寫數(shù)據(jù)WR。上傳分組包括兩個讀數(shù)據(jù)RD單位分組。單位分組的大小由CLK_ref信號的一個周期中可以包含多少位來確定。寫時鐘WCLK用于控制下載分組的處理時序，讀時鐘RCLK用于控制上傳分組的處理時序。
圖10包含根據(jù)本發(fā)明實施例的下載C/A分組的示意性圖解。根據(jù)本發(fā)明，下載C/A分組包括將被主和輔存儲器之一執(zhí)行的第一命令以及將被主和輔存儲器中的另一個同步執(zhí)行的第二命令。第一命令在此是指前景命令，第二命令在此是指背景命令。該術(shù)語沒有建議命令的任意類型的層級結(jié)構(gòu)、優(yōu)先級或類別。所選擇的術(shù)語，即，前景和背景，用來簡化和易于描述。
圖10包含根據(jù)本發(fā)明實施例的包括前景操作和背景操作的C/A下載分組的示意性圖解。在該特定圖解說明中，在八個管腳Pin0到Pin7上傳送八個十位字。位B1-B5用于前景操作，位B6-B10用于背景操作。在參考時鐘CLK_ref的第一半周期期間傳送用于前景操作的位，而在參考時鐘CLK_ref的第二半周期期間傳送用于背景操作的位。
參考圖10，管腳Pin0-Pin3的位B1限定四位字段FOP3-FOP0，用于識別將被執(zhí)行的前景操作。管腳Pin0-Pin3的位B6限定四位字段BOP3-BOP0，用于識別將被執(zhí)行的背景操作。字段FOP3-FOP0限定的前景操作以及字段BOP3-BOP0限定的背景操作在圖13中被識別，圖13包含根據(jù)本發(fā)明實施例的識別前景和背景操作的表。從圖13中應(yīng)當(dāng)注意，高速緩沖存儲器使能命令被包含作為前景命令之一。高速緩沖存儲器使能命令是指主存儲器中包含的高速緩沖存儲器的使用。下面將對此進(jìn)行更詳細(xì)地描述。
Pin4的位B1識別前景FEXIT命令，并且Pin4的位B6識別背景BEXIT命令。這些命令是不涉及讀或?qū)懘鎯ζ鞔嫒〉念愋?。在FEXIT或BEXIT命令中，當(dāng)位有效時，存儲器存在其先前的斷電或自刷新狀態(tài)。
管腳Pin6和Pin7的位B1限定兩位字段CS0-CS1，用于識別哪個存儲器列(rank)，即主存儲器或多個輔存儲器之一，將要執(zhí)行前景操作。圖11包含根據(jù)本發(fā)明實施例的CS0-CS 1字段值的限定的表。
管腳Pin5-Pin7的位B6限定三位字段RS0-RS2，用于識別哪個存儲器列將要執(zhí)行背景操作。圖12包含根據(jù)本發(fā)明實施例的RS0-RS2字段值的限定的表。
在此參考圖10，剩余位用于限定存儲器訪問命令的存儲器地址A0-A14以及B0-B4。應(yīng)當(dāng)注意，此處使用的術(shù)語“RFU”是指為將來使用保留的。
圖14包含根據(jù)本發(fā)明實施例的存儲器系統(tǒng)350d的示意性方框圖。普通存儲器系統(tǒng)350d包括主存儲器322(參見RANK0)，其連接到控制器或主機(jī)366。第一輔存儲器324a連接到主存儲器322，第二輔存儲器324b連接到第一輔存儲器324a。本發(fā)明的該實施例圖解說明了本發(fā)明可應(yīng)用于在RANK0具有主存儲器322以及在RANK1、2、3...具有任意數(shù)量的輔存儲器324的存儲器系統(tǒng)。
圖15包含圖解說明根據(jù)本發(fā)明實施例的C/A分組命令的示例的表。參考圖10、11、1 2、13、14和15，圖15的命令圖解說明了其中執(zhí)行RANK1存儲器324a的讀取同時執(zhí)行其他兩列(即，RANK0存儲器322和RANK2存儲器326a)斷電的示例情況。具有值10的CS0/CS1字段表示RANK1存儲器324a將要執(zhí)行前景操作。具有值101的RS0/1/2字段表示RANKO存儲器322和RANK2存儲器326a將要執(zhí)行背景操作。具有值0100的FOP0-FOP3字段表示RANK1存儲器324a執(zhí)行的前景操作是READ操作。具有值0001的BOP0-BOP3表示RANK0存儲器322以及RANK2存儲器326a執(zhí)行的背景操作是斷電操作。
當(dāng)RANK0存儲器322接收C/A分組命令時，其解碼CS0/CS1和RS0/1/2字段，以便確定它是否應(yīng)當(dāng)通過執(zhí)行前景操作或背景操作來起作用。這種情況用于RANK0存儲器322背景操作，并且RANK0存儲器322進(jìn)入斷電模式。而且，RANK0存儲器對RANK1存儲器324a重復(fù)分組命令。
當(dāng)RANK1存儲器324a接收來自RANK0存儲器322的C/A分組命令時，其解碼CS0/CS1和RS0/1/2字段，以便確定它是否應(yīng)當(dāng)通過執(zhí)行前景操作或背景操作來起作用。這種情況用于RANK1存儲器324a背景操作，并且RANK1存儲器324a讀出由C/A分組命令中的地址信息指定的其存儲器單元數(shù)據(jù)。RANK1存儲器324a對RANK2存儲器326a重復(fù)C/A分組命令。當(dāng)RANK2存儲器326a接收命令分組時，它以與RANK0存儲器322響應(yīng)相同的方式進(jìn)行響應(yīng)，除了它不重復(fù)C/A分組命令，因為它在存儲器的頂部列。
在近似10ns的CAS等待時間之后，RANK1存儲器324a將讀數(shù)據(jù)輸出到RANK0存儲器。應(yīng)當(dāng)注意，即使RANK0處于斷電，它的接收端口RFD以及重復(fù)器的發(fā)送或驅(qū)動端口TTC仍然被接通以便將讀數(shù)據(jù)傳送到控制器366。
圖16包含圖解說明根據(jù)本發(fā)明實施例的C/A分組命令的另一示例的表。圖16的命令圖解說明了其中用單個命令分組連續(xù)執(zhí)行RANK0和RANK1的讀的示例情況。在該示例情況中，RANK0接收分組命令并且解碼CS0/CS1和RS0/1/2字段，以便確定是否執(zhí)行背景或前景操作。這種情況用于RANK0前景操作，并且RANK0使用前景操作地址信息來讀出適當(dāng)?shù)淖x數(shù)據(jù)R0。它也對RANK1重復(fù)分組命令。
當(dāng)RANK1接收來自RANK0的命令分組時，其解碼CS0/CS1和RS0/1/2字段，以便確定其是否執(zhí)行背景操作或前景操作。在該情況下，RANK1將要執(zhí)行背景操作，并且它讀出由背景操作地址指定的適當(dāng)存儲器單元讀數(shù)據(jù)R1。它也對RANK2重復(fù)命令分組。
RANK2不響應(yīng)分組命令，因為CS0/CS1以及RSO/1/2字段不識別RANK2。在近似10ns的CAS等待時間之后，RANK1將讀數(shù)據(jù)R1輸出到RANK0。在兩次重復(fù)器延遲(two times the repeater delay)之后，存儲器數(shù)據(jù)被傳送到控制器366。
圖17包含圖解說明上面剛結(jié)合圖1 6描述的示例命令執(zhí)行的操作的時序圖。注意，圖17的時序圖中圓圈中的數(shù)字1-5對應(yīng)于圖14中的存儲器系統(tǒng)350d的方框圖上標(biāo)記的相同數(shù)字。參考圖14和17，示出了控制器366從主存儲器連續(xù)接收R0和R1數(shù)據(jù)。因此，對于單個命令，存取主存儲器和輔存儲器。
圖18包含圖解說明根據(jù)本發(fā)明的存儲器寫命令的命令分組格式的表。圖19包含圖解說明根據(jù)本發(fā)明的圖18的寫命令分組之后的數(shù)據(jù)分組的格式的表。參考圖18，注意，在該實施例中寫命令不具有背景操作。FOP字段識別的存儲器被存取以寫指定的數(shù)據(jù)。參考圖19，數(shù)據(jù)分組格式假設(shè)在單個時鐘周期寫入64位的數(shù)據(jù)。圖19的數(shù)據(jù)分組可以剛好在圖18的寫命令分組之后。
圖20-22包含根據(jù)本發(fā)明另一實施例的存儲器系統(tǒng)450的示意性方框圖。圖20-22的系統(tǒng)450包括連接到主機(jī)或控制器466的主(P)存儲器422以及一個或多個連接到主存儲器422的輔(S)存儲器424。在該實施例中，主機(jī)466與主存儲器422之間的接口和協(xié)議不同于主和輔存儲器之間的接口和協(xié)議。具體地，RANK0主存儲器422與RANK1輔存儲器424之間的接口是串行化鏈接SB。相反，主機(jī)466與主存儲器422之間的鏈接是并行鏈接(PB)。如圖20所示，鏈接PB可以包括數(shù)量X條線，存儲器之間的鏈接SB可以包括數(shù)量Y條線，其中X和Y不同。也就是，X可以是N或M條線，Y可以是K或L條線。在圖21和22的圖中示出了這些數(shù)量的線。例如，N＝8，M＝8，K＝4和L＝4。在該實施例中，主存儲器以外的存儲器可以具有比主存儲器更少的管腳。這可以最小化存儲器之間的信號路由的困難性，也可以避免更多輔存儲器的封裝尺寸的增加。另外，存儲器之間的串行鏈接通過最小化相鄰信號之間的噪聲源提供了更好的信號完整性。也就是，減少了信號線之間的串?dāng)_。
本發(fā)明實施例的上面描述也適用于圖20-22所示的實施例。也就是，由單個命令啟動的多個存儲器中的前景和背景操作執(zhí)行的使用可應(yīng)用于圖20-22的實施例。例如，如圖21所示，通過主存儲器422(虛線427)可以執(zhí)行前景操作，同時通過輔存儲器424(虛線429)可以執(zhí)行背景操作。如圖22所示，例如，通過輔存儲器424(虛線431)可以執(zhí)行前景或背景操作。
圖23是根據(jù)本發(fā)明實施例的圖20-22中所示的主存儲器系統(tǒng)422的示意性方框圖。功能上類似于圖8B的元件的圖23的方框圖的元件用相同的附圖標(biāo)記標(biāo)注。將不再重復(fù)這些元件的詳細(xì)描述。
圖23的方框圖包括用于對輔存儲器的串行化電路413重復(fù)WR/CA信號以及用于將讀數(shù)據(jù)從輔存儲器重復(fù)到主機(jī)466的去串行化電路415。
讀數(shù)據(jù)(xL)由讀端口RFD 451接收并且被傳遞到讀數(shù)據(jù)輸入緩沖器453，該讀數(shù)據(jù)輸入緩沖器453在線473上將讀數(shù)據(jù)RD傳送到去串行化器415。在來自模式寄存器467的重復(fù)控制信號的控制下，去串行化器415去串行化讀數(shù)據(jù)，并且將去串行化的讀數(shù)據(jù)傳遞到輸出緩沖器468，其在線477上被傳遞到去串行化器415。在線475上的來自等待時間和BL電路364的控制信號的控制下，輸出緩沖器468從去串行化器415選擇去串行化的讀數(shù)據(jù)，以便通過TTC端口456從存儲器422傳送出作為xM數(shù)據(jù)。
在RFC端口454處以xN格式接收WR/CA信號。通過命令解碼器和輸入緩沖器357來解碼WR/CA信號。當(dāng)對輔存儲器重復(fù)WR/CA信號時，模式寄存器467被適當(dāng)?shù)卦O(shè)置來將線477上的重復(fù)控制信號設(shè)置為適當(dāng)值。WR/CA信號被傳遞到串行化器413，串行化器413對WR/CA信號進(jìn)行串行化。然后在重復(fù)控制信號477的控制下，串行化器將串行化的WR/CA信號傳遞到重復(fù)器469。重復(fù)器將串行化的WR/CA信號傳遞到TTD端口，該TTD端口以xK格式將串行化的WR/CA信號傳送到輔存儲器。例如，在該示例性實施例中，N＝8，K＝4，L＝4和M＝8。
根據(jù)PTP鏈接結(jié)構(gòu)的位置通過MRS操作使能串行化器413、用于重復(fù)WR/CA的重復(fù)器469和用于重復(fù)讀數(shù)據(jù)的去串行化器415。如果存儲器被用作PTP鏈接結(jié)構(gòu)頂部以外的存儲器，則通過從模式寄存器輸出的重復(fù)控制信號來使能串行化器413、重復(fù)器469和去串行化器415。如果存儲器被用作PTP鏈接結(jié)構(gòu)頂部，則通過重復(fù)控制信號不使能串行化器413、重復(fù)器469和去串行化器415。重復(fù)控制信號也被施加到讀數(shù)據(jù)輸入緩沖器453。
圖24A和24B包含表示根據(jù)本發(fā)明一實施例的串行化的示例WR/CA信號的格式的表。在該示例實施例中，8位WR/CA信號被串行化為4位信號。圖24A示出了原始WR/CA信號的格式。如所示，在時鐘信號CLK_ref的單個周期期間傳送整八位。圖24B示出了WR/CA信號的串行化版本的格式。如所示，串行化信號是四位寬，而不是原始的八位。在時鐘信號CLK_ref的兩個周期期間傳送串行化版本的信號。該串行化分組被如上所述對輔存儲器重復(fù)。
圖25-28包含其中應(yīng)用本發(fā)明的串行化以及背景和前景操作的存儲器系統(tǒng)的各個實施例的示意性方框圖。在這些實施例中，僅僅主存儲器重復(fù)WR/CA信號。也就是，輔存儲器不具有重復(fù)功能，因此輔存儲器可能不太復(fù)雜。這通過執(zhí)行WR/CA命令的多個串行化并將每個串行化版本直接傳送到輔存儲器就可以實現(xiàn)。輔存儲器也彼此不重復(fù)讀數(shù)據(jù)。相反，它們每一個將它們各自的讀數(shù)據(jù)直接轉(zhuǎn)向主存儲器，然后主存儲器對主機(jī)重復(fù)讀數(shù)據(jù)。
參考圖25，在存儲器系統(tǒng)520中，主機(jī)566以xN格式將WR/CA分組發(fā)送到主存儲器522。在該示例中，主存儲器生成三個串行化WR/CA分組并且將它們直接傳送到它們相關(guān)的輔存儲器524a、524b和524c。主存儲器522發(fā)送信號的發(fā)送端口可以具有3xK格式。例如，K可以是2。在這種情況下，使用三個輔存儲器，對于接收串行化信號的輔存儲器，K可以是2。而且，輔存儲器524a、524b和524c中的每一個以xL格式將其各自的讀數(shù)據(jù)直接傳送到主存儲器。
參考圖26，存儲器系統(tǒng)650包括主機(jī)666、主存儲器622以及輔存儲器624a、624b和624c。在圖26的存儲器系統(tǒng)650中，使用分立的C/A和WR總線來代替迄今描述的組合WR/CA總線。如在圖26的實施例中，在該實施例中，主存儲器622從WR/CA分組產(chǎn)生多個串行化C/A和WR，并且將它們直接傳送到適當(dāng)?shù)妮o存儲器624a、624b和624c。輔存儲器將它們讀取的數(shù)據(jù)直接傳送到主存儲器622。
圖27和28分別類似于圖25和26，除了在圖27和28中，主存儲器執(zhí)行的串行化在寬度上串行化一位的分組。這種配置基本減少了串行化信號之間的串?dāng)_，使得信號線路由更簡單，減少了系統(tǒng)及其組件占據(jù)的空間量，并且減少了I/O量而減小了功耗。圖29包含圖解說明可應(yīng)用于圖27和28的存儲器系統(tǒng)750和850的串行化命令分組的表。
圖30包含根據(jù)本發(fā)明另一實施例的存儲器系統(tǒng)950的示意性方框圖。在該實施例中，主存儲器922包括板上集成高速緩沖存儲器或緩沖器901。此處所描述的本發(fā)明的所有實施例可應(yīng)用于本發(fā)明的該實施例。在該實施例中，來自輔存儲器924a和924b的信息可被預(yù)先存儲在高速緩沖器901中。這減少了由主機(jī)966進(jìn)行的對輔存儲器924a和924b的存取量，在一個實施例中，通過對保存所需數(shù)據(jù)的輔存儲器的背景讀操作，可以將一個或多個輔存儲器頻繁要求的數(shù)據(jù)載入高速緩沖器901。作為在高速緩沖器901中存儲數(shù)據(jù)的結(jié)果，可以增加存儲器系統(tǒng)的吞吐量。
圖31是根據(jù)本發(fā)明實施例的圖30中所示的主存儲器922的示意性方框圖。功能上類似于圖8B和23的元件的圖31的方框圖中的元件用相同的附圖標(biāo)記標(biāo)注。不再重復(fù)這些元件的詳細(xì)描述。
圖31的方框圖包括用于節(jié)省從輔存儲器924a和924b讀取數(shù)據(jù)的高速緩沖器901、串行化器913以及去串行化器915。如果命令解碼器和輸入緩沖器957解碼前景操作FOP字段(參見圖13)作為高速緩沖存儲器使能(1110)，則解碼器957將控制信號輸出到DEMUX 923。作為響應(yīng)，DEMUX 923將讀數(shù)據(jù)從輔存儲器924a、924b發(fā)送到高速緩沖器901。
圖32包含根據(jù)本發(fā)明另一實施例的、其中主存儲器和輔存儲器包括高速緩沖器的存儲器系統(tǒng)的示意性方框圖。如圖所示，在該實施例中，主存儲器1022包括高速緩沖器1001，輔存儲器1024a包括高速緩沖器1002。高速緩沖器1001、1002中的一個或者兩個可被用來存儲來自其他存儲器的數(shù)據(jù)。再一次，該方法基本上增加了系統(tǒng)1050的吞吐量。應(yīng)當(dāng)注意，輔存儲器1024a、1024b...中的任一個或者全部可以包括該實施例的范圍內(nèi)的高速緩沖器。
圖33是圖解說明根據(jù)本發(fā)明另一實施例的存儲器系統(tǒng)的示意性方框圖。上面關(guān)于本發(fā)明其他實施例的描述適用于該實施例，而沒有沖突。存儲器的配置是此處描述的任意配置。在該實施例中，存儲器系統(tǒng)1150包括具有主存儲器1122和輔存儲器1124的存儲器模塊以及具有高速緩沖器的高速緩沖存儲器1151。通過高速緩沖存儲器1151將所有分組從主機(jī)1166傳送到存儲器。在前景和背景讀操作中可以將由控制器1166頻繁要求的數(shù)據(jù)載入高速緩沖存儲器。因此，極大地提高了該存儲器系統(tǒng)1151的吞吐量。
應(yīng)當(dāng)注意，在整個描述中，所涉及的存儲器部件可以是DRAM存儲器部件。而且，存儲器之間的所有連接可以是差動(differential)的或者單端連接。
盡管已經(jīng)參考本發(fā)明的示例性實施例示出并描述了本發(fā)明，但是本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，在不背離本發(fā)明的原理和精神的情況下，可以在這些實施例中進(jìn)行修改，本發(fā)明的范圍由權(quán)利要求及其等效物來限定。
權(quán)利要求
1.一種存儲器系統(tǒng)，包括控制器，用于生成控制信號；主存儲器，用于接收來自控制器的控制信號；和耦接到主存儲器的輔存儲器，該輔存儲器被配置來接收來自主存儲器的控制信號，其中所述控制信號限定將被主和輔存儲器中的一個執(zhí)行的背景操作和將被主和輔存儲器中的另一個執(zhí)行的前景操作。
2.如權(quán)利要求1所述的存儲器系統(tǒng)，其中，在主和輔存儲器之一的目標(biāo)輸出端口沒有操作的同時，背景操作由主和輔存儲器中的一個執(zhí)行。
3.如權(quán)利要求2所述的存儲器系統(tǒng)，其中，所述背景操作是斷電操作、預(yù)充電操作和自刷新操作之一。
4.如權(quán)利要求1所述的存儲器系統(tǒng)，其中，當(dāng)前景和背景操作之一是讀操作時，在控制器處接收來自輔存儲器的數(shù)據(jù)。
5.如權(quán)利要求3所述的存儲器系統(tǒng)，其中，來自輔存儲器的數(shù)據(jù)通過主存儲器被傳送到控制器。
6.如權(quán)利要求1所述的存儲器系統(tǒng)，其中，所述主存儲器是DRAM存儲器。
7.如權(quán)利要求1所述的存儲器系統(tǒng)，其中，所述輔存儲器是DRAM存儲器。
8.如權(quán)利要求1所述的存儲器系統(tǒng)，其中，所述控制器與主存儲器之間的連接是差動連接。
9.如權(quán)利要求1所述的存儲器系統(tǒng)，其中，所述控制器與主存儲器之間的連接是單端接法。
10.如權(quán)利要求1所述的存儲器系統(tǒng)，其中，所述主存儲器與輔存儲器之間的連接是差動連接。
11.如權(quán)利要求1所述的存儲器系統(tǒng)，其中，所述主存儲器與輔存儲器之間的連接是單端連接。
12.如權(quán)利要求1所述的存儲器系統(tǒng)，其中，所述主存儲器和輔存儲器由點對點鏈接而鏈接。
13.一種存儲器系統(tǒng)，包括控制器；耦接到控制器的主存儲器，使得在主存儲器與控制器之間可以使用第一信號傳輸協(xié)議來傳送信號；和耦接到主存儲器的輔存儲器，使得在主存儲器與輔存儲器之間可以使用第二信號傳輸協(xié)議來傳送數(shù)據(jù)，所述第一和第二信號傳輸協(xié)議不同。
14.如權(quán)利要求13所述的存儲器系統(tǒng)，其中，所述第一信號傳輸協(xié)議基本同步地傳輸?shù)谝粩?shù)量位，而第二信號傳輸協(xié)議基本同步地傳輸?shù)诙?shù)量位，所述第一和第二數(shù)量不同。
15.如權(quán)利要求13所述的存儲器系統(tǒng)，其中，所述第二信號傳輸協(xié)議至少是第一信號傳輸協(xié)議的部分連續(xù)版本。
16.如權(quán)利要求13所述的存儲器系統(tǒng)，其中，所述主存儲器是DRAM存儲器。
17.如權(quán)利要求13所述的存儲器系統(tǒng)，其中，所述輔存儲器是DRAM存儲器。
18.如權(quán)利要求13所述的存儲器系統(tǒng)，其中，所述控制器與主存儲器之間的連接是差動連接。
19.如權(quán)利要求13所述的存儲器系統(tǒng)，其中，所述控制器與主存儲器之間的連接是單端連接。
20.如權(quán)利要求13所述的存儲器系統(tǒng)，其中，所述主存儲器與輔存儲器之間的連接是差動連接。
21.如權(quán)利要求13所述的存儲器系統(tǒng)，其中，所述主存儲器與輔存儲器之間的連接是單端連接。
22.如權(quán)利要求13所述的存儲器系統(tǒng)，其中，所述主存儲器和輔存儲器由點對點鏈接而鏈接。
23.一種存儲器系統(tǒng)，包括控制器，用于生成控制信號；主存儲器，用于接收來自所述控制器的控制信號；耦接到主存儲器的輔存儲器，主存儲器和輔存儲器由點對點鏈接而鏈接；和耦接到主存儲器的高速緩沖存儲器，該高速緩沖存儲器被配置來存儲來自輔存儲器的信息。
24.如權(quán)利要求23所述的存儲器系統(tǒng)，其中，所述高速緩沖存儲器在主存儲器的內(nèi)部。
25.如權(quán)利要求24所述的存儲器系統(tǒng)，其中，所述高速緩沖存儲器在主存儲器的外部。
26.如權(quán)利要求23所述的存儲器系統(tǒng)，其中，所述高速緩沖存儲器在輔存儲器的內(nèi)部。
27.如權(quán)利要求26所述的存儲器系統(tǒng)，其中，所述高速緩沖存儲器在輔存儲器的外部。
28.如權(quán)利要求23所述的存儲器系統(tǒng)，其中，所述高速緩沖存儲器在主存儲器的內(nèi)部，第二高速緩沖存儲器在輔存儲器的內(nèi)部。
29.如權(quán)利要求23所述的存儲器系統(tǒng)，其中，所述主存儲器是DRAM存儲器。
30.如權(quán)利要求23所述的存儲器系統(tǒng)，其中，所述輔存儲器是DRAM存儲器。
31.如權(quán)利要求23所述的存儲器系統(tǒng)，其中，所述控制器與主存儲器之間的連接是差動連接。
32.如權(quán)利要求23所述的存儲器系統(tǒng)，其中，所述控制器與主存儲器之間的連接是單端連接。
33.如權(quán)利要求23所述的存儲器系統(tǒng)，其中，所述主存儲器與輔存儲器之間的連接是差動連接。
34.如權(quán)利要求23所述的存儲器系統(tǒng)，其中，所述主存儲器與輔存儲器之間的連接是單端連接。
全文摘要
公開了一種存儲器系統(tǒng)，包括用于生成控制信號的控制器和用于接收來自控制器的控制信號的主存儲器。輔存儲器耦接到主存儲器，該輔存儲器被配置來接收來自主存儲器的控制信號。控制信號限定將被主和輔存儲器中的一個執(zhí)行的背景操作和將被主和輔存儲器中的另一個執(zhí)行的前景操作。主存儲器和輔存儲器由點對點鏈接而連接。主和輔存儲器之間的至少一個鏈接可以是至少部分串行化鏈接。主和輔存儲器中的至少一個可以包括板上內(nèi)部高速緩沖存儲器。
文檔編號G11C5/00GK1933018SQ200610153630
公開日2007年3月21日 申請日期2006年9月12日 優(yōu)先權(quán)日2005年9月12日
發(fā)明者崔周善 申請人:三星電子株式會社