專(zhuān)利名稱(chēng)：從非易失性存儲(chǔ)器讀取數(shù)據(jù)的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及在非易失性存儲(chǔ)器中執(zhí)行讀取操作，尤其涉及對(duì)非易失性存儲(chǔ)器的特定位線(xiàn)進(jìn)行預(yù)充電。
背景技術(shù)：
圖1顯示現(xiàn)有技術(shù)中讀取數(shù)據(jù)及測(cè)量數(shù)據(jù)的電路示意圖，被讀取的數(shù)據(jù)是通過(guò)預(yù)充電位線(xiàn)而存儲(chǔ)在非易失性存儲(chǔ)器內(nèi)，且利用感測(cè)放大器以及連接到其它位線(xiàn)的地線(xiàn)感測(cè)來(lái)測(cè)量數(shù)據(jù)。
非易失性存儲(chǔ)器單元M100、M101、M102及M103都具有連接到共用字線(xiàn)的柵極，圖中所顯示的單元僅為較大虛擬接地陣列的非易失性存儲(chǔ)器單元的一部份。電路102及104代表Y通過(guò)及主位線(xiàn)電路。圖1具體顯示在非易失性存儲(chǔ)器單元M100中執(zhí)行的讀取操作。為了執(zhí)行讀取操作，電路104連接的位線(xiàn)將非易失性存儲(chǔ)器單元M100的源極連接到接地電位，電路102連接的位線(xiàn)將非易失性存儲(chǔ)器單元M100的漏極連接到感測(cè)放大器108。在非易失性存儲(chǔ)器單元M100充分預(yù)充電后，感測(cè)放大器108測(cè)量電流I200，以決定存儲(chǔ)在非易失性存儲(chǔ)器單元M100的數(shù)據(jù)值。
實(shí)際上，圖1顯示的讀取操作具有不期望的特性，其無(wú)法確保感測(cè)放大器108測(cè)得的電流與流經(jīng)非易失性存儲(chǔ)器單元M100的電流I200相等。如果其它非易失性存儲(chǔ)器單元的其它載流端的電位小于非易失性存儲(chǔ)器單元M100的漏極的預(yù)充電電位，則將會(huì)產(chǎn)生如電流I202的漏電流。舉例來(lái)說(shuō)，此漏電流可能因陣列數(shù)據(jù)相依性造成，例如當(dāng)與被感測(cè)的存儲(chǔ)器單元相鄰的存儲(chǔ)器單元僅具有非常低的臨界電位時(shí)，則會(huì)產(chǎn)生漏電流。這種漏電流是不期望的，這是因?yàn)槠鋾?huì)降低感測(cè)放大器的讀取裕度。因此，期望的是降低讀取操作期間產(chǎn)生的漏電流。
一種降低漏電流的方法是不僅對(duì)連接到存儲(chǔ)待讀取數(shù)據(jù)的非易失性存儲(chǔ)器單元的漏極的位線(xiàn)預(yù)充電，也同時(shí)對(duì)連接到存儲(chǔ)待讀取值的非易失性存儲(chǔ)器單元的漏極端的額外位線(xiàn)預(yù)充電。預(yù)充電這些額外位線(xiàn)，會(huì)使得在額外位線(xiàn)與連接到存儲(chǔ)待讀取數(shù)據(jù)的非易失性存儲(chǔ)器單元的漏極的位線(xiàn)之間產(chǎn)生較低電位差。由于預(yù)充電的額外位線(xiàn)使漏電流是低的，并且感測(cè)放大器具有高的讀取裕度。
然而，這種降低漏電流的方法是有問(wèn)題的，因?yàn)橄鄬?duì)于其它連接到存儲(chǔ)待讀取數(shù)據(jù)的非易失性存儲(chǔ)器單元的漏極的位線(xiàn)，這些位線(xiàn)被預(yù)充電，功率消耗會(huì)不必要地過(guò)高。而且漏電流的問(wèn)題并非完全消除，而僅是轉(zhuǎn)移，使得電流并非從連接到存儲(chǔ)待讀取數(shù)據(jù)的非易失性存儲(chǔ)器單元的漏極的位線(xiàn)，而是轉(zhuǎn)向從其它位線(xiàn)。這樣持續(xù)地漏電流也會(huì)呈現(xiàn)延伸功率消耗的問(wèn)題。因此，期待的是降低讀取期間的功率消耗。

發(fā)明內(nèi)容
本發(fā)明的多種實(shí)施例解決有效讀取非易失性存儲(chǔ)器的問(wèn)題。一種非易失性存儲(chǔ)器電路的實(shí)施例包含非易失性存儲(chǔ)器單元的虛擬接地陣列、切換電路以及控制邏輯，控制邏輯控制非易失性存儲(chǔ)器單元的虛擬接地陣列以及切換電路。非易失性存儲(chǔ)器單元的虛擬接地陣列排列成多個(gè)行以及多個(gè)列。每個(gè)非易失性存儲(chǔ)器單元包含柵極、第一載流端(current carrying terminal)以及第二載流端。切換電路耦合于非易失性存儲(chǔ)器單元的載流端及感測(cè)放大器，載流端與參考電位以及預(yù)充電電位相連。控制邏輯以下列方式響應(yīng)讀取指令控制邏輯將虛擬接地陣列中的第一及第二非易失性存儲(chǔ)器單元的載流端之一與參考電位耦合。控制邏輯通過(guò)耦合第一及第二非易失性存儲(chǔ)器單元的載流端的另一端與預(yù)充電電位來(lái)減少相關(guān)于讀取指令的漏電流。然后，控制邏輯利用與第一及第二非易失性存儲(chǔ)器單元的載流端的另一端耦合的感測(cè)放大器，測(cè)量流經(jīng)第一及第二非易失性存儲(chǔ)器單元的電流。
舉例來(lái)說(shuō)，虛擬接地陣列中的第一非易失性存儲(chǔ)器單元及第二非易失性存儲(chǔ)器單元的每一個(gè)具有漏極端及源極端。第一非易失性存儲(chǔ)器單元及第二非易失性存儲(chǔ)器單元的源極端都與參考電位(典型為接地)耦合。第一非易失性存儲(chǔ)器單元及第二非易失性存儲(chǔ)器單元的漏極端都與預(yù)充電電位耦合。利用與非易失性存儲(chǔ)器單元的載流端的漏極耦合的感測(cè)放大器，測(cè)量流經(jīng)第一及第二非易失性存儲(chǔ)器單元的電流。
虛擬接地陣列中第一及第二非易失性存儲(chǔ)器單元典型位于虛擬接地陣列中多個(gè)列的同一列而位于多個(gè)行的不同行。第一及第二非易失性存儲(chǔ)器單元典型以虛擬接地陣列中多個(gè)行的至少兩行分隔。這樣的分隔增加了第一及第二非易失性存儲(chǔ)器單元的漏極之間的有效電阻，從而降低漏電流。
這些測(cè)得的電流典型包含流經(jīng)第一非易失性存儲(chǔ)器單元的第一電流以及流經(jīng)第二非易失性存儲(chǔ)器單元的第二電流，第一電流及第二電流在同一列中以相反方向流動(dòng)。
其它實(shí)施例也包含與切換電路以及虛擬接地陣列耦合的多個(gè)位線(xiàn)。為響應(yīng)讀取指令，在多個(gè)位線(xiàn)中，只有與第一及第二非易失性存儲(chǔ)器單元的載流端的另一端連接的位線(xiàn)與預(yù)充電電位耦合。
其它實(shí)施例也包含與切換電路耦合的多個(gè)感測(cè)放大器。
在其它實(shí)施例中，非易失性存儲(chǔ)器單元在電荷捕捉材料或浮動(dòng)?xùn)艠O材料或奈米結(jié)晶材料上存儲(chǔ)數(shù)據(jù)。
本發(fā)明的其它實(shí)施例是執(zhí)行讀取指令的方法及制造該非易失性存儲(chǔ)器單元的方法。


圖1顯示現(xiàn)有技術(shù)中讀取數(shù)據(jù)及測(cè)量數(shù)據(jù)的電路示意圖；圖2顯示通過(guò)預(yù)充電位線(xiàn)來(lái)讀取存儲(chǔ)在非易失性存儲(chǔ)器的數(shù)據(jù)，以及利用連接到位線(xiàn)的感測(cè)放大器測(cè)量數(shù)據(jù)的示例性流程圖；圖3顯示預(yù)充電位線(xiàn)和利用感測(cè)放大器以及連接到接地的其它位線(xiàn)來(lái)測(cè)量數(shù)據(jù)的實(shí)例示意圖；圖4顯示非易失性存儲(chǔ)器集成電路實(shí)施例的示意圖；圖5A、圖5B、圖5C顯示具有各種電荷存儲(chǔ)材料的非易失性存儲(chǔ)器單元的實(shí)例。
具體實(shí)施例方式
圖2顯示通過(guò)預(yù)充電位線(xiàn)來(lái)讀取存儲(chǔ)在非易失性存儲(chǔ)器的數(shù)據(jù)，以及利用連接到位線(xiàn)的感測(cè)放大器來(lái)測(cè)量數(shù)據(jù)的示例性流程圖。在步驟210，接收到讀取指令，該讀取指令通常針對(duì)多個(gè)非易失性存儲(chǔ)器單元。然而，如果是單個(gè)非易失性存儲(chǔ)器的讀取指令，則對(duì)應(yīng)額外不必要的非易失性存儲(chǔ)器的電流將可忽視。在步驟220，位線(xiàn)被接地放電。這通常發(fā)生在響應(yīng)地址轉(zhuǎn)換感測(cè)(ATD)相位。在步驟230，待讀取的非易失性存儲(chǔ)器單元的源極端持續(xù)接地放電。在步驟240，待讀取的非易失性存儲(chǔ)器單元的漏極端預(yù)充電到目標(biāo)電位值，如1.5-1.6伏特。并非單純僅為了減少漏電流的目的而預(yù)充電相鄰的位線(xiàn)，反而是對(duì)應(yīng)于待讀取的非易失性存儲(chǔ)器單元的漏極端而預(yù)充電位線(xiàn)。在步驟250，利用連接到預(yù)充電的漏極端的感測(cè)放大器，測(cè)量流經(jīng)待讀取的非易失性存儲(chǔ)器單元的電流，這個(gè)步驟會(huì)在每個(gè)感測(cè)放大器都具有足夠的感測(cè)裕度時(shí)發(fā)生。
圖3顯示預(yù)充電位線(xiàn)及利用連接到其它位線(xiàn)的接地及感測(cè)放大器來(lái)測(cè)量數(shù)據(jù)的示例性流程圖。
非易失性存儲(chǔ)器單元M100、M101、M102及M103在同一列，且都具有連接到共用字線(xiàn)的柵極。圖中所顯示的單元僅為較大虛擬接地陣列的非易失性存儲(chǔ)器單元的一部份。電路302、304、312及314代表Y通過(guò)及主位線(xiàn)電路。圖3具體顯示執(zhí)行非易失性存儲(chǔ)器單元M100及M103之一的讀取操作。為了執(zhí)行讀取操作，與電路304連接的位線(xiàn)將非易失性存儲(chǔ)器單元M100的源極連接到接地電位，與電路302連接的位線(xiàn)將非易失性存儲(chǔ)器單元M100的漏極連接到感測(cè)放大器308，與電路312連接的位線(xiàn)將非易失性存儲(chǔ)器單元M103的源極連接到接地電位，與電路314連接的位線(xiàn)將連接于非易失性存儲(chǔ)器單元M103漏極的位線(xiàn)連接到感測(cè)放大器318。預(yù)充電電路并未明確顯示在圖3中，其可為感測(cè)放大器的一部份或與感測(cè)放大器分開(kāi)。在非易失性存儲(chǔ)器單元M100及M103漏極充分預(yù)充電后，感測(cè)放大器308測(cè)量電流I200，以決定存儲(chǔ)在非易失性存儲(chǔ)器單元M100中的數(shù)據(jù)值，且感測(cè)放大器318測(cè)量電流I202，以決定存儲(chǔ)在非易失性存儲(chǔ)器單元M103中的數(shù)據(jù)值。電流I200及I202以相反方向流動(dòng)。
感測(cè)放大器308測(cè)得的電流可能不會(huì)與流經(jīng)非易失性存儲(chǔ)器單元M100的電流I200完全相等，而感測(cè)放大器318測(cè)得的電流也可能不會(huì)與流經(jīng)非易失性存儲(chǔ)器單元M103的電流I202完全相等。然而，由于分別是非易失性存儲(chǔ)器單元M100的漏極及非易失性存儲(chǔ)器單元M103的漏極的節(jié)點(diǎn)DL及DR，其預(yù)充電電位的數(shù)值相對(duì)接近，并且漏電流例如電流I201相對(duì)小，因此，可以利用測(cè)量流經(jīng)感測(cè)放大器308的電流合理得到非易失性存儲(chǔ)器單元M100的電流I200，且利用測(cè)量流經(jīng)感測(cè)放大器318的電流合理得到非易失性存儲(chǔ)器單元M103的電流I202。通過(guò)該方法降低不期望的漏電流，維持了感測(cè)放大器的讀取裕度。非易失性存儲(chǔ)器單元M100及M103漏極端利用兩行單元，分別以M101及M102表示，來(lái)分隔。這兩個(gè)非易失性存儲(chǔ)器單元M101及M102實(shí)際上表示非易失性存儲(chǔ)器單元M100及M103之間的一種倍串聯(lián)電阻，可進(jìn)一步降低漏電流。待讀取的非易失性存儲(chǔ)器單元之間的單元行的數(shù)目，可以在一行單元(以增加漏電流為代價(jià))或到三行或至更多行之間變動(dòng)。因此，該電路可以降低讀取操作期間發(fā)生的漏電流。
一種降低漏電流的方法是不僅對(duì)連接到存儲(chǔ)待讀取數(shù)據(jù)的非易失性存儲(chǔ)器單元的漏極的位線(xiàn)預(yù)充電，還對(duì)連接到存儲(chǔ)待讀取值的非易失性存儲(chǔ)器單元的漏極端的額外位線(xiàn)預(yù)充電。預(yù)充電這些額外位線(xiàn)會(huì)使得在額外位線(xiàn)與連接存儲(chǔ)待讀取數(shù)據(jù)的非易失性存儲(chǔ)器單元的漏極的位線(xiàn)之間產(chǎn)生低電位差。由于預(yù)充電的額外位線(xiàn)，使得漏電流是較低的，并且這些感測(cè)放大器具有較高的讀取裕度。
這種降低漏電流的方法也可以解決不必要的功率消耗問(wèn)題。由于預(yù)充電的位線(xiàn)與連接到存儲(chǔ)待讀取數(shù)據(jù)的非易失性存儲(chǔ)器單元的漏極的位線(xiàn)是相同的，其功率消耗不會(huì)是不必要地高。而且，不同于圖1的電路，其漏電流的問(wèn)題并非完全消除，而僅是轉(zhuǎn)移，使得電流并非從連接到存儲(chǔ)待讀取數(shù)據(jù)的非易失性存儲(chǔ)器單元的漏極的位線(xiàn)轉(zhuǎn)向，而是從其它位線(xiàn)。然而，圖3的電路中的漏電流實(shí)質(zhì)上降低了，這是因?yàn)槁╇娏鞯膯?wèn)題縮小到存儲(chǔ)待讀取數(shù)據(jù)的非易失性存儲(chǔ)器單元的漏極之間流經(jīng)的漏電流，因?yàn)槲痪€(xiàn)以相同的預(yù)充電電位預(yù)充電，其實(shí)質(zhì)上分?jǐn)傁嗤碾娢?。因此，圖3的電路能降低讀取期間的功率消耗。
圖4顯示非易失性存儲(chǔ)器集成電路實(shí)施例的示意圖。集成電路450包含實(shí)施非易失性存儲(chǔ)器單元的存儲(chǔ)器單元陣列400，其位于半導(dǎo)體襯底上。該存儲(chǔ)器單元陣列400以虛擬接地陣列進(jìn)行相互連接。列解碼器401與存儲(chǔ)器單元陣列400中排列成列的多個(gè)字線(xiàn)402耦合，行解碼器403與存儲(chǔ)器單元陣列400中排列成行的多個(gè)字線(xiàn)404耦合。在總線(xiàn)405上向行解碼器403及列解碼器401提供地址。方塊406中的感測(cè)放大器及數(shù)據(jù)輸入結(jié)構(gòu)通過(guò)數(shù)據(jù)總線(xiàn)407而與行解碼器403耦合。從集成電路450的輸入/輸出端口通過(guò)數(shù)據(jù)輸入線(xiàn)411，或從集成電路450的內(nèi)部或外部的其它數(shù)據(jù)源，將數(shù)據(jù)提供到方塊406的數(shù)據(jù)輸入結(jié)構(gòu)。將數(shù)據(jù)從方塊406的感測(cè)放大器經(jīng)由數(shù)據(jù)輸出線(xiàn)412提供給集成電路450的輸入/輸出端口，或者提供給集成電路450的內(nèi)部或外部的其它數(shù)據(jù)目標(biāo)。偏壓安排狀態(tài)機(jī)409控制施加偏壓安排供應(yīng)電位408，如擦除校驗(yàn)及編程校驗(yàn)電位，及供編程、擦除及讀取存儲(chǔ)器單元的安排，如利用讀取指令，以產(chǎn)生此處所述的預(yù)充電及測(cè)量位線(xiàn)電流。
圖5A、圖5B、圖5C圖顯示具有各種電荷存儲(chǔ)材料的非易失性存儲(chǔ)器單元的實(shí)例。圖5A是電荷捕捉存儲(chǔ)器單元的簡(jiǎn)單圖。p型摻雜襯底區(qū)域1070包含n+摻雜源極及漏極區(qū)域1050及1060。存儲(chǔ)器單元的其余部分包含襯底上的底部介電結(jié)構(gòu)1040、底部介電結(jié)構(gòu)1040(底部氧化層)上的電荷捕捉結(jié)構(gòu)1030、電荷捕捉結(jié)構(gòu)1030上的頂部介電結(jié)構(gòu)1020(頂部氧化層)以及頂部介電結(jié)構(gòu)1020上的柵極1010。代表的頂部介電結(jié)構(gòu)包含約5到10奈米厚的二氧化硅及氮氧化硅，或其它類(lèi)似的高介電常數(shù)材料，如三氧化二鋁(Al2O3)。代表的底部介電結(jié)構(gòu)包含約3到10奈米厚的二氧化硅及氮氧化硅，或其它類(lèi)似的高介電常數(shù)材料。代表的電荷捕捉結(jié)構(gòu)包含約3到9奈米厚的氮化硅，或其它類(lèi)似的高介電常數(shù)材料，如三氧化二鋁(Al2O3)、二氧化鉿(HfO2)及其它。電荷捕捉結(jié)構(gòu)1030中以源極區(qū)域1050的電子及漏極區(qū)域1060的空穴表示相對(duì)于其它電荷捕捉材料，此電荷捕捉材料的特定區(qū)域存儲(chǔ)相對(duì)更多的負(fù)或正電荷。
如同SONOS(硅化-氧化-氮化-氧化-硅化物)的存儲(chǔ)器單元包含如厚度在2奈米到10奈米的底部氧化層、厚度在2奈米到10奈米的電荷捕捉層以及厚度在2奈米到15奈米的頂氧化層。其它電荷捕捉存儲(chǔ)器單元為PHINES及NROM。
在一些實(shí)施例中，柵極的材料具有的功函數(shù)大于n型硅的本質(zhì)功函數(shù)(intrinsic work function)或大于約4.1電子伏特(eV)，優(yōu)選大于4.25電子伏特(eV)，舉例來(lái)說(shuō)大于5電子伏特(eV)。代表的柵極材料包含p型多晶硅、氮化鈦(TiN)、鉑(Pt)以及其它高功函數(shù)的金屬及材料。其它適于本技術(shù)實(shí)施例的其它材料包含但不限于釕(Ru)、銥(Ir)、鎳(Ni)及鈷(Co)金屬，包含但不限于釕-鈦(Ru-Ti)、鎳-鈦(Ni-Ti)的金屬合金、金屬氮化物及包含但不限于二氧化釕(RuO2)的金屬氧化物。相較于典型的n型多晶硅柵極，高功函數(shù)的柵極材料會(huì)造成較高的電子隧穿的注入勢(shì)壘。具有二氧化硅作為頂部介電結(jié)構(gòu)的n型多晶硅的柵極的注入勢(shì)壘約為3.15電子伏特(eV)。因此，在本發(fā)明的實(shí)施例中，柵極及頂部介電層所使用的材料具有高于3.15電子伏特(eV)的注入勢(shì)壘，如高于約3.4電子伏(eV)，優(yōu)選高于4電子伏特(eV)。對(duì)于具有二氧化硅頂部介電層的p型多晶硅柵極，其注入勢(shì)壘約為4.25電子伏特(eV)，而相關(guān)于具有二氧化硅頂部介電層的n型多晶硅柵極，聚集(converged)的單元產(chǎn)生的臨界值會(huì)降至約2伏特(V)。
圖5B顯示類(lèi)似圖5A的非易失性存儲(chǔ)器單元的非易失性存儲(chǔ)器單元，但是，圖5B的非易失性存儲(chǔ)器單元包含浮動(dòng)?xùn)艠O1030，一般由多晶硅組成。圖5C顯示類(lèi)似圖5A的非易失性存儲(chǔ)器單元的非易失性存儲(chǔ)器單元，但是，圖5C的非易失性存儲(chǔ)器單元包含奈米顆粒電荷存儲(chǔ)結(jié)構(gòu)1030。
盡管通過(guò)參考前面所述的優(yōu)選實(shí)施例和實(shí)例公開(kāi)了本發(fā)明，但是可以了解的是這些實(shí)例僅為說(shuō)明而非限制。在本發(fā)明的精神及下列權(quán)利要求的范圍內(nèi)，其它改進(jìn)及組合可為本領(lǐng)域技術(shù)人員輕易了解。
權(quán)利要求
1.一種非易失性存儲(chǔ)器電路，包含虛擬接地陣列，包含排列成多個(gè)行及多個(gè)列的多個(gè)非易失性存儲(chǔ)器單元，每個(gè)該非易失性存儲(chǔ)器單元包含柵極、第一載流端(current carrying terminal)以及第二載流端；切換電路，耦合于該非易失性存儲(chǔ)器單元的該載流端及感測(cè)放大器，該載流端與參考電位及預(yù)充電電位相連；以及控制邏輯電路，該控制邏輯電路在響應(yīng)讀取指令時(shí)，控制該切換電路及該虛擬接地陣列，并將該參考電位提供給該虛擬接地陣列中的第一及第二非易失性存儲(chǔ)器單元的該載流端中的一端，和將該預(yù)充電電位提供該第一及該第二非易失性存儲(chǔ)器單元的該載流端的另一端，以降低與該讀取指令相關(guān)的漏電流；以及感測(cè)放大器，測(cè)量流經(jīng)該虛擬接地陣列中的該第一及該第二非易失性存儲(chǔ)器單元的電流，以響應(yīng)該讀取指令。
2.如權(quán)利要求1所述的一種非易失性存儲(chǔ)器電路，其中該虛擬接地陣列中的該第一及第二非易失性存儲(chǔ)器單元位于該多個(gè)列的同一列。
3.如權(quán)利要求1所述的一種非易失性存儲(chǔ)器電路，其中該虛擬接地陣列中的該第一及第二非易失性存儲(chǔ)器單元位于該多個(gè)列的同一列，并以多個(gè)行中至少兩行分隔。
4.如權(quán)利要求1所述的一種非易失性存儲(chǔ)器電路，其中該虛擬接地陣列中的該第一及第二非易失性存儲(chǔ)器單元位于該多個(gè)列的同一列，以及其中在響應(yīng)該讀取指令時(shí)，流經(jīng)該虛擬接地陣列中的該第一及該第二非易失性存儲(chǔ)器單元的該電流包含流經(jīng)該虛擬接地陣列中的該第一非易失性存儲(chǔ)器單元的第一電流及流經(jīng)該虛擬接地陣列中的該第二非易失性存儲(chǔ)器單元的第二電流，該第一電流及該第二電流在同一列中以相反方向流動(dòng)。
5.如權(quán)利要求1所述的一種非易失性存儲(chǔ)器電路，其中該虛擬接地陣列中的該第一及第二非易失性存儲(chǔ)器單元在該多個(gè)行的不同行。
6.如權(quán)利要求1所述的一種非易失性存儲(chǔ)器電路，其中該虛擬接地陣列中的該第一及第二非易失性存儲(chǔ)器單元的所述這些載流端之一是該第一及第二非易失性存儲(chǔ)器單元的漏極端，以及該第一及第二非易失性存儲(chǔ)器單元的所述這些載流端的另一端為該第一及第二非易失性存儲(chǔ)器單元的源極端。
7.如權(quán)利要求1所述的一種非易失性存儲(chǔ)器電路，更包含多個(gè)位線(xiàn)，與該切換電路以及該虛擬接地陣列耦合；其中，為響應(yīng)該讀取指令，在所述多個(gè)位線(xiàn)中，只有與該第一及第二非易失性存儲(chǔ)器單元的所述這些載流端的所述另一端連接的位線(xiàn)與該預(yù)充電電位耦合。
8.如權(quán)利要求1所述的一種非易失性存儲(chǔ)器電路，其中該參考電位是地。
9.如權(quán)利要求1所述的一種非易失性存儲(chǔ)器電路，更包含多個(gè)感測(cè)放大器，與該切換電路耦合。
10.如權(quán)利要求1所述的一種非易失性存儲(chǔ)器電路，其中該非易失性存儲(chǔ)器單元在電荷捕捉材料上存儲(chǔ)數(shù)據(jù)。
11.如權(quán)利要求1所述的一種非易失性存儲(chǔ)器電路，其中該非易失性存儲(chǔ)器單元在浮動(dòng)?xùn)艠O材料上存儲(chǔ)數(shù)據(jù)。
12.如權(quán)利要求1所述的一種非易失性存儲(chǔ)器電路，其中該非易失性存儲(chǔ)器單元在奈米結(jié)晶材料上存儲(chǔ)數(shù)據(jù)。
13.一種操作非易失性存儲(chǔ)器單元的虛擬接地陣列的方法，該非易失性存儲(chǔ)器單元的該虛擬接地陣列排列成多個(gè)列及多個(gè)行，每個(gè)非易失性存儲(chǔ)器單元包含柵極、第一載流端及第二載流端，該方法包含為響應(yīng)讀取指令耦合該虛擬接地陣列中的第一及第二非易失性存儲(chǔ)器單元的所述這些載流端之一與參考電位；通過(guò)耦合該第一及第二非易失性存儲(chǔ)器單元的所述這些載流端的另一端與預(yù)充電電位，降低與該讀取指令相關(guān)的漏電流；以及通過(guò)與該第一及第二非易失性存儲(chǔ)器單元的所述這些載流端中的所述另一端耦合的感測(cè)放大器，測(cè)量流經(jīng)該第一及第二非易失性存儲(chǔ)器單元的電流。
14.如權(quán)利要求13所述的一種操作非易失性存儲(chǔ)器單元的虛擬接地陣列的方法，其中該虛擬接地陣列中的該第一及第二非易失性存儲(chǔ)器單元位于該多個(gè)列的同一列。
15.如權(quán)利要求13所述的一種操作非易失性存儲(chǔ)器單元的虛擬接地陣列的方法，其中該虛擬接地陣列中的該第一及第二非易失性存儲(chǔ)器單元位于該多個(gè)列的同一列，并且以多個(gè)行中的至少兩行分隔。
16.如權(quán)利要求13所述的一種操作非易失性存儲(chǔ)器單元的虛擬接地陣列的方法，其中該虛擬接地陣列中的該第一及第二非易失性存儲(chǔ)器單元在該多個(gè)列的同一列，以及其中在響應(yīng)該讀取指令時(shí)，流經(jīng)該虛擬接地陣列中的該第一及該第二非易失性存儲(chǔ)器單元的該電流包含流經(jīng)該虛擬接地陣列中的該第一非易失性存儲(chǔ)器單元的第一電流以及流經(jīng)該虛擬接地陣列中的該第二非易失性存儲(chǔ)器單元的第二電流，該第一電流以及該第二電流在同一列中以相反方向流動(dòng)。
17.如權(quán)利要求13所述的一種操作非易失性存儲(chǔ)器單元的虛擬接地陣列的方法，其中該虛擬接地陣列中的該第一及第二非易失性存儲(chǔ)器單元在該多個(gè)行的不同行。
18.如權(quán)利要求13所述的一種操作非易失性存儲(chǔ)器單元的虛擬接地陣列的方法，其中該虛擬接地陣列中的該第一及第二非易失性存儲(chǔ)器單元的所述這些載流端之一是該第一及第二非易失性存儲(chǔ)器單元的漏極端，以及該第一及第二非易失性存儲(chǔ)器單元的所述這些載流端的另一端是該第一及第二非易失性存儲(chǔ)器單元的源極端。
19.如權(quán)利要求13所述的一種操作非易失性存儲(chǔ)器單元的虛擬接地陣列的方法，更包含多個(gè)位線(xiàn)，與該切換電路以及該虛擬接地陣列耦合；其中，為響應(yīng)該讀取指令，在所述多個(gè)位線(xiàn)中，只有與該第一及第二非易失性存儲(chǔ)器單元的所述這些載流端的所述另一端連接的位線(xiàn)與該預(yù)充電電位耦合。
20.如權(quán)利要求13所述的一種操作非易失性存儲(chǔ)器單元的虛擬接地陣列的方法，其中該參考電位是地。
21.如權(quán)利要求13所述的一種操作非易失性存儲(chǔ)器單元的虛擬接地陣列的方法，其中該非易失性存儲(chǔ)器單元在電荷捕捉材料上存儲(chǔ)數(shù)據(jù)。
22.如權(quán)利要求13所述的一種操作非易失性存儲(chǔ)器單元的虛擬接地陣列的方法，其中該非易失性存儲(chǔ)器單元在浮動(dòng)?xùn)艠O材料上存儲(chǔ)數(shù)據(jù)。
23.如權(quán)利要求13所述的一種操作非易失性存儲(chǔ)器單元的虛擬接地陣列的方法，其中該非易失性存儲(chǔ)器單元在奈米結(jié)晶材料上存儲(chǔ)數(shù)據(jù)。
24.一種制造非易失性存儲(chǔ)器電路的方法，包含提供非易失性存儲(chǔ)器單元的虛擬接地陣列，排列成多個(gè)行及多個(gè)列，每個(gè)非易失性存儲(chǔ)器單元包含柵極、第一載流端以及第二載流端；提供切換電路，耦合該非易失性存儲(chǔ)器單元的所述這些載流端及感測(cè)放大器，所述這些載流端耦合到參考及預(yù)充電電位；以及提供控制邏輯，控制該切換電路以及該虛擬接地陣列，通過(guò)產(chǎn)生至少耦合該虛擬接地陣列中的第一及第二非易失性存儲(chǔ)器單元的所述這些載流端之一與參考電位，通過(guò)耦合該第一及第二非易失性存儲(chǔ)器單元的所述這些載流端的另一端與預(yù)充電電位，以降低與該讀取指令相關(guān)的漏電流，以及通過(guò)與該第一及第二非易失性存儲(chǔ)器單元的所述這些載流端的所述另一端耦合的感測(cè)放大器，測(cè)量流經(jīng)該第一及第二非易失性存儲(chǔ)器單元的電流，該控制邏輯響應(yīng)讀取指令。
全文摘要
本發(fā)明的多種實(shí)施例解決有效讀取非易失性存儲(chǔ)器的問(wèn)題。本發(fā)明的非易失性存儲(chǔ)器電路、方法及制造方法的實(shí)施例是關(guān)于非易失性存儲(chǔ)器單元的虛擬接地陣列。利用預(yù)充電多個(gè)非易失性存儲(chǔ)器單元的漏極及測(cè)量產(chǎn)生的電流，可讀取該非易失性存儲(chǔ)器單元的虛擬接地陣列。利用讀取多個(gè)單元可以改善功率消耗及讀取裕度，可避免預(yù)充電不必要的位線(xiàn)。
文檔編號(hào)G11C16/24GK101071639SQ200610136088
公開(kāi)日2007年11月14日 申請(qǐng)日期2006年10月19日 優(yōu)先權(quán)日2005年11月18日
發(fā)明者林永豐, 林俞伸 申請(qǐng)人:旺宏電子股份有限公司