專利名稱：相變存儲(chǔ)器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種在半導(dǎo)體基板上利用相變材料形成的、存儲(chǔ)保持所需的數(shù)據(jù)的非易失性相變存儲(chǔ)器裝置。
背景技術(shù)：
近些年來，為了存儲(chǔ)保持移動(dòng)設(shè)備等的數(shù)據(jù)而廣泛使用非易失性存儲(chǔ)器。并且作為下一代的非易失性存儲(chǔ)器，利用了相變材料的構(gòu)造變化的相變存儲(chǔ)器為世人所矚目。該相變存儲(chǔ)器具有例如利用硫族化合物類的相變材料在半導(dǎo)體基板上堆積相變層、并在該預(yù)定區(qū)域上通過電極提供電流的構(gòu)造。通過這種構(gòu)造，能夠?qū)ο嘧儗拥念A(yù)定區(qū)域進(jìn)行加熱，在高電阻的非晶狀態(tài)和低電阻的結(jié)晶狀態(tài)之間自由轉(zhuǎn)換，利用兩者的電阻值的變化，可改寫地保持所需的數(shù)據(jù)(例如參照US6590807B2、US6567296B1)。這種情況下，將用于提供電流的一個(gè)MOS晶體管和一個(gè)相變存儲(chǔ)器元件作為單位單元集成，可構(gòu)建多位的相變存儲(chǔ)器。
但是在上述現(xiàn)有的相變存儲(chǔ)器中，由于數(shù)據(jù)改寫時(shí)的電流變得非常大，因此需要使MOS晶體管的柵極寬構(gòu)成得較大。由于相變存儲(chǔ)器中的單位單元的面積由MOS晶體管的柵極寬規(guī)定，因此無法避免單位單元面積的增大。這種情況下，越要確保較大的相變存儲(chǔ)器的存儲(chǔ)容量，芯片整體面積越會(huì)增加，因此妨礙高集成化的實(shí)現(xiàn)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種在導(dǎo)體基板上使多個(gè)相變存儲(chǔ)器元件與一個(gè)MOS晶體管連接的構(gòu)造的、減小每1位的配置面積并適于高集成化的相變存儲(chǔ)器裝置。
本發(fā)明的相變存儲(chǔ)器裝置的形態(tài)為具有半導(dǎo)體基板；分別設(shè)置在矩陣狀排列的多個(gè)字線和多個(gè)位線的各交點(diǎn)上的一個(gè)MOS晶體管；多個(gè)相變存儲(chǔ)器元件，在上述半導(dǎo)體基板上堆積上述相變材料的相變層中，在和上述一個(gè)MOS晶體管的擴(kuò)散層的上部相對(duì)的區(qū)域中形成，存儲(chǔ)保持多位數(shù)據(jù)；以及下部電極構(gòu)造，使上述多個(gè)相變存儲(chǔ)器元件中的每一個(gè)與上述一個(gè)MOS晶體管的擴(kuò)散層電連接。
根據(jù)該方式，將一個(gè)MOS晶體管和多個(gè)相變存儲(chǔ)器單元作為構(gòu)成單位，通過各個(gè)構(gòu)成單位承載多位數(shù)據(jù)來構(gòu)成整體的相變存儲(chǔ)器裝置。因此，由于多個(gè)相變存儲(chǔ)器共享一個(gè)MOS晶體管，因此當(dāng)為了確保通過下部電極構(gòu)造的充分的改寫電流而增大MOS晶體管的柵極長(zhǎng)度時(shí)，也可減小各個(gè)相變存儲(chǔ)器元件的配置面積，并實(shí)現(xiàn)適于高集成化的相變存儲(chǔ)器裝置。
在本發(fā)明中，上述下部電極構(gòu)造也可包括與上述多個(gè)相變存儲(chǔ)器元件相對(duì)配置的一個(gè)共用電極板；連接上述一個(gè)MOS晶體管的擴(kuò)散層和上述一個(gè)共用電極板的一個(gè)或二個(gè)以上的第一插頭；以及連接上述一個(gè)共用電極板和上述多個(gè)相變存儲(chǔ)器元件的每一個(gè)的多個(gè)第二插頭。
在本發(fā)明中也可以是，上述相變存儲(chǔ)器元件通過分別對(duì)應(yīng)的上述第二插頭中的電流供給時(shí)的發(fā)熱，在低電阻的結(jié)晶狀態(tài)和高電阻的非晶狀態(tài)之間轉(zhuǎn)換，可改寫數(shù)據(jù)。
在本發(fā)明中，上述多個(gè)第二插頭也可沿著上述一個(gè)MOS晶體管的柵極寬方向配置。
在本發(fā)明中，上述多個(gè)第二插頭也可以使在上述柵極寬方向上相鄰的上述相變存儲(chǔ)器元件之間互相具有柵極長(zhǎng)方向的偏移量的方式進(jìn)行配置。
在本發(fā)明中，也可具有上部電極構(gòu)造，其包括用于向上述多個(gè)相變存儲(chǔ)器元件的每一個(gè)分別提供電流的多個(gè)元件選擇線。
在本發(fā)明中，上述元件選擇線的延伸方向也可配置為在上述半導(dǎo)體基板上與上述位線的延伸方向平行。
在本發(fā)明中，上述上部電極構(gòu)造也可層積為多個(gè)階層。
在本發(fā)明中，除了上述上部電極構(gòu)造外，上述下部電極構(gòu)造也可層積為多個(gè)階層。
如上所述，根據(jù)本發(fā)明，由于其構(gòu)成為，在半導(dǎo)體基板上堆積相變層，將一個(gè)MOS晶體管和多個(gè)相變存儲(chǔ)器元件作為構(gòu)成單位并通過下部電極構(gòu)造可提供電流，因此即使在構(gòu)成為增大一個(gè)MOS晶體管的柵極長(zhǎng)度從而可向多個(gè)相變存儲(chǔ)器元件提供充分的改寫電流的情況下，也可確保減小各個(gè)位的配置面積，因此可提高相變存儲(chǔ)器裝置的集成度。


根據(jù)以下說明書并參考隨同的附圖，本發(fā)明的上述和其他目的和特征將變得更加明確。
圖1是表示作為本實(shí)施方式的相變存儲(chǔ)器的構(gòu)成單位的基本的電路結(jié)構(gòu)的圖。
圖2是表示在本實(shí)施方式的相變存儲(chǔ)器的制造方法中初始階段的工序的截面構(gòu)造圖。
圖3是表示在本實(shí)施方式的相變存儲(chǔ)器的制造方法中形成柵電極19的工序的截面構(gòu)造圖。
圖4是表示在本實(shí)施方式的相變存儲(chǔ)器的制造方法中形成硅氮化膜側(cè)壁22和層間絕緣膜23的工序的截面構(gòu)造圖。
圖5是表示在本實(shí)施方式的相變存儲(chǔ)器的制造方法中將位線連接器24開口，形成鎢膜25的成膜工序的截面構(gòu)造圖。
圖6是在本實(shí)施方式的相變存儲(chǔ)器的制造方法中配置了活性化區(qū)域的二根字線WL的狀態(tài)的平面布局圖。
圖7是在本實(shí)施方式的相變存儲(chǔ)器的制造方法中形成了位線BL的狀態(tài)的平面布局圖。
圖8是表示在本實(shí)施方式的相變存儲(chǔ)器的制造方法中形成層間絕緣膜26的工序的截面構(gòu)造圖。
圖9是表示在本實(shí)施方式的相變存儲(chǔ)器的制造方法中將下部電極板極連接器27開口，形成插頭28a和下部電極板極28b的工序的截面構(gòu)造圖。
圖10是在本實(shí)施方式的相變存儲(chǔ)器的制造方法中下部電極板極連接器27開口的狀態(tài)的平面布局圖。
圖11是在本實(shí)施方式的相變存儲(chǔ)器的制造方法中形成了下部電極板極28b的狀態(tài)的平面布局圖。
圖12是在本實(shí)施方式的相變存儲(chǔ)器的制造方法中將下部電極連接器32開口的工序的截面構(gòu)造圖。
圖13是在本實(shí)施方式的相變存儲(chǔ)器的制造方法中下部電極連接器32開口的狀態(tài)的平面布局圖。
圖14是表示在本實(shí)施方式的相變存儲(chǔ)器的制造方法中堆積鎢膜33的工序的截面構(gòu)造圖。
圖15是表示在本實(shí)施方式的相變存儲(chǔ)器的制造方法中形成下部電極插頭33a并堆積硫族化合物膜34和上部電極膜35的工序的截面構(gòu)造圖。
圖16是在本實(shí)施方式的相變存儲(chǔ)器的制造方法中元件選擇線SL被印刻成圖的狀態(tài)的平面布局圖。
圖17是表示在本實(shí)施方式的相變存儲(chǔ)器的制造方法中堆積層間絕緣膜36并形成連接孔37和第二層布線38的工序的截面構(gòu)造圖。
圖18A、18B表示本實(shí)施方式的相變存儲(chǔ)器涉及的、與直達(dá)圖16中的字線WL的二個(gè)截面對(duì)應(yīng)的A-A’截面構(gòu)造圖和B-B’截面構(gòu)造圖。
圖19表示本實(shí)施方式的相變存儲(chǔ)器涉及的、與圖16中的字線WL平行的截面對(duì)應(yīng)的C-C’截面構(gòu)造圖。
圖20是本實(shí)施方式的相變存儲(chǔ)器中的第一變形例的截面構(gòu)造圖。
圖21是本實(shí)施方式的相變存儲(chǔ)器中的第二變形例的截面構(gòu)造圖。
具體實(shí)施例方式
以下參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說明。在本實(shí)施方式中，對(duì)將本發(fā)明適用于相變存儲(chǔ)器裝置的情況進(jìn)行說明，上述相變存儲(chǔ)器裝置是利用了相變材料的非易失性的半導(dǎo)體存儲(chǔ)裝置。
首先，參照?qǐng)D1對(duì)作為本實(shí)施方式的相變存儲(chǔ)器裝置的構(gòu)成單位的基本的電路結(jié)構(gòu)進(jìn)行說明。在圖1所示的電路中，通過MOS晶體管T和與之共同連接的四個(gè)相變存儲(chǔ)器元件M，構(gòu)成一個(gè)單位電路U。四個(gè)相變存儲(chǔ)器元件M中，分別連接不同的元件選擇線SL，可分別提供電流。相變存儲(chǔ)器裝置的整體電路通過規(guī)則地配置具有同一結(jié)構(gòu)的多個(gè)單位電路U而構(gòu)成。在圖1中圖示相變存儲(chǔ)器裝置的整體電路中包括二個(gè)單位電路U的電路部分。
字線WL連接到MOS晶體管T的柵極。并且，在MOS晶體管T的一個(gè)源極/漏極擴(kuò)散層中，一個(gè)連接位線BL，在另一個(gè)源極/漏極擴(kuò)散層中連接元件選擇線SL及通過元件選擇線SL連接的相變存儲(chǔ)器元件M。字線WL和位線BL分別設(shè)定預(yù)定的根數(shù)，整體構(gòu)成矩陣狀。在各個(gè)字線WL和位線BL的交點(diǎn)上配置由一個(gè)MOS晶體管T和四個(gè)相變存儲(chǔ)器元件M構(gòu)成的單位電路U。
相變存儲(chǔ)器元件M例如使用作為硫族化合物類的相變材料的鍺、銻、碲形成，作為與高電阻和低電阻的狀態(tài)對(duì)應(yīng)的可改寫地存儲(chǔ)1位數(shù)據(jù)的存儲(chǔ)器元件(電阻)而起作用。因此，與一個(gè)MOS晶體管T連接的四個(gè)相變存儲(chǔ)器元件M承載4位數(shù)據(jù)。在改寫相變存儲(chǔ)器元件M中保持的數(shù)據(jù)時(shí)，需要施加用于在高電阻的非晶狀態(tài)和低電阻的結(jié)晶狀態(tài)間轉(zhuǎn)換的預(yù)定的脈沖，需要在半導(dǎo)體上構(gòu)成其控制電路。
并且，通過分別控制與四個(gè)相變存儲(chǔ)器元件M連接的四個(gè)元件選擇線SL的電位，從四個(gè)相變存儲(chǔ)器元件M經(jīng)由共用的MOS晶體管T和位線BL流過電流。由此，對(duì)四個(gè)相變存儲(chǔ)器元件M可分別控制寫入/讀出動(dòng)作。
在上述結(jié)構(gòu)的相變存儲(chǔ)器裝置中，MOS晶體管T的柵極寬需要增大到在進(jìn)行各個(gè)相變存儲(chǔ)器元件M的改寫時(shí)可提供充分的電流的程度，因而半導(dǎo)體上的配置增大。但是在本實(shí)施方式中，即使使一個(gè)MOS晶體管T的柵極寬增大，由于是四個(gè)相變存儲(chǔ)器元件M共享一個(gè)，因此相變存儲(chǔ)器裝置在整體上每1位的配置面積減小，可實(shí)現(xiàn)有利于高集成化的構(gòu)造。
接著參照?qǐng)D2～圖19，說明本實(shí)施方式的相變存儲(chǔ)器裝置的制造方法，同時(shí)對(duì)詳細(xì)的設(shè)備構(gòu)造進(jìn)行說明。
首先，如圖2所示，例如在由P型硅單晶構(gòu)成的半導(dǎo)體基板10的主面上形成淺槽14。并且通過在淺槽14中埋入硅氧化膜，形成分離區(qū)域15。例如該淺槽14也可具有0.3μm的深度，在內(nèi)壁上通過熱氧化法形成硅氧化膜。在形成分離區(qū)域15時(shí)，進(jìn)一步堆積硅氧化膜，并將其通過CMP(Chemical Mechanical Polishing，化學(xué)機(jī)械研磨)法研磨，成為僅在淺槽14內(nèi)殘留硅氧化膜的狀態(tài)。接著將光致抗蝕劑作為掩模并將磷(P)離子進(jìn)行離子注入，形成n形阱11。進(jìn)一步，將光致抗蝕劑作為掩模并將硼(B)離子進(jìn)行離子注入，形成p形阱12、13。
如圖2所示，在相變存儲(chǔ)器裝置的截面構(gòu)造中包括相變存儲(chǔ)器元件區(qū)域和周邊電路區(qū)域。由于周邊電路區(qū)域是與一般的DRAM的制造工序共同的，因此在以下的圖3～圖19中省略周邊電路區(qū)域的構(gòu)造的圖示，主要圖示相變存儲(chǔ)器元件區(qū)域的構(gòu)造。
其次，如圖3所示，在作為活性化區(qū)域的p形阱13中，通過熱氧化法形成柵極絕緣膜16。并且，在半導(dǎo)體基板10的主面上，將多晶硅膜17例如通過CVD(Chemical Vapor Deposition，化學(xué)汽相沉積法)法堆積為膜厚50nm后，繼續(xù)將鎢膜18例如通過濺射法堆積為膜厚100nm。并且，多晶硅膜17例如可將磷(P)作為雜質(zhì)導(dǎo)入并堆積。此時(shí)，在多晶硅膜17和鎢膜18之間從防止兩者發(fā)生反應(yīng)的目的出發(fā)，優(yōu)選插入例如通過濺射法形成的氮化鎢(WN)膜。
之后堆積例如200nm的硅氮化膜。進(jìn)一步地，通過使用光刻技術(shù)及干蝕刻技術(shù)成圖，從而形成由多晶硅膜17及鎢膜18構(gòu)成的柵電極19，在其上部形成蓋(cap)絕緣膜20。
接著，將蓋絕緣膜20及柵電極19和光致抗蝕劑(未圖示)作為掩模，例如將砷(As)或磷(P)作為雜質(zhì)進(jìn)行離子注入，形成雜質(zhì)區(qū)域21。該雜質(zhì)區(qū)域21作為n溝道MOS晶體管的源極/漏極而起作用。并且，在未圖示的周邊電路區(qū)域中，例如將硼(B)作為雜質(zhì)進(jìn)行離子注入，形成作為P溝道MOS晶體管起作用的雜質(zhì)區(qū)域。
接著，如圖4所示，在半導(dǎo)體基板10的整個(gè)面上堆積例如30nm的硅氮化膜(未圖示成膜之后的狀態(tài))。之后，向該硅氮化膜進(jìn)行各向異性的干蝕刻，成為殘留在蓋絕緣膜20及柵電極19的側(cè)壁的狀態(tài)，由此在柵電極19上形成硅氮化膜側(cè)壁22。
接著，例如通過CVD法形成膜厚500nm的硅氧化膜，將其表面通過CMP法研磨打平，形成層間絕緣膜23。此時(shí)，作為硅氧化膜也可使用例如以TEOS(Tetra Ethoxy Silane、四乙氧基硅烷)為原料氣體通過CVD法形成的TEOS氧化膜。并且，在把預(yù)定量的硼(B)及磷(P)導(dǎo)入到硅氧化膜中后，通過進(jìn)行熱處理可使硅氧化膜回流。之后，同時(shí)利用CMP法提高平整性，從而可形成層間絕緣膜23。
接著，如圖5所示，利用光刻技術(shù)和干蝕刻技術(shù)將位線連接器24開口。在進(jìn)行此時(shí)的干蝕刻時(shí)，通過利用硅絕緣膜和硅氮化膜的蝕刻速度差，硅氮化膜側(cè)壁22及蓋絕緣膜20在難以蝕刻的條件下自動(dòng)匹配地形成在柵電極19上。
圖6表示柵電極19和位線連接器24開口的狀態(tài)的相變存儲(chǔ)器裝置的平面布局。如圖6所示，通過分離區(qū)域15被隔開的長(zhǎng)方形圖案的活性化區(qū)域RA規(guī)則地配置。作為字線WL的柵電極19在各個(gè)活性化區(qū)域中分別配置二根，在其中間部配置有一個(gè)位線連接器24。該位線連接器24用于連接下方的MOS晶體管的擴(kuò)散層和位線BL(制造方法稍后論述)，從而可使活性化區(qū)域RA的二根字線WL與共用的位線BL連接。
其中，如圖6所示，活性化區(qū)域RA的二根字線WL配置為迂回于位線連接器24的圖案。因此，在靠近位線連接器24的部分，在一定程度上擴(kuò)大字線WL之間的間隔，另一方面，在不靠近位線連接器24的部分，可用最小加工尺寸配置二根字線WL，有利于縮小配置面積。并且，字線WL的圖案的主要部分成圖為直線狀，在其加工界限下也易于進(jìn)行光刻。
另一方面，在圖5中，將位線連接器24開口后，在半導(dǎo)體基板10的主面上形成例如鎢膜25。此時(shí)，在雜質(zhì)區(qū)域21中為了確保位線連接器24接觸的源極、漏極區(qū)域之間的良好的電導(dǎo)通性，優(yōu)選提前形成由鈷(Co)、鈦(Ti)、鉭(Ta)、鎢(W)等高熔點(diǎn)金屬構(gòu)成的硅化膜。
并且，需要提高位線連接器24開口之后的工序中的半導(dǎo)體基板10的主面的平整性。因此，也可以例如通過CMP法研磨堆積的鎢膜25并形成金屬插頭，在其上部重新堆積鎢膜，并通過光刻技術(shù)和干蝕刻技術(shù)加工所需的位線。
圖7表示由鎢膜25形成的位線BL的狀態(tài)的相變存儲(chǔ)器裝置的平面布局。如圖7所示，在相鄰的活性化區(qū)域RA(P形阱13)內(nèi)，在連接相鄰的位線連接器24的方向上配置位線BL。因此字線WL(柵電極19)和位線BL(鎢膜25)配置在互相垂直相交的方向上。通過這種配置，與位線BL相關(guān)的電路部分、及與字線WL相關(guān)的電路部分可集成到半導(dǎo)體基板10中的各個(gè)端部，從而可構(gòu)成高效的平面布局。
接著，如圖8所示，在半導(dǎo)體基板10的主面上形成層間絕緣膜26。作為該層間絕緣膜26可使用上述TEOS氧化膜。此時(shí)，為了提高平整性，也可追加通過上述CMP法進(jìn)行研磨的工序。
接著，如圖9所示，利用光刻技術(shù)和干蝕刻技術(shù)將下部電極板連接器27開口。在進(jìn)行此時(shí)的干蝕刻時(shí)，通過利用硅絕緣膜和硅氮化膜的蝕刻速度差，形成在柵電極19的側(cè)面的硅氮化膜側(cè)壁22及蓋絕緣膜20在難以蝕刻的條件下自動(dòng)匹配地形成在柵電極19上。
圖10表示下部電極板連接器27開口狀態(tài)下的相變存儲(chǔ)器裝置的平面布局。下部電極板連接器27形成在露出到平行的二根字線WL的外側(cè)的活性化區(qū)域RA上。并且，在圖10中表示四個(gè)下部電極板連接器27配置在各個(gè)活性化區(qū)域RA內(nèi)的四個(gè)角落的例子。由于下部電極板連接器27在相變存儲(chǔ)器元件和MOS晶體管的源極/漏極擴(kuò)散層的布線構(gòu)造中是必需的，因此從降低布線電阻成分的角度出發(fā)優(yōu)選配置多個(gè)。而如果在各活性化區(qū)域RA內(nèi)至少形成一個(gè)下部電極板連接器27，則可構(gòu)建本實(shí)施方式的相變存儲(chǔ)器裝置。
如圖9所示，在開口的下部電極板連接器27中，形成插頭28a(相當(dāng)于本發(fā)明的第一插頭)。該插頭28a例如在通過CVD法形成鎢膜后，通過CMP法研磨形成即可。之后進(jìn)一步堆積例如鎢膜，并通過使用光刻技術(shù)和干蝕刻技術(shù)形成下部電極板28b(相當(dāng)于本發(fā)明的共用電極板)。并且，為了確保與插頭28a接觸的各基底的良好的電導(dǎo)通性，優(yōu)選提前形成由鈷(Co)、鈦(Ti)、鉭(Ta)、鎢(W)等構(gòu)成的硅化膜。
圖11表示形成了下部電極板28b的狀態(tài)下的相變存儲(chǔ)器裝置的平面布局。在各個(gè)活性化區(qū)域RA中，分別配置二個(gè)下部電極板28b，分別與上述四個(gè)下部電極板連接器27中的二個(gè)連接。由此，可使在后續(xù)工序中形成的相變存儲(chǔ)器元件與同一MOS晶體管的源極/漏極擴(kuò)散層連接。而如果使下部電極板28b至少與一個(gè)下部電極板連接器27連接，則可構(gòu)建本實(shí)施方式的相變存儲(chǔ)器裝置。
接著，如圖12所示，利用光刻技術(shù)和干蝕刻技術(shù)將下部電極連接器32開口。首先，在半導(dǎo)體基板10的主面上形成絕緣膜29，在其上部進(jìn)一步形成硬掩模(hard mask)30。并且在硬掩模30開口下部電極連接器32a，接著在半導(dǎo)體基板10的主面上形成同樣的膜。向該膜進(jìn)行各向異性的干蝕刻，在下部電極連接器32a的開口部分的側(cè)壁上形成側(cè)壁間隔(side wall spacer)31。通過形成這樣的側(cè)壁間隔31，可使相變存儲(chǔ)器元件的下部電極形成得較小，因此有利于提高發(fā)熱效率。最后將硬掩模30和側(cè)壁間隔31作為掩模，并利用干蝕刻技術(shù)對(duì)下部電極連接器32開口。由此，可形成比下部電極連接器32a的開口半徑小的下部電極連接器32。
圖13表示下部電極連接器32開口狀態(tài)下的相變存儲(chǔ)器裝置的平面布局。四個(gè)下部電極連接器32連接到各個(gè)下部電極板28b。如圖13所示，一個(gè)下部電極板28b中的四個(gè)下部電極連接器32的配置不是一條直線上的排列，而是交互具有橫向的偏移量的排列。如果以將相鄰的下部電極連接器32間的距離以最小加工尺寸配置為前提，則與一條直線上的排列相比，在交互地具有偏移量的排列下，可縮短四個(gè)下部電極連接器32所占的整體長(zhǎng)度，具有減小配置面積的效果。
接著，如圖14所示，作為下部電極的導(dǎo)電膜，例如將鎢膜33堆積到半導(dǎo)體基板1的整個(gè)面。鎢膜33的堆積例如可使用CVD法。
接著，如圖15所示，將堆積的鎢膜33例如通過CMP法進(jìn)行研磨，從而形成下部電極插頭33a(相當(dāng)于本發(fā)明的第二插頭)。該下部電極插頭33a通過在提供電流時(shí)發(fā)熱起到相變存儲(chǔ)器元件的溫度上升引起構(gòu)造變化的作用。作為下部電極插頭33a的材料從發(fā)熱點(diǎn)出發(fā)優(yōu)選高電阻的材料，例如除了使用鎢外，優(yōu)選使用氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、氮化鈦鋁(TiAlN)等高熔點(diǎn)金屬及其氮化物，或硅化物氮化膜(例如TiSiN)。
接著，將作為相變材料的硫族化合物膜34和上部電極膜35通過例如濺射法堆積到半導(dǎo)體基板10的整個(gè)面。硫族化合物34例如在膜厚50～200nm的范圍內(nèi)堆積Ge2Sb2Te5，作為上部電極膜35例如堆積膜厚50nm的鎢膜即可。之后，利用光刻技術(shù)和干蝕刻技術(shù)對(duì)硫族化合物膜34及上部電極膜35統(tǒng)一加工，從而使用于向所需的相變存儲(chǔ)器元件提供電流的元件選擇線SL成圖。
并且，作為硫族化合物膜34可使用含有鍺(Ge)、銻(Sb)、碲(Te)、硒(Se)中的任意二個(gè)以上的材料。并且，作為上部電極膜35的材料從發(fā)熱點(diǎn)出發(fā)優(yōu)選高電阻的材料，例如優(yōu)選使用鎢(W)、氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、氮化鈦鋁(TiAlN)等高熔點(diǎn)金屬及其氮化物，或硅化物氮化膜(例如TiSiN)。
圖16表示一體形成的硫族化合物膜34和與上部電極膜35對(duì)應(yīng)的元件選擇線SL被成圖的狀態(tài)下的相變存儲(chǔ)器裝置的平面布局。元件選擇線SL的延伸方向配置在與位線BL相同的方向上，配置得與字線WL在垂直相交。在本實(shí)施方式中，互相共享MOS晶體管的四個(gè)相變存儲(chǔ)器元件分別與不同的獨(dú)立的元件選擇線SL連接。由此，與元件選擇線SL連接的控制電路的部分可以和電路規(guī)模大的與字線WL相關(guān)的電路部分集成在各個(gè)端部，可構(gòu)成較高效的平面布局。
接著，如圖17所示，在半導(dǎo)體基板1的整個(gè)面上堆積層間絕緣膜36。作為該層間絕緣膜36，例如可使用等離子成膜的硅氧化膜。這種情況下，由于消除了源自元件選擇線SL的段差，因此優(yōu)選例如通過CMP法研磨使表面平整化。
進(jìn)一步地，形成第二層布線38。在該第二層布線38和形成元件選擇線SL或位線BL等的鎢膜25b之間，通過連接孔37連接。第二層布線38例如可通過氮化鈦(TiN)、鋁(Al)及氮化鈦的層積來形成。并且，連接孔37可通過鈦(Ti)、氮化鈦及鎢的層積形成。此外也可在第二層布線38的上部進(jìn)一步地通過層間絕緣膜設(shè)置第三層布線或其以上的布線層(未圖示)。
通過上述各工序，完成本實(shí)施方式的相變存儲(chǔ)器裝置的設(shè)備構(gòu)造。在此表示完成狀態(tài)的相變存儲(chǔ)器裝置相關(guān)的詳細(xì)截面構(gòu)造。對(duì)應(yīng)于圖16中與字線WL垂直相交的二個(gè)截面(A-A’截面、B-B’截面)，圖18A表示A-A’截面構(gòu)造圖，并且圖18B表示B-B’截面構(gòu)造圖。并且，對(duì)應(yīng)于圖16中與字線WL平行的C-C’截面，圖19表示C-C’截面構(gòu)造圖。并且，圖2-圖17含有的各截面構(gòu)造圖是將A-A’截面和B-B’截面混合表現(xiàn)的圖。
在本實(shí)施方式的相變存儲(chǔ)器裝置中，包括不限于上述構(gòu)造的多種變形例。圖20是本實(shí)施方式的第一變形例的截面構(gòu)造圖，是本實(shí)施方式中與圖19的C-C’截面構(gòu)造圖對(duì)應(yīng)的圖。在第一變形例中，層積形成以下二層由與下部電極插頭40a連接的硫族化合物膜41a和上部電極膜42a構(gòu)成的第一層；及由與下部電極插頭40b連接的硫族化合物膜41b和上部電極膜42b構(gòu)成的第二層。通過這種構(gòu)造，可減小用于配置元件選擇線SL所需的面積，其結(jié)果是隨著在相變存儲(chǔ)器裝置中位單位的面積的減小，可縮小整體的配置面積。
圖21是本實(shí)施方式的第二變形例的截面構(gòu)造圖，與第一變形例一樣是與圖19的C-C’截面構(gòu)造圖對(duì)應(yīng)的圖。在第二變形例中，由與下部電極插頭50a連接的硫族化合物膜51a和上部電極膜52a構(gòu)成的第一層與第一變形例相同，但第二層構(gòu)造是不同的。即，在下部電極板28b的上部通過插頭53構(gòu)成第二層的下部電極板54，并堆積層間絕緣膜55。并且，在第二層中，形成由與下部電極插頭50b連接的硫族化合物膜51b和上部電極膜52b構(gòu)成的第二層。由此包括下部電極板28b、54層積形成兩個(gè)階層，在相變存儲(chǔ)器裝置中隨著位單位的面積減小，可減小整體的配置面積。
并且，在第一變形例及第二變形例中，均表示了二個(gè)階層的構(gòu)造，也可增加層積數(shù)構(gòu)成多個(gè)階層。
以上根據(jù)本實(shí)施方式對(duì)本發(fā)明進(jìn)行了具體說明，但本發(fā)明不限于上述實(shí)施方式，在不脫離其主旨的范圍內(nèi)可進(jìn)行各種變更。例如在本實(shí)施方式中，對(duì)相變存儲(chǔ)器元件使用硫族化合物類的相變材料的情況進(jìn)行了說明，在使用可實(shí)現(xiàn)同樣功能的其他相變材料的情況下也可廣泛適用本發(fā)明。并且，本實(shí)施方式的相變存儲(chǔ)器裝置中的電極構(gòu)造或MOS晶體管的構(gòu)造不限于本實(shí)施方式的構(gòu)造，可采用多種方式。
本發(fā)明不限于上述實(shí)施方式，在不脫離本發(fā)明范圍的前提下可進(jìn)行多種變更及修改。
本申請(qǐng)基于2005年2月9日提交的第2005-033271號(hào)日本專利申請(qǐng)，因而其內(nèi)容包括在本申請(qǐng)中。
權(quán)利要求
1.一種相變存儲(chǔ)器裝置，其特征在于，具有半導(dǎo)體基板；分別設(shè)置在矩陣狀排列的多個(gè)字線和多個(gè)位線的各交點(diǎn)上的一個(gè)MOS晶體管；多個(gè)相變存儲(chǔ)器元件，在上述半導(dǎo)體基板上堆積上述相變材料的相變層中，在和上述一個(gè)MOS晶體管的擴(kuò)散層的上部相對(duì)的區(qū)域中形成，存儲(chǔ)保持多位數(shù)據(jù)；以及下部電極構(gòu)造，使上述多個(gè)相變存儲(chǔ)器元件中的每一個(gè)與上述一個(gè)MOS晶體管的擴(kuò)散層電連接。
2.根據(jù)權(quán)利要求1所述的相變存儲(chǔ)器裝置，其特征在于，上述下部電極構(gòu)造包括與上述多個(gè)相變存儲(chǔ)器元件相對(duì)配置的一個(gè)共用電極板；連接上述一個(gè)MOS晶體管的擴(kuò)散層和上述一個(gè)共用電極板的一個(gè)或二個(gè)以上的第一插頭；以及連接上述一個(gè)共用電極板和上述多個(gè)相變存儲(chǔ)器元件的每一個(gè)的多個(gè)第二插頭。
3.根據(jù)權(quán)利要求2所述的相變存儲(chǔ)器裝置，其特征在于，上述相變存儲(chǔ)器元件通過分別對(duì)應(yīng)的上述第二插頭中的電流供給時(shí)的發(fā)熱，在低電阻的結(jié)晶狀態(tài)和高電阻的非晶狀態(tài)之間轉(zhuǎn)換，可改寫數(shù)據(jù)。
4.根據(jù)權(quán)利要求2或3所述的相變存儲(chǔ)器裝置，其特征在于，上述多個(gè)第二插頭沿著上述一個(gè)MOS晶體管的柵極寬方向配置。
5.根據(jù)權(quán)利要求4所述的相變存儲(chǔ)器裝置，其特征在于，上述多個(gè)第二插頭以使在上述柵極寬方向上相鄰的上述相變存儲(chǔ)器元件之間互相具有柵極長(zhǎng)方向的偏移量的方式進(jìn)行配置。
6.根據(jù)權(quán)利要求1所述的相變存儲(chǔ)器裝置，其特征在于，具有上部電極構(gòu)造，其包括用于向上述多個(gè)相變存儲(chǔ)器元件的每一個(gè)分別提供電流的多個(gè)元件選擇線。
7.根據(jù)權(quán)利要求6所述的相變存儲(chǔ)器裝置，其特征在于，上述元件選擇線的延伸方向配置為在上述半導(dǎo)體基板上與上述位線的延伸方向平行。
8.根據(jù)權(quán)利要求6所述的相變存儲(chǔ)器裝置，其特征在于，上述上部電極構(gòu)造層積為多個(gè)階層。
9.根據(jù)權(quán)利要求8所述的相變存儲(chǔ)器裝置，其特征在于，除了上述上部電極構(gòu)造外，上述下部電極構(gòu)造也層積為多個(gè)階層。
全文摘要
本發(fā)明的相變存儲(chǔ)器裝置具有半導(dǎo)體基板；分別設(shè)置在矩陣狀排列的多個(gè)字線和多個(gè)位線的各交點(diǎn)上的一個(gè)MOS晶體管；多個(gè)相變存儲(chǔ)器元件，在半導(dǎo)體基板上堆積相變材料的相變層中，在和一個(gè)MOS晶體管的擴(kuò)散層的上部相對(duì)的區(qū)域中形成，存儲(chǔ)保持多位數(shù)據(jù)；以及下部電極構(gòu)造，使多個(gè)相變存儲(chǔ)器元件中的每一個(gè)與一個(gè)MOS晶體管的擴(kuò)散層電連接。
文檔編號(hào)G11C11/00GK1819256SQ200610006478
公開日2006年8月16日 申請(qǐng)日期2006年2月9日 優(yōu)先權(quán)日2005年2月9日
發(fā)明者淺野勇, 藤幸雄, 中井潔, 川越剛 申請(qǐng)人:爾必達(dá)存儲(chǔ)器株式會(huì)社