專利名稱：不對(duì)稱晶體結(jié)構(gòu)存儲(chǔ)單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總的涉及到集成電路(IC)存儲(chǔ)器件，并且更具體地涉及到一種不對(duì)稱晶體結(jié)構(gòu)存儲(chǔ)電阻元件及其制造方法。
背景技術(shù)：
通常，使用存儲(chǔ)電阻器材料，如超大磁致電阻(CMR)材料，的存儲(chǔ)單元采用未經(jīng)圖案化的大的導(dǎo)電底部電極、未經(jīng)圖案化的CMR材料以及相對(duì)較小的頂部電極制成。這些器件在有限的一些應(yīng)用中起作用，但是因?yàn)榇鎯?chǔ)單元尺寸相對(duì)較大，所以它們不適用于高密度存儲(chǔ)器陣列應(yīng)用。
因?yàn)镃MR材料的電阻在多數(shù)情況下保持恒定，CMR材料可以說(shuō)具有非易失特性。但是，當(dāng)高電場(chǎng)感應(yīng)電流流過(guò)CMR材料時(shí)，可以導(dǎo)致CMR電阻改變。在編程過(guò)程中，在靠近電極的高電場(chǎng)區(qū)域處的存儲(chǔ)電阻器的電阻率首先改變。實(shí)驗(yàn)數(shù)據(jù)表明，在稱為A端的陰極處材料的電阻率增加，而在稱為B端的陽(yáng)極處材料電阻率減小。在擦除過(guò)程中，脈沖極性反轉(zhuǎn)，即陰極和陽(yáng)極的指定被反轉(zhuǎn)。因而，靠近A端的材料的電阻率減小，而靠近B端的電阻率增加。
隨著對(duì)單元存儲(chǔ)器需求的增加，減少陣列中單元的尺寸的動(dòng)力也越加強(qiáng)烈。但是，較小的部件尺寸使得器件對(duì)工藝容差更為敏感。由于工藝容差，甚至相當(dāng)小的物理不對(duì)稱的器件都不能實(shí)用。然而，分析(下面給出)表明，所制造的十分對(duì)稱的存儲(chǔ)單元將不能正常工作。即使這些幾何對(duì)稱器件可以被編程，但是從高電阻狀態(tài)到低電阻狀態(tài)的凈電阻變化相對(duì)小?？梢圆还芄に嚨娜菰S構(gòu)建具有足夠幾何不對(duì)稱性的存儲(chǔ)單元，以保證有充分的電阻狀態(tài)改變。但是，這樣的設(shè)計(jì)會(huì)增加制造步驟的數(shù)量及其復(fù)雜性。
如果在存儲(chǔ)電阻存儲(chǔ)單元中，部件能夠設(shè)計(jì)成允許適當(dāng)?shù)木幊毯筒脸僮鞫还芷骷膸缀螌?duì)稱性將是很有優(yōu)勢(shì)的。
發(fā)明內(nèi)容
本發(fā)明描述了一種適用于非易失性存儲(chǔ)器陣列和模擬電阻應(yīng)用的薄膜電阻存儲(chǔ)器件。即使被制作成電阻非易失、超小尺寸、結(jié)構(gòu)幾何對(duì)稱的存儲(chǔ)單元，其可以被可靠地編程。本發(fā)明依賴于一種不對(duì)稱晶體結(jié)構(gòu)。
因而，提供一種用于形成不對(duì)稱晶體結(jié)構(gòu)存儲(chǔ)單元的方法。該方法包括形成底部電極；在底部電極上形成具有多晶結(jié)構(gòu)的電脈沖變化電阻(EPVR)第一層；鄰近第一層形成具有納米晶或非晶結(jié)構(gòu)的EPVR第二層；以及在EPVR第一和第二層上形成頂部電極。例如，第二層可以疊加在第一層上。EPVR材料的例子包括CMR、高溫超導(dǎo)體(HTSC)、或鈣鈦礦型金屬氧化物材料。
在本方法的一個(gè)方面，利用金屬有機(jī)旋涂(MOD)工藝在550-700℃溫度范圍內(nèi)淀積EPVR第一層。鄰近第一層形成EPVR第二層一般意味著在小于或等于第一層的淀積溫度的溫度下形成第二層。因此，在加熱MOD淀積的EPVR第一層以去除溶劑的附加步驟之后，在小于或等于550℃的溫度下形成MOD淀積的EPVR第二層。
該方法還包括施加電場(chǎng)到EPVR第一和第二層；以及響應(yīng)于電場(chǎng)的脈沖寬度選擇性調(diào)整EPVR第一和第二層的電阻。更具體地，響應(yīng)于脈沖寬度小于400納秒(ns)的第一脈沖電場(chǎng)，調(diào)整EPVR第一層的電阻。但是，響應(yīng)于第一脈沖電場(chǎng)，EPVR第二層的電阻保持恒定。
在其它方面，該方法包括施加脈沖寬度比第一電場(chǎng)大的第二脈沖電場(chǎng)到EPVR第一和第二層；以及響應(yīng)于第二脈沖電場(chǎng)，在EPVR第一和第二層中建立一個(gè)低電阻區(qū)域。
上述方法和不對(duì)稱晶體結(jié)構(gòu)存儲(chǔ)單元的其它詳細(xì)情況將在下面論述。
圖1A和1B是在編程(圖1A)和擦除(圖1B)操作過(guò)程中存儲(chǔ)單元的局部橫截面視圖。
圖2A和2B是存儲(chǔ)單元的局部橫截面視圖，其中，存儲(chǔ)電阻器具有圓柱形形狀，并且嵌入氧化物或任何合適的絕緣體中。
圖3是本發(fā)明的不對(duì)稱晶體結(jié)構(gòu)存儲(chǔ)單元的局部橫截面視圖。
圖4A和4B分別表示本發(fā)明的存儲(chǔ)單元到低電阻和高電阻狀態(tài)的編程。
圖5是表示用于形成不對(duì)稱晶體結(jié)構(gòu)存儲(chǔ)單元的本發(fā)明的方法的流程圖。
具體實(shí)施例方式
圖1A和1B是在編程(圖1A)和擦除(圖1B)操作過(guò)程中存儲(chǔ)單元的局部橫截面視圖。頂部和底部電極相同，并且存儲(chǔ)電阻材料整體均勻。如果器件的幾何結(jié)構(gòu)能夠做得十分對(duì)稱，當(dāng)施加負(fù)電場(chǎng)(圖1A)或正電場(chǎng)(圖1B)時(shí)，在高電阻狀態(tài)，凈電阻將保持恒定。注意，電場(chǎng)相對(duì)于頂部電極決定。即，從頂部電極感應(yīng)電場(chǎng)。在這種情況下，編程是不可能的。因此，幾何對(duì)稱的器件結(jié)構(gòu)，如圖1A和1B中所示的結(jié)構(gòu)，不實(shí)用。
更具體地，在電場(chǎng)存在情況下，幾何對(duì)稱存儲(chǔ)單元在電極附近(區(qū)域A和B)具有高電流密度，而在器件地中心部分具有低電流密度。結(jié)果，在頂部和底部電極附近的CMR材料的電阻率被改變。例如，如果在頂部電極附近的存儲(chǔ)電阻器材料的電阻率增加，而底部電極附近的存儲(chǔ)電阻器材料的電阻率減少，可進(jìn)行編程使存儲(chǔ)單元處于高電阻狀態(tài)。當(dāng)施加到頂部電極的電脈沖的極性反轉(zhuǎn)(變成正脈沖，圖1B)，在頂部電極附近的材料(區(qū)域A)變成低電阻(RL)，而在底部電極附近的材料(區(qū)域B)變成高電阻(RH)。但是，存儲(chǔ)電阻的總電阻保持相同，仍然處于高電阻狀態(tài)。因此，不可能將存儲(chǔ)電阻器編程到低電阻狀態(tài)。
由于區(qū)域A和區(qū)域B分別非?？拷敳亢偷撞侩姌O，并且它們的厚度可以薄到10納米(nm)，上述效應(yīng)可能被錯(cuò)誤地歸類為界面效應(yīng)。但是，存儲(chǔ)不是界面特性的改變，而是體電阻率的變化。
圖2A和2B是存儲(chǔ)單元的局部橫截面視圖，其中，存儲(chǔ)電阻器具有圓柱形形狀，并且嵌入氧化物或其它合適的絕緣體中。在頂部和底部電極附近的電場(chǎng)強(qiáng)度高。由于頂部電極附近的電場(chǎng)方向與底部電極附近的電場(chǎng)方向相反，頂部電極附近的存儲(chǔ)電阻器材料的電阻率增加，而底部電極附近的存儲(chǔ)電阻器材料的電阻率減少。結(jié)果，不管施加正還是負(fù)脈沖到頂部電極，存儲(chǔ)電阻都被編程到高電阻狀態(tài)。再次，幾何對(duì)稱結(jié)構(gòu)不適用于電阻器存儲(chǔ)單元。
圖3是本發(fā)明的不對(duì)稱晶體結(jié)構(gòu)存儲(chǔ)單元的局部橫截面視圖。本發(fā)明描述了一種存儲(chǔ)單元，該存儲(chǔ)單元在存儲(chǔ)膜不依靠不對(duì)稱幾何器件特征來(lái)保證適當(dāng)?shù)拇鎯?chǔ)(電阻改變)操作的意義上，可以是幾何對(duì)稱的。換言之，膜依靠材料結(jié)構(gòu)中的物理不對(duì)稱特征來(lái)確?？煽康拇鎯?chǔ)操作。
單元400包括底部電極402和疊加于底部電極402之上的具有多晶結(jié)構(gòu)的EPVR材料第一層404。EPVR第二層406鄰近第一層404，具有納米晶或非晶結(jié)構(gòu)。例如(已示出)，第二層406可以疊加在第一層404之上。作為選擇之一(未示出)，第一層404可以疊加在第二層406上。頂部電極408疊加在EPVR第一和第二層404/406上。單元400可以嵌入到氧化物或其它電絕緣材料410中。
EPVR第一和第二層404/406是諸如CMR、HTSC或鈣鈦礦金屬氧化物材料之類的材料。底部電極402是諸如Pt、TiN、TaN、TiAlN、TaAlN、Ag、Au或Ir的材料。同樣地。頂部電極408可以是Pt、TiN、TaN、TiAlN、TaAlN、Ag、Au或Ir。
納米晶結(jié)構(gòu)理解為多晶結(jié)構(gòu)，其中平均晶粒尺寸在納米范圍內(nèi)、小于一個(gè)納米，或具有比層404的多晶結(jié)構(gòu)差的晶體結(jié)構(gòu)。EPVR第一層404和EPVR第二層406響應(yīng)脈沖電場(chǎng)具有可選擇的電阻。即，總電阻或復(fù)合電阻可是選擇的。
在一方面，EPVR第一層404響應(yīng)第一脈沖電場(chǎng)具有可選擇的電阻。在有些方面，響應(yīng)于施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范圍內(nèi)的負(fù)的第一電場(chǎng)，EPVR第一層404具有在100歐姆-10兆歐(Mohoms)范圍內(nèi)可選擇的電阻。在其它方面，響應(yīng)于施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范圍內(nèi)的正的第一電場(chǎng)，EPVR第一層404具有在100歐姆到1000歐姆范圍內(nèi)可選擇的電阻。正如此處所使用的，電場(chǎng)方向從與EPVR第二層406接觸的電極的透視圖確定。如圖4A所示，當(dāng)EPVR第二層與頂部電極接觸時(shí)，負(fù)電場(chǎng)方向是從底部電極到頂部電極。
EPVR第二層406具有響應(yīng)于第一脈沖電場(chǎng)(正或負(fù))恒定的電阻。即，EPVR第二層406的電阻響應(yīng)第一脈沖電場(chǎng)而不改變。典型地，E PVR第二層406具有響應(yīng)于第一脈沖電場(chǎng)變化小于2倍的電阻。在有些方面，第一電場(chǎng)具有小于400納秒(ns)的脈沖寬度。在其它方面，第一電場(chǎng)具有1ns到400ns范圍內(nèi)的脈沖寬度。
EPVR第一層404具有響應(yīng)于第二脈沖電場(chǎng)的低電阻區(qū)域，其中第二脈沖電場(chǎng)具有大于第一電場(chǎng)的脈沖寬度。注意不管第二電場(chǎng)是正或負(fù)，都形成低電阻區(qū)域。EPVR第一層404響應(yīng)于脈沖寬度大于400ns的第二脈沖電場(chǎng)具有低電阻區(qū)域。在其它方面，第二電場(chǎng)具有400ns到10微秒(μs)范圍內(nèi)的脈沖寬度。在有些方面，EPVR第一層404響應(yīng)于0.05MV/cm到0.5MV/cm的第二電場(chǎng)具有低電阻區(qū)域。應(yīng)該明白，如果EPVR第一層404包含高電阻區(qū)域，第二脈沖電場(chǎng)從高電阻區(qū)域建立低電阻區(qū)域。如果EPVR第一層404最初包含低電阻區(qū)域，該區(qū)域響應(yīng)于第二脈沖電場(chǎng)保持低電阻。
EPVR第一和第二層404/406響應(yīng)于第二脈沖電場(chǎng)分別具有小于1000歐姆的電阻。只有具有納米晶結(jié)構(gòu)的EPVR第二層406響應(yīng)于第二脈沖電場(chǎng)改變電阻。當(dāng)EPVR第二層406具有非晶結(jié)構(gòu)時(shí)，它響應(yīng)于第二脈沖電場(chǎng)保持電阻恒定。在本發(fā)明的某些情況下，電阻保持恒定的概念可以認(rèn)為是相對(duì)的。例如，當(dāng)EPVR第二層406具有非晶結(jié)構(gòu)時(shí)，響應(yīng)于第二脈沖電場(chǎng)，它的電阻變化小于2倍。
功能描述實(shí)驗(yàn)數(shù)據(jù)清楚地表明，結(jié)晶良好的Pr0.3Ca0.7MnO3(PCMO)存儲(chǔ)電阻器的編程脈沖窗口(programming pulse window)很窄。PCMO為CMR一種材料形式。編程窗口(Programming window)可以從1納秒到約400ns。對(duì)于納米晶PCMO存儲(chǔ)電阻器，編程存儲(chǔ)窗口(programming memory window)在400ns到大于10μs的范圍內(nèi)。非晶CMR不表現(xiàn)存儲(chǔ)特性。因此，可以制造一種電阻器，其底部具有結(jié)晶良好的材料，而在電阻器的上端部分具有非晶材料。在此情況下，電阻器的上端部分不響應(yīng)窄脈沖編程(寫)過(guò)程。只有電阻器的下端部分響應(yīng)窄脈沖，發(fā)生存儲(chǔ)變化。相似地，可以制造用非晶材料作為電阻器的下端部分，而用晶體材料作為電阻器上端部分的電阻器隨機(jī)存取存儲(chǔ)器(RRAM)存儲(chǔ)電阻器。在此情況下，只有電阻器的上端部分呈現(xiàn)存儲(chǔ)特性?？梢允褂眉{米晶或差的多晶材料代替非晶材料。只要電阻器的所謂多晶部分是明顯更好的結(jié)晶，存儲(chǔ)器就會(huì)工作。
參考圖3，通過(guò)在高溫下淀積存儲(chǔ)電阻器CMR材料的下端部分，以及在較低溫度下淀積存儲(chǔ)電阻器CMR材料的上端部分，可以容易地制造存儲(chǔ)單元。
圖4A和4B分別表示本發(fā)明的存儲(chǔ)單元到低電阻和高電阻狀態(tài)的編程。
圖5是表示用于形成不對(duì)稱晶體結(jié)構(gòu)存儲(chǔ)單元的本發(fā)明的方法的流程圖。雖然為清楚起見，本發(fā)明是按照編號(hào)步驟順序描述，但是除非明確指出，否則不能從編號(hào)形式推斷順序。應(yīng)該明白，這些步驟中的一些可以跳過(guò)、可以并行進(jìn)行，或可以不需要保持嚴(yán)格的順序而進(jìn)行。本方法從步驟500開始。步驟502形成底部電極。步驟504在底部電極上形成具有多晶結(jié)構(gòu)的電脈沖變化電阻(EPVR)第一層。步驟506在鄰近第一層形成具有納米晶或非晶結(jié)構(gòu)的EPVR第二層。在某些情況下，第二層在第一層上形成。但是，注意在本方法的其它方式中，步驟504可以在步驟506后進(jìn)行。在步驟504和506形成的EPVR第一和第二層是諸如CMR、HTSC，或鈣鈦礦金屬氧化物材料的材料。
步驟508在EPVR第一和第二層上形成頂部電極。在某些情況下，在步驟508形成的頂部電極和在步驟502形成的底部電極是諸如Pt、TiN、TaN、TiAlN、TaAlN、Ag、Au或Ir的材料。注意頂部和底部電極可以是不同材料。
在本發(fā)明的一種方式中，在步驟504中形成具有多晶結(jié)構(gòu)的EPVR第一層包括在高于550℃的溫度下用金屬有機(jī)旋涂(MOD)工藝淀積EPVR第一層。在其它方式中，EPVR第一層在550和700℃之間的溫度范圍內(nèi)用MOD工藝淀積。這種情況還包括加熱MOD淀積的EPVR第一層以去除溶劑的另一步驟，步驟505(未示出)。然后，在步驟506中，鄰近第一層形成EPVR第二層，包括在小于或等于550℃的溫度下，在第一層上形成第二層。
在不同的情況下，在步驟504中形成具有多晶結(jié)構(gòu)的EPVR第一層包括在高于400℃的溫度下用物理氣相沉積(PVD)工藝淀積EPVR第一層。在一個(gè)實(shí)例中，淀積溫度在400和700℃之間的范圍內(nèi)。然后，鄰近第一層形成EPVR第二層(步驟506)包括在低于第一層淀積溫度至少30℃的溫度下用PVD淀積工藝形成第二層。
更一般地，鄰近第一層形成EPVR第二層的步驟506包括在小于或等于第一層的淀積溫度的溫度下形成第二層。
在某些情況下，步驟510施加電場(chǎng)到EPVR第一和第二層。步驟512響應(yīng)于電場(chǎng)的脈沖寬度，選擇性調(diào)整EPVR第一和第二層的電阻。更具體地，當(dāng)步驟510施加第一電壓脈沖到EPVR第一和第二層時(shí)，在步驟512中響應(yīng)電壓脈沖的脈沖寬度選擇性調(diào)整EPVR第一和第二層的電阻包括子步驟。步驟512a響應(yīng)于第一電壓脈沖調(diào)整EPVR第一層中的電阻。步驟512b響應(yīng)于第一脈沖電壓保持EPVR第二層中的電阻。在某些情況下，EPVR第二層電阻保持在2倍內(nèi)。
在某些情況下，步驟510施加負(fù)的第一電壓脈沖到頂部電極。然后，響應(yīng)于第一電壓脈沖調(diào)整EPVR第一層的電阻包括響應(yīng)負(fù)的第一電壓脈沖在EPVR第一層中建立高電阻區(qū)域。在其它情況下，施加電壓脈沖到EPVR第一和第二層包括施加正的第一電壓脈沖到頂部電極。然后，響應(yīng)于第一電壓脈沖調(diào)整EPVR第一層的電阻包括響應(yīng)于正的第一電壓脈沖在EPVR第一層中建立低電阻區(qū)域。
本方法的的某些情況包括另一步驟，步驟514，該步驟施加脈沖寬度比第一電壓脈沖寬的第二電壓脈沖到EPVR第一和第二層。然后，響應(yīng)于電壓脈沖的脈沖寬度選擇性調(diào)整EPVR第一層和第二層的電阻(步驟512)包括響應(yīng)于第二電壓脈沖在EPVR第一和第二層中建立低電阻狀態(tài)。
更具體地，響應(yīng)于第二電壓脈沖在EPVR第一層中建立低電阻狀態(tài)。當(dāng)在步驟506中形成非晶EPVR第二層時(shí)，則步驟512響應(yīng)于第二電壓脈沖，保持非晶EPVR第二層的電阻狀態(tài)。
在某些情況下，步驟510中施加第一電壓脈沖到EPVR第一和第二層包括施加脈沖寬度小于400納秒(ns)的第一電場(chǎng)。典型地，第一電場(chǎng)具有1ns-400ns范圍內(nèi)的脈沖寬度。
在某些情況下，步驟514中施加第二電壓脈沖到EPVR第一和第二層包括施加脈沖寬度大于400ns的第二電場(chǎng)。典型地，第二電場(chǎng)具有400ns-10微秒(μs)范圍內(nèi)的脈沖寬度。
在某些情況下，在步驟510中施加負(fù)的第一電壓脈沖包括施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范圍內(nèi)的脈沖電場(chǎng)。然后，響應(yīng)第一電壓脈沖(步驟512a)調(diào)整EPVR第一層中的電阻包括響應(yīng)負(fù)的第一電壓脈沖在100歐姆到10兆歐(Mohms)范圍內(nèi)修改電阻。如上所述，從與EPVR第二層接觸的電極的透視圖確定電場(chǎng)方向。在某些情況下，步驟510中施加正的第一電壓脈沖包括施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范圍內(nèi)的脈沖電場(chǎng)。然后，響應(yīng)于第一電壓脈沖調(diào)整EPVR第一層的電阻(步驟512a)包括響應(yīng)正的第一電壓脈沖在100歐姆到1000歐姆范圍內(nèi)調(diào)整電阻。
在其它情況下，在步驟514中施加第二電壓脈沖包括施加0.05MV/cm到0.5MV/cm范圍內(nèi)的電場(chǎng)。然后，響應(yīng)于第二電壓脈沖(步驟512)在EPVR第一層中建立低電阻狀態(tài)包括建立電阻小于1000歐姆的EPVR第一層。當(dāng)步驟506形成非晶EPVR第二層，并施加相同的第二電場(chǎng)時(shí)，步驟512保持EPVR第二層中的電阻小于1000歐姆。在其它情況下，非晶EPVR第二層的電阻保持在2倍范圍內(nèi)。
提供了不對(duì)稱晶體結(jié)構(gòu)存儲(chǔ)單元和形成不對(duì)稱晶體結(jié)構(gòu)存儲(chǔ)單元的方法。利用一些實(shí)例對(duì)本發(fā)明進(jìn)行說(shuō)明。但是本發(fā)明不只限于這些實(shí)例。本領(lǐng)域技術(shù)人員可以想到本發(fā)明的其它變動(dòng)和實(shí)施例。
權(quán)利要求
1.用于形成不對(duì)稱晶體結(jié)構(gòu)存儲(chǔ)單元的方法，該方法包括形成底部電極；覆在底部電極上形成具有多晶結(jié)構(gòu)的電脈沖變化電阻(EPVR)材料第一層；鄰近第一層形成EPVR第二層，EPVR第二層具有從包括納米晶體和非晶體的組中選取的結(jié)構(gòu)；以及覆在EPVR第一和第二層上形成頂部電極。
2.權(quán)利要求1的方法，其中，形成具有多晶結(jié)構(gòu)的EPVR第一層包括在高于550℃的溫度下，利用金屬有機(jī)旋涂(MOD)工藝淀積EPVR第一層。
3.權(quán)利要求2的方法，其中，在高于550℃的溫度下淀積EPVR第一層，包括在550-700℃溫度范圍內(nèi)用MOD工藝淀積EPVR第一層。
4.權(quán)利要求1的方法，其中，鄰近第一層形成EPVR第二層，EPVR第二層具有從包括納米晶體和非晶體的組中選取的結(jié)構(gòu)，該過(guò)程包括在小于或等于第一層的淀積溫度的溫度下形成第二層。
5.權(quán)利要求3的方法，進(jìn)一步包括加熱MOD淀積形成的EPVR第一層以去除溶劑；以及其中，鄰近第一層形成EPVR第二層，EPVR第二層具有從包括納米晶體和非晶體的組中選取的結(jié)構(gòu)，該過(guò)程包括在小于或等于550℃的溫度下于第一層上形成第二層。
6.權(quán)利要求1的方法，進(jìn)一步包括施加電壓脈沖到EPVR第一和第二層；以及響應(yīng)于脈沖寬度，選擇性調(diào)整EPVR第一和第二層的電阻。
7.權(quán)利要求6的方法，其中施加電壓脈沖到EPVR第一和第二層包括施加第一電壓脈沖；以及其中，響應(yīng)于電壓脈沖的脈沖寬度，選擇性調(diào)整EPVR第一和第二層的電阻包括響應(yīng)于第一電壓脈沖，調(diào)整EPVR第一層中的電阻；以及保持EPVR第二層中的電阻.
8.權(quán)利要求7的方法，其中，施加電壓脈沖到EPVR第一和第二層包括施加負(fù)的第一電壓脈沖到頂部電極；以及其中，響應(yīng)于第一電壓脈沖調(diào)整EPVR第一層的電阻包括響應(yīng)于負(fù)的第一電壓脈沖，在EPVR第一層中建立高電阻區(qū)。
9.權(quán)利要求7的方法，其中，施加電壓脈沖到EPVR第一和第二層包括施加正第一電壓脈沖到頂部電極；以及其中，響應(yīng)于第一電壓脈沖調(diào)整EPVR第一層的電阻包括響應(yīng)于正第一電壓脈沖，在EPVR第一層中建立低電阻區(qū)。
10.權(quán)利要求7的方法，進(jìn)一步包括施加脈沖寬度大于第一電壓脈沖的第二電壓脈沖到EPVR第一和第二層；以及其中，響應(yīng)于電壓脈沖的脈沖寬度選擇性調(diào)整EPVR第一和第二層的電阻包括響應(yīng)于第二電壓脈沖在EPVR第一和第二層中建立低電阻狀態(tài)。
11.權(quán)利要求10的方法，其中，響應(yīng)于電壓脈沖的脈沖寬度選擇性調(diào)整EPVR第一和第二層的電阻，包括響應(yīng)于第二電壓脈沖在EPVR第一層中建立低電阻狀態(tài)。
12.權(quán)利要求11的方法，其中，鄰近第一層形成具有從包括納米晶體和非晶體的組中選取的結(jié)構(gòu)的EPVR第二層包括形成非晶結(jié)構(gòu)；以及其中，響應(yīng)于電壓脈沖的脈沖寬度選擇性調(diào)整EPVR第一和第二層的電阻包括響應(yīng)第二電壓脈沖，保持非晶EPVR第二層的電阻狀態(tài)。
13.權(quán)利要求7的方法，其中，施加第一電壓脈沖到EPVR第一和第二層包括施加脈沖寬度小于400納秒(ns)的第一電場(chǎng)。
14.權(quán)利要求13的方法，其中，施加脈沖寬度小于400納秒的第一電場(chǎng)包括使用1ns到400ns范圍內(nèi)的脈沖寬度。
15.權(quán)利要求10的方法，其中，施加第二電壓脈沖到EPVR第一和第二層包括施加脈沖寬度大于400納秒的第二電場(chǎng)。
16.權(quán)利要求15的方法，其中，施加脈沖寬度大于400納秒的第二電場(chǎng)包括使用400ns到10微秒(μs)范圍內(nèi)的脈沖寬度。
17.權(quán)利要求8的方法，其中，施加負(fù)的第一電壓脈沖包括施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范圍內(nèi)的脈沖電場(chǎng)；以及其中，響應(yīng)第一電壓脈沖調(diào)整EPVR第一層的電阻包括響應(yīng)負(fù)的第一電壓脈沖，在100歐姆到10兆歐(Mohms)范圍內(nèi)調(diào)整電阻。
18.權(quán)利要求11的方法，其中，施加第二電壓脈沖包括施加0.05MV/cm到0.5MV/cm范圍內(nèi)的電場(chǎng)；以及其中，響應(yīng)第二電壓脈沖在EPVR第一層中建立低電阻狀態(tài)包括建立電阻小于1000歐姆的EPVR第一層。
19.權(quán)利要求12的方法，其中，施加第二電壓脈沖包括施加0.05MV/cm到0.5MV/cm范圍內(nèi)的電場(chǎng)；以及其中，保持EPVR第二層中的電阻包括保持EPVR第二層中的電阻小于1000歐姆。
20.權(quán)利要求7的方法，其中響應(yīng)第一電壓脈沖保持EPVR第二層的電阻狀態(tài)包括保持電阻在2倍內(nèi)。
21.權(quán)利要求12的方法，其中響應(yīng)第二電壓脈沖保持非晶EPVR第二層的電阻狀態(tài)包括保持該電阻在2倍內(nèi)。
22.權(quán)利要求1的方法，其中，形成EPVR第一層和EPVR第二層包括使用選自材料組的材料，該材料組包括超大磁致電阻(CMR)、高溫超導(dǎo)體(HTSC)和鈣鈦礦金屬氧化物材料。
23.權(quán)利要求1的方法，其中，形成具有多晶結(jié)構(gòu)的EPVR第一層包括在高于400℃的溫度下用物理氣相沉積(PVD)工藝淀積EPVR第一層。
24.權(quán)利要求23的方法，其中，在高于400℃的溫度下淀積EPVR第一層包括在400和700℃之間范圍內(nèi)的溫度下用PVD工藝淀積EPVR第一層。
25.權(quán)利要求23的方法，其中，鄰近第一層形成具有從包括納米晶體和非晶體的組中選取的結(jié)構(gòu)的EPVR第二層，包括在低于第一層淀積溫度至少30℃的溫度下用PVD淀積工藝形成第二層。
26.權(quán)利要求1的方法，其中，形成底部電極包括用選自包括Pt、TiN、TaN、TiAlN、TaAlN、Ag、Au和Ir的材料組的材料形成底部電極，其中形成頂部電極包括用選自包括Pt、TiN、TaN、TiAlN、TaAlN、Ag、Au和Ir的材料組的材料形成頂部電極。
27.權(quán)利要求7的方法，其中，施加電壓脈沖到EPVR第一和第二層包括施加正第一電壓脈沖到頂部電極；以及其中，響應(yīng)第一電壓脈沖調(diào)整EPVR第一層的電阻包括響應(yīng)正第一電壓脈沖，在EPVR第一層中建立低電阻區(qū)。
28.權(quán)利要求27的方法，其中，施加正第一電壓脈沖包括施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范圍內(nèi)的脈沖電場(chǎng)；以及其中，響應(yīng)第一電壓脈沖調(diào)整EPVR第一層中的電阻包括響應(yīng)正第一電壓脈沖，在100歐姆-1000歐姆范圍內(nèi)調(diào)整電阻。
29.一種不對(duì)稱晶體結(jié)構(gòu)存儲(chǔ)單元，該單元包括底部電極；覆在底部電極上的具有多晶結(jié)構(gòu)的電脈沖變化電阻(EPVR)材料第一層；鄰近第一層的EPVR第二層，它具有選自包含納米晶體和非晶體的組的結(jié)構(gòu)；以及疊加在EPVR第一和第二層上的頂部電極。
30.權(quán)利要求29的存儲(chǔ)單元，其中，EPVR第一和第二層具有響應(yīng)于脈沖電場(chǎng)可選擇的電阻。
31.權(quán)利要求30的存儲(chǔ)單元，其中，EPVR第一層具有響應(yīng)于第一脈沖電場(chǎng)可選擇的電阻。
32.權(quán)利要求31的存儲(chǔ)單元，其中，EPVR第二層具有響應(yīng)于第一脈沖電場(chǎng)恒定的電阻。
33.權(quán)利要求32的存儲(chǔ)單元，其中，EPVR第一和第二層具有響應(yīng)于第二脈沖電場(chǎng)的低電阻區(qū)域，第二脈沖電場(chǎng)具有大于第一電場(chǎng)的脈沖寬度。
34.權(quán)利要求33的存儲(chǔ)單元，其中EPVR第二層具有非晶結(jié)構(gòu)，以及響應(yīng)第二脈沖電場(chǎng)保持恒定的電阻。
35.權(quán)利要求34的存儲(chǔ)單元，其中EPVR第一層具有響應(yīng)于第一電場(chǎng)的可選擇電阻，第一電場(chǎng)具有小于400納秒(ns)的脈沖寬度。
36.權(quán)利要求35的存儲(chǔ)單元，其中EPVR第一層具有響應(yīng)于第一電場(chǎng)的可選擇電阻，第一電場(chǎng)具有1ns到400ns范圍內(nèi)的脈沖寬度。
37.權(quán)利要求33的存儲(chǔ)單元，其中EPVR第一層具有響應(yīng)于第二電場(chǎng)的低電阻區(qū)域，第二電場(chǎng)具有大于400ns的脈沖寬度。
38.權(quán)利要求37的存儲(chǔ)單元，其中EPVR第一層具有響應(yīng)于第二電場(chǎng)的低電阻區(qū)域，第二電場(chǎng)具有400ns到10微秒(μs)的脈沖寬度。
39.權(quán)利要求33的存儲(chǔ)單元，其中，EPVR第一層具有響應(yīng)于第二電場(chǎng)的低電阻區(qū)域，第二電場(chǎng)在0.05MV/cm到0.5MV/cm范圍內(nèi)。
40.權(quán)利要求31的存儲(chǔ)單元，其中，響應(yīng)于施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范圍內(nèi)的負(fù)的第一電場(chǎng)，EPVR第一層具有在100歐姆到10兆歐(Mohoms)范圍內(nèi)可選擇的電阻。
41.權(quán)利要求32的存儲(chǔ)單元，其中，響應(yīng)于第一脈沖電場(chǎng)，EPVR第二層具有變化小于2倍的電阻。
42.權(quán)利要求34的存儲(chǔ)單元，其中，EPVR第二層具有非晶結(jié)構(gòu)，響應(yīng)于第二脈沖電場(chǎng)，它具有變化小于2倍的電阻。
43.權(quán)利要求29的存儲(chǔ)單元，其中，EPVR第一和第二層是選自包括超大磁致電阻(CMR)、高溫超導(dǎo)體(HTSC)或鈣鈦礦金屬氧化物材料的材料組的材料。
44.權(quán)利要求29的存儲(chǔ)單元，其中，底部電極是選自包括Pt、TiN、TaN、TiAlN、TaAlN、Ag、Au和Ir的材料組的材料；以及其中頂部電極是選自包括Pt、TiN、TaN、TiAlN、TaAlN、Ag、Au和Ir的材料組的材料。
45.權(quán)利要求33的存儲(chǔ)單元，其中，EPVR第一和第二層響應(yīng)于第二脈沖電場(chǎng)，分別具有電阻小于1000歐姆的低電阻區(qū)域。
46.權(quán)利要求31的存儲(chǔ)單元，其中，響應(yīng)于施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范圍內(nèi)的正的第一電場(chǎng)，EPVR第一層具有在100歐姆-1000歐姆范圍內(nèi)可選擇的電阻。
全文摘要
提供不對(duì)稱晶體結(jié)構(gòu)存儲(chǔ)單元及其制造方法。該方法包括形成底部電極；在底部電極上形成具有多晶結(jié)構(gòu)的電脈沖變化電阻(EPVR)第一層；鄰近第一層形成具有納米晶或非晶結(jié)構(gòu)的EPVR第二層；以及覆在第一和第二EPVR層上形成頂部電極。EPVR材料包括CMR、高溫超導(dǎo)體(HTSC)，或鈣鈦礦金屬氧化物材料。在一種情況下，在550和700℃之間的溫度范圍內(nèi)用金屬有機(jī)旋涂(MOD)工藝淀積EPVR第一層。在小于或等于第一層的淀積溫度的溫度下形成EPVR第二層。在去除溶劑步驟之后，在小于或等于550℃的溫度下形成MOD淀積的EPVR第二層。
文檔編號(hào)G11C13/00GK1574288SQ20041004571
公開日2005年2月2日 申請(qǐng)日期2004年5月21日 優(yōu)先權(quán)日2003年5月21日
發(fā)明者許勝藤, 李廷凱, D·R·埃范斯, 莊維佛, 潘威 申請(qǐng)人:夏普株式會(huì)社