專利名稱：半導(dǎo)體存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及需要刷新操作來保持被寫入存儲(chǔ)器單元的數(shù)據(jù)的半導(dǎo)體存儲(chǔ)器。
背景技術(shù)：
諸如蜂窩電話之類的手持終端需要的存儲(chǔ)器容量逐年增加。在這種情況下，動(dòng)態(tài)RAM(下文中稱為DRAM)已經(jīng)開始代替?zhèn)鹘y(tǒng)的靜態(tài)RAM(下文中稱為SRAM)被用作手持終端的工作存儲(chǔ)器。由于DRAM的構(gòu)成存儲(chǔ)器單元的元件數(shù)量比SRAM少，所以其芯片尺寸可以做得比SRAM小，并且其芯片成本可以比SRAM低。
同時(shí)，安裝在蜂窩電話上的半導(dǎo)體存儲(chǔ)器的功耗必須低，以便允許長的電池持續(xù)時(shí)間。與SRAM不同，DRAM需要周期性的刷新操作，以便保持被寫入其存儲(chǔ)器單元中的數(shù)據(jù)。因此，使用DRAM作為其工作存儲(chǔ)器的手持終端即使當(dāng)其未被使用時(shí)，僅為了保持?jǐn)?shù)據(jù)也會(huì)消耗功率，使得電池被消耗。
為了降低待機(jī)狀態(tài)中(低功耗模式中)DRAM的功耗，已經(jīng)開發(fā)了局部刷新技術(shù)和雙單元技術(shù)。日本未審查專利申請(qǐng)公開No.2000-298982公開了局部刷新技術(shù)。日本未審查專利申請(qǐng)公開No.2001-143463公開了雙單元技術(shù)。
局部刷新技術(shù)限定在待機(jī)狀態(tài)中要保持?jǐn)?shù)據(jù)的存儲(chǔ)器單元，從而減少要被刷新的存儲(chǔ)器單元的數(shù)量。要被刷新的存儲(chǔ)器單元的數(shù)量減少會(huì)減少刷新操作的次數(shù)，使得可以降低待機(jī)功耗。
在雙單元技術(shù)中，分別被連接到互補(bǔ)位線上的兩個(gè)存儲(chǔ)器單元(存儲(chǔ)器單元對(duì))存儲(chǔ)互補(bǔ)數(shù)據(jù)，使得存儲(chǔ)器單元對(duì)所保持的電荷量加倍。由于兩個(gè)存儲(chǔ)器單元分別保持“H”數(shù)據(jù)和“L”數(shù)據(jù)，所以刷新周期是由“H”數(shù)據(jù)和“L”數(shù)據(jù)的數(shù)據(jù)保持時(shí)間中的較長一個(gè)來確定的。這意味著最壞數(shù)據(jù)保持時(shí)間不是一個(gè)存儲(chǔ)器單元的特性，而是兩個(gè)存儲(chǔ)器單元的特性的總和。另一方面，單個(gè)存儲(chǔ)器單元中的刷新周期是由“H”數(shù)據(jù)和“L”數(shù)據(jù)的數(shù)據(jù)保持時(shí)間中的較短一個(gè)來確定的。因此，雙單元技術(shù)使用兩個(gè)存儲(chǔ)器單元來保持?jǐn)?shù)據(jù)，使得即使這些存儲(chǔ)器單元中的一個(gè)具有小泄漏路徑時(shí)，另一個(gè)存儲(chǔ)器單元也可以對(duì)此進(jìn)行補(bǔ)償。
下面是與本發(fā)明相關(guān)的傳統(tǒng)技術(shù)參考文獻(xiàn)。
專利文獻(xiàn)(1)日本未審查專利申請(qǐng)公開No.2000-298982(2)日本未審查專利申請(qǐng)公開No.2001-14346
發(fā)明內(nèi)容本發(fā)明的一個(gè)目的是降低具有易失性存儲(chǔ)器單元的半導(dǎo)體存儲(chǔ)器中用于保持?jǐn)?shù)據(jù)的功耗。
本發(fā)明的另一個(gè)目的是實(shí)現(xiàn)從用于保存數(shù)據(jù)的操作模式到用于訪問數(shù)據(jù)的模式的快速改變。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的一個(gè)方面，多個(gè)存儲(chǔ)器單元組中的每個(gè)組由分別與預(yù)定數(shù)量的字線連接的多個(gè)易失性存儲(chǔ)器單元組成。控制電路執(zhí)行第一存儲(chǔ)器模式和第二存儲(chǔ)器模式的操作，第一存儲(chǔ)器模式是其中每個(gè)存儲(chǔ)器單元獨(dú)立地保持?jǐn)?shù)據(jù)的模式，第二存儲(chǔ)器模式是其中每個(gè)存儲(chǔ)器單元組中的存儲(chǔ)器單元保持相同數(shù)據(jù)的模式。第二存儲(chǔ)器模式是其中結(jié)合了所述局部技術(shù)和雙單元技術(shù)的模式，并且在該模式中，第一存儲(chǔ)器模式中所保持的數(shù)據(jù)被多個(gè)存儲(chǔ)器單元部分地保持。因此，第二存儲(chǔ)器模式中的存儲(chǔ)器單元的數(shù)據(jù)保持時(shí)間比第一存儲(chǔ)器模式的長。結(jié)果，存儲(chǔ)器單元的刷新頻率可以被大大降低，從而可以降低功耗。
被形成以分別對(duì)應(yīng)于各個(gè)存儲(chǔ)器單元組的多個(gè)標(biāo)志中每個(gè)標(biāo)志作為置位狀態(tài)指示存儲(chǔ)器單元以第二存儲(chǔ)器模式保持?jǐn)?shù)據(jù)。在將全部存儲(chǔ)器單元的狀態(tài)從第二存儲(chǔ)器模式改變到第一存儲(chǔ)器模式的改變操作中，標(biāo)志復(fù)位電路響應(yīng)于對(duì)相應(yīng)的存儲(chǔ)器單元組的第一次訪問，將標(biāo)志復(fù)位。這保證了對(duì)每個(gè)存儲(chǔ)器單元組的第一次訪問是在第二存儲(chǔ)器模式中執(zhí)行的。
在第二存儲(chǔ)器模式中，多個(gè)存儲(chǔ)器單元存儲(chǔ)相同的數(shù)據(jù)，使得刷新周期被加長，相比于第一存儲(chǔ)器模式，這可能降低每個(gè)存儲(chǔ)器單元的存儲(chǔ)量(例如，電荷量)。因此，存在如下風(fēng)險(xiǎn)在改變操作中，如果在第一存儲(chǔ)器模式中執(zhí)行第一次訪問，數(shù)據(jù)可能會(huì)丟失。在第二存儲(chǔ)器模式中執(zhí)行第一次訪問可以防止被訪問的存儲(chǔ)器單元中的數(shù)據(jù)丟失。
對(duì)作為在第二存儲(chǔ)器模式中的訪問單位的每個(gè)存儲(chǔ)器單元組形成標(biāo)志。這使得可以對(duì)每個(gè)被訪問的存儲(chǔ)器單元判斷存儲(chǔ)器單元是在哪個(gè)模式中保持?jǐn)?shù)據(jù)的。換句話說，這允許在改變操作期間同時(shí)存在以第二存儲(chǔ)器模式保持?jǐn)?shù)據(jù)的存儲(chǔ)器單元和以第一存儲(chǔ)器模式保持?jǐn)?shù)據(jù)的存儲(chǔ)器單元。如果在改變操作期間以與標(biāo)志一致的模式訪問存儲(chǔ)器單元，則即使在改變操作期間，管理半導(dǎo)體存儲(chǔ)器的系統(tǒng)也被允許自由地訪問存儲(chǔ)器單元。結(jié)果，可以消除實(shí)際的改變時(shí)間。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一種模式，標(biāo)志置位電路在改變操作之前將全部所述標(biāo)志置位。這保證了全部存儲(chǔ)器單元組的存儲(chǔ)器單元從第二存儲(chǔ)器模式轉(zhuǎn)移到第一存儲(chǔ)器模式。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一種模式，當(dāng)存儲(chǔ)器單元被訪問時(shí)，標(biāo)志檢測電路檢測相應(yīng)的標(biāo)志是否被置位?？刂齐娐犯鶕?jù)標(biāo)志檢測電路的檢測結(jié)果，執(zhí)行第一存儲(chǔ)器模式和第二存儲(chǔ)器模式中的一種的操作。由標(biāo)志檢測電路檢測標(biāo)志的狀態(tài)有助于控制電路的操作，使得可以簡化其電路。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一種模式，當(dāng)?shù)谝淮卧L問是寫操作時(shí)，控制電路從被選擇的存儲(chǔ)器單元組的全部存儲(chǔ)器單元讀取數(shù)據(jù)，以將所讀取的數(shù)據(jù)寫回被選擇存儲(chǔ)器單元組的全部存儲(chǔ)器單元。即，在第二存儲(chǔ)器模式中所保持的數(shù)據(jù)被再次以第二存儲(chǔ)器模式寫回多個(gè)存儲(chǔ)器單元。由于數(shù)據(jù)的回寫，數(shù)據(jù)被牢靠地寫入存儲(chǔ)器單元。此后，數(shù)據(jù)被寫入到被指定為寫目標(biāo)的存儲(chǔ)器單元。即，數(shù)據(jù)被以第一存儲(chǔ)器模式寫入指定的存儲(chǔ)器單元。沒有被指定為寫目標(biāo)的存儲(chǔ)器單元組中的存儲(chǔ)器單元保持原始數(shù)據(jù)。因此，即使當(dāng)給出了對(duì)在第二存儲(chǔ)器模式中保持?jǐn)?shù)據(jù)的存儲(chǔ)器單元之一的寫指令時(shí)，也可以將新的寫數(shù)據(jù)保持在預(yù)定的存儲(chǔ)器單元中，而沒有原始數(shù)據(jù)的任何丟失。此后，以第一存儲(chǔ)器模式的刷新周期執(zhí)行刷新擦作，使得即使當(dāng)以第一存儲(chǔ)器模式執(zhí)行對(duì)其的下一訪問時(shí)，數(shù)據(jù)也可以從存儲(chǔ)器單元中的任何一個(gè)中讀出。結(jié)果，即使在改變操作期間，當(dāng)執(zhí)行寫操作時(shí)，系統(tǒng)也不需要等待。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一種模式，讀出放大器經(jīng)由位線與存儲(chǔ)器單元連接。在從存儲(chǔ)器單元讀取數(shù)據(jù)、將數(shù)據(jù)寫回存儲(chǔ)器單元以及向存儲(chǔ)器單元寫入數(shù)據(jù)的時(shí)候，控制電路保持讀出放大器激活。因此，可以降低讀出放大器的激活頻率，以縮短寫操作所需的時(shí)間。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一種模式，在寫操作中，字控制電路在讀出放大器激活的時(shí)候使得字線不被選擇，該字線被連接到存儲(chǔ)器單元組中除了被指定為寫目標(biāo)的存儲(chǔ)器單元之外的存儲(chǔ)器單元。寫數(shù)據(jù)沒有被發(fā)送到與不被選擇的字線連接的存儲(chǔ)器單元。因此，利用簡單的控制，可以在讀出放大器激活的時(shí)候，執(zhí)行第二存儲(chǔ)器模式中的數(shù)據(jù)回寫操作，以及第一存儲(chǔ)器模式中的數(shù)據(jù)寫入操作。根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一種模式，當(dāng)?shù)谝淮卧L問是讀操作時(shí)，控制電路從存儲(chǔ)器單元組的全部存儲(chǔ)器單元讀取數(shù)據(jù)，以將所讀取的數(shù)據(jù)輸出到半導(dǎo)體存儲(chǔ)器的外部部分，并且將所讀取的數(shù)據(jù)寫回存儲(chǔ)器單元。即，在第二存儲(chǔ)器模式中所保持的數(shù)據(jù)被以第二存儲(chǔ)器模式再次寫回多個(gè)存儲(chǔ)器單元。因此，即使在改變操作期間，當(dāng)執(zhí)行讀操作時(shí)，系統(tǒng)也不需要等待。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一種模式，當(dāng)?shù)谝淮卧L問是刷新操作時(shí)，控制電路從被選擇的存儲(chǔ)器單元組中的全部所述存儲(chǔ)器單元讀取數(shù)據(jù)，以將所讀取的數(shù)據(jù)寫回存儲(chǔ)器單元。即，在第二存儲(chǔ)器模式中所保持的數(shù)據(jù)被以第二存儲(chǔ)器模式再次寫回多個(gè)存儲(chǔ)器單元。由于標(biāo)志響應(yīng)于第一次訪問而被復(fù)位，所以存儲(chǔ)器單元組中的每個(gè)存儲(chǔ)器單元此后操作在第一存儲(chǔ)器模式中。由于寫回?cái)?shù)據(jù)的刷新操作，數(shù)據(jù)被牢靠地寫入進(jìn)行了刷新操作的每個(gè)存儲(chǔ)器單元，并且隨后的刷新操作以第一存儲(chǔ)器模式的刷新周期執(zhí)行。因此，即使當(dāng)每個(gè)存儲(chǔ)器單元此后以第一存儲(chǔ)器模式被訪問時(shí)，也可以安全地讀取或刷新數(shù)據(jù)。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一種模式，半導(dǎo)體存儲(chǔ)器具有正常操作模式，其中半導(dǎo)體存儲(chǔ)器根據(jù)外部提供的訪問命令以及內(nèi)部生成的刷新命令進(jìn)行操作；和數(shù)據(jù)保持模式，其中半導(dǎo)體存儲(chǔ)器僅根據(jù)刷新命令進(jìn)行操作。在正常操作模式期間，數(shù)據(jù)以第一存儲(chǔ)器模式進(jìn)行存儲(chǔ)，在數(shù)據(jù)保持模式期間，數(shù)據(jù)以第二存儲(chǔ)器模式進(jìn)行存儲(chǔ)。即使當(dāng)?shù)谝淮鎯?chǔ)器模式中的存儲(chǔ)器單元和第二存儲(chǔ)器模式中的存儲(chǔ)器單元同時(shí)存在時(shí)，應(yīng)用了本發(fā)明的系統(tǒng)也能夠在從數(shù)據(jù)保持模式轉(zhuǎn)移到正常操作模式之后立即訪問半導(dǎo)體存儲(chǔ)器。即，系統(tǒng)可以高速操作。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一種模式，存儲(chǔ)器單元組的存儲(chǔ)器單元包括局部存儲(chǔ)器單元，所述局部存儲(chǔ)器單元存儲(chǔ)在第二存儲(chǔ)器模式期間被保持的數(shù)據(jù)。在從正常操作模式轉(zhuǎn)移到數(shù)據(jù)保持模式之后，每次生成刷新命令時(shí)，控制電路就執(zhí)行公共刷新操作，該公共刷新操作讀取局部存儲(chǔ)器單元中所存儲(chǔ)的數(shù)據(jù)，以將所讀取的數(shù)據(jù)寫入存儲(chǔ)器單元組的全部存儲(chǔ)器單元，直到全部存儲(chǔ)器單元組的狀態(tài)轉(zhuǎn)移到第二存儲(chǔ)器模式。通過公共刷新操作，以第一存儲(chǔ)器模式存儲(chǔ)在局部存儲(chǔ)器單元中的數(shù)據(jù)可以以第二存儲(chǔ)器模式被存儲(chǔ)在存儲(chǔ)器單元組的存儲(chǔ)器單元中。每次執(zhí)行刷新操作時(shí)，第一存儲(chǔ)器模式中的存儲(chǔ)器單元的狀態(tài)就被轉(zhuǎn)變?yōu)榈诙鎯?chǔ)器模式，這使得能夠有效地從正常操作模式改變到數(shù)據(jù)保持模式。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一種模式，與單條字線連接的單個(gè)存儲(chǔ)器單元以第一存儲(chǔ)器模式保持一位數(shù)據(jù)。存儲(chǔ)器單元組的全部存儲(chǔ)器單元以第二存儲(chǔ)器模式保持一位數(shù)據(jù)。這使得可以通過選擇單條字線或者多條字線，容易地訪問第一存儲(chǔ)器模式或第二存儲(chǔ)器模式中的存儲(chǔ)器單元。


圖1是示出了本發(fā)明的半導(dǎo)體存儲(chǔ)器的第一實(shí)施例的框圖。
圖2是示出了圖1所示的操作模式控制電路的細(xì)節(jié)的框圖。
圖3是示出了圖2所示的操作模式控制電路的操作的時(shí)序圖。
圖4是示出了圖1所示的刷新定時(shí)器的細(xì)節(jié)的框圖。
圖5是示出了第一實(shí)施例中的刷新定時(shí)器和刷新命令發(fā)生器的操作的時(shí)序圖。
圖6是示出了圖1所示的刷新地址計(jì)數(shù)器的細(xì)節(jié)的框圖。
圖7是示出了圖6所示的刷新地址計(jì)數(shù)器的復(fù)位電路的操作的時(shí)序圖。
圖8是示出了圖6所示的刷新地址計(jì)數(shù)器的操作的說明圖。
圖9是示出了圖1所示的存儲(chǔ)器核心的基本部分的細(xì)節(jié)的框圖。
圖10是示出了圖9所示的1/4字譯碼器的細(xì)節(jié)的電路圖。
圖11是示出了圖9所示的讀出放大器和預(yù)充電電路的細(xì)節(jié)的電路圖。
圖12是示出了圖1所示的讀出放大器控制電路和預(yù)充電控制電路的操作的時(shí)序圖。
圖13是示出了在圖1中示出的標(biāo)志電路和標(biāo)志檢測電路的細(xì)節(jié)以及字譯碼器的基本部分的細(xì)節(jié)的電路圖。
圖14是示出了局部刷新操作后的正常操作模式中的標(biāo)志電路和標(biāo)志檢測電路的操作的時(shí)序圖。
圖15是示出了局部刷新操作后的正常操作模式中的標(biāo)志電路和標(biāo)志檢測電路的另一操作的時(shí)序圖。
圖16是示出了局部刷新操作后的正常操作模式中的標(biāo)志電路和標(biāo)志檢測電路的另一操作的時(shí)序圖。
圖17是示出了局部刷新操作后的正常操作模式中的標(biāo)志電路和標(biāo)志檢測電路的另一操作的時(shí)序圖。
圖18是示出了圖1所示的標(biāo)志復(fù)位電路的細(xì)節(jié)的電路圖。
圖19是示出了圖18所示的標(biāo)志復(fù)位電路的操作的時(shí)序圖。
圖20是示出了第一實(shí)施例中在正常操作模式期間的操作的時(shí)序圖。
圖21是示出了第一實(shí)施例中在正常操作模式期間的操作的時(shí)序圖。
圖22是示出了第一實(shí)施例中在局部刷新模式期間的操作的時(shí)序圖。
圖23是示出了在第一實(shí)施例中的當(dāng)操作模式再次從正常操作模式改變到低功耗模式時(shí)的操作的時(shí)序圖。
圖24是示出了在返回到正常操作模式之后，順序生成刷新請(qǐng)求的示例的時(shí)序圖。
圖25是示出了在返回到正常操作模式之后，在第一刷新請(qǐng)求之前提供了讀命令的示例的時(shí)序圖。
圖26是示出了在返回到正常操作模式之后，在第一刷新請(qǐng)求之前提供了寫命令的示例的時(shí)序圖。
圖27是示出了外部命令周期時(shí)間EXTC與內(nèi)部讀周期時(shí)間IRD之間的關(guān)系的說明圖。
圖28是示出了外部命令周期時(shí)間EXTC與內(nèi)部寫周期時(shí)間IWR1之間的關(guān)系的說明圖。
圖29是示出了外部命令周期時(shí)間EXTC與內(nèi)部寫周期時(shí)間IWR2之間的關(guān)系的說明圖。
圖30是示出了第一實(shí)施例中的偽SRAM的操作的時(shí)序圖。
圖31是示出了本發(fā)明的半導(dǎo)體存儲(chǔ)器的第二實(shí)施例的框圖。
圖32是示出了圖31所示的刷新定時(shí)器的細(xì)節(jié)的框圖。
圖33是示出了第二實(shí)施例中的刷新定時(shí)器和刷新命令發(fā)生器的操作的時(shí)序圖。
圖34是示出了圖31所示的刷新地址計(jì)數(shù)器的細(xì)節(jié)的框圖。
圖35是示出了圖34所示的刷新地址計(jì)數(shù)器的操作的說明圖。
圖36是示出了圖31所示的存儲(chǔ)器核心的基本部分的細(xì)節(jié)的框圖。
圖37是示出了圖36所示的1/4字譯碼器的細(xì)節(jié)的電路圖。
圖38是示出了圖31所示的讀出放大器控制電路和預(yù)充電控制電路的操作的時(shí)序圖。
圖39是示出了在圖31中示出的標(biāo)志電路和標(biāo)志檢測電路的細(xì)節(jié)以及字譯碼器的基本部分的細(xì)節(jié)的電路圖。
圖40是示出了圖31所示的標(biāo)志復(fù)位電路的細(xì)節(jié)的電路圖。
圖41是示出了第二實(shí)施例中的正常操作模式期間的操作的時(shí)序圖。
圖42是示出了第二實(shí)施例中的命令刷新模式期間的操作的時(shí)序圖。
圖43是示出了第二實(shí)施例中的局部刷新模式期間的操作的時(shí)序圖。
具體實(shí)施例方式
下面將使用附圖描述本發(fā)明的實(shí)施例。在附圖中，由粗線示出的每條信號(hào)線表示它是由多條線組成的，粗線的信號(hào)線所連接的每個(gè)塊由多個(gè)電路組成。以“Z”結(jié)尾的每個(gè)信號(hào)代表正邏輯，以“/”開頭的每個(gè)信號(hào)或者以“X”結(jié)尾的每個(gè)信號(hào)代表負(fù)邏輯。附圖中的雙圓圈代表外部接線端。信號(hào)線由與指代通過其傳輸?shù)男盘?hào)名稱的參考符號(hào)相同的參考符號(hào)指代。在下面的描述中，信號(hào)名稱有時(shí)被簡寫，例如“時(shí)鐘信號(hào)CLK”寫為“CLK信號(hào)”，“芯片使能信號(hào)CE”寫為“CE信號(hào)”。
圖1示出了本發(fā)明的半導(dǎo)體存儲(chǔ)器的第一實(shí)施例。使用CMOS技術(shù)，該半導(dǎo)體存儲(chǔ)器被形成為具有DRAM存儲(chǔ)器單元和SRAM接口的偽SRAM。偽SRAM不用接收任何外部刷新命令就在芯片內(nèi)部周期性地執(zhí)行刷新操作，以保持被寫入存儲(chǔ)器單元的數(shù)據(jù)。該偽SRAM例如被用作安裝在蜂窩電話上的工作存儲(chǔ)器。
該偽SRAM具有命令譯碼器10、操作模式控制電路12、刷新定時(shí)器14、刷新命令發(fā)生器16、刷新地址計(jì)數(shù)器18、地址緩沖器20、數(shù)據(jù)輸入/輸出緩沖器22、多路轉(zhuǎn)換器24、標(biāo)志復(fù)位電路26、標(biāo)志檢測電路28、標(biāo)志電路30(標(biāo)志置位電路)、核心控制電路32和存儲(chǔ)器核心34。操作模式控制電路12和核心控制電路32作為執(zhí)行第一和第二存儲(chǔ)器模式中的操作的控制電路進(jìn)行操作，這些模式將在后面進(jìn)行描述。
命令譯碼器10經(jīng)由外部接線端接收命令信號(hào)(芯片使能信號(hào)CE、寫使能信號(hào)/WE和輸出使能信號(hào)/OE)，以譯碼所接收的命令，并輸出讀控制信號(hào)RDZ或者寫控制信號(hào)WRZ。此外，命令譯碼器10與CE信號(hào)的下降沿同步地輸出局部模式開始信號(hào)PREFS(脈沖信號(hào))，并與CE信號(hào)的上升沿同步地輸出局部模式釋放信號(hào)PREFR(脈沖信號(hào))。
操作模式控制電路12根據(jù)局部模式開始信號(hào)PREFS、局部模式釋放信號(hào)PREFR和刷新控制信號(hào)REFZ，輸出模式信號(hào)MODE1、MODE2、MODE3。刷新定時(shí)器14輸出具有根據(jù)模式信號(hào)MODE1～3確定的振蕩周期的刷新請(qǐng)求信號(hào)TREF。
當(dāng)在讀控制信號(hào)RDZ或者寫控制信號(hào)WRZ之前接收到刷新請(qǐng)求信號(hào)TREF時(shí)，刷新命令發(fā)生器16與刷新請(qǐng)求信號(hào)TREF同步地輸出刷新命令信號(hào)REFZ。當(dāng)在讀控制信號(hào)RDZ或者寫控制信號(hào)WRZ之后接收到刷新請(qǐng)求信號(hào)TREF時(shí)，刷新命令發(fā)生器16輸出跟隨在響應(yīng)于RDZ信號(hào)而執(zhí)行的讀操作之后或者響應(yīng)于WRZ信號(hào)而執(zhí)行的寫操作之后的刷新控制信號(hào)REFZ。這意味著刷新命令發(fā)生器16操作為仲裁器，其確定讀操作/寫操作與刷新操作的優(yōu)先順序。
刷新地址計(jì)數(shù)器18與刷新控制信號(hào)REFZ同步地更新刷新地址信號(hào)REFAD(R5～0)。更新刷新地址信號(hào)REFAD的規(guī)范根據(jù)模式信號(hào)MODE2～3而改變。刷新地址信號(hào)REFAD的位的數(shù)量對(duì)應(yīng)于存儲(chǔ)器核心34中所形成的字線WL的數(shù)量(該示例中是64線)。因此，刷新控制信號(hào)REFZ的位的數(shù)量并不限于6位，而是根據(jù)存儲(chǔ)器核心34中所形成的字線WL的數(shù)量而設(shè)定。
地址緩沖器20經(jīng)由地址接線端接收地址信號(hào)AD，以將所接收的信號(hào)輸出為行地址信號(hào)RAD(高位(high-order)地址)和列地址信號(hào)CAD(低位(low-order)地址)。這意味著該偽SRAM是同時(shí)接收高位地址和低位地址的地址非多路轉(zhuǎn)換型存儲(chǔ)器。
數(shù)據(jù)輸入/輸出緩沖器22經(jīng)由公共數(shù)據(jù)總線CDB接收讀數(shù)據(jù)，以將所接收的數(shù)據(jù)輸出到數(shù)據(jù)接線端DQ，并經(jīng)由數(shù)據(jù)接線端DQ接收寫數(shù)據(jù)，以將所接收的數(shù)據(jù)輸出到公共數(shù)據(jù)總線CDB。數(shù)據(jù)接線端DQ的位的數(shù)量例如是16位。
多路轉(zhuǎn)換器24當(dāng)刷新控制信號(hào)REFZ處于高電平時(shí)，將刷新地址信號(hào)REFAD輸出為行地址信號(hào)RAD2，而當(dāng)刷新控制信號(hào)REFZ處于低電平時(shí)，將行地址信號(hào)RAD輸出為行地址信號(hào)RAD2。
標(biāo)志復(fù)位電路26當(dāng)接收到標(biāo)志檢測信號(hào)FDTC時(shí)，根據(jù)行地址信號(hào)RAD2的最低位X0，輸出標(biāo)志復(fù)位信號(hào)FRAX或FRBX。標(biāo)志檢測電路28與譯碼信號(hào)XDX同步地輸出其所保存的一對(duì)標(biāo)志的值，分別作為標(biāo)志輸出信號(hào)S1AZ、S1BX。標(biāo)志檢測電路28與局部模式釋放信號(hào)PREFR的脈沖同步地對(duì)標(biāo)志置位，而與標(biāo)志復(fù)位信號(hào)FRAX、FRBX的脈沖同步地對(duì)標(biāo)志復(fù)位。標(biāo)志電路30當(dāng)接收標(biāo)志輸出信號(hào)S1AX、S1BX時(shí)，輸出標(biāo)志檢測信號(hào)FDTC。
核心控制電路32具有寄存器36、定時(shí)控制電路38、讀出放大器控制電路40和預(yù)充電控制電路42。當(dāng)刷新命令發(fā)生器16先于讀控制信號(hào)RDZ或?qū)懣刂菩盘?hào)WRZ輸出刷新控制信號(hào)REFZ時(shí)，寄存器36臨時(shí)保持讀控制信號(hào)RDZ或者寫控制信號(hào)WRZ。定時(shí)控制電路38當(dāng)接收RDZ信號(hào)、WRZ信號(hào)和REFZ信號(hào)中的一個(gè)信號(hào)時(shí)，輸出行激活信號(hào)RASZ。讀出放大器控制電路40與RASZ信號(hào)同步地輸出讀出放大器激活信號(hào)PSA、NSA，用于激活讀出放大器SA。當(dāng)存儲(chǔ)器核心34未進(jìn)行操作時(shí)，預(yù)充電控制電路與RASZ信號(hào)同步地輸出預(yù)充電信號(hào)PREZ。讀出放大器控制電路40和預(yù)充電控制電路42的操作定時(shí)根據(jù)刷新地址信號(hào)REFAD的最低位X0的值和模式信號(hào)MODE2而改變。
存儲(chǔ)器核心34具有讀出放大器SA、預(yù)充電電路PRE、存儲(chǔ)器單元陣列ALY、字譯碼器WDEC、列譯碼器CDEC、讀出緩沖器SB和寫放大器WA。讀出放大器SA根據(jù)讀出放大器激活信號(hào)PSA、NSA而操作。預(yù)充電電路PRE根據(jù)預(yù)充電信號(hào)PREZ而操作。存儲(chǔ)器單元陣列ALY具有多個(gè)易失性存儲(chǔ)器單元MC(動(dòng)態(tài)存儲(chǔ)器單元；下文中也稱為C00、C10等)，以及連接到存儲(chǔ)器單元MC上的多個(gè)字線WL和多個(gè)位線BL。與典型DRAM的存儲(chǔ)器單元相同的每個(gè)存儲(chǔ)器單元MC具有用于將數(shù)據(jù)作為電荷進(jìn)行保持的電容器，以及設(shè)置在該電容器與位線BL之間的傳輸晶體管。傳輸晶體管的柵極連接到字線WL。
字譯碼器WDEC根據(jù)行地址信號(hào)RAD2、模式信號(hào)MODE3和標(biāo)志檢測信號(hào)FDTC，選擇字線WL中的一條或兩條，以將所選擇的字線WL的電壓提高到預(yù)定的高電壓。與字線WL的選擇同步地，字譯碼器WDEC輸出與每個(gè)所選擇的字線WL相對(duì)應(yīng)的譯碼信號(hào)XDX。
根據(jù)列地址信號(hào)CAD、列譯碼器CDEC輸出列線信號(hào)(后面在圖4中描述的CLZ)，用于接通分別連接位線BL和數(shù)據(jù)總線DB的列開關(guān)中的一個(gè)(后面在圖4中描述的SCW)。讀出緩沖器SB放大數(shù)據(jù)總線DB上的讀數(shù)據(jù)的信號(hào)大小，以將其輸出到公共數(shù)據(jù)總線CDB。寫放大器WA放大公共數(shù)據(jù)總線CDB上的寫數(shù)據(jù)的信號(hào)大小，以將其輸出到數(shù)據(jù)總線DB。
圖2示出了圖1所示的操作模式控制電路12的細(xì)節(jié)。
操作模式控制電路12具有計(jì)數(shù)器12a和模式信號(hào)發(fā)生器12b。計(jì)數(shù)器12a與刷新控制信號(hào)REFZ的上升沿同步地執(zhí)行計(jì)數(shù)操作，以在第64個(gè)計(jì)數(shù)操作時(shí)輸出計(jì)數(shù)器信號(hào)CNT64。計(jì)數(shù)器12a響應(yīng)于復(fù)位信號(hào)RESET而被復(fù)位。當(dāng)模式信號(hào)MODE1或者模式信號(hào)MODE3是高電平時(shí)，輸出復(fù)位信號(hào)RESET。
順帶提及，計(jì)數(shù)的次數(shù)“64”對(duì)應(yīng)于存儲(chǔ)器核心34中所形成的字線WL的數(shù)量。在該實(shí)施例中，為了更容易理解說明，字線WL的數(shù)量假定為64，但是實(shí)際形成的字線WL的數(shù)量可以例如是2048。在該情況中，計(jì)數(shù)器48a在第2048個(gè)計(jì)數(shù)操作時(shí)輸出計(jì)數(shù)器信號(hào)。
模式信號(hào)發(fā)生器12b根據(jù)局部模式開始信號(hào)PREFS、局部模式釋放信號(hào)PREFR和計(jì)數(shù)器信號(hào)CNT64，輸出模式信號(hào)MODE1～3。
圖3示出了圖2所示的操作模式控制電路12的操作。
本實(shí)施例的偽SRAM當(dāng)CE信號(hào)處于高電平時(shí)，在正常操作模式中，而當(dāng)CE信號(hào)處于低電平時(shí)，在數(shù)據(jù)保持模式(低功耗模式)中。在數(shù)據(jù)保持模式開始時(shí)，執(zhí)行公共刷新操作(公共刷新模式)，并且在公共刷新操作之后執(zhí)行局部刷新操作(局部刷新模式)。
正常操作模式期間的刷新操作是依照讀出放大器SA的操作，對(duì)每個(gè)位線BL的一個(gè)存儲(chǔ)器單元MC執(zhí)行的(單單元操作)。數(shù)據(jù)保持模式期間的刷新操作是依照讀出放大器SA的操作，對(duì)每個(gè)位線BL的兩個(gè)存儲(chǔ)器單元MC執(zhí)行的(雙單元操作)。換句話說，在正常操作模式中，一次刷新操作中選擇一條字線WL，而在數(shù)據(jù)保持模式中，一次刷新操作中選擇兩條字線。數(shù)據(jù)保持模式是所謂的局部刷新技術(shù)和雙單元技術(shù)的結(jié)合。因此，相比于現(xiàn)有技術(shù)，數(shù)據(jù)保持模式期間的功耗被大大降低了。
偽SRAM當(dāng)模式信號(hào)MODE1處于高電平時(shí)，識(shí)別出正常操作模式，當(dāng)模式信號(hào)MODE2處于高電平時(shí)，識(shí)別出公共刷新模式(數(shù)據(jù)保持模式)，而當(dāng)模式信號(hào)MODE3處于高電平時(shí)，識(shí)別出局部刷新模式(數(shù)據(jù)保持模式)。
在數(shù)據(jù)保持模式之前的正常操作模式中，除了特殊情況之外，存儲(chǔ)器單元中的數(shù)據(jù)以第一存儲(chǔ)器模式進(jìn)行保持。特殊情況是這樣的情況操作模式在從數(shù)據(jù)保持模式返回到正常操作模式之后立即轉(zhuǎn)移到數(shù)據(jù)保持模式，如后面描述的圖23所示。
在公共刷新模式中，存儲(chǔ)器單元中的數(shù)據(jù)以第一存儲(chǔ)器模式或者第二存儲(chǔ)器模式進(jìn)行保持。更具體地說，在公共刷新模式中，每次生成刷新請(qǐng)求時(shí)，存儲(chǔ)器單元的狀態(tài)順序地從第一存儲(chǔ)器模式轉(zhuǎn)移到第二存儲(chǔ)器模式。
在局部刷新模式中，存儲(chǔ)器單元中的數(shù)據(jù)被保持在第二存儲(chǔ)器模式中。在局部刷新模式之后的正常操作模式中，存儲(chǔ)器單元中的數(shù)據(jù)以第二存儲(chǔ)器模式中或第一存儲(chǔ)器模式進(jìn)行保持。具體地說，在局部刷新模式之后的正常操作模式中，每次訪問(外部訪問命令或者刷新命令)時(shí)，存儲(chǔ)器單元的狀態(tài)順序地從第二存儲(chǔ)器模式轉(zhuǎn)移到第一存儲(chǔ)器模式。
當(dāng)在正常操作模式期間接收局部模式設(shè)定信號(hào)PREFS時(shí)，操作模式控制電路12將模式信號(hào)MODE1、MODE2分別改變到低電平和高電平，以將操作模式從正常操作模式轉(zhuǎn)移到公共刷新模式(圖3(a))。與模式信號(hào)MODE1的低電平同步地去活復(fù)位信號(hào)RESET。
響應(yīng)于復(fù)位信號(hào)RESET的低電平，計(jì)數(shù)器12a從復(fù)位狀態(tài)釋放，以開始與刷新控制信號(hào)REFZ同步的計(jì)數(shù)操作(圖3(b))。響應(yīng)于刷新控制信號(hào)REFZ，執(zhí)行刷新操作。在公共刷新模式中，由于需要選擇存儲(chǔ)器核心34的全部字線WL，所以刷新控制信號(hào)REFZ被輸出64次。用于生成刷新命令信號(hào)REFZ的刷新命令發(fā)生器18和刷新定時(shí)器14的操作將在后面描述的圖35中進(jìn)行描述。
計(jì)數(shù)器12a與第64個(gè)計(jì)數(shù)操作同步地輸出計(jì)數(shù)器信號(hào)CNT64(圖3(c))。操作模式控制電路12與計(jì)數(shù)器信號(hào)CNT64同步地將模式信號(hào)MODE2和模式信號(hào)MODE3分別改變到低電平和高電平(圖3(d))。然后，操作模式從公共刷新模式轉(zhuǎn)移到局部刷新模式。與模式信號(hào)MODE3向高電平的改變同步地激活復(fù)位信號(hào)RESET(圖3(e))。當(dāng)接收復(fù)位信號(hào)RESET的高電平時(shí)，計(jì)數(shù)器12a被復(fù)位。在模式信號(hào)MODE3處于高電平的時(shí)段期間，順序執(zhí)行局部刷新操作。
響應(yīng)于經(jīng)由外部接線端提供的CE信號(hào)向高電平的改變，輸出局部模式釋放信號(hào)PREFR(圖3(f))。當(dāng)在局部刷新模式期間接收局部模式釋放信號(hào)PREFR時(shí)，操作模式控制電路12將模式信號(hào)MODE3、MODE1分別改變到低電平和高電平，并相應(yīng)地將操作模式轉(zhuǎn)移到正常操作模式(圖3(g)) 。
圖4示出了圖1所示的刷新定時(shí)器14的細(xì)節(jié)。
刷新定時(shí)器14具有振蕩器14a，分頻器14b、14c、14d以及多路轉(zhuǎn)換器14e，其中振蕩器14a生成振蕩信號(hào)OSC0，分頻器14b、14c、14d對(duì)OSC0信號(hào)進(jìn)行分頻，以分別生成振蕩信號(hào)OSC1、OSC2、OSC3，多路轉(zhuǎn)換器14e根據(jù)模式信號(hào)MODE1～3，選擇振蕩信號(hào)OSC1、OSC2、OSC3中的一個(gè)，以將其作為刷新請(qǐng)求信號(hào)TREF輸出。分頻器14b、14c、14d將OSC0信號(hào)的頻率分別轉(zhuǎn)換為八分之一、十六分之一和三十二分之一。
圖5示出了刷新定時(shí)器14和刷新命令發(fā)生器16的操作。
當(dāng)模式信號(hào)MODE1、MODE2或MODE3處于高電平時(shí)，刷新定時(shí)器14分別輸出振蕩信號(hào)OSC1、OSC2或OSC3作為刷新請(qǐng)求信號(hào)TREF。當(dāng)模式信號(hào)MODE1或MODE3處于高電平時(shí)，刷新命令發(fā)生器16將刷新請(qǐng)求信號(hào)TREF輸出為刷新控制信號(hào)REFZ。當(dāng)模式信號(hào)MODE2處于高電平時(shí)，刷新命令發(fā)生器16與刷新請(qǐng)求信號(hào)TREF同步地輸出刷新控制信號(hào)REFZ兩次。
圖6示出了圖1所示的刷新地址計(jì)數(shù)器18的細(xì)節(jié)。
刷新地址計(jì)數(shù)器18具有復(fù)位電路18a，計(jì)數(shù)器18b、18c以及控制計(jì)數(shù)器18b、18c的邏輯門。復(fù)位電路18a具有與刷新控制信號(hào)REFZ的下降沿同步地生成正脈沖的脈沖發(fā)生器、與脈沖發(fā)生器的輸出信號(hào)同步地鎖存模式信號(hào)MODE2的D觸發(fā)器，以及檢測模式信號(hào)MODE2的上升沿的NAND門。
計(jì)數(shù)器18b與刷新控制信號(hào)REFZ同步地執(zhí)行計(jì)數(shù)操作，以生成刷新地址信號(hào)REFAD的最低位R0。計(jì)數(shù)器18b當(dāng)模式信號(hào)MODE3處于高電平時(shí)與模式信號(hào)MODE2的上升沿同步地被復(fù)位。
當(dāng)模式信號(hào)MODE3處于高電平時(shí)，計(jì)數(shù)器18c與刷新控制信號(hào)REFZ同步地執(zhí)行計(jì)數(shù)操作，以更新刷新地址信號(hào)REFAD的位R5～1。當(dāng)模式信號(hào)MODE1或MODE2處于高電平時(shí)(除去模式信號(hào)MODE2的上升沿之后的預(yù)定時(shí)段之外)，計(jì)數(shù)器18c與從計(jì)數(shù)器18b輸出的地址信號(hào)R0同步地執(zhí)行計(jì)數(shù)操作，以更新位R5～1。
圖7示出了圖6所示的復(fù)位電路18a的操作。
脈沖發(fā)生器與刷新控制信號(hào)REFZ的下降沿同步地輸出脈沖信號(hào)到節(jié)點(diǎn)ND1(圖7(a))。D觸發(fā)器與節(jié)點(diǎn)ND1處的脈沖信號(hào)同步地鎖存模式信號(hào)MODE2，以輸出模式信號(hào)MODE2的反邏輯到節(jié)點(diǎn)ND2(圖7(b))。相應(yīng)地，在模式信號(hào)MODE2改變到高電平之后，節(jié)點(diǎn)ND2與第一個(gè)刷新控制信號(hào)REFZ同步地改變到低電平(圖7(c))。然后，模式信號(hào)MODE2和節(jié)點(diǎn)ND2的邏輯電平的與邏輯被輸出到節(jié)點(diǎn)ND3(圖7(d))。在節(jié)點(diǎn)ND3的高電平時(shí)段期間，即在模式信號(hào)MODE2改變到高電平之后的第一次刷新操作的時(shí)段期間，圖6所示的計(jì)數(shù)器18b被復(fù)位。
圖8示出了圖6所示的刷新地址計(jì)數(shù)器18的操作。
當(dāng)模式信號(hào)MODE1或MODE2處于高電平時(shí)，即在正常操作模式和公共刷新模式期間，刷新地址計(jì)數(shù)器18與刷新控制信號(hào)REFZ同步地將刷新地址的6個(gè)位R5～0順序地加起來。此外，當(dāng)模式信號(hào)MODE3處于高電平時(shí)，即在局部刷新模式期間，刷新地址計(jì)數(shù)器18與刷新控制信號(hào)REFZ同步地將刷新地址的5個(gè)位R5～1順序地加起來。此時(shí)，刷新地址信號(hào)R0被固定到低電平。
圖9示出了圖1所示的存儲(chǔ)器核心34的基本部分的細(xì)節(jié)。
存儲(chǔ)器核心34的字譯碼器WDEC具有1/4字譯碼器44和多個(gè)分別與主字線MW(MW0，MW1，…)相對(duì)應(yīng)的子字譯碼器46a。
當(dāng)模式信號(hào)MODE3和標(biāo)志檢測信號(hào)FDTC處于低電平時(shí)，1/4字譯碼器44根據(jù)行地址信號(hào)RAD2的兩個(gè)低位X1、X0及其相反位/X1、/X0，輸出譯碼信號(hào)X11、X10、X01、X00中的一個(gè)。當(dāng)模式信號(hào)MODE3和標(biāo)志檢測信號(hào)FDTC中的一個(gè)處于高電平時(shí)，1/4字譯碼器44根據(jù)行地址信號(hào)RAD2的一個(gè)低位X1及其相反位/X1，輸出兩個(gè)譯碼信號(hào)X11、X10或者X01、X00。1/4字譯碼器44操作為執(zhí)行后面將描述的第一和第二存儲(chǔ)器模式的操作的控制電路。
當(dāng)主字線MW(MW0，MW1，…)處于高電平時(shí)，各個(gè)子字譯碼器46a被激活，以根據(jù)譯碼信號(hào)X11、X10、X01、X00，從子字線SW(SW0P，SW1，SW2P，SW3，…)中進(jìn)行選擇。根據(jù)行地址信號(hào)RAD2的高位，主字線MW被未示出的預(yù)譯碼器選擇。然后，連接到所選擇的子字線SW上的存儲(chǔ)器單元MC被訪問。因而，在本實(shí)施例中，圖1所示的每條字線WL由主字線和子字線SW構(gòu)成。
連接到相鄰的兩條子字線(例如，SW0P、SW1)上的存儲(chǔ)器單元構(gòu)成了各個(gè)局部區(qū)域PA(存儲(chǔ)器單元組；每個(gè)粗虛線框)。在局部區(qū)域PA中，與位線BL(BL0，BL1，…)、/BL(/BL0，/BL1，…)連接的存儲(chǔ)器單元被連接到彼此不同的子字線SW上。
以“P”結(jié)尾的子字線SW代表局部字線。在數(shù)據(jù)保持模式期間，與局部字線SWP連接的存儲(chǔ)器單元(例如，局部存儲(chǔ)器單元C00，C01，…，C0m)中所寫入的數(shù)據(jù)被保持。沒有以“P”結(jié)尾的子字線SW代表公共字線。在數(shù)據(jù)保持模式期間，與公共字線SW連接的存儲(chǔ)器單元MC(例如，公共存儲(chǔ)器單元C10，C11，…，C1m)中的數(shù)據(jù)不被保持。
局部字線SWP和常規(guī)子字線SW交替布置。即，字線SWP、SW彼此相鄰布置。如后面將描述的，在數(shù)據(jù)保持模式期間，字線SWP、SW被同時(shí)選擇，使得兩個(gè)存儲(chǔ)器單元被同時(shí)訪問(雙單元操作)。因此，這些字線SWP、SW彼此相鄰的布置避免了字譯碼器WDEC中的線路布圖的復(fù)雜化。具體地說，這種布置便于設(shè)計(jì)子字譯碼器46a的線路布圖。
在本實(shí)施例中，存儲(chǔ)器核心34中所形成的存儲(chǔ)單元MC中的一半是局部存儲(chǔ)器單元。因此，在數(shù)據(jù)保持模式期間，保持了與偽SRAM的存儲(chǔ)容量的一半相對(duì)應(yīng)的數(shù)據(jù)。
互補(bǔ)位線BL(BL0，BL1，…)、/BL(/BL0，/BL1，…)連接到同一讀出放大器SA和預(yù)充電電路PRE。此外，位線BL、/BL經(jīng)由列開關(guān)CSW連接到數(shù)據(jù)總線DB。列開關(guān)CSW由列選擇信號(hào)CL(CL0，CL1，…)接通，其中列選擇信號(hào)CL(CL0，CL1，…)是譯碼后的列地址信號(hào)CAD。讀出放大器SA和預(yù)充電電路PRE將在后面描述的圖11中詳細(xì)描述。
圖10示出了圖9所示的1/4字譯碼器44的細(xì)節(jié)。
1/4字譯碼器44具有譯碼器44a和掩碼電路44b，譯碼器44a對(duì)行地址信號(hào)X0、X1、/X0、/X1譯碼，以生成譯碼信號(hào)X11、X10、X01、X00，掩碼電路44b當(dāng)模式信號(hào)MODE3或者標(biāo)志檢測信號(hào)FDTC處于高電平時(shí)，對(duì)行地址信號(hào)X0、/X0進(jìn)行掩碼，以輸出高電平到譯碼器44a。
圖11示出了圖9所示的讀出放大器SA和預(yù)充電電路PRE的細(xì)節(jié)。
讀出放大器SA具有兩個(gè)CMOS反相器，它們的輸入和輸出彼此連接；pMOS晶體管(pMOS開關(guān))，將CMOS反相器的pMOS晶體管的源極連接到電源線VDD；和nMOS晶體管(nMOS開關(guān))，將CMOS反相器的nMOS晶體管的源極連接到地線SS。CMOS反相器的輸入(或者輸出)分別連接到位線BL、/BL。當(dāng)讀出放大器激活信號(hào)PSA處于低電平時(shí)，pMOS開關(guān)導(dǎo)通，當(dāng)讀出放大器激活信號(hào)NSA處于高電平時(shí)，nMOS開關(guān)導(dǎo)通。pMOS開關(guān)和nMOS開關(guān)的導(dǎo)通使得CMOS反相器被激活，并且位線BL、/BL之間的電壓差被差分放大。
預(yù)充電電路PRE具有將位線BL、/BL彼此連接的nMOS晶體管，和分別將位線BL、/BL連接到預(yù)充電電壓線VPR上的nMOS晶體管。當(dāng)預(yù)充電信號(hào)PREZ處于高電平時(shí)，nMOS晶體管導(dǎo)通，以將位線BL、/BL連接到預(yù)充電電壓線VPR。
圖12示出了讀出放大器控制電路40和預(yù)充電控制電路42的操作。
在從RASZ信號(hào)的上升沿開始的延遲時(shí)間DLY1之后，讀出放大器控制電路40改變讀出放大器激活信號(hào)PSA、NSA，以激活讀出放大器SA，而不管模式信號(hào)MODE2的邏輯電平如何(圖12(a、b))。圖中的“ON”、“OFF”分別表示讀出放大器SA的激活和去活。與RASZ信號(hào)的上升沿同步地，預(yù)充電控制電路42將預(yù)充電信號(hào)PREZ改變到低電平，以停止預(yù)充電操作，而不管模式信號(hào)MODE2的邏輯電平如何(圖12(c、d))。
當(dāng)模式信號(hào)MODE2處于低電平時(shí)，在從RASZ信號(hào)的上升沿開始的延遲時(shí)間DLY2之后，讀出放大器控制電路40改變讀出放大器激活信號(hào)PSA、NSA，以使讀出放大器SA去活(圖12(e))。當(dāng)模式信號(hào)MODE2處于低電平時(shí)，在從RASZ信號(hào)的上升沿開始的延遲時(shí)間DLY2之后，預(yù)充電控制電路42將預(yù)充電信號(hào)PREZ改變到高電平，以開始預(yù)充電操作(圖12(f))。
當(dāng)模式信號(hào)MODE2處于高電平時(shí)，在行地址信號(hào)X0改變到高電平之后，從RASZ信號(hào)的上升沿開始的延遲時(shí)間DLY2之后，讀出放大器控制電路40改變讀出放大器激活信號(hào)PSA、NSA，以使讀出放大器SA去活(圖12(g))。當(dāng)模式信號(hào)MODE2處于高電平時(shí)，在行地址信號(hào)X0改變到高電平之后，從RASZ信號(hào)的上升沿開始的延遲時(shí)間DLY2之后，預(yù)充電控制電路42改變預(yù)充電信號(hào)PREZ，以開始預(yù)充電操作(圖12(h)) 。
簡而言之，在公共刷新模式期間，為了將局部存儲(chǔ)器單元C00中所保持的數(shù)據(jù)寫入到局部存儲(chǔ)器單元和相鄰的公共存儲(chǔ)器單元C10，讀出放大器SA被激活，而RASZ信號(hào)被輸出兩次，并且位線BL、/BL的預(yù)充電被禁止。更具體地說，與當(dāng)行地址信號(hào)X0是偶數(shù)時(shí)所輸出的刷新控制信號(hào)REFZ同步地鎖存在讀出放大器SA中的數(shù)據(jù)被保持，直到與行地址信號(hào)X0改變到奇數(shù)之后所輸出的刷新控制信號(hào)REFZ相對(duì)應(yīng)的操作。
圖13示出了在圖1中所示的標(biāo)志電路30和標(biāo)志檢測電路28的細(xì)節(jié)以及字譯碼器WDEC的基本部分的細(xì)節(jié)。
標(biāo)志電路30具有為各個(gè)主字線MW(MW0，MW1，…)提供的標(biāo)志FAX(F0AX，F(xiàn)1AX，…)、FBX(F0BX，F(xiàn)1BX，…)。換句話說，標(biāo)志FAX、FBX被形成用于每個(gè)局部區(qū)域PA。
每個(gè)標(biāo)志FAX、FBX由鎖存電路構(gòu)成，該鎖存電路由輸入和輸出彼此連接的兩個(gè)反相器組成。在從數(shù)據(jù)保持模式轉(zhuǎn)移到正常操作模式時(shí)，當(dāng)相應(yīng)的局部區(qū)域PA中的存儲(chǔ)器單元獨(dú)立地保持?jǐn)?shù)據(jù)時(shí)(第一存儲(chǔ)器模式，單單元操作)，標(biāo)志FAX、FBX被置位為低電平，而當(dāng)相應(yīng)的局部區(qū)域PA中的存儲(chǔ)器單元保持公共數(shù)據(jù)時(shí)(第二存儲(chǔ)器模式，雙單元操作)，標(biāo)志FAX、FBX被復(fù)位為高電平。
更具體地說，標(biāo)志FAX、FBX與局部模式釋放信號(hào)PREFR的脈沖同步地被置位為低電平。這意味著如后面將描述的，在從數(shù)據(jù)保持模式返回到正常操作模式時(shí)，全部標(biāo)志FAX、FBX被置位了。換句話說，在將全部存儲(chǔ)器單元的狀態(tài)從第二存儲(chǔ)器模式改變到第一存儲(chǔ)器模式的改變操作之前，全部標(biāo)志FAX、FBX被置位了。被置位的標(biāo)志FAX、FBX指示相應(yīng)的局部區(qū)域PA中的存儲(chǔ)器單元的單單元操作被禁止。相應(yīng)地，在與標(biāo)志FAX、FBX相對(duì)應(yīng)的局部區(qū)域PA中只允許雙單元操作。這樣，標(biāo)志電路30操作為標(biāo)志置位電路。
標(biāo)志FAX、FBX分別與標(biāo)志復(fù)位信號(hào)FRAX、FRBX同步地被復(fù)位到高電平。即，如后面將描述的，在將全部存儲(chǔ)器單元的狀態(tài)從第二存儲(chǔ)器模式改變到第一存儲(chǔ)器模式的改變操作中，對(duì)相應(yīng)的局部區(qū)域PA的第一次訪問期間，標(biāo)志FAX、FBX被復(fù)位。
當(dāng)標(biāo)志FAX被置位為低電平時(shí)，標(biāo)志電路30與譯碼信號(hào)XDX(XD0X，XD1X，…)同步地將標(biāo)志輸出信號(hào)S1AX改變到低電平。當(dāng)標(biāo)志FBX被置位為低電平時(shí)，標(biāo)志電路30與譯碼信號(hào)XDX(XD0X，XD1X，…)同步地改變標(biāo)志輸出信號(hào)SIBX。
標(biāo)志檢測電路28具有鎖存電路、多路轉(zhuǎn)換器MUX1、延遲電路DELAY1和掩碼電路MSK，其中鎖存電路分別連接到標(biāo)志輸出信號(hào)S1AX、S1BX，多路轉(zhuǎn)換器MUX1根據(jù)行地址信號(hào)的低位X1輸出標(biāo)志輸出信號(hào)S1AX、S1BX中的一個(gè)信號(hào)到節(jié)點(diǎn)ND6。延遲電路DELAY1只將行激活信號(hào)RASZ的上升沿延遲預(yù)定的時(shí)間段。掩碼電路MSK將由多路轉(zhuǎn)換器MUX1選擇的標(biāo)志輸出信號(hào)S1AX或者S1BX輸出為標(biāo)志檢測信號(hào)FDTC。此外，掩碼電路MSK具有當(dāng)提供了寫命令時(shí)縮短標(biāo)志檢測信號(hào)FDTC的激活時(shí)段的功能。在當(dāng)訪問偽SRAM時(shí)檢測到標(biāo)志FAX或FBX被置位了的時(shí)候，標(biāo)志檢測電路28輸出標(biāo)志檢測信號(hào)FDTC。
圖14示出了局部刷新模式后的正常操作模式中標(biāo)志電路30和標(biāo)志檢測電路28的操作。該示例示出了一種情況，其中在響應(yīng)于寫命令而執(zhí)行的寫操作中，標(biāo)志電路30的標(biāo)志FA0X被置位到低電平。根據(jù)與寫命令相對(duì)應(yīng)的地址信號(hào)，次低位的譯碼信號(hào)X1改變到低電平。
首先，與響應(yīng)于寫命令的寫控制信號(hào)WRZ同步地輸出行激活信號(hào)RASZ(圖14(a))，并且與行地址信號(hào)RAD2相對(duì)應(yīng)的譯碼信號(hào)XD0X改變到低電平(圖14(b))。根據(jù)已經(jīng)被復(fù)位的標(biāo)志FA0X，圖13所示的標(biāo)志電路30輸出低電平標(biāo)志輸出信號(hào)S1AX(圖14(c))。
標(biāo)志檢測電路28的多路轉(zhuǎn)換器MUX1輸出標(biāo)志輸出信號(hào)S1AX到節(jié)點(diǎn)ND6(圖14(d))。標(biāo)志檢測電路28與標(biāo)志輸出信號(hào)S1AX的下降沿同步地將標(biāo)志檢測信號(hào)FDTC激活到高電平(圖14(e))。
在從RASZ信號(hào)的上升沿開始的預(yù)定時(shí)間段之后，標(biāo)志檢測電路28的延遲電路DELAY1將節(jié)點(diǎn)ND7改變到高電平(圖14(f))。由于WRZ信號(hào)處于高電平，所以節(jié)點(diǎn)ND8與節(jié)點(diǎn)ND7的電平改變同步地改變到高電平(圖14(g))。根據(jù)節(jié)點(diǎn)ND8的高電平，掩碼電路MSK的NOR門對(duì)節(jié)點(diǎn)ND6的電平的電壓掩碼。相應(yīng)地，即使在S1AX的激活期間，標(biāo)志檢測信號(hào)FDTC也被去活(圖14(h))。
此后，節(jié)點(diǎn)ND8與WRZ信號(hào)的去活同步地改變到低電平(圖14(i))。XD0X信號(hào)、S1AX信號(hào)和節(jié)點(diǎn)ND6、ND7與RASZ信號(hào)的去活同步地返回初始電平。
圖15示出了局部刷新模式后的正常操作模式中的標(biāo)志電路30和標(biāo)志檢測電路28的另一操作。與上述圖14中的操作相同的操作的詳細(xì)描述將被省略。該示例示出了一種情況，其中在響應(yīng)于寫命令的寫操作中，標(biāo)志電路30的標(biāo)志FA0X被復(fù)位到高電平。此外，根據(jù)與寫命令相對(duì)應(yīng)的地址信號(hào)，次低位的譯碼信號(hào)X1改變到低電平。
在標(biāo)志FA0X被復(fù)位到高電平(“H”)之后，標(biāo)志電路30的NOR門維持高電平。相應(yīng)地，標(biāo)志輸出信號(hào)S1AX維持高電平，而不管譯碼信號(hào)XD0X的激活(圖15(a))。高電平節(jié)點(diǎn)ND6被高電平標(biāo)志輸出信號(hào)S1AX維持在高電平。因此，不輸出標(biāo)志檢測信號(hào)FDTC(圖15(b))。
圖16示出了局部刷新模式后的正常操作模式中的標(biāo)志電路30和標(biāo)志檢測電路28的另一操作。與上述圖14中的操作相同的操作的詳細(xì)描述將被省略。該示例示出了一種情況，其中在響應(yīng)于讀命令的讀操作中，或者在響應(yīng)于在偽SRAM中內(nèi)部生成的刷新請(qǐng)求的刷新操作中，標(biāo)志電路30的標(biāo)志FA0X被置位到低電平。此外，通過與讀命令相對(duì)應(yīng)的地址信號(hào)或者刷新地址信號(hào)，次低位的譯碼信號(hào)X1改變到低電平。
首先，與響應(yīng)于讀命令的讀控制信號(hào)RDZ或者響應(yīng)于刷新請(qǐng)求的刷新控制信號(hào)REFZ同步地輸出行激活信號(hào)RASZ(圖16(a))，并且寫控制信號(hào)WRZ不被激活(圖16(b))。相應(yīng)地，節(jié)點(diǎn)ND8維持低電平(圖16(c))，并且掩碼電路MSK不起作用。因此，在與RASZ信號(hào)的高電平時(shí)段相對(duì)應(yīng)的時(shí)段中，標(biāo)志檢測信號(hào)FDTC保持被激活(圖16(d))。
圖17示出了局部刷新模式后的正常操作模式中的標(biāo)志電路30和標(biāo)志檢測電路28的另一操作。與上述圖14和圖15中的操作相同的操作的詳細(xì)描述將被省略。該示例示出了一種情況，其中在響應(yīng)于讀命令的讀操作中，或者在響應(yīng)于在偽SRAM中內(nèi)部生成的刷新請(qǐng)求的刷新操作中，標(biāo)志電路30的標(biāo)志FA0X被復(fù)位到高電平。此外，根據(jù)與讀命令相對(duì)應(yīng)的地址信號(hào)或者刷新地址信號(hào)，次低位的譯碼信號(hào)X1改變到低電平。
在標(biāo)志FA0X被復(fù)位到高電平(“H″)之后，標(biāo)志電路30的NOR門維持高電平。相應(yīng)地，與圖1 5所示的示例一樣，不輸出標(biāo)志檢測信號(hào)FDTC。
圖18示出了圖1所示的標(biāo)志復(fù)位電路26的細(xì)節(jié)。
標(biāo)志復(fù)位電路26具有脈沖發(fā)生器26a、延遲電路DEALY2和多路轉(zhuǎn)換器MUX2。脈沖發(fā)生器26a與標(biāo)志檢測信號(hào)FDTC的上升沿同步地生成低電平脈沖。延遲電路DELAY2將該低電平脈沖延遲預(yù)定的時(shí)間段，以將其輸出到節(jié)點(diǎn)ND9。當(dāng)譯碼信號(hào)X1處于低電平時(shí)，多路轉(zhuǎn)換器MUX2將節(jié)點(diǎn)ND9處的脈沖輸出為標(biāo)志復(fù)位信號(hào)FRAX，而當(dāng)譯碼信號(hào)X1處于高電平時(shí)，多路轉(zhuǎn)換器MUX2將節(jié)點(diǎn)ND9處的脈沖輸出為標(biāo)志復(fù)位信號(hào)FRBX。
圖19示出了圖18所示的標(biāo)志復(fù)位電路26的操作。該示例示出了緊跟在局部刷新模式之后的正常操作模式。
如圖14到圖17所示的那樣，當(dāng)標(biāo)志FA1X(或FB1X)被置位時(shí)，生成標(biāo)志檢測信號(hào)FDTC，而當(dāng)標(biāo)志FA1X(或FBX)被復(fù)位時(shí)，不生成標(biāo)志檢測信 FDTC。在局部刷新操作之后，全部標(biāo)志FAX、FBX與局部模式釋放信號(hào)PREFR同步地被置位到低電平。相應(yīng)地，與局部刷新操作后的第一次訪問(RDZ、WRZ、RWEFZ)同步地輸出與各個(gè)局部區(qū)域PA相對(duì)應(yīng)的標(biāo)志檢測信號(hào)FDTC(圖19(a))。
標(biāo)志復(fù)位電路26與標(biāo)志檢測信號(hào)FDTC同步地輸出標(biāo)志復(fù)位信號(hào)FRAX或FRBX(圖19(b、c))。根據(jù)譯碼信號(hào)X1的電平，確定標(biāo)志復(fù)位信號(hào)FRAX和FRBX中的哪一個(gè)將被輸出。圖19示出了一個(gè)示例，其中在某個(gè)局部區(qū)域PA中，首先訪問存儲(chǔ)器單元C00，接著訪問存儲(chǔ)器單元C01。
注意，與譯碼信號(hào)XDX(XD0X，XD1X，…)相對(duì)應(yīng)的標(biāo)志FAX(FA0X，F(xiàn)A1X，…)或FBX(FB0X，F(xiàn)B1X，…)與標(biāo)志復(fù)位信號(hào)FRAX或FRBX的脈沖同步地被復(fù)位到高電平。
圖20示出了第一實(shí)施例中的正常操作模式期間的操作。
在正常操作期間使偽SRAM操作的命令CMD包括經(jīng)由外部接線端提供的訪問命令(讀命令、寫命令)和刷新命令(來自刷新命令發(fā)生器16的REFZ信號(hào))。
例如，響應(yīng)于第一命令CMD，局部存儲(chǔ)器單元C00被訪問，并且響應(yīng)于下一個(gè)命令CMD，公共存儲(chǔ)器單元C10被訪問。字線SW0P、SW1根據(jù)行地址信號(hào)RAD2被獨(dú)立地選擇。即，在正常操作模式中，1位數(shù)據(jù)被存儲(chǔ)在與一條字線連接的每個(gè)存儲(chǔ)器單元中(第一存儲(chǔ)器模式，單單元操作)。
當(dāng)命令CMD是讀命令時(shí)，在位線BL、/BL上被放大的數(shù)據(jù)經(jīng)由數(shù)據(jù)總線DB被輸出到外部部分。當(dāng)命令CMD是寫命令時(shí)，經(jīng)由外部接線端提供的數(shù)據(jù)在寫放大器WA和讀出放大器SA中被放大，以寫入存儲(chǔ)器單元。當(dāng)命令CMD是刷新命令時(shí)，在讀出放大器SA中被放大的數(shù)據(jù)被寫回存儲(chǔ)器單元。
圖21示出了第一實(shí)施例中公共刷新模式(＝數(shù)據(jù)保持模式，低功耗模式)期間的操作。在公共刷新模式中，禁止接受外部訪問命令。偽SRAM僅響應(yīng)于內(nèi)部生成的刷新命令REF而操作。
在公共刷新模式中，局部存儲(chǔ)器單元C00首先被訪問，并且局部存儲(chǔ)器單元C00中所保持的數(shù)據(jù)被讀出放大器SA鎖存(圖21(a))。接著，在讀出放大器SA保持激活的同時(shí)，公共存儲(chǔ)器單元C10被訪問，并且讀出放大器SA中鎖存的數(shù)據(jù)(互補(bǔ)數(shù)據(jù))被寫入局部存儲(chǔ)器單元C00和公共存儲(chǔ)器單元C10(圖21(b))。因此，局部存儲(chǔ)器單元C00和公共存儲(chǔ)器單元C10保持互補(bǔ)數(shù)據(jù)。然后，全部局部區(qū)域PA(存儲(chǔ)器單元組)經(jīng)歷上述操作。即，1位數(shù)據(jù)被存儲(chǔ)在與兩條字線SW0P、SW1連接的存儲(chǔ)器單元組中的多個(gè)存儲(chǔ)器單元(例如，C00和C10)中(第二存儲(chǔ)模式，雙單元操作)。
圖22示出了第一實(shí)施例中局部刷新模式(數(shù)據(jù)保持模式，低功耗模式)期間的操作。在局部刷新模式中，與公共刷新模式中一樣，禁止接受外部訪問命令。偽SRAM僅響應(yīng)于內(nèi)部生成的刷新命令REF而操作。
在局部刷新模式中，局部字線SW0P和公共字線SW1被同時(shí)選擇，并且局部存儲(chǔ)器單元C00和公共存儲(chǔ)器單元C10中所保持的互補(bǔ)數(shù)據(jù)同時(shí)在讀出放大器SA中被放大，以被寫回存儲(chǔ)器單元C00、C10(雙單元操作)。即，1位數(shù)據(jù)被存儲(chǔ)在與兩條字線SW0P、SW1連接的存儲(chǔ)器單元組中的多個(gè)存儲(chǔ)器單元(例如，C00、C10)中(第二存儲(chǔ)器模式)。數(shù)據(jù)被保持在局部存儲(chǔ)器單元C00和公共存儲(chǔ)器單元C10中，使得刷新周期可以大大加長。
在局部刷新模式中，按照被加長的刷新周期，剛好在刷新操作之前在一個(gè)存儲(chǔ)器單元中所保持的電荷量少于正常操作模式中的電荷量。因此，存在這樣的風(fēng)險(xiǎn)在某段時(shí)間之前被刷新的存儲(chǔ)器單元中的數(shù)據(jù)不能在局部刷新操作后的正常操作模式中被正確讀取(數(shù)據(jù)丟失)。在本發(fā)明中，通過當(dāng)在局部刷新操作后的正常操作模式中對(duì)每個(gè)存儲(chǔ)器單元進(jìn)行第一次訪問時(shí)，采取特殊的方法來防止數(shù)據(jù)丟失，如將在后面描述的圖24到圖26中所示的那樣。
圖23示出了在第一實(shí)施例中局部刷新模式后的正常操作模式中，當(dāng)CE信號(hào)在全部標(biāo)志FAX、FBX被復(fù)位之前改變到低電平，使得操作模式再次從正常操作模式轉(zhuǎn)移到數(shù)據(jù)保持模式(低功耗模式)時(shí)的操作。
當(dāng)檢測到標(biāo)志FAX、FBX的置位狀態(tài)時(shí)，圖13所示的標(biāo)志檢測電路28輸出標(biāo)志檢測信號(hào)FDTC，而不管操作模式如何。因此，即使在公共刷新模式中，也輸出標(biāo)志檢測信號(hào)FDTC(圖23(a))。
標(biāo)志檢測信號(hào)FDTC的激活引起字譯碼器WDEC同時(shí)選擇與局部區(qū)域PA相對(duì)應(yīng)的一對(duì)子字線SW0P、SW1(圖23(b))，如圖22中的情況一樣。響應(yīng)于標(biāo)志檢測信號(hào)FDTC，圖18所示的標(biāo)志復(fù)位電路輸出標(biāo)志復(fù)位信號(hào)FRAX，以將標(biāo)志F0AX復(fù)位到高電平(圖23(c))。
對(duì)于公共刷新模式中的刷新操作，在讀出放大器SA被激活的同時(shí)，子字線SW1被再次選擇，并且讀出放大器SA中鎖存的數(shù)據(jù)被寫入存儲(chǔ)器單元C10(圖23(d))。該操作是冗余的，并且不是必須的。但是，由于該操作沒有在操作中引起任何問題，并且可以避免電路的復(fù)雜化，因此該冗余操作是允許的。
圖24到圖26示出了在從低功耗模式釋放之后的正常操作模式中的操作。在低功耗模式期間通過雙單元操作被刷新的存儲(chǔ)器單元對(duì)中的每個(gè)存儲(chǔ)器單元中所保持的電荷量有時(shí)并不大到足夠用于單單元操作。因此，在從低功耗模式返回到正常操作模式的時(shí)候(操作模式改變的時(shí)候)，需要全部局部存儲(chǔ)器單元實(shí)施一次雙單元操作，從而補(bǔ)償存儲(chǔ)器單元電容器中所保持的電荷量的不足。
在作出本發(fā)明之前，過去需要一個(gè)改變時(shí)段，用于將全部局部存儲(chǔ)器單元實(shí)施一次雙操作。這使得在該時(shí)段中，外部系統(tǒng)不能訪問偽SRAM。在本發(fā)明中，在操作模式改變之后，標(biāo)志FAX、FBX被用于使在各個(gè)局部區(qū)域PA中要被首先訪問的存儲(chǔ)器單元實(shí)施雙單元操作，從而不需要上述的改變時(shí)段。因此，在返回到正常操作模式之后，外部系統(tǒng)立刻能夠?qū)蜸RAM進(jìn)行讀訪問和寫訪問，而不用注意雙單元操作。下面將描述其方法。
圖24示出了一個(gè)示例，其中在返回到正常操作模式之后，刷新請(qǐng)求REF被順序生成。
首先，圖1所示的命令譯碼器10從偽SRAM的內(nèi)部部分接收數(shù)據(jù)保持模式(低功耗模式)的釋放命令PEXIT，以輸出局部模式釋放信號(hào)PREFR(圖24(a))。局部模式釋放信號(hào)PREFR的輸出引起偽SRAM從低功耗模式返回到正常操作模式。圖13所示的標(biāo)志電路30與局部模式釋放信號(hào)PREFR同步地將標(biāo)志FAX(F0AX，F(xiàn)1AX，…)、FBX(F0BX，F(xiàn)1BX，…)置位到低電平(圖24(b))。
接著，在偽SRAM中內(nèi)部地生成刷新命令REF(REFZ信號(hào))，并且圖1所示的定時(shí)控制電路38輸出RASZ信號(hào)(圖24(c))。此時(shí)，刷新地址計(jì)數(shù)器18正輸出用于選擇存儲(chǔ)器單元C00的刷新地址信號(hào)REFAD。具體地說，行地址信號(hào)的兩個(gè)低位X1、X0都處于低電平(圖24(d))。響應(yīng)于RASZ信號(hào)，圖13所示的字譯碼器WDEC輸出與存儲(chǔ)器單元C00相對(duì)應(yīng)的主字線信號(hào)MW0和譯碼信號(hào)XD0X(圖24(e、f))。
標(biāo)志電路30與譯碼信號(hào)XD0X同步地將標(biāo)志F0AX、F0BX的內(nèi)容輸出為標(biāo)志輸出信號(hào)S1AX、S1BX(圖24(g))。標(biāo)志檢測電路28根據(jù)行地址信號(hào)的位X1選擇標(biāo)志輸出S1AX，以將其輸出為標(biāo)志檢測信號(hào)FDTC(圖24(h))。當(dāng)接收到標(biāo)志檢測信號(hào)FDTC時(shí)，圖9所示的1/4字譯碼器44將譯碼信號(hào)的兩個(gè)位X00、X01改變到高電平。然后，兩個(gè)子字線SW0P、SW1被同時(shí)選擇(圖24(i))，并且對(duì)存儲(chǔ)器單元C00、C10執(zhí)行雙單元刷新操作(圖24(j))。然后，數(shù)據(jù)被寫回從中讀取公共數(shù)據(jù)的存儲(chǔ)器單元C00、C10。這防止了在低功耗模式期間存儲(chǔ)器單元C00中所保持的數(shù)據(jù)的丟失。讀出放大器激活信號(hào)PSA、NSA的“ON”和“OFF”分別表示讀出放大器SA的激活和去活。
注意，刷新操作中作為存儲(chǔ)器核心34操作時(shí)間的內(nèi)部刷新周期時(shí)間IREF被設(shè)定為與正常操作模式中的內(nèi)部刷新周期時(shí)間的長度相同。
圖18所示的標(biāo)志復(fù)位電路26與標(biāo)志檢測信號(hào)FDTC同步地輸出與位X1相對(duì)應(yīng)的標(biāo)志復(fù)位信號(hào)FRAX(圖24(k))。響應(yīng)于標(biāo)志復(fù)位信號(hào)FRAX，圖13所示的標(biāo)志電路30將與譯碼信號(hào)XD0X相對(duì)應(yīng)的標(biāo)志F0AX復(fù)位到高電平(圖24(1))。通過將標(biāo)志F0AX復(fù)位，相應(yīng)的局部區(qū)域PA中的存儲(chǔ)器單元此后以第一存儲(chǔ)器模式(單單元操作)被訪問。
根據(jù)RASZ信號(hào)的去活，譯碼信號(hào)XD0X被去活，并且標(biāo)志輸出信號(hào)S1AX、S1BX被預(yù)充電到高電平(圖24(m、n))。通過標(biāo)志輸出信號(hào)S1AX、S1BX的預(yù)充電，標(biāo)志檢測信號(hào)FDTC被去活到低電平(圖24(o))。根據(jù)標(biāo)志檢測信號(hào)FDTC的去活，主字線MW0和子字線SW0P、SW1不被選擇(圖24(p))。
接著，生成刷新命令REF(REFZ信號(hào))(圖24(q))。刷新地址計(jì)數(shù)器18已經(jīng)被遞增，并且正輸出用于選擇存儲(chǔ)器單元C10的刷新地址信號(hào)REFAD。相應(yīng)地，行地址信號(hào)的位X0改變到高電平(圖24(r))。
與存儲(chǔ)器單元C10相對(duì)應(yīng)的標(biāo)志FA0X已經(jīng)通過先前的刷新操作被復(fù)位到高電平。因此，當(dāng)譯碼信號(hào)XD0X被激活時(shí)，標(biāo)志電路30只將標(biāo)志輸出信號(hào)S1BX改變到低電平，而標(biāo)志輸出信號(hào)S1AX維持在高電平(圖24(s))。由于與刷新地址(X1＝“0”)相對(duì)應(yīng)的標(biāo)志輸出信號(hào)S1AX處于高電平，所以不輸出標(biāo)志檢測信號(hào)FDTC(圖24(t))。相應(yīng)地，只有一條子字線SW1被選擇，并且執(zhí)行第一存儲(chǔ)器模式中的正常刷新操作(單單元操作)。注意，在低功耗模式期間，存儲(chǔ)器單元C10中的數(shù)據(jù)不是互補(bǔ)的。因此，對(duì)于圖24中的示例，通過該刷新操作所保持的數(shù)據(jù)并不具有任何特殊的意義。
單單元刷新操作的刷新周期時(shí)間IREF被設(shè)定為與雙單元刷新操作的刷新周期時(shí)間IREF的長度相同。將刷新周期時(shí)間IREF設(shè)定為長度相同使得可以簡化核心控制電路32的定時(shí)控制電路38的配置。
接著，生成刷新命令REF(REF信號(hào))(圖24(u))。刷新地址計(jì)數(shù)器18已經(jīng)被遞增，并且正輸出用于選擇存儲(chǔ)器單元C20的刷新地址信號(hào)REFAD。相應(yīng)地，行地址信號(hào)的位X1改變到高電平(圖24(v))。
標(biāo)志FB0X被置位到低電平。相應(yīng)地，如上述的操作中一樣，標(biāo)志輸出信號(hào)S1BX改變到低電平(圖24(w))。標(biāo)志檢測電路28根據(jù)行地址信號(hào)的位X1選擇標(biāo)志輸出信號(hào)S1BX，以將其輸出為標(biāo)志檢測信號(hào)FDTC(圖24(x))。然后，兩個(gè)子字線SW2P、SW3被同時(shí)選擇，并且對(duì)存儲(chǔ)器單元C00、C10執(zhí)行雙單元刷新操作(圖24(y))。此后，與標(biāo)志檢測信號(hào)FDTC同步地，標(biāo)志復(fù)位信號(hào)FRBX被輸出，并且標(biāo)志F0AX被復(fù)位到高電平(圖24(z1、z2))。
圖25示出了一個(gè)示例，其中在返回正常操作模式之后，在第一個(gè)刷新請(qǐng)求REF之前提供了讀命令RD。由于響應(yīng)于讀命令RD直到在位線BL、/BL上放大數(shù)據(jù)的操作(圖25(a)到(p))都與上述圖24的操作相同，所以使用了相同的參考符號(hào)。
在通過雙單元操作被保持在存儲(chǔ)器單元C00、C10中的數(shù)據(jù)在讀出放大器SA中被放大之后，圖1所示的列譯碼器CDEC對(duì)列地址信號(hào)CAD譯碼，并將圖9所示的與存儲(chǔ)器單元C00相對(duì)應(yīng)的列選擇信號(hào)CL0激活預(yù)定的一段時(shí)間(圖25(q))。列選擇信號(hào)CL0引起相應(yīng)的列開關(guān)CSW接通，使得互補(bǔ)位線BL、/BL被選擇性連接到數(shù)據(jù)總線DB。然后，存儲(chǔ)器單元C00中所保持的數(shù)據(jù)在讀出緩沖器SB中被放大，之后經(jīng)由公共數(shù)據(jù)總線CDB從數(shù)據(jù)輸入/輸出端DQ被輸出(圖25(r))。
讀操作中的存儲(chǔ)器核心34的操作時(shí)間由內(nèi)部讀周期時(shí)間IRD表示。內(nèi)部讀周期時(shí)間IRD在數(shù)據(jù)保持模式和正常操作模式中具有相同的長度。此外，內(nèi)部讀周期時(shí)間IRD的長度與內(nèi)部刷新周期時(shí)間IREF和內(nèi)部寫周期時(shí)間IWR1(后面描述的圖28)的長度相同，其中所述內(nèi)部刷新周期時(shí)間IREF是刷新操作中存儲(chǔ)器核心34的操作時(shí)間，內(nèi)部寫周期時(shí)間IWR1是寫操作中存儲(chǔ)器核心34的操作時(shí)間。內(nèi)部寫周期時(shí)間IWR1是用于不包括雙單元操作的寫操作的時(shí)間，并且在保持模式和正常操作模式兩者中長度相同。用于包括雙單元操作的寫操作的時(shí)間由內(nèi)部寫周期時(shí)間IWR2(后面描述的圖26)表示。
在讀命令RD之后，生成與存儲(chǔ)器單元C00相對(duì)應(yīng)的刷新命令REF(圖25(s))。標(biāo)志F0AX已經(jīng)通過與讀操作相對(duì)應(yīng)的雙單元操作被復(fù)位到高電平。相應(yīng)地，如圖24(q)到(t)中一樣，執(zhí)行第一存儲(chǔ)器模式中的單單元操作(圖25(t))。類似地，與存儲(chǔ)器單元C10相對(duì)應(yīng)的刷新操作也是單單元操作(圖25(u))。
圖26示出了一個(gè)示例，其中在返回正常操作模式之后，在第一個(gè)刷新請(qǐng)求REF之前提供了寫命令WR。換句話說，圖26示出了對(duì)與置位狀態(tài)中的標(biāo)志FAX(F0AX，F(xiàn)1AX，…)、FBX(F1BX，F(xiàn)2BX，…)相對(duì)應(yīng)的局部區(qū)域PA的寫操作。
當(dāng)標(biāo)志FAX、FBX處于置位狀態(tài)中時(shí)，在內(nèi)部寫周期時(shí)間IWR2中執(zhí)行寫操作。在內(nèi)部寫周期時(shí)間IWR2中，RASZ信號(hào)的激活時(shí)段被設(shè)定得長于內(nèi)部寫周期時(shí)間IWR1中的激活時(shí)段(圖26(a))。依照RASZ信號(hào)的激活時(shí)段，譯碼信號(hào)XD0X和標(biāo)志輸出信號(hào)S1AX、S1BX的輸出時(shí)段也被加長了(圖26(b、c))。
如下面所示的，內(nèi)部寫周期時(shí)間IWR2包括一個(gè)刷新周期和一個(gè)寫周期。在刷新周期和寫周期期間，讀出放大器SA保持被激活。這可以降低激活讀出放大器的頻率，并且可以使得內(nèi)部寫周期時(shí)間IWR2短于刷新周期時(shí)間IREF和寫周期時(shí)間IWR1的和。例如，內(nèi)部寫周期時(shí)間IWR2的長度可以是寫周期時(shí)間IWR1的1.5到1.7倍。
根據(jù)譯碼信號(hào)XD0X輸出標(biāo)志輸出信號(hào)S1AX、S1BX(圖26(d))以激活標(biāo)志檢測信號(hào)FDTC(圖26(e))的操作，以及響應(yīng)于標(biāo)志檢測信號(hào)FDTC的激活而輸出標(biāo)志復(fù)位信號(hào)FRAX(圖26(f))以復(fù)位標(biāo)志FA0X(圖26(g))的操作，與上述圖24的操作相同。此外，標(biāo)志檢測信號(hào)FDTC的激活引起子字線SW0P、SW1同時(shí)被激活(圖26(h))，并且開始雙單元操作(圖26(i))。然后，數(shù)據(jù)被寫回從其讀取公共數(shù)據(jù)的存儲(chǔ)器單元C00、C10。
從RASZ信號(hào)的激活開始經(jīng)過延遲電路DELAY1的延遲時(shí)間之后，圖13所示的標(biāo)志檢測電路28將節(jié)點(diǎn)ND8改變到高電平，以去活標(biāo)志檢測信號(hào)FDTC，而不管標(biāo)志輸出信號(hào)S1AX如何(圖26(j))。響應(yīng)于標(biāo)志檢測信號(hào)FDTC的去活，圖10所示的1/4字譯碼器44使得譯碼信號(hào)X00不被選擇。相應(yīng)地，子字線SW0P(X0＝“0”)不被選擇(圖26(k))。結(jié)果，雙單元操作結(jié)束，并且只有子字線SW1(X0＝“1”)被保持選擇(圖26(1))。因此，1/4字譯碼器44操作為字控制電路，其在讀出放大器SA的激活期間，使與未被指定為寫目標(biāo)的局部區(qū)域PA中的存儲(chǔ)器單元C00連接的子字線SW0P不被選擇。在子字線SW1被選擇的時(shí)段期間，讀出放大器SA保持被激活。
此后，寫數(shù)據(jù)DT經(jīng)由數(shù)據(jù)總線DB被提供到位線BL、/BL，并且該數(shù)據(jù)只被寫入與被選擇的子字線SW1相連的存儲(chǔ)器單元C10(圖26(m))。即，響應(yīng)于寫命令WR執(zhí)行了寫操作，并且新數(shù)據(jù)被寫入被指定為寫目標(biāo)的存儲(chǔ)器單元C10。注意，寫數(shù)據(jù)DT與寫命令WR同步地被提供到數(shù)據(jù)輸入/輸出端DQ(圖26(n))。
因此，在存儲(chǔ)器單元C00中所保持的數(shù)據(jù)通過雙單元操作被刷新之后，數(shù)據(jù)被寫入存儲(chǔ)器單元C10，這使得可以直接從低功耗模式轉(zhuǎn)移到正常操作模式，而不在存儲(chǔ)器單元C00中引起任何數(shù)據(jù)丟失。之后，如圖25所示，順序執(zhí)行與存儲(chǔ)器單元C00和存儲(chǔ)器單元C10相對(duì)應(yīng)的單單元刷新操作(圖26(o、p))。
圖27到圖29示出了在外部系統(tǒng)沒有識(shí)別出刷新操作時(shí)，執(zhí)行正常操作模式中的刷新操作的方法。利用該方法，具有DRAM存儲(chǔ)器核心的偽SRAM如同SRAM一樣操作。
圖27示出了外部命令周期時(shí)間EXTC與內(nèi)部讀周期時(shí)間IRD之間的關(guān)系。
外部命令周期時(shí)間EXTC是從偽SRAM的外部部分提供的操作命令(在該示例中是讀命令RD)的提供周期。在本實(shí)施例中，外部命令周期時(shí)間EXTC被設(shè)定為與內(nèi)部讀周期時(shí)間IRD(或者寫周期時(shí)間IWR1)和內(nèi)部刷新周期時(shí)間IREF的和相等的一個(gè)值。這保證了即使當(dāng)讀命令RD以最小周期被連續(xù)地提供時(shí)，也可在內(nèi)部讀周期時(shí)間IRD之間插入內(nèi)部刷新周期時(shí)間IREF。
圖28示出了外部命令周期時(shí)間EXTC與內(nèi)部寫周期時(shí)間IWR1之間的關(guān)系。
由于內(nèi)部寫周期時(shí)間IWR1的長度等于內(nèi)部讀周期時(shí)間IRD的長度，所以外部命令周期時(shí)間EXTC被設(shè)定為與內(nèi)部寫周期時(shí)間IWR1和內(nèi)部刷新周期時(shí)間IREF的和相等的一個(gè)值。這保證了即使當(dāng)寫命令WR以最小周期被連續(xù)地提供時(shí)，也可在內(nèi)部寫周期時(shí)間IWR1之間插入內(nèi)部刷新周期IREF。
圖29示出了外部命令周期時(shí)間EXTC與內(nèi)部寫周期時(shí)間IWR2之間的關(guān)系。
外部命令周期時(shí)間EXTC被設(shè)定為比內(nèi)部寫周期時(shí)間IWR2和內(nèi)部刷新周期時(shí)間IREF的和小的一個(gè)值。如圖26中所描述的，包括雙單元操作的內(nèi)部寫周期時(shí)間IWR2大于內(nèi)部寫周期時(shí)間IWR1。因此，當(dāng)在以最小周期連續(xù)地提供的寫命令WR之間插入內(nèi)部刷新周期IREF時(shí)，內(nèi)部寫周期IWR2被臨時(shí)延遲。但是，隨著內(nèi)部寫周期IWR2被重復(fù)若干次，與寫命令WR的偏離被消除了。結(jié)果，即使當(dāng)連續(xù)地出現(xiàn)包括雙單元操作的內(nèi)部寫周期IWR2時(shí)，也可以在外部系統(tǒng)沒有識(shí)別出刷新操作的情況下執(zhí)行刷新操作。
圖30示出了第一實(shí)施例的偽SRAM的操作。圖形下部的時(shí)序圖是圖形上部的時(shí)序圖的延續(xù)。
在正常操作模式中，響應(yīng)于刷新控制信號(hào)REFZ選擇一個(gè)子字線SW(單單元操作)。當(dāng)CE信號(hào)改變到低電平以將正常操作模式改變到公共刷新模式時(shí)，為了首先選擇局部字線SWP，圖33所示的刷新地址計(jì)數(shù)器18的復(fù)位電路54a與模式信號(hào)MODE2的上升沿同步地將用于生成行地址信號(hào)RAD2的最低位X0的計(jì)數(shù)器54b復(fù)位。
在全部局部字線SWP被選擇之后，操作模式從公共刷新模式轉(zhuǎn)移到局部刷新模式。在局部刷新模式中，執(zhí)行基于單刷新控制信號(hào)REFZ而選擇兩個(gè)相鄰子字線SW的雙單元操作(刷新操作)。
當(dāng)CE信號(hào)在局部刷新模式期間改變到高電平時(shí)，操作模式直接轉(zhuǎn)移到正常操作模式。在改變到正常操作模式之后，根據(jù)標(biāo)志FAX、FBX執(zhí)行雙單元操作或者單單元操作。
在上述這個(gè)實(shí)施例中，在數(shù)據(jù)保持模式期間，數(shù)據(jù)被保持在第二存儲(chǔ)器模式中的多個(gè)存儲(chǔ)器單元中，其中第二存儲(chǔ)器模式是所謂的局部技術(shù)與雙單元技術(shù)的結(jié)合，使得相比于第一存儲(chǔ)器模式，可以使得數(shù)據(jù)保持時(shí)間更長。結(jié)果，可以大大降低存儲(chǔ)器單元的刷新頻率，得到數(shù)據(jù)保持模式期間的功耗的很大降低。
為每個(gè)局部區(qū)域PA都形成了用于指示存儲(chǔ)器單元的存儲(chǔ)器模式的標(biāo)志FAX、FBX，并且第一次訪問需要在第二存儲(chǔ)器模式中在每個(gè)局部區(qū)域PA中執(zhí)行。這可以防止所訪問的存儲(chǔ)器單元中的數(shù)據(jù)丟失。
為每個(gè)局部區(qū)域PA都形成了用于指示存儲(chǔ)器單元的存儲(chǔ)器模式的標(biāo)志FAX、FBX，并且在從數(shù)據(jù)保持模式改變到正常操作模式的時(shí)候，根據(jù)標(biāo)志FAX、FBX訪問存儲(chǔ)器單元。這允許管理偽SRAM的系統(tǒng)即使在改變操作的期間也能自由地訪問任何存儲(chǔ)器單元。改變所需的實(shí)際時(shí)間變?yōu)榱?。結(jié)果，在從數(shù)據(jù)保持模式返回到正常操作模式之后，管理偽SRAM的系統(tǒng)立即能夠訪問偽SRAM。這使得例如當(dāng)偽SRAM被用作蜂窩電話的工作存儲(chǔ)器時(shí)，可以立即從待機(jī)狀態(tài)返回到操作模式。
剛好在將操作從數(shù)據(jù)保持模式改變到正常操作模式之前，標(biāo)志電路30將全部標(biāo)志FAX、FBX置位。這使得可以保證全部局部區(qū)域PA的存儲(chǔ)器單元的存儲(chǔ)器模式被從第二存儲(chǔ)器模式改變到第一存儲(chǔ)器模式。
標(biāo)志FAX、FBX的狀態(tài)由標(biāo)志檢測電路28檢測，使得可以容易地控制字譯碼器WDEC的1/4字譯碼器44的操作，這可以簡化電路。
當(dāng)返回到正常操作模式后的第一次訪問是寫操作時(shí)，在通過雙單元操作執(zhí)行刷新操作之后，通過單單元操作寫入數(shù)據(jù)。這可以保證未被執(zhí)行數(shù)據(jù)寫入的局部區(qū)域PA中的存儲(chǔ)器單元中的數(shù)據(jù)被保持，并且數(shù)據(jù)被寫入預(yù)定的存儲(chǔ)器單元。在返回到正常操作模式之后候，外部系統(tǒng)能夠立即執(zhí)行對(duì)偽SRAM的寫操作。即，使能了系統(tǒng)的高速操作。
當(dāng)剛好在返回到正常操作模式之后的第一次訪問是寫操作時(shí)，讀出放大器SA保持被激活，并且執(zhí)行雙單元刷新操作和單單元寫操作。這可以降低讀出放大器SA的激活頻率，以縮短內(nèi)部寫周期時(shí)間IWR2。
在返回到正常操作模式后的第一次寫操作中，與未被指定為寫目標(biāo)的存儲(chǔ)器單元連接的字線不被選擇，而讀出放大器SA保持激活。因此，利用簡單的控制，可以執(zhí)行雙單元操作(在第二存儲(chǔ)器模式中寫回?cái)?shù)據(jù)的操作)和單單元操作(在第一存儲(chǔ)器模式中寫數(shù)據(jù)的操作)，而讀出放大器SA保持激活。
當(dāng)返回到正常操作模式后的第一次訪問是讀操作時(shí)，通過雙單元操作執(zhí)行刷新操作，并且被放大的讀數(shù)據(jù)被輸出到數(shù)據(jù)輸入/輸出端DQ。這允許外部系統(tǒng)在返回到正常操作模式之后立即執(zhí)行從偽SRAM的讀操作。即，使能了系統(tǒng)的高速操作。
當(dāng)返回到正常操作模式后的第一次訪問是刷新操作時(shí)，通過雙單元操作執(zhí)行刷新操作。由于寫回?cái)?shù)據(jù)的刷新操作，數(shù)據(jù)被牢靠地寫入已經(jīng)被訪問以進(jìn)行刷新操作的存儲(chǔ)器單元。因此，即使當(dāng)對(duì)每個(gè)存儲(chǔ)器單元執(zhí)行單單元操作(第一存儲(chǔ)器模式中的訪問)時(shí)，數(shù)據(jù)也可以安全地被讀取或者刷新。
在從正常操作模式轉(zhuǎn)移到數(shù)據(jù)保持模式時(shí)，每次生成刷新命令就執(zhí)行讀取存儲(chǔ)在局部存儲(chǔ)器單元中的數(shù)據(jù)和將所讀取的數(shù)據(jù)寫入局部區(qū)域PA中的全部存儲(chǔ)器單元的公共刷新操作，直到局部區(qū)域PA進(jìn)入第二存儲(chǔ)器模式狀態(tài)中。由于公共刷新操作，在第一存儲(chǔ)器模式中存儲(chǔ)在局部存儲(chǔ)器單元中的數(shù)據(jù)可以以第二存儲(chǔ)器模式存儲(chǔ)在存儲(chǔ)器單元組的存儲(chǔ)器單元中。每次執(zhí)行刷新操作時(shí)，第一存儲(chǔ)器模式中的存儲(chǔ)器單元就轉(zhuǎn)變?yōu)榈诙鎯?chǔ)器模式中的存儲(chǔ)器單元，使得能夠從正常操作模式有效地轉(zhuǎn)移到數(shù)據(jù)保持模式。
圖31示出了本發(fā)明的半導(dǎo)體存儲(chǔ)器的第二實(shí)施例。相同的參考標(biāo)號(hào)或者符號(hào)被用于指明與第一實(shí)施例中所描述的元件相同的元件，并且將省略對(duì)它們的詳細(xì)描述。
在本實(shí)施例中，代替第一實(shí)施例的刷新定時(shí)器14、刷新命令發(fā)生器16、刷新地址計(jì)數(shù)器18、標(biāo)志復(fù)位電路26、標(biāo)志檢測電路28、標(biāo)志電路30、核心控制電路32和存儲(chǔ)器核心34，形成了刷新定時(shí)器14A、刷新命令發(fā)生器16A、刷新地址計(jì)數(shù)器18A、標(biāo)志復(fù)位電路26A、標(biāo)志檢測電路28A、標(biāo)志電路30A、核心控制電路32A和存儲(chǔ)器核心34A。核心控制電路32A的讀出放大器控制電路40A和預(yù)充電控制電路42A接收從多路轉(zhuǎn)換器24輸出的行地址信號(hào)RAD的兩個(gè)低位X1、X0。其他配置基本上與第一實(shí)施例的相同。
圖32示出了圖31所示的刷新定時(shí)器14A的細(xì)節(jié)。
刷新定時(shí)器14的分頻器14b、14c、14f將OSC0信號(hào)的頻率分別轉(zhuǎn)換為八分之一、十六分之一和六十四分之一。
圖33示出了刷新定時(shí)器14A和刷新命令發(fā)生器16A的操作。
當(dāng)模式信號(hào)MODE1、MODE2或MODE3處于高電平時(shí)，刷新定時(shí)器14A分別輸出振蕩信號(hào)OSC1、OSC2或OSC3作為刷新請(qǐng)求信號(hào)TREF。當(dāng)模式信號(hào)MODE1或MODE3處于高電平時(shí)，刷新命令發(fā)生器16A將刷新請(qǐng)求信號(hào)TREF輸出為刷新控制信號(hào)REFZ。當(dāng)模式信號(hào)MODE2處于高電平時(shí)，刷新命令發(fā)生器16A與刷新請(qǐng)求信號(hào)TREF同步地輸出刷新控制信號(hào)REFZ四次。
圖34示出了圖31所示的刷新地址計(jì)數(shù)器18A的細(xì)節(jié)。
刷新地址計(jì)數(shù)器18A具有復(fù)位電路18a，計(jì)數(shù)器18d、18e以及控制計(jì)數(shù)器18d、18e的邏輯門。計(jì)數(shù)器18d與刷新控制信號(hào)REFZ同步地執(zhí)行計(jì)數(shù)操作，并生成刷新地址信號(hào)REFAD的兩個(gè)低位R1、R0。當(dāng)模式信號(hào)MODE3處于高電平時(shí)，計(jì)數(shù)器18d與模式信號(hào)MODE2的上升沿同步地被復(fù)位。
當(dāng)模式信號(hào)MODE3處于高電平時(shí)，計(jì)數(shù)器18e與刷新控制信號(hào)REFZ同步地執(zhí)行計(jì)數(shù)操作，并更新刷新地址信號(hào)REFAD的四個(gè)高位R5～2。當(dāng)模式信號(hào)MODE1或MODE2處于高電平時(shí)(除去模式信號(hào)MODE2的上升沿之后的預(yù)定時(shí)段之外)，計(jì)數(shù)器18e與從計(jì)數(shù)器18d輸出的地址信號(hào)R1同步地執(zhí)行計(jì)數(shù)操作。
圖35示出了圖34所示的刷新地址計(jì)數(shù)器18A的操作。
當(dāng)模式信號(hào)MODE1或MODE2處于高電平時(shí)，刷新地址計(jì)數(shù)器18A與刷新控制信號(hào)REFZ同步地將刷新地址信號(hào)的6個(gè)位R5～0順序地加起來。此外，當(dāng)模式信號(hào)MODE3處于高電平時(shí)，刷新地址計(jì)數(shù)器18A與刷新控制信號(hào)REFZ同步地將刷新地址信號(hào)的4個(gè)位R5～2順序地加起來。此時(shí)，刷新地址信號(hào)R1、R0被固定到低電平。
圖36示出了圖31所示的存儲(chǔ)器核心34A的基本部分的細(xì)節(jié)。
存儲(chǔ)器核心34A的字譯碼器WDEC具有1/4字譯碼器44和多個(gè)分別與主字線MW(MW0，MW1，…)相對(duì)應(yīng)的子字譯碼器46a。當(dāng)模式信號(hào)MODE3處于低電平時(shí)，1/4字譯碼器44A根據(jù)行地址信號(hào)RAD2的兩個(gè)低位X1、X0及其相反位/X1、/X0，輸出譯碼信號(hào)X11、X10、X01、X00中的一個(gè)。當(dāng)模式信號(hào)MODE3處于高電平時(shí)，1/4字譯碼器44A將全部譯碼信號(hào)X11、X10、X01、X00設(shè)定為高電平。
在本實(shí)施例中，與四條相鄰的子字線(例如，SW0P、SW1、SW2、SW3)相連的存儲(chǔ)器單元(C00、C10、C20、C30)構(gòu)成每個(gè)局部區(qū)域PA。例如，子字線SW0P是與局部存儲(chǔ)器單元C00相連的局部字線，其中在數(shù)據(jù)保持模式期間，局部存儲(chǔ)器單元C00的數(shù)據(jù)被保持，子字線SW1、SW2、SW3是與公共存儲(chǔ)器單元C10、C20、C30相連的公共字線，其中在數(shù)據(jù)保持模式期間，公共存儲(chǔ)器單元C10、C20、C30的數(shù)據(jù)不被保持。
局部存儲(chǔ)器單元C00和公共存儲(chǔ)器單元C20連接到位線BL0，公共存儲(chǔ)器單元C10、C30連接到位線/BL0。局部字線SW0P和公共字線SW1、SW2、SW3在數(shù)據(jù)保持模式期間彼此同步地被選擇，使得四個(gè)存儲(chǔ)器單元被同時(shí)訪問(第二存儲(chǔ)器模式，四單元操作)。然后，在正常操作模式期間在局部存儲(chǔ)器單元C00中保持的數(shù)據(jù)在數(shù)據(jù)保持模式期間被四個(gè)存儲(chǔ)器單元C00、C10、C20、C30保持。
在本實(shí)施例中，在存儲(chǔ)器核心34A中形成的存儲(chǔ)器單元MC中的四分之一是局部存儲(chǔ)器單元。即，在數(shù)據(jù)保持模式期間，保持了與偽SRAM的存儲(chǔ)器容量的四分之一相對(duì)應(yīng)的數(shù)據(jù)。
圖37示出了圖36所示的1/4字譯碼器44A的細(xì)節(jié)。
1/4字譯碼器44A具有譯碼器44a和掩碼電路44c，譯碼器44a對(duì)行地址信號(hào)X0、X1、/X0、/X1譯碼，以生成譯碼信號(hào)X11、X10、X01、X00，掩碼電路44當(dāng)模式信號(hào)MODE3或者標(biāo)志檢測信號(hào)FDTC處于高電平時(shí)，對(duì)行地址信號(hào)X0、/X0、X1、/X1進(jìn)行掩碼，以輸出高電平到譯碼器44a。
圖38示出了圖31所示的讀出放大器控制電路40A和預(yù)充電控制電路42A的操作。當(dāng)模式信號(hào)MODE2處于低電平時(shí)的操作以及當(dāng)模式信號(hào)MODE2改變到高電平時(shí)的操作與第一實(shí)施例中的操作(圖12)相同。
當(dāng)模式信號(hào)MODE2處于高電平時(shí)，在行地址信號(hào)X1、X0兩者都改變到高電平之后，從RASZ信號(hào)的上升沿開始的延遲時(shí)間DLY2之后，讀出放大器控制電路40A改變讀出放大器激活信號(hào)PSA、NSA，并使讀出放大器SA去活(圖38(a))。當(dāng)模式信號(hào)MODE2處于高電平時(shí)，在行地址信號(hào)X1、X0兩者都改變到高電平之后，從RASZ信號(hào)的上升沿開始的延遲時(shí)間DLY2之后，預(yù)充電控制電路42A將預(yù)充電信號(hào)PREZ改變到高電平，并開始預(yù)充電操作(圖38(b))。
因此，在公共刷新模式期間，讀出放大器SA保持激活，并且位線BL、/BL的預(yù)充電被禁止，而RASZ信號(hào)被輸出四次，以便將局部存儲(chǔ)器單元C00中所保持的數(shù)據(jù)寫入局部存儲(chǔ)器單元和相鄰的公共存儲(chǔ)器單元C10、C20、C30。
圖39示出了在圖31中所示的標(biāo)志電路30A和標(biāo)志檢測電路28A的細(xì)節(jié)以及字譯碼器WDEC的基本部分的細(xì)節(jié)。字譯碼器WDEC與第一實(shí)施例的字譯碼器WDEC(圖13)相同。
為每個(gè)主字線MW(MW0，MW1，…)形成標(biāo)志電路30A。每個(gè)標(biāo)志電路30A具有與第一實(shí)施例的標(biāo)志電路30相同的標(biāo)志FAX(F0AX，F(xiàn)1AX，…)。標(biāo)志FAX的功能與第一實(shí)施例的相同。具體地說，各個(gè)標(biāo)志FAX與局部模式釋放信號(hào)PREFR的脈沖同步地被置位到低電平，并且與標(biāo)志復(fù)位信號(hào)同步地被復(fù)位到高電平。標(biāo)志FAX的狀態(tài)與譯碼信號(hào)XDX(XD0X，XD1X，…)同步地被輸出為標(biāo)志輸出信號(hào)S1AX。
標(biāo)志檢測電路28A具有與標(biāo)志輸出信號(hào)線S1AX相連的鎖存電路、延遲電路DELAY1以及掩碼電路MSK。掩碼電路MSK將標(biāo)志輸出信號(hào)S1AX輸出為標(biāo)志檢測信號(hào)FDTC，并具有當(dāng)提供了寫命令時(shí)縮短標(biāo)志檢測信號(hào)FDTC的激活時(shí)段的功能。
標(biāo)志電路30A和標(biāo)志檢測電路28A的操作與第一實(shí)施例中響應(yīng)于標(biāo)志F0AX的操作相同，因此，對(duì)它們的描述將被省略。
圖40示出了圖31所示的標(biāo)志復(fù)位電路26A的細(xì)節(jié)。
標(biāo)志復(fù)位電路26A具有緩沖器電路26b，以代替第一實(shí)施例中的標(biāo)志復(fù)位電路26的多路轉(zhuǎn)換器MUX2(圖18)。其他配置與標(biāo)志復(fù)位電路26的相同。在從標(biāo)志檢測信號(hào)FDTC的上升沿開始的預(yù)定時(shí)段之后，標(biāo)志復(fù)位電路26A輸出標(biāo)志復(fù)位信號(hào)FRAX。
圖41示出了第二實(shí)施例中在正常操作模式期間的操作。
在正常操作模式期間，類似于第一實(shí)施例(圖20)，根據(jù)行地址信號(hào)RAD2，字線SW0P、SW1、SW3、SW4被獨(dú)立地選擇。然后，響應(yīng)于外部讀命令或?qū)懨睿瑘?zhí)行讀操作或?qū)懖僮?。響?yīng)于偽SRAM中內(nèi)部生成的刷新命令，執(zhí)行刷新操作。
圖42示出了第二實(shí)施例中在公共刷新模式期間的操作。
在公共刷新模式中，局部存儲(chǔ)器單元C00中所保持的數(shù)據(jù)首先被鎖存在讀出放大器SA中(圖42(a))。接著，在讀出放大器SA保持激活的時(shí)候，公共存儲(chǔ)器單元C10、C20、C30被順序地訪問，并且讀出放大器SA中鎖存的數(shù)據(jù)(互補(bǔ)數(shù)據(jù))被寫入這些存儲(chǔ)器單元C10、C20、C30(圖42(b、c、d))。所以，互補(bǔ)數(shù)據(jù)被保持在局部存儲(chǔ)器單元C00和公共存儲(chǔ)器單元C10、C20、C30中。對(duì)全部局部區(qū)域PA執(zhí)行上述操作。
圖43示出了第二實(shí)施例中在局部刷新模式期間的操作。
在局部刷新模式中，局部字線SW0P和公共字線SW1、SW2、SW3同時(shí)被選擇，并且局部存儲(chǔ)器單元C00和公共存儲(chǔ)器單元C10、C20、C30中所保持的互補(bǔ)數(shù)據(jù)同時(shí)被讀出放大器SA放大，并被寫回存儲(chǔ)器單元C00、C10、C20、C30(四單元操作)?；パa(bǔ)數(shù)據(jù)被保持在局部存儲(chǔ)器單元C00和公共存儲(chǔ)器單元C10、C20、C30中，使得相比于第一實(shí)施例，刷新周期可以進(jìn)一步被加長。
上述這個(gè)實(shí)施例也可以提供與前述第一實(shí)施例相同的效果。此外，在該實(shí)施例中，單個(gè)局部存儲(chǔ)器單元C00中所保持的數(shù)據(jù)在數(shù)據(jù)保持模式期間被保持在局部存儲(chǔ)器單元C00和公共存儲(chǔ)器單元C10、C20、C30中，使得可保持?jǐn)?shù)據(jù)的保持時(shí)間能夠被進(jìn)一步加長。這可以進(jìn)一步地降低刷新操作的頻率，使得數(shù)據(jù)保持模式期間的功耗可以被大大降低。
前述實(shí)施例已經(jīng)描述了將本發(fā)明應(yīng)用于偽SRAM的示例，但是本發(fā)明并不限于這樣的實(shí)施例。例如，本發(fā)明可以應(yīng)用于具有自刷新功能的DRAM。
前述實(shí)施例已經(jīng)描述了CE信號(hào)、/WE信號(hào)和/OE信號(hào)被用作命令信號(hào)的示例。但是，本發(fā)明并不限于這樣的實(shí)施例。例如，在DRM中，行地址選通信號(hào)/RAS和列地址選通信號(hào)/CAS可以被用作命令信號(hào)。
前述實(shí)施例已經(jīng)描述了當(dāng)芯片使能信號(hào)CE處于低電平時(shí)操作模式被設(shè)定到數(shù)據(jù)保持模式(低功耗模式)的示例。本發(fā)明并不限于這樣的實(shí)施例。例如，如下的設(shè)計(jì)也是可以接受的經(jīng)由外部接線端接收兩個(gè)芯片使能信號(hào)/CE1、CE2，當(dāng)/CE1處于低電平而CE2處于高電平時(shí)，正常讀操作和寫操作是可執(zhí)行的，而當(dāng)CE2信號(hào)處于低電平時(shí)，操作模式被設(shè)定到數(shù)據(jù)保持模式。
本發(fā)明并不限于上述實(shí)施例，可以作出各種修改而不脫離本發(fā)明的精神和范圍?？梢詫?duì)部分或者全部部件作出任意改進(jìn)。
實(shí)用性根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器，在將存儲(chǔ)器單元的狀態(tài)從第二存儲(chǔ)器模式改變到第一存儲(chǔ)器模式的改變操作中，第二存儲(chǔ)器模式中的第一次訪問的執(zhí)行可以防止所訪問的存儲(chǔ)器單元中的數(shù)據(jù)丟失。
標(biāo)志的使用允許在改變操作期間，以第二存儲(chǔ)器模式保持?jǐn)?shù)據(jù)的存儲(chǔ)器單元與以第一存儲(chǔ)器模式保持?jǐn)?shù)據(jù)的存儲(chǔ)器單元同時(shí)存在。當(dāng)從第二存儲(chǔ)器模式轉(zhuǎn)移到第一存儲(chǔ)器模式時(shí)，通過以與標(biāo)志相符合的模式訪問存儲(chǔ)器單元，即使在改變操作期間，管理半導(dǎo)體存儲(chǔ)器的系統(tǒng)也被允許自由地訪問存儲(chǔ)器單元。結(jié)果，可以消除實(shí)際的改變時(shí)間。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器，標(biāo)志置位電路在改變操作之前將全部標(biāo)志置位。這保證了全部存儲(chǔ)器單元組的存儲(chǔ)器單元都從第二存儲(chǔ)器模式轉(zhuǎn)移到第一存儲(chǔ)器模式。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器，當(dāng)?shù)谝淮卧L問是寫操作時(shí)，以第二存儲(chǔ)器模式保持的數(shù)據(jù)被以第二存儲(chǔ)器模式再次寫回多個(gè)存儲(chǔ)器單元。此后，數(shù)據(jù)被寫入被指定為寫目標(biāo)的存儲(chǔ)器單元。因此，即使當(dāng)給出了對(duì)以第二存儲(chǔ)器模式保持?jǐn)?shù)據(jù)的存儲(chǔ)器單元中的一個(gè)存儲(chǔ)器單元的寫指令時(shí)，也可以在預(yù)定的存儲(chǔ)器單元中保持新的寫數(shù)據(jù)，而沒有任何原始數(shù)據(jù)的丟失。結(jié)果，即使在改變操作期間，當(dāng)執(zhí)行寫操作時(shí)，系統(tǒng)也不需要等待。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器，在數(shù)據(jù)從存儲(chǔ)器單元被讀取、被寫回存儲(chǔ)器單元或者寫入存儲(chǔ)器單元的時(shí)候，讀出放大器保持激活。因此，可以降低激活讀出放大器的頻率，以縮短寫操作所需的時(shí)間。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器，寫數(shù)據(jù)不被傳送到與未被選擇的字線相連的存儲(chǔ)器單元。因此，利用簡單的控制，可以在讀出放大器被激活的同時(shí)，執(zhí)行第二存儲(chǔ)器模式的數(shù)據(jù)寫回操作和第一存儲(chǔ)器模式的數(shù)據(jù)寫入操作。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器，當(dāng)?shù)谝淮卧L問是讀操作時(shí)，即使在改變操作期間，系統(tǒng)在執(zhí)行讀操作時(shí)也不需要等待。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器，當(dāng)?shù)谝淮卧L問是刷新操作時(shí)，以第二存儲(chǔ)器模式保持的數(shù)據(jù)被以第二存儲(chǔ)器模式再次寫回多個(gè)存儲(chǔ)器單元。因此，即使當(dāng)每個(gè)存儲(chǔ)器單元此后以第一存儲(chǔ)器模式被訪問時(shí)，也可以無誤地讀取或刷新數(shù)據(jù)。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器，即使當(dāng)?shù)谝淮未鎯?chǔ)器模式的存儲(chǔ)器單元和第二存儲(chǔ)器模式的存儲(chǔ)器單元同時(shí)存在時(shí)，系統(tǒng)也可以在從數(shù)據(jù)保持模式轉(zhuǎn)移到正常操作模式之后立即訪問半導(dǎo)體存儲(chǔ)器。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器，通過公共刷新操作，每次執(zhí)行刷新操作時(shí)，第一存儲(chǔ)器模式中的存儲(chǔ)器單元的狀態(tài)就被轉(zhuǎn)變到第二存儲(chǔ)器模式，這使得能夠從正常操作模式有效地改變到數(shù)據(jù)保持模式。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器，通過選擇單條字線或者多條字線，可以容易地訪問第一存儲(chǔ)器模式或者第二存儲(chǔ)器模式中的存儲(chǔ)器單元。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器，包括多個(gè)易失性存儲(chǔ)器單元；分別與所述存儲(chǔ)器單元連接的多條字線；多個(gè)存儲(chǔ)器單元組，每個(gè)存儲(chǔ)器單元組由分別與預(yù)定數(shù)量的所述字線連接的所述存儲(chǔ)器單元組成；控制電路，所述控制電路執(zhí)行第一存儲(chǔ)器模式和第二存儲(chǔ)器模式的操作，所述第一存儲(chǔ)器模式是其中每個(gè)所述存儲(chǔ)器單元獨(dú)立地保持?jǐn)?shù)據(jù)的模式，所述第二存儲(chǔ)器模式是其中每個(gè)所述存儲(chǔ)器單元組中的存儲(chǔ)器單元保持相同數(shù)據(jù)的模式；多個(gè)標(biāo)志，所述標(biāo)志被形成以分別對(duì)應(yīng)于所述存儲(chǔ)器單元組，并且作為置位狀態(tài)指示所述存儲(chǔ)器單元以所述第二存儲(chǔ)器模式存儲(chǔ)數(shù)據(jù)；和標(biāo)志復(fù)位電路，所述標(biāo)志復(fù)位電路在將全部所述存儲(chǔ)器單元的狀態(tài)從所述第二存儲(chǔ)器模式改變到所述第一存儲(chǔ)器模式的改變操作中，響應(yīng)于對(duì)所述存儲(chǔ)器單元組中的相應(yīng)存儲(chǔ)器單元組的第一次訪問，復(fù)位每個(gè)所述標(biāo)志。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，還包括標(biāo)志置位電路，所述標(biāo)志置位電路在所述改變操作之前將全部所述標(biāo)志置位。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，還包括標(biāo)志檢測電路，當(dāng)所述存儲(chǔ)器單元被訪問時(shí)，所述標(biāo)志檢測電路檢測相應(yīng)的標(biāo)志是否被置位，其中所述控制電路根據(jù)所述標(biāo)志檢測電路的檢測結(jié)果，執(zhí)行第一存儲(chǔ)器模式和第二存儲(chǔ)器模式之一的操作。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中當(dāng)所述第一次訪問是寫操作時(shí)，所述控制電路從存儲(chǔ)器單元組的全部所述存儲(chǔ)器單元讀取數(shù)據(jù)，以將所讀取的數(shù)據(jù)寫回全部所述存儲(chǔ)器單元，并且將數(shù)據(jù)寫入所述存儲(chǔ)器單元中被指定為寫目標(biāo)的一個(gè)存儲(chǔ)器單元。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器，還包括與所述存儲(chǔ)器單元連接的位線；和與所述位線連接的讀出放大器，其中在從所述存儲(chǔ)器單元讀取數(shù)據(jù)、將數(shù)據(jù)寫回所述存儲(chǔ)器單元以及向所述存儲(chǔ)器單元寫入數(shù)據(jù)的同時(shí)，所述控制電路保持所述讀出放大器激活。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器，還包括字控制電路，所述字控制電路在所述讀出放大器激活的時(shí)候使得字線不被選擇，所述字線被連接到存儲(chǔ)器單元組中除了被指定為寫目標(biāo)的存儲(chǔ)器單元之外的存儲(chǔ)器單元。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中當(dāng)所述第一次訪問是讀操作時(shí)，所述控制電路從存儲(chǔ)器單元組的全部所述存儲(chǔ)器單元讀取數(shù)據(jù)，以將所讀取的數(shù)據(jù)輸出到所述半導(dǎo)體存儲(chǔ)器的外部部分，并且將所讀取的數(shù)據(jù)寫回所述存儲(chǔ)器單元。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中當(dāng)所述第一次訪問是刷新操作時(shí)，所述控制電路從存儲(chǔ)器單元組的全部所述存儲(chǔ)器單元讀取數(shù)據(jù)，以將所讀取的數(shù)據(jù)寫回所述存儲(chǔ)器單元。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，還包括正常操作模式，其中所述半導(dǎo)體存儲(chǔ)器根據(jù)外部提供的訪問命令以及內(nèi)部生成的刷新命令進(jìn)行操作；和數(shù)據(jù)保持模式，其中所述半導(dǎo)體存儲(chǔ)器僅根據(jù)所述刷新命令進(jìn)行操作，其中在所述正常操作模式期間，數(shù)據(jù)以第一存儲(chǔ)器模式進(jìn)行存儲(chǔ)，而在所述數(shù)據(jù)保持模式期間，數(shù)據(jù)以第二存儲(chǔ)器模式進(jìn)行存儲(chǔ)，并且在從所述數(shù)據(jù)保持模式到所述正常操作模式的改變操作中，所述第一存儲(chǔ)器模式中的存儲(chǔ)器單元和所述第二存儲(chǔ)器模式中的存儲(chǔ)器單元同時(shí)存在。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)器，其中存儲(chǔ)器單元組的所述存儲(chǔ)器單元包括局部存儲(chǔ)器單元，所述局部存儲(chǔ)器單元存儲(chǔ)在第二存儲(chǔ)器模式期間被保持的數(shù)據(jù)；并且在從所述正常操作模式轉(zhuǎn)移到所述數(shù)據(jù)保持模式之后，每次生成刷新命令時(shí)，所述控制電路就執(zhí)行公共刷新操作，所述公共刷新操作讀取所述局部存儲(chǔ)器單元中所存儲(chǔ)的數(shù)據(jù)以將所讀取的數(shù)據(jù)寫入存儲(chǔ)器單元組的全部所述存儲(chǔ)器單元，直到全部所述存儲(chǔ)器單元組的狀態(tài)轉(zhuǎn)移到第二存儲(chǔ)器模式。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中與單條字線連接的單個(gè)存儲(chǔ)器單元以第一存儲(chǔ)器模式保持一位數(shù)據(jù)；并且存儲(chǔ)器單元組的全部所述存儲(chǔ)器單元以第二存儲(chǔ)器模式保持?jǐn)?shù)據(jù)。
全文摘要
多個(gè)標(biāo)志被形成以對(duì)應(yīng)于各自的存儲(chǔ)器單元組，每個(gè)存儲(chǔ)器單元組由多個(gè)易失性存儲(chǔ)器單元組成。每個(gè)標(biāo)志指示存儲(chǔ)器單元以第二存儲(chǔ)器模式存儲(chǔ)數(shù)據(jù)。在將模式從第一存儲(chǔ)器模式改變到第二存儲(chǔ)器模式的改變操作中，響應(yīng)于對(duì)相應(yīng)的存儲(chǔ)器單元組的第一次訪問，每個(gè)標(biāo)志被復(fù)位，其中在第一存儲(chǔ)器模式中由每個(gè)存儲(chǔ)器單元獨(dú)立地保持?jǐn)?shù)據(jù)，而在第二存儲(chǔ)器模式中，每個(gè)存儲(chǔ)器單元組中的存儲(chǔ)器單元保持相同數(shù)據(jù)。為此，在每個(gè)存儲(chǔ)器單元組中，只有第一次訪問是以第二存儲(chǔ)器模式進(jìn)行的。在上述改變操作中，通過以與標(biāo)志一致的模式訪問存儲(chǔ)器單元，使得即使在改變操作期間，管理半導(dǎo)體存儲(chǔ)器的系統(tǒng)也能夠自由地訪問存儲(chǔ)器單元。結(jié)果，可以基本消除改變時(shí)間。
文檔編號(hào)G11C7/10GK1689113SQ03824440
公開日2005年10月26日 申請(qǐng)日期2003年4月24日 優(yōu)先權(quán)日2003年4月24日
發(fā)明者松崎康郎 申請(qǐng)人:富士通株式會(huì)社