專利名稱：用于減小相鄰存儲(chǔ)器單元排的存儲(chǔ)元件之間的耦合效應(yīng)的技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體而言涉及數(shù)據(jù)存儲(chǔ)器領(lǐng)域，更具體而言，涉及將數(shù)據(jù)存儲(chǔ)為電子電荷電平的類型的存儲(chǔ)器，包括(但不限于)利用導(dǎo)電性浮動(dòng)?xùn)艠O或介電材料作為電荷存儲(chǔ)元件的閃速電可擦可編程只讀存儲(chǔ)器(閃速EEPROM)。
背景技術(shù)：
在當(dāng)前的市售產(chǎn)品中，一閃速EEPROM陣列中的每一存儲(chǔ)元件通常以二元模式工作來存儲(chǔ)一單個(gè)數(shù)據(jù)位，在二元模式中，是將存儲(chǔ)元件晶體管的兩個(gè)閾電平范圍界定為存儲(chǔ)電平。晶體管的閾電平等于存儲(chǔ)在其存儲(chǔ)元件上的電荷電平的范圍。在目前的趨勢(shì)中，除縮小存儲(chǔ)器陣列的尺寸外，還通過在每一存儲(chǔ)元件晶體管中存儲(chǔ)多于一個(gè)數(shù)據(jù)位來進(jìn)一步提高此等存儲(chǔ)器陣列的數(shù)據(jù)存儲(chǔ)密度。這通過針對(duì)每一存儲(chǔ)元件晶體管界定多于兩個(gè)閾電平作為存儲(chǔ)狀態(tài)來實(shí)現(xiàn)，目前在市售產(chǎn)品中是包含四個(gè)此種狀態(tài)(每一存儲(chǔ)元件2個(gè)數(shù)據(jù)位)。亦設(shè)想了更多的存儲(chǔ)狀態(tài)，例如每一存儲(chǔ)元件16種狀態(tài)(4個(gè)數(shù)據(jù)位)。每一存儲(chǔ)元件存儲(chǔ)器晶體管均具有一可在其中實(shí)際操作該晶體管的特定的閾電壓總范圍(窗口)，該范圍被劃分成界定用于該晶體管的數(shù)個(gè)狀態(tài)，狀態(tài)中間加有各狀態(tài)間的裕量，以使這些狀態(tài)能夠明顯地相互區(qū)別。
隨著每一存儲(chǔ)器單元中所存儲(chǔ)狀態(tài)數(shù)量的增加，存儲(chǔ)元件上所編程的電荷電平的任何偏移的容差在減小。由于隨著每一存儲(chǔ)器單元存儲(chǔ)元件上所存儲(chǔ)狀態(tài)數(shù)量的增加，為每一存儲(chǔ)狀態(tài)所指定的電荷范圍必定會(huì)變窄且更近地靠在一起，因而必須以提高的精確度來進(jìn)行編程，且可容許的所存儲(chǔ)電荷電平在編程后的偏移程度，無論是實(shí)際偏移還是視在偏移，均會(huì)降低。在對(duì)一單元進(jìn)行編程及讀取時(shí)，及在對(duì)與該單元存在一定程度電耦合的其他單元(例如那些處于同一列或排中的單元，及那些共享一線或節(jié)點(diǎn)的單元)進(jìn)行讀取、編程及擦除時(shí)，可能會(huì)造成對(duì)存儲(chǔ)在該單元中的電荷的實(shí)際擾動(dòng)。
由于各存儲(chǔ)元件之間存在場(chǎng)耦合，因而所存儲(chǔ)電荷電平會(huì)出現(xiàn)視在偏移。目前，隨著存儲(chǔ)器單元存儲(chǔ)元件之間的間距正在減小，此種耦合的程度必然正在增大，而存儲(chǔ)器單元存儲(chǔ)元件之間間距的減小則是集成電路制造技術(shù)提高的結(jié)果。在兩群組已在不同時(shí)刻進(jìn)行編程的相鄰單元之間，該問題最為明顯。對(duì)一群組單元進(jìn)行編程，以向其存儲(chǔ)元件增加一對(duì)應(yīng)于一組數(shù)據(jù)的電荷電平。在使用一第二組數(shù)據(jù)對(duì)第二群組單元進(jìn)行編程后，由于第二群組存儲(chǔ)元件上的電荷以電容方式與第一群組相耦合的影響，自第一群組單元的存儲(chǔ)元件讀出的電荷電平常?？雌饋聿煌谒幊痰碾姾呻娖?。此稱作Yupin效應(yīng)(Yupin effect)，其闡述于美國(guó)專利第5,867,429號(hào)中，該專利的全文以引用方式并入本文中。該專利闡述了使這兩群組存儲(chǔ)元件在實(shí)體上相互隔離，或者在讀取第一群組存儲(chǔ)元件上的電荷時(shí)將第二群組存儲(chǔ)元件上電荷的影響考慮在內(nèi)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明一個(gè)方面的一應(yīng)用，為克服已編程的相鄰存儲(chǔ)器單元排相互之間的影響，在兩個(gè)步驟中對(duì)相鄰排進(jìn)行編程。在一第一步驟中，使用數(shù)據(jù)將一第一排存儲(chǔ)器單元編程至一第一組中間閾電平。在以同樣方式對(duì)一相鄰的第二排存儲(chǔ)器單元進(jìn)行編程后，將第一排存儲(chǔ)器單元的閾電平升高至一第二組最終閾電平。由于對(duì)第一排的最終編程是在第二排的初始編程影響下進(jìn)行的，因而自第一排讀出的數(shù)據(jù)不會(huì)受到初始編程入第二排中的電平的不利影響。在將一毗鄰第二排的第三排編程至第一組閾電平后，將第二排的閾電平升高至最終組。然后繼續(xù)進(jìn)行該過程，來對(duì)在相鄰排之間存在場(chǎng)耦合的任何其他存儲(chǔ)器單元排進(jìn)行編程。
根據(jù)本發(fā)明的另一方面的一應(yīng)用，以一方式存儲(chǔ)一群組(例如一排)單元所編程的電平組的一標(biāo)識(shí)，以隨所編程的單元群組一同讀出。首先，以所施加的讀取電壓來讀取一群組存儲(chǔ)器單元，所施加的讀取電壓選擇成最佳地讀取使用最常見的一組電平進(jìn)行編程的單元。如果首先讀出的標(biāo)識(shí)顯示這些單元先前是使用另一組電平進(jìn)行編程，則使用對(duì)應(yīng)于該另一組電平的所施加讀取電壓來再讀取該群組單元。
本發(fā)明可實(shí)施于各種類型的閃速EEPROM單元陣列中。一種設(shè)計(jì)的NOR陣列是將其存儲(chǔ)器單元連接于相鄰位(列)線之間并使控制柵極連接至字(排)線。各單元分別包含一個(gè)存儲(chǔ)元件晶體管，該存儲(chǔ)元件晶體管帶有或不帶有一與其串聯(lián)形成的選擇晶體管，或分別包含兩個(gè)由一單個(gè)選擇晶體管隔開的存儲(chǔ)元件晶體管。此等陣列及其在存儲(chǔ)系統(tǒng)中的應(yīng)用的實(shí)例闡述于SanDisk公司的以下美國(guó)專利及待決申請(qǐng)案中，該等美國(guó)專利及待決申請(qǐng)案的全文均以引用方式并入本文中第5,095,344號(hào)、第5,172,338號(hào)、第5,602,987號(hào)、第5,663,901號(hào)、第5,430,859號(hào)、第5,657,332號(hào)、第5,712,180號(hào)、第5,890,192號(hào)、第6,091,633號(hào)、第6,103,573號(hào)、及第6,151,248號(hào)專利，及2000年2月17日提出申請(qǐng)的第09/505,555號(hào)申請(qǐng)案、2000年9月22日提出申請(qǐng)的第09/667,344號(hào)申請(qǐng)案、2001年8月8日提出申請(qǐng)的第09/925,102號(hào)申請(qǐng)案、及2001年8月8日提出申請(qǐng)的第09/925,134號(hào)申請(qǐng)案。
一種設(shè)計(jì)的NAND陣列具有若干存儲(chǔ)器單元，例如8個(gè)、16個(gè)甚至32個(gè)，這些存儲(chǔ)器單元以一串聯(lián)串的形式通過兩端的選擇晶體管連接于一位線與一參考電位之間。字線跨越不同串聯(lián)串與各單元的控制柵極相連。此等陣列及其運(yùn)行的相關(guān)實(shí)例闡述于以下美國(guó)專利及專利申請(qǐng)案中，該等美國(guó)專利及專利申請(qǐng)案的全文均以引用方式并入本文中第5,570,315號(hào)、第5,774,397號(hào)、及第6,046,935號(hào)專利，及2001年6月27日提出申請(qǐng)的第09/893,277號(hào)申請(qǐng)案。簡(jiǎn)言之，在兩個(gè)步驟中將來自輸入數(shù)據(jù)中不同邏輯頁面的兩個(gè)數(shù)據(jù)位編程為各單元的四種狀態(tài)之一，首先根據(jù)一個(gè)數(shù)據(jù)位將一單元編程為一種狀態(tài)，然后，如果該數(shù)據(jù)使得有必要，則根據(jù)輸入數(shù)據(jù)的第二位將該單元重編程為其狀態(tài)中的另一種狀態(tài)。
上述專利及專利申請(qǐng)案闡述了使用導(dǎo)電性浮動(dòng)?xùn)艠O作為存儲(chǔ)器單元存儲(chǔ)元件的閃速EEPROM系統(tǒng)。另一選擇為，以基本相同的方式來運(yùn)作其中存儲(chǔ)器單元使用電荷陷獲介電材料來取代浮動(dòng)?xùn)艠O的閃速EEPROM系統(tǒng)。這樣的實(shí)例包含于由Harari等人在2001年10月31日提出申請(qǐng)的第10/002,696號(hào)專利申請(qǐng)案中，該申請(qǐng)案的名稱為“使用介電性存儲(chǔ)元件的多狀態(tài)非易失性集成電路存儲(chǔ)系統(tǒng)(Multi-State Non-Volatile Integrated Circuit Memory Systems that EmployDielectric Storage Elements)”，該申請(qǐng)案以引用方式并入本文中。相鄰存儲(chǔ)器單元的介電性存儲(chǔ)元件之間的場(chǎng)耦合亦可能會(huì)影響自此等存儲(chǔ)系統(tǒng)讀出的數(shù)據(jù)的精確性。
根據(jù)下文對(duì)本發(fā)明實(shí)例性實(shí)施例的詳細(xì)說明，即可得知本發(fā)明的其他方面、特征及優(yōu)點(diǎn)，下文對(duì)本發(fā)明實(shí)例性實(shí)施例的詳細(xì)說明應(yīng)參照附圖一同來閱讀。


圖1示意性地顯示一可在其中實(shí)施本發(fā)明的實(shí)例性存儲(chǔ)系統(tǒng)及運(yùn)作；圖2以平面圖形式顯示圖1所示系統(tǒng)的儲(chǔ)存器單元陣列內(nèi)存儲(chǔ)器單元的存儲(chǔ)元件的一實(shí)例；圖3包含所編程的存儲(chǔ)器單元的電平分布曲線，這些曲線顯示按順序編程的相鄰存儲(chǔ)器單元群組之間場(chǎng)耦合的影響；圖4A-4C是顯示本發(fā)明原理及根據(jù)一個(gè)實(shí)例實(shí)施本發(fā)明原理的結(jié)果的曲線；圖5顯示一對(duì)一特定類型的存儲(chǔ)器陣列的各排進(jìn)行編程的實(shí)例性順序；圖6概述用于按圖5所示順序逐排地對(duì)數(shù)據(jù)進(jìn)行編程的一系列作業(yè)；圖7概述用于自一存儲(chǔ)器中已根據(jù)圖6所示方法編程的各排中讀取數(shù)據(jù)的一系列作業(yè)；及圖8顯示一頁面的數(shù)據(jù)結(jié)構(gòu)的詳細(xì)實(shí)例。
具體實(shí)施例方式
為解釋本發(fā)明及實(shí)施方案實(shí)例，在圖1中顯示一大容量存儲(chǔ)系統(tǒng)實(shí)例中各主要組件的相互關(guān)系的總圖。該系統(tǒng)的一主要組件是存儲(chǔ)器11，例如一形成于一半導(dǎo)體襯底上的存儲(chǔ)器單元陣列，其中通過在這些存儲(chǔ)器單元的各單獨(dú)存儲(chǔ)元件上存儲(chǔ)兩個(gè)或多個(gè)電荷電平之一，在各單獨(dú)存儲(chǔ)器單元中存儲(chǔ)一或多個(gè)數(shù)據(jù)位。非易失性閃速EEPROM是一種用于此等系統(tǒng)的常見類型的存儲(chǔ)器，在本實(shí)例中即使用非易失性閃速EEPROM。
圖1所示存儲(chǔ)系統(tǒng)的一第二主要組件是一控制器13?？刂破?3通過一總線15與一主計(jì)算機(jī)或其他正使用該存儲(chǔ)系統(tǒng)來存儲(chǔ)數(shù)據(jù)的系統(tǒng)進(jìn)行通信?？刂破?3還控制存儲(chǔ)器單元陣列11的作業(yè)，以寫入由主機(jī)提供的數(shù)據(jù)、讀取由主機(jī)請(qǐng)求的數(shù)據(jù)、并在正運(yùn)作該存儲(chǔ)器124時(shí)執(zhí)行各種內(nèi)務(wù)功能?？刂破?3通常包括一通用微處理器、及相關(guān)的非易失性軟件存儲(chǔ)器、各種邏輯電路、及類似件?？砂换蚨鄠€(gè)狀態(tài)機(jī)及其他控制電路作為該陣列的一部分來控制特定例程的性能，在此種情況下，系統(tǒng)控制器的角色會(huì)削弱。
存儲(chǔ)器單元陣列11由控制器13通過地址解碼器17來尋址。為將數(shù)據(jù)編程至、讀取數(shù)據(jù)自、或擦除一群組正由控制器13尋址的存儲(chǔ)器單元，解碼器17會(huì)向陣列11的柵極及位線施加正確的電壓。附加電路19包括用于控制施加至該陣列中各元件的電壓的編程驅(qū)動(dòng)器，這些電壓取決于正編程入所尋址的一群組單元的數(shù)據(jù)。電路19還包括為自所尋址的一群組存儲(chǔ)器單元讀取數(shù)據(jù)所需的讀出放大器及其他電路。電路17及19的各種具體形式闡述于在上文背景技術(shù)部分中所標(biāo)出的專利及專利申請(qǐng)案中。欲編程入該陣列的數(shù)據(jù)、或新近自該陣列讀出的數(shù)據(jù)通常存儲(chǔ)于控制器13內(nèi)的一緩沖存儲(chǔ)器21中?？刂破?3還通常含有各種用于臨時(shí)存儲(chǔ)命令及狀態(tài)數(shù)據(jù)以及類似數(shù)據(jù)的寄存器。
陣列11劃分成大量存儲(chǔ)器單元塊BLOCK0-N。通常對(duì)于閃速EEPROM系統(tǒng)來說，塊即為擦除單位。換言之，每個(gè)塊均包含可一同擦除的最小數(shù)量的存儲(chǔ)器單元。亦如圖1所示，每個(gè)塊通常劃分成若干頁面。頁面是編程單位，但各頁面可分別劃分成若干區(qū)段。一區(qū)段可含有可作為一基本編程作業(yè)一次寫入的最少數(shù)量的單元，其存儲(chǔ)有少達(dá)一個(gè)字節(jié)的數(shù)據(jù)。在一排存儲(chǔ)器單元中通常存儲(chǔ)一或多個(gè)數(shù)據(jù)頁面。在每一頁面內(nèi)通常存儲(chǔ)一個(gè)數(shù)據(jù)扇區(qū)，當(dāng)然亦可包含多個(gè)扇區(qū)。如圖1所示，一扇區(qū)包含用戶數(shù)據(jù)及開銷數(shù)據(jù)。開銷數(shù)據(jù)通常包括一根據(jù)該扇區(qū)的用戶數(shù)據(jù)計(jì)算出的ECC?？刂破?3的一部分23在數(shù)據(jù)正編程至陣列11內(nèi)時(shí)計(jì)算ECC，且亦在正從陣列11讀取數(shù)據(jù)時(shí)校驗(yàn)ECC?；蛘?，將ECC及/或其他開銷數(shù)據(jù)存儲(chǔ)在與其所從屬的用戶數(shù)據(jù)不同的頁面甚至不同的塊中。開銷數(shù)據(jù)包含一或多個(gè)TB位(跟蹤位)來指明該數(shù)據(jù)頁在編程時(shí)使用的閾值驗(yàn)證電平。TB字段的使用將在下文中予以說明。
一用戶數(shù)據(jù)扇區(qū)通常為512字節(jié)，此等于磁盤驅(qū)動(dòng)器內(nèi)一扇區(qū)的大小。開銷數(shù)據(jù)通常為一附加的16-20字節(jié)。最常見地，在每一頁面中包含一個(gè)數(shù)據(jù)扇區(qū)，但兩個(gè)或更多個(gè)扇區(qū)也可構(gòu)成一頁面。大量頁面即構(gòu)成一個(gè)塊，例如自8個(gè)頁面(舉例而言)至多達(dá)32個(gè)、64個(gè)或更多個(gè)頁面不等。塊的數(shù)量的選擇旨在為存儲(chǔ)系統(tǒng)提供一所需的數(shù)據(jù)存儲(chǔ)容量。陣列11通常劃分成數(shù)個(gè)子陣列(未圖示)，其中每一子陣列均包含這些塊的一部分，這些子陣列在一定程度上彼此獨(dú)立運(yùn)行以提高在執(zhí)行各種存儲(chǔ)作業(yè)時(shí)的平行度。美國(guó)專利第5,890,192號(hào)中闡述了一使用多個(gè)子陣列的實(shí)例，該專利的全文以引用的方式并入本文中。
圖2顯示一存儲(chǔ)器單元陣列中存儲(chǔ)元件(方格)的布置，以便圖解說明各排存儲(chǔ)器單元之間的電容耦合(虛線)。舉例而言，考慮排35中的一存儲(chǔ)元件25，其場(chǎng)耦合至每一相鄰排37及39中的存儲(chǔ)元件。存儲(chǔ)元件25與存儲(chǔ)元件27及31耦合最緊密，這是因?yàn)槠湎嗷ソ咏?，但存?chǔ)元件25還與更遠(yuǎn)的存儲(chǔ)元件26、28、32及30存在程度變低的耦合。兩個(gè)存儲(chǔ)元件之間的耦合度取決于其間的距離、其間絕緣材料的介電常數(shù)、其間是否存在導(dǎo)電性表面，等等。
盡管圖2僅顯示各排存儲(chǔ)元件之間的場(chǎng)耦合，但在各列存儲(chǔ)元件之間也存在此種耦合。在本文所述的實(shí)例中未對(duì)此加以考慮，因?yàn)樵谶@些實(shí)例中，數(shù)據(jù)是以單獨(dú)的排為單元編程入存儲(chǔ)器單元中，人們已發(fā)現(xiàn)，各排之間的耦合是造成所編程電平出現(xiàn)視在偏移的原因。例如，如果將數(shù)據(jù)編程為排35中各存儲(chǔ)元件上的不同電荷電平，則相鄰排37及39之一或二者上電荷電平的此后的變化將導(dǎo)致此后自排35中各存儲(chǔ)元件讀出的視在電荷電平出現(xiàn)偏移。自排35中一特定存儲(chǔ)元件讀出的視在電荷電平的此一偏移的量取決于與其他電荷電平此后出現(xiàn)變化的存儲(chǔ)元件耦合的程度及變化的量。當(dāng)因在相鄰排中編程入數(shù)據(jù)而造成此后的變化時(shí)，所產(chǎn)生的偏移量是未知的，除非監(jiān)測(cè)編程入每一排中的數(shù)據(jù)的樣式并作為每一次讀取作業(yè)的一部分來計(jì)算其影響。
圖3顯示一第一群組存儲(chǔ)器單元(例如一排單元)因在此后一第二群組存儲(chǔ)器單元(例如相鄰單元排)的編程而受到的影響的實(shí)例。在本實(shí)例中，為每一存儲(chǔ)元件界定四個(gè)不同的電荷電平，從而在每一存儲(chǔ)元件上存儲(chǔ)兩位數(shù)據(jù)。由于存儲(chǔ)在一存儲(chǔ)元件上的電荷的電平會(huì)改變其存儲(chǔ)器單元晶體管的閾電壓(VT)，因而在圖3所示曲線的水平軸上顯示閾電壓。實(shí)線顯示在一頁面剛剛編程后、在對(duì)相鄰頁面作任何改變之前，該頁面中所有單元的閾電壓數(shù)量的分布。豎軸是處于每一閾電平的單元的數(shù)量，這些曲線基本具有一高斯分布。曲線45是處于已擦除狀態(tài)的單元的分布，在本實(shí)例中，亦將已擦除狀態(tài)標(biāo)記為這些位的已編程狀態(tài)11。當(dāng)擦除一單元塊時(shí)，這些單元會(huì)復(fù)位至該11狀態(tài)。
一頁面中編程至其他已編程狀態(tài)47、49或51之一的每一單元均有電子注入其存儲(chǔ)元件上，直至其閾值達(dá)到分別對(duì)應(yīng)于正編程入該單元中的數(shù)據(jù)01、00或10的狀態(tài)。在上文在背景技術(shù)中所標(biāo)出的其他專利中闡述了適當(dāng)?shù)木幊碳夹g(shù)。簡(jiǎn)言之，平行地對(duì)一頁面中正受到編程的各單元進(jìn)行編程。那些正編程為10狀態(tài)的單元被輪流地施以編程電壓，然后使用一驗(yàn)證閾電平V10來加以驗(yàn)證。當(dāng)確定出已將一單元編程至一高于V10的閾電平時(shí)，停止對(duì)該單元編程，但繼續(xù)對(duì)其他尚未達(dá)到各自驗(yàn)證電平的單元進(jìn)行編程。如果正編程至00，則使用一驗(yàn)證電平V00。而若正編程至01，則使用一驗(yàn)證電平V01。分配給每一分布45、47、49及51的特定數(shù)據(jù)位對(duì)可不同于圖3所示，且甚至可在存儲(chǔ)系統(tǒng)作業(yè)期間循環(huán)移位，以便使陣列的磨損均勻。
人們期望使各狀態(tài)45、47、49及51之間保持一充分的裕量，以便可清楚地讀出每一單元的狀態(tài)。當(dāng)欲讀取如上文所述進(jìn)行編程的一頁面的單元時(shí)，將其狀態(tài)分別與位于這些狀態(tài)之間的裕量?jī)?nèi)的參考閾電平相比較。這些參考閾電平在圖3所示實(shí)例中顯示為R10(VT＝0)、R00及R01。當(dāng)然，為能夠充分利用一可用閾值窗口，會(huì)包含盡可能多的不同狀態(tài)，在圖中是顯示四種狀態(tài)。另一實(shí)例是十六種狀態(tài)。通過在連續(xù)脈沖中使用變小的電壓增量來縮窄各分布的寬度，即可得到大量的狀態(tài)，但此會(huì)耗用更多的時(shí)間來實(shí)施編程。因此，人們期望，單獨(dú)地或與縮窄所編程單元分布一起，采取措施來降低對(duì)各狀態(tài)之間此等大裕量的需求。相反，為容許所編程的單元分布在其編程之后因重復(fù)性的作業(yè)循環(huán)而出現(xiàn)偏移或擴(kuò)展(經(jīng)驗(yàn)已表明如此)，通常會(huì)保持大的裕量。為能夠減小各狀態(tài)之間裕量的寬度值，人們非常期望減小此種偏移及擴(kuò)展。
因?qū)σ幌噜弳卧胚M(jìn)行后續(xù)編程而引起的分布擴(kuò)展以虛線形式顯示于圖3中。甚至當(dāng)在對(duì)一單元排進(jìn)行初始編程期間保持明顯的裕量時(shí)，在因后續(xù)對(duì)一相鄰單元排編程而使這些分布擴(kuò)展時(shí)，這些裕量亦可能會(huì)明顯縮窄。即使僅有幾個(gè)單元自低于其中一個(gè)讀取閾值R10、R00及/或R01擴(kuò)展至高于該讀取閾值，亦可能會(huì)有足夠的錯(cuò)誤讀數(shù)使ECC徹底失效。在此一情況下，不能使用彼等閾值來讀取數(shù)據(jù)，因而通常標(biāo)記為無效，除非采取某些措施。過去所用的一種用于恢復(fù)數(shù)據(jù)的技術(shù)包括通過簡(jiǎn)單地在裕量以內(nèi)移動(dòng)這些讀取閾電平R10、R00及/或R01以避免擴(kuò)展影響，來再次讀取該頁面。然而，由于此種擴(kuò)展可能會(huì)來自每一裕量的兩側(cè)，因而為防止相鄰狀態(tài)的分布重疊，此需要使裕量保持寬于通常所需的裕量。因此，較佳地采取某些其他措施使所編程狀態(tài)之間保持寬的裕量。
當(dāng)后續(xù)編程入相鄰頁面內(nèi)的數(shù)據(jù)為隨機(jī)數(shù)據(jù)時(shí)，換言之，當(dāng)每一存儲(chǔ)元件中所存儲(chǔ)的狀態(tài)可為這四種可能狀態(tài)中的任一種狀態(tài)時(shí)，所編程的分布看起來以圖3所示方式擴(kuò)展。對(duì)于一編程至一位于分布47的下邊緣處的電平的存儲(chǔ)元件，如果在后續(xù)編程期間相鄰存儲(chǔ)元件上的電荷電平不發(fā)生變化，則將讀取出該存儲(chǔ)元件具有與分布47′中相同的電平。相反，對(duì)于一初始編程至一位于分布47的上邊緣處的電平的存儲(chǔ)元件，如果將相鄰存儲(chǔ)元件自一已擦除狀態(tài)11后續(xù)編程至一最高狀態(tài)01，則將讀取出該存儲(chǔ)元件的電平增大一值Δ。相鄰存儲(chǔ)元件上的更高電荷電平與其電平正得到讀取的先前所編程的存儲(chǔ)元件相耦合。對(duì)分布47的相鄰單元的初始及后續(xù)編程的其他組合均落在這兩種極端情況之間，從而造成視在分布47′。視在分布47′的下端仍保持相同電平，但其擴(kuò)展會(huì)增大Δ。
在圖4A、4B及4C中給出一種用于對(duì)圖2及3所示陣列的存儲(chǔ)器單元進(jìn)行編程的兩遍式技術(shù)的一實(shí)例。在圖4A中，顯示出因?qū)σ蝗航M(例如一排)單元進(jìn)行第一遍編程而引起的四種狀態(tài)閾值分布61、62、63及64。分布61對(duì)應(yīng)于已擦除狀態(tài)，其亦為已編程狀態(tài)11。曲線62顯示在編程期間使用一驗(yàn)證閾電平VL10編程至10狀態(tài)的單元的分布。同樣地，曲線63表示使用一VL00驗(yàn)證電平編程至00狀態(tài)的單元的分布，曲線64表示使用一VL01驗(yàn)證電平編程至01狀態(tài)的單元的分布。此種編程是以上文所提及的專利及專利申請(qǐng)案中所述的通常方式來實(shí)現(xiàn)，即對(duì)大量正平行編程的單元交替地施加脈沖，然后分別讀取(驗(yàn)證)其狀態(tài)，在確定出超過各單元正編程到的狀態(tài)的驗(yàn)證閾電平時(shí)，終止對(duì)該單元進(jìn)行編程。分布61、62、63及64分別具有一寬度，該寬度取決于每一編程脈沖的電平自最后電平的增大值。分布61、62、63及64可與圖3中的分布45、47、49及51相同，只是圖4A所示的單元尚未完全編程，而圖3所述的彼等單元已完全編程。
圖4B顯示在使用相同的分布對(duì)另一群組(例如一排)在實(shí)體上相鄰的單元進(jìn)行后續(xù)編程時(shí)，出現(xiàn)于已編程單元中的圖4A的加寬的分布。在對(duì)相鄰單元群組(其存儲(chǔ)元件與那些其閾值顯示于圖4A及4B中的存儲(chǔ)元件進(jìn)行場(chǎng)耦合)進(jìn)行編程時(shí)，圖4A所示分布61、62、63及64擴(kuò)展成相應(yīng)的分布71、72、73及74。如上文在圖3中針對(duì)相應(yīng)的分布45′、47′、49′及51′所述，擴(kuò)展量為Δ。
在對(duì)相鄰單元群組進(jìn)行編程、從而產(chǎn)生圖4B所示擴(kuò)展后，使用與先前相同的數(shù)據(jù)、但使用更高的驗(yàn)證電平再次對(duì)已經(jīng)過初始編程的單元群組進(jìn)行編程。圖4A中所示的初始編程所用驗(yàn)證電平VL--低于圖4C中所示的對(duì)同一群組單元進(jìn)行最終再編程所用的驗(yàn)證電平VH--。在一具體實(shí)施方案中，其差值可為增量閾值Δ，此即圖4C中所顯示的增量。由于對(duì)一群組單元進(jìn)行的該第二次、最終編程是在將相鄰單元群組編程至第一電平(VL--)后進(jìn)行，因而在圖4C所示的第二編程步驟期間將相鄰單元通過電場(chǎng)耦合對(duì)第一群組的影響自動(dòng)地考慮在內(nèi)。在第二遍中，是在存在后續(xù)受到編程的相鄰單元的場(chǎng)影響的情況下對(duì)單元進(jìn)行編程。由于在第二步驟中，閾值僅增加一較小的量，因而對(duì)相鄰單元群組進(jìn)行的后續(xù)第二編程步驟對(duì)第一單元群組的分布的影響極小。亦應(yīng)注意，假定在對(duì)一單元群組的第一遍及第二遍編程中均使用相同的編程脈沖變化增量，則在第二編程步驟后圖4C所示分布縮窄至圖4A所示第一編程步驟的分布。
盡管亦可通過其他技術(shù)實(shí)現(xiàn)，但較佳地通過使用相同數(shù)據(jù)但使用更高的驗(yàn)證閾電平進(jìn)行再編程，在第二遍編程期間增大第一群組單元上的電荷電平。在第一遍編程后、直到第二遍編程前，該數(shù)據(jù)可保持處于一緩沖存儲(chǔ)器中。但由于此需要一大于通常情況的緩沖存儲(chǔ)器，因而此通常并非人們所期望。較佳地，在對(duì)相鄰群組的單元進(jìn)行初始編程后，將使用更低閾電平VL--編程入一群組單元中的數(shù)據(jù)自該群組中讀出。然后，將所讀取數(shù)據(jù)再編程入相同的單元中但使用更高的閾電平VH--。
在圖4A中還包含僅經(jīng)過第一遍編程的單元的實(shí)例性讀取閾電平，在圖4C中包含已接受過兩遍編程的單元的實(shí)例性讀取閾電平。在這兩種情形中，讀取閾值均大約位于各相鄰分布之間裕量的中點(diǎn)處。對(duì)于編程至第一電平的單元(圖4A)而言，讀取閾值是大約位于各相鄰分布之間的中點(diǎn)處的RL10、RL00及RL01。在第二遍編程后(圖4C)，使用讀取閾值RH10、RH00及RH01，這些讀取閾值對(duì)應(yīng)于圖4A中的讀取閾值，但為保持大約處于再定位后的分布之間的中點(diǎn)處，這些閾值升高一定的閾值量，在本實(shí)例中是升高Δ。
所述編程及讀取技術(shù)可有利地應(yīng)用于其頁面成排布置的存儲(chǔ)系統(tǒng)，例如閃速EEPROM。換言之，這些技術(shù)用于一其中編程單位包含一或多排存儲(chǔ)器單元的存儲(chǔ)器單元陣列中。舉例而言，可參照?qǐng)D2來解釋該過程。對(duì)排35中的各存儲(chǔ)元件進(jìn)行第一遍編程，隨后，如果排37中的各存儲(chǔ)元件已在先前進(jìn)行過第一遍編程，則對(duì)排37中的各存儲(chǔ)元件進(jìn)行第二遍編程。然后，對(duì)排39進(jìn)行第一遍編程，隨后對(duì)排35進(jìn)行第二遍編程。在一陣列中以此種來回的方式對(duì)相鄰排的存儲(chǔ)器單元存儲(chǔ)元件進(jìn)行編程，直至正在編程的數(shù)據(jù)單位已全部得到編程。此亦是圖5的目的所在，圖5顯示對(duì)排0-7進(jìn)行編程的進(jìn)程。留下擬編程的最末排經(jīng)過第一遍編程，其第二遍編程延至對(duì)下一排相鄰的已擦除存儲(chǔ)器單元開始后續(xù)編程作業(yè)時(shí)。一例外情況是在最末編程的排亦是塊中的最末排時(shí)?？稍诟叩拈撾娖絍H--下對(duì)一塊中的最末排進(jìn)行一遍編程。由于各單元塊通常相互隔離，因而將不存在其他與該最末排的場(chǎng)耦合足以影響自該塊中最末排讀取的值的后續(xù)編程的排。
由于存儲(chǔ)器單元排的最佳讀取電壓取決于該排是僅經(jīng)過一遍編程(圖4A)還是經(jīng)過兩遍編程(圖4C)，因而在編程期間將存儲(chǔ)器單元排的已編程狀態(tài)存儲(chǔ)為跟蹤位(TB)。該位較佳是作為用戶數(shù)據(jù)的所編程頁面的開銷數(shù)據(jù)的一部分來存儲(chǔ)。圖1中顯示將這些跟蹤位作為頁面開銷數(shù)據(jù)的一部分與用戶數(shù)據(jù)存儲(chǔ)于同一排中。作為第一遍編程的一部分，將TB設(shè)定為L(zhǎng)OW(低)來指示已使用較低的驗(yàn)證閾值設(shè)定值進(jìn)行了編程。作為第二遍編程的一部分，將TB重寫至HIGH(高)。在所述的四狀態(tài)實(shí)例中，TB最方便地使用兩個(gè)位對(duì)于第一遍編程，TB＝11(LOW)，即一個(gè)單元的已擦除狀態(tài)，而在第二遍編程后，TB＝10(HIGH)，即該單元的一更高編程狀態(tài)。這使得能夠通過對(duì)一頁面的TB進(jìn)行額外編程，作為第二遍編程的一部分輕松地對(duì)該頁面的TB進(jìn)行更新。
由于絕大多數(shù)排均進(jìn)行兩遍編程，因而通常使用較高的讀取電壓進(jìn)行讀取(圖4C)。但作為該初始讀取作業(yè)的一部分，亦讀取TB。其值是在頁面讀取過程的早期進(jìn)行確定。若TB＝LOW，則使用較低的讀取電壓設(shè)定值進(jìn)行再讀取(圖4A)。盡管某些排需要讀取兩次，但由于在一存儲(chǔ)器陣列中在任一時(shí)刻保持以較低電平編程的排的比例通常極小，因而存儲(chǔ)器性能不會(huì)受到明顯影響。即使正使用較高讀取電平來讀取一使用較低驗(yàn)證電平進(jìn)行編程的排，當(dāng)使用已擦除狀態(tài)11來指示TB＝LOW時(shí)，在讀取其跟蹤位時(shí)亦不應(yīng)存在錯(cuò)誤。
圖6所示流程圖顯示通過使用上述技術(shù)按順序?qū)θ舾上噜徟?例如圖5所示)進(jìn)行編程的步驟順序。下文將假定，對(duì)于本實(shí)例而言，排0，1及2的所有頁面均已進(jìn)行過編程，其中排0及1進(jìn)行過兩遍編程，但排2僅進(jìn)行過一遍編程。在使用數(shù)據(jù)對(duì)后續(xù)各排3+進(jìn)行編程時(shí)的第一步驟是對(duì)排3進(jìn)行尋址，如圖6中91所示。然后，在TB＝LOW的情況下對(duì)排3的所有頁面進(jìn)行一第一遍編程(圖4A)，如93所示。然后，對(duì)緊位于前面的排2進(jìn)行尋址，如95所示。然后，使用低讀取電平(圖4A)自前面的排2讀取數(shù)據(jù)，如97所示，包括其TB，如99所示。如果TB＝LOW(在本實(shí)例中即為如此)，則在101處將所讀取TB更新為TB＝HIGH。然后，將所讀取數(shù)據(jù)連同其TB＝HIGH再編程入前面的排2中，如103所示。由此即完成一個(gè)數(shù)據(jù)編程循環(huán)。但由于絕大多數(shù)數(shù)據(jù)編程作業(yè)涉及到對(duì)較一排中所含頁面更多的頁面進(jìn)行編程，因而在105處確定是否有其他排要編程。若有，則通過對(duì)下面的已擦除的排4進(jìn)行第一遍編程、隨后通過對(duì)排5的數(shù)據(jù)進(jìn)行再編程以增大排5的電荷電平，來重復(fù)該過程。沿圖5中的各排(其中相鄰排的存儲(chǔ)器單元存儲(chǔ)元件在一很大程度上以電容方式相互耦合)繼續(xù)進(jìn)行該循環(huán)。
圖7顯示一自以圖6所示方式進(jìn)行編程的排讀取數(shù)據(jù)的過程。首先，對(duì)一欲讀取的第一排進(jìn)行尋址，如107所示。然后，使用較高的讀取電壓(圖4C)對(duì)該排進(jìn)行讀取，如109所示。由于該讀取亦包括讀取跟蹤位，因而在111處確定TB＝LOW或TB＝HIGH。若TB＝LOW，則使用較低的讀取電平(圖4A)對(duì)該排進(jìn)行再讀取，如113所示，隨后臨時(shí)存儲(chǔ)所讀取數(shù)據(jù)，如115處所示。由此即完成對(duì)一個(gè)排的讀取。但由于大多數(shù)讀取作業(yè)是按順序讀取多個(gè)排，因而通過一詢問117來確定是否要讀取更多的排。若是，則按順序讀取下一排，如119所示，然后該過程返回109。
下文將參照?qǐng)D8來闡述一存儲(chǔ)器單元頁面的數(shù)據(jù)結(jié)構(gòu)的一個(gè)實(shí)例。用戶數(shù)據(jù)131及與用戶數(shù)據(jù)相關(guān)的開銷數(shù)據(jù)133以一使用戶可自主機(jī)裝置通過存儲(chǔ)器控制器進(jìn)行存取的方式來存儲(chǔ)。開銷數(shù)據(jù)133包括一根據(jù)用戶數(shù)據(jù)計(jì)算出的ECC、各種旗標(biāo)及類似數(shù)據(jù)。其他開銷數(shù)據(jù)135，例如圖8所示頁面已得到擦除及再編程的次數(shù)的計(jì)數(shù)值、在編程、讀取及擦除時(shí)欲使用的電壓、及類似數(shù)據(jù)，則隱藏而不能由主機(jī)進(jìn)行存取，而是由存儲(chǔ)器控制器用于運(yùn)作該存儲(chǔ)系統(tǒng)。在隱藏區(qū)中亦存儲(chǔ)有TB位，且通常含有冗余單元137以供替代用戶數(shù)據(jù)區(qū)131中任何失效的位。因此，用戶無法自主機(jī)裝置存取TB位，相反，TB位是由存儲(chǔ)系統(tǒng)控制器來寫入及讀取。
盡管上文是根據(jù)實(shí)例性實(shí)施例來闡述本發(fā)明，然而應(yīng)了解，本發(fā)明有權(quán)在隨附權(quán)利要求書的整個(gè)范疇內(nèi)受到保護(hù)。
權(quán)利要求
1.一種用于運(yùn)作一非易失性存儲(chǔ)器單元陣列的方法，所述非易失性存儲(chǔ)器單元將數(shù)據(jù)作為不同的電荷電平存儲(chǔ)于其電荷存儲(chǔ)元件中，其中所述電荷存儲(chǔ)元件的相鄰群組之間具有場(chǎng)耦合，該方法包括使用一第一組存儲(chǔ)電平，將數(shù)據(jù)連同一已使用所述第一組存儲(chǔ)電平的指示一起編程入所述電荷存儲(chǔ)元件群組中的一第一群組內(nèi)，此后使用所述第一組存儲(chǔ)電平，將數(shù)據(jù)連同一已使用所述第一組存儲(chǔ)電平的指示一起編程入所述電荷存儲(chǔ)元件群組中的一第二群組內(nèi)，及此后將所述電荷存儲(chǔ)元件群組中第一群組的所述電荷電平自所述第一組存儲(chǔ)電平升高至一第二組存儲(chǔ)電平，并存儲(chǔ)一已使用所述第二組存儲(chǔ)電平的指示。
2.如權(quán)利要求1所述的方法，其中所述相鄰的電荷存儲(chǔ)元件群組位于相鄰的存儲(chǔ)器單元排中。
3.如權(quán)利要求1所述的方法，其中所述電荷存儲(chǔ)元件為導(dǎo)電性浮動(dòng)?xùn)艠O。
4.如權(quán)利要求1所述的方法，其中所述第一及第二組存儲(chǔ)電平分別包括多于兩個(gè)存儲(chǔ)電平，以便在所述各單獨(dú)存儲(chǔ)元件中存儲(chǔ)多于一位數(shù)據(jù)。
5.一種用于運(yùn)作一具有至少第一及第二群組存儲(chǔ)器單元的存儲(chǔ)器單元陣列的方法，其中所述第一及第二群組之間具有電場(chǎng)耦合，該方法包括使用一第一組閾值驗(yàn)證電平將數(shù)據(jù)編程入所述第一群組存儲(chǔ)器單元內(nèi)，包括存儲(chǔ)一已利用所述第一組閾電平的指示，此后，使用所述第一組閾值驗(yàn)證電平將數(shù)據(jù)編程入所述第二群組存儲(chǔ)器單元內(nèi)，包括存儲(chǔ)一已利用所述第一組閾電平的指示，此后，使用一第一組讀取電平來讀取所述已編程入所述第一群組存儲(chǔ)器單元內(nèi)的數(shù)據(jù)及所述指示，及此后，使用一第二組閾值驗(yàn)證電平將所述所讀取數(shù)據(jù)再編程入所述第一群組內(nèi)，包括存儲(chǔ)一已使用所述第二組閾電平的指示，所述第二組閾值驗(yàn)證電平高于所述第一組閾值驗(yàn)證電平，其中可使用一高于所述第一組讀取電平的第二組讀取電平自所述第一群組讀取數(shù)據(jù)。
6.如權(quán)利要求5所述的方法，其另外包括使用所述第二組讀取電平來讀取存儲(chǔ)于所述第二群組存儲(chǔ)器單元中的數(shù)據(jù)，包括在編程期間已利用所述第一組閾電平的所述指示，及響應(yīng)于讀取到在編程期間已利用所述第一組閾電平，使用所述第一組讀取電平再讀取存儲(chǔ)于所述第二群組存儲(chǔ)器單元中的數(shù)據(jù)。
7.如權(quán)利要求6所述的方法，其中所述相鄰的存儲(chǔ)器單元群組位于相鄰的存儲(chǔ)器單元排中。
8.如權(quán)利要求6所述的方法，其中所述存儲(chǔ)器單元分別包括至少一個(gè)編程帶有所述數(shù)據(jù)的電荷存儲(chǔ)元件。
9.如權(quán)利要求8所述的方法，其中所述電荷存儲(chǔ)元件為導(dǎo)電性浮動(dòng)?xùn)艠O。
10.如權(quán)利要求6所述的方法，其中所述第一及第二組閾值驗(yàn)證電平分別包括多于兩個(gè)電平，以便在所述各單獨(dú)的存儲(chǔ)器單元中存儲(chǔ)多于一位數(shù)據(jù)。
11.一種用于對(duì)一種將數(shù)據(jù)作為不同的電荷電平存儲(chǔ)于其電荷存儲(chǔ)元件中的類型的非易失性存儲(chǔ)器單元進(jìn)行編程的方法，其中在一單元陣列所述電荷存儲(chǔ)元件按順序排列成至少第一、第二及第三排，其中在至少彼等相互緊鄰的排中的所述存儲(chǔ)元件之間具有場(chǎng)耦合，該方法按下述順序包括將所述第二排的電荷存儲(chǔ)元件編程至第一電平，所述第一電平小于所述數(shù)據(jù)存儲(chǔ)電平，將所述第一排的電荷存儲(chǔ)元件上的電荷電平自小于所述數(shù)據(jù)存儲(chǔ)電平升高至所述數(shù)據(jù)存儲(chǔ)電平，將所述第三排的電荷存儲(chǔ)元件編程至第一電平，所述第一電平小于所述數(shù)據(jù)存儲(chǔ)電平，及將所述第二排的電荷存儲(chǔ)元件上的電荷電平自小于所述數(shù)據(jù)存儲(chǔ)電平升高至所述數(shù)據(jù)存儲(chǔ)電平。
12.如權(quán)利要求11所述的方法，其中升高所述第一及第二排的電荷存儲(chǔ)元件上的電荷電平分別包括讀取存儲(chǔ)于所述第一或第二排中的所述數(shù)據(jù)，及使用自所述第一或第二排的存儲(chǔ)器單元讀取的所述數(shù)據(jù)將所述第一或第二排的存儲(chǔ)器單元編程至所述數(shù)據(jù)存儲(chǔ)電荷電平。
13.如權(quán)利要求12所述的方法，其中升高所述第一及第二排的電荷存儲(chǔ)元件上的電荷電平均是在未擦除存儲(chǔ)于所述第一或第二排中的數(shù)據(jù)的情況下實(shí)現(xiàn)。
14.一種用于運(yùn)作一非易失性存儲(chǔ)器單元陣列的方法，所述非易失性存儲(chǔ)器單元將數(shù)據(jù)作為不同的電荷電平存儲(chǔ)于其電荷存儲(chǔ)元件中，其中相鄰群組的電荷存儲(chǔ)元件以電容方式相互耦合，該方法包括使用一第一組存儲(chǔ)電平，連同一已使用所述第一組存儲(chǔ)電平的指示一起將數(shù)據(jù)初始編程入所述各單獨(dú)群組的電荷存儲(chǔ)元件內(nèi)，此后，將所述各單獨(dú)群組的電荷存儲(chǔ)元件的電荷電平自所述第一組存儲(chǔ)電平升高至一第二組存儲(chǔ)電平，并存儲(chǔ)一已使用所述第二組存儲(chǔ)電平的指示，使用與使用所述第二組存儲(chǔ)電平相對(duì)應(yīng)的讀取電平來初始讀取包含所述指示的所述各單獨(dú)群組的電荷存儲(chǔ)元件，及如果初始讀取出所述已使用所述第一組存儲(chǔ)電平的指示，則使用與使用所述第一組存儲(chǔ)電平相對(duì)應(yīng)的讀取電平再讀取所述各單獨(dú)群組的電荷存儲(chǔ)元件。
15.如權(quán)利要求14所述的方法，其中升高所述各單獨(dú)群組的電荷存儲(chǔ)元件上的電荷電平包括讀取存儲(chǔ)于所述各單獨(dú)群組的電荷存儲(chǔ)元件中的所述數(shù)據(jù)，及對(duì)所述數(shù)據(jù)已被讀出的所述各單獨(dú)群組的存儲(chǔ)器單元進(jìn)行編程。
16.如權(quán)利要求14所述的方法，其中升高所述各單獨(dú)群組的電荷存儲(chǔ)元件上的電荷電平包括在不擦除存儲(chǔ)于所述第一或第二排中的所述數(shù)據(jù)的情況下升高。
17.如權(quán)利要求14所述的方法，其中所述相鄰群組的電荷存儲(chǔ)元件包括相鄰排的存儲(chǔ)器單元。
18.如權(quán)利要求14所述的方法，其中所述電荷存儲(chǔ)元件為導(dǎo)電性浮動(dòng)?xùn)艠O。
19.如權(quán)利要求14所述的方法，其中所述第一及第二組存儲(chǔ)電分別包括多于兩個(gè)存儲(chǔ)電平，以便在所述各單獨(dú)存儲(chǔ)元件中存儲(chǔ)多于一位數(shù)據(jù)。
全文摘要
本發(fā)明揭示用于減少因各單元之間的電容耦合而引起存儲(chǔ)于若干存儲(chǔ)器單元排中的視在電荷電平的錯(cuò)誤讀數(shù)的技術(shù)。首先，對(duì)一第一排的所有頁面進(jìn)行第一遍編程，隨后對(duì)一第二相鄰排的所有頁面進(jìn)行第一遍編程，此后對(duì)該第一排進(jìn)行第二遍編程，然后對(duì)一第三排的所有頁面進(jìn)行第一遍編程，隨后返回來對(duì)該第二排進(jìn)行第二遍編程，在一陣列中的各排之間以一來回方式依此類推。此會(huì)使因后續(xù)向相鄰的存儲(chǔ)器單元排寫入數(shù)據(jù)而可能對(duì)存儲(chǔ)于存儲(chǔ)器單元排上的視在電荷造成的影響最小化。
文檔編號(hào)G11C16/34GK1703757SQ03823462
公開日2005年11月30日 申請(qǐng)日期2003年8月13日 優(yōu)先權(quán)日2002年9月6日
發(fā)明者若爾-安德里安·瑟尼, 坎德克爾·N·夸德爾, 李彥, 陳健, 方玉品 申請(qǐng)人:桑迪士克股份有限公司