專利名稱：模擬·數(shù)字混裝集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及將模擬電路與數(shù)字電路混裝在一個(gè)半導(dǎo)體芯片上的模擬·數(shù)字混裝集成電路。
在如此的網(wǎng)絡(luò)環(huán)境中，可實(shí)現(xiàn)無(wú)論“何時(shí)、何處、與誰(shuí)”均能進(jìn)行通信的，只有無(wú)線通信。做為無(wú)線通信的裝置，除了有攜帶電話裝置與PDA之外，還有近距離無(wú)線數(shù)據(jù)通信技術(shù)的藍(lán)芽，以及使用5GHz區(qū)域的無(wú)線局部區(qū)域網(wǎng)絡(luò)(LAN)。
當(dāng)然，這些無(wú)線通信終端的前提為可以很容易攜帶。因此，小型、輕量、低電力消耗是基本要求。一般而言，無(wú)線通信終端有著多功能化及高性能化的趨勢(shì)。即使如此，機(jī)器整體的小型、輕量、低電力消耗仍是基本要求。因此，內(nèi)置在機(jī)器中的無(wú)線通信功能方面，更須具備小型、輕量、薄型、低電力消耗的的特點(diǎn)。
以此為背景，在半導(dǎo)體集成電路中，針對(duì)多功能化、高集成化、高密度化等的開發(fā)正急速的進(jìn)行中。將包含電容器等無(wú)源元件的無(wú)線電路集成于一個(gè)芯片中或是一個(gè)模塊中的開發(fā)試驗(yàn)也正在進(jìn)行。最近，將以往模擬LSI與數(shù)字LSI為互相獨(dú)立的電路，做為模擬·數(shù)字混裝LSI來加以集成的開發(fā)工作也正在進(jìn)行中。
例如，把用于收發(fā)模擬信號(hào)的無(wú)線電路(模擬電路)，和PPL(PhaseLocked Loop)頻率合成器電路(數(shù)字電路)或?qū)λ瞻l(fā)的信號(hào)進(jìn)行數(shù)字信號(hào)處理的基帶信號(hào)處理電路(數(shù)字電路)集成于一個(gè)芯片中或是一個(gè)模塊中的開發(fā)正在進(jìn)行。
與將模擬電路與數(shù)字電路分別于不同芯片上加以構(gòu)成的情況相比，在模擬·數(shù)字混裝集成電路中是將模擬電路與數(shù)字電路混裝于一個(gè)半導(dǎo)體芯片上，且相互間距離較近。因此，數(shù)字電路所造成的極大噪聲很容易影響到靈敏度極高的模擬電路，而造成模擬信號(hào)特性的極大劣化。因此，如何降低模擬電路與數(shù)字電路的結(jié)合噪聲是極為重要的課題。
尤其是，在數(shù)字電路中供給有作為控制基準(zhǔn)的時(shí)鐘信號(hào)。在此情況下，若是在數(shù)字電路附近有模擬電路的話，則時(shí)鐘信號(hào)的高次諧波成分容易做為數(shù)字噪聲來流入于模擬電路中，造成以無(wú)線方式來所收發(fā)的模擬信號(hào)的特性產(chǎn)生極大惡化。例如，在收發(fā)聲音信號(hào)的情況下，會(huì)使接收的靈敏度降低而使音質(zhì)惡化，變得極為難聽。
因此，例如在模擬電路中形成高頻率電路等的前置部，在數(shù)字電路中形成基帶信號(hào)處理電路等，通過以功能單位來采用模擬電路與數(shù)字電路中的一方，在芯片布局上區(qū)分模擬電路區(qū)域與數(shù)字電路區(qū)域進(jìn)行布置。
然而，如

圖1所示，相應(yīng)模擬·數(shù)字混裝集成電路的用途的不同，在模擬電路區(qū)域中也會(huì)存在包含根據(jù)時(shí)鐘信號(hào)來進(jìn)行開關(guān)的電路的情況(在本說明書中，將根據(jù)時(shí)鐘信號(hào)而動(dòng)作的電路稱為開關(guān)電路)。
另一方面，產(chǎn)生時(shí)鐘信號(hào)的時(shí)鐘發(fā)生電路一般而言是設(shè)置在數(shù)字電路區(qū)域中。在此情況下，從設(shè)置在數(shù)字電路區(qū)域上的時(shí)鐘發(fā)生電路開始，至設(shè)置在模擬電路區(qū)域上的開關(guān)電路為止的時(shí)鐘線的布線長(zhǎng)度會(huì)變長(zhǎng)。然而，在高集成化、高密度化的模擬·數(shù)字混裝集成電路中，布線之間或是零件之間的間隔極為狹窄。因此，在長(zhǎng)長(zhǎng)的時(shí)鐘線中流動(dòng)的時(shí)鐘信號(hào)帶給周圍極大影響。
尤其是，在相當(dāng)于高頻率信號(hào)的收發(fā)部的高頻放大電路等處于時(shí)鐘線的附近的情況下，時(shí)鐘信號(hào)所造成的數(shù)字噪聲流入于高頻放大電路中，會(huì)使模擬信號(hào)的特性顯著惡化。因?yàn)闀r(shí)鐘信號(hào)的能量隨著頻率的變高而變大，因此上述的問題亦隨著頻率的變高而變得更顯著。

發(fā)明內(nèi)容
本發(fā)明為針對(duì)上述情況來加以開發(fā)的，其目的在于，可以抑制因流動(dòng)于時(shí)鐘線中的時(shí)鐘信號(hào)所造成的數(shù)字噪聲進(jìn)入模擬電路內(nèi)，而造成的模擬信號(hào)的質(zhì)量下降。
本發(fā)明的模擬·數(shù)字混裝集成電路，將模擬電路與數(shù)字電路混裝在同一半導(dǎo)體芯片上，其特征在于在所述半導(dǎo)體芯片中，具有模擬電路區(qū)域與數(shù)字電路區(qū)域，將產(chǎn)生時(shí)鐘信號(hào)的時(shí)鐘發(fā)生電路配置在所述數(shù)字電路區(qū)域內(nèi)，并將根據(jù)所述時(shí)鐘信號(hào)進(jìn)行開關(guān)動(dòng)作從而進(jìn)行模擬信號(hào)處理的開關(guān)電路配置在所述數(shù)字電路區(qū)域內(nèi)。
在此，上述開關(guān)電路最好是配置在上述時(shí)鐘發(fā)生電路的附近。
另外，本發(fā)明的模擬·數(shù)字混裝集成電路，將模擬電路與數(shù)字電路混裝在同一半導(dǎo)體芯片上，其特征在于所述半導(dǎo)體芯片包括根據(jù)第1頻率的時(shí)鐘信號(hào)進(jìn)行動(dòng)作從而進(jìn)行模擬信號(hào)處理的第1開關(guān)電路、根據(jù)頻率比第1頻率還高的第2頻率的時(shí)鐘信號(hào)進(jìn)行動(dòng)作從而進(jìn)行模擬信號(hào)處理的第2開關(guān)電路、以及產(chǎn)生所述第1及第2頻率的時(shí)鐘信號(hào)的時(shí)鐘發(fā)生電路，在所述半導(dǎo)體芯片中，具有模擬電路區(qū)域與數(shù)字電路區(qū)域，將所述第1開關(guān)電路配置在所述模擬電路區(qū)域內(nèi)，并將所述第2開關(guān)電路及所述時(shí)鐘發(fā)生電路配置在所述數(shù)字電路區(qū)域內(nèi)。
在此，上述第2開關(guān)電路最好配置在上述時(shí)鐘發(fā)生電路的附近。
本發(fā)明因采用了上述技術(shù)手段，所以不僅可以使從設(shè)置在半導(dǎo)體芯片的數(shù)字電路區(qū)域上的時(shí)鐘發(fā)生電路開始，至基于時(shí)鐘信號(hào)加以動(dòng)作的開關(guān)電路為止的時(shí)鐘線的布線長(zhǎng)度縮短，還可以使從時(shí)鐘線開始至模擬電路區(qū)域內(nèi)的模擬電路為止的距離盡可能拉長(zhǎng)。此外，還可以使開關(guān)電路本身與模擬電路區(qū)域內(nèi)的模擬電路之間的距離盡可能拉長(zhǎng)。
圖2為表示實(shí)施例1的模擬·數(shù)字混裝集成電路的芯片布局的例子。
圖3為表示實(shí)施例2的模擬·數(shù)字混裝集成電路的芯片布局的例子。
圖2為表示實(shí)施例1的模擬·數(shù)字混裝集成電路的芯片布局的例子。
如圖2所示，混裝了模擬電路與數(shù)字電路的本實(shí)施例的IC芯片10，將第1模擬電路3、基于時(shí)鐘信號(hào)CK進(jìn)行動(dòng)作并且輸入第1模擬電路3的輸出信號(hào)加以處理的開關(guān)電路4、輸入開關(guān)電路4的輸出信號(hào)加以處理的第2模擬電路5、以及產(chǎn)生上述時(shí)鐘信號(hào)CK的時(shí)鐘發(fā)生電路6加以集成。
此IC芯片10具有將模擬電路集中并加以集成的模擬電路區(qū)域1，以及將數(shù)字電路集中并加以集成的數(shù)字電路區(qū)域2。在模擬電路區(qū)域1與數(shù)字電路區(qū)域2的交界處，形成了防護(hù)環(huán)7。
在此所示的各電路3～6僅為集成于IC芯片10內(nèi)的電路的一部分，也可以將其它電路集成于IC芯片10內(nèi)。但模擬電路集成于模擬電路區(qū)域1中，數(shù)字電路集成于數(shù)字電路區(qū)域2中。
在本實(shí)施例中，在模擬電路區(qū)域1中，集成了第1模擬電路3及第2模擬電路5。此外，在數(shù)字電路區(qū)域2中，集成了開關(guān)電路4(不論其為模擬電路為數(shù)字電路)及時(shí)鐘發(fā)生電路6。
通過將第1模擬電路3及第2模擬電路5集成于模擬電路區(qū)域1中，而將作為它們之間的處理電路的開關(guān)電路4配置在數(shù)字電路區(qū)域2中，從而可以使第1模擬電路3與開關(guān)電路4之間、及開關(guān)電路4與第2模擬電路5之間的信號(hào)線8的布線長(zhǎng)度，比起往常的將開關(guān)電路4配置在模擬電路區(qū)域1中的情況要長(zhǎng)。
但是，因開關(guān)電路4與時(shí)鐘發(fā)生電路6之間的距離變短，可以使將時(shí)鐘信號(hào)CK供給至開關(guān)電路4的時(shí)鐘線9的布線長(zhǎng)度變短。對(duì)模擬電路而言，比起信號(hào)線8的布線長(zhǎng)度變長(zhǎng)的情況，極大數(shù)字噪聲的產(chǎn)生來源的時(shí)鐘線9延伸至模擬電路區(qū)域1中的情況更具有問題。
通過將開關(guān)電路4配置在數(shù)字電路區(qū)域2中，可以使時(shí)鐘線9不會(huì)進(jìn)入模擬電路區(qū)域1中，因此可以抑制時(shí)鐘信號(hào)CK所造成的數(shù)字噪聲流入于模擬電路內(nèi)。并且，因?yàn)樵谀M電路區(qū)域1與數(shù)字電路區(qū)域2之間設(shè)置了防護(hù)環(huán)7，因此可以確實(shí)的抑制數(shù)字噪聲的流入。
尤其是，在模擬電路區(qū)域1中存在著高靈敏度的高頻放大電路的情況下，更可以將高頻放大電路盡可能的配置在離時(shí)鐘線9愈遠(yuǎn)的地方。這樣，可以抑制時(shí)鐘信號(hào)CK所造成的數(shù)字噪聲流入于高頻放大電路中，因此可以抑制模擬信號(hào)特性的惡化。
此外，通過將開關(guān)電路4配置在數(shù)字電路區(qū)域2中，可以使開關(guān)電路4本身與模擬電路區(qū)域1內(nèi)的模擬電路為止的距離盡可能拉長(zhǎng)。此外，可以通過防護(hù)環(huán)7，將開關(guān)電路4與模擬電路區(qū)域1內(nèi)的模擬電路加以分隔。這樣，可以抑制在開關(guān)電路4所產(chǎn)生的開關(guān)噪聲流入于模擬電路內(nèi)，因此可以抑制模擬信號(hào)特性的惡化。
另外，數(shù)字電路區(qū)域2中的開關(guān)電路4的配置，為了盡量縮短時(shí)鐘線9的布線長(zhǎng)度，最好是位于時(shí)鐘發(fā)生電路6的附近。
(實(shí)施例2)接下來說明本發(fā)明的實(shí)施例2。
圖3為表示實(shí)施例2的模擬·數(shù)字混裝集成電路的芯片布局的例子。
本實(shí)施例IC芯片20將第1模擬電路21、基于第1時(shí)鐘信號(hào)CK1進(jìn)行動(dòng)作并且輸入第1模擬電路21的輸出信號(hào)加以處理的第1開關(guān)電路22、基于第2時(shí)鐘信號(hào)CK2進(jìn)行動(dòng)作并且輸入第1模擬電路21的輸出信號(hào)加以處理的第2開關(guān)電路23、輸入第1開關(guān)電路22的輸出信號(hào)加以處理的第2模擬電路24、輸入第2開關(guān)電路23的輸出信號(hào)加以處理的第3模擬電路25、以及產(chǎn)生上述時(shí)鐘信號(hào)CK1及CK2的時(shí)鐘發(fā)生電路26加以集成。
此IC芯片20也具有將模擬電路集中并加以集成的模擬電路區(qū)域1，以及將數(shù)字電路集中并加以集成的數(shù)字電路區(qū)域2。在模擬電路區(qū)域1與數(shù)字電路區(qū)域2的交界處，形成了防護(hù)環(huán)27。
關(guān)于所產(chǎn)生的第1及第2的時(shí)鐘信號(hào)CK1，CK2，在此，假設(shè)第2時(shí)鐘信號(hào)CK2的頻率比起第1時(shí)鐘信號(hào)CK1的頻率還高。因此，第2時(shí)鐘信號(hào)CK2的能量比起第1時(shí)鐘信號(hào)CK1的能量還高。
在此所示的各電路21～26僅為集成于IC芯片20內(nèi)的電路的一部分，也可以將其它電路集成于IC芯片20內(nèi)。但模擬電路集成于模擬電路區(qū)域1中，數(shù)字電路集成于數(shù)字電路區(qū)域2中。
在本實(shí)施例中，在模擬電路區(qū)域1中，集成了第1模擬電路21、第1開關(guān)電路22、第2模擬電路24、以及第3模擬電路25。此外，在數(shù)字電路區(qū)域2中，集成了第2開關(guān)電路23及時(shí)鐘發(fā)生電路26。
通過將第1模擬電路21及第3模擬電路25集成于模擬電路區(qū)域1中，而將作為它們之間的處理電路的第2開關(guān)電路23配置在數(shù)字電路區(qū)域2中，可以使第2開關(guān)電路23與時(shí)鐘發(fā)生電路26之間的距離變短，并且使將第2時(shí)鐘信號(hào)CK2供給至第2開關(guān)電路23的第2時(shí)鐘線29的布線長(zhǎng)度變短。
如上所述，第2時(shí)鐘信號(hào)CK2的頻率比起第1時(shí)鐘信號(hào)CK1的頻率還高。因此第二時(shí)鐘信號(hào)CK2的能量比起第1時(shí)鐘信號(hào)CK1的能量還高。因此，若是如此具有高能量的第2時(shí)鐘信號(hào)CK2所流經(jīng)的第2時(shí)鐘線29被引入模擬電路區(qū)域1之中的話，則容易使數(shù)字噪聲流入于模擬電路中。
然而，根據(jù)本實(shí)施例，因?yàn)槭菍⒌?開關(guān)電路23配置在數(shù)字電路區(qū)域2中，因此可以使第2時(shí)鐘線29不會(huì)進(jìn)入模擬電路區(qū)域1中，并因此可以抑制第2時(shí)鐘信號(hào)CK2所造成的數(shù)字噪聲流入于模擬電路內(nèi)。并且，因?yàn)樵谀M電路區(qū)域1與數(shù)字電路區(qū)域2之間設(shè)置了防護(hù)環(huán)7，因此可以確實(shí)的抑制數(shù)字噪聲的流入。
而為了使第2時(shí)鐘線29的布線長(zhǎng)度變短，因此位于數(shù)字電路區(qū)域2中的第2開關(guān)電路23的配置最好是位于時(shí)鐘發(fā)生電路26的附近。
另一方面，關(guān)于為第1模擬電路21及第2模擬電路24之間的處理電路的第1開關(guān)電路22，為與該第1及第2模擬電路21及24相同，均配置在模擬電路區(qū)域1中。與第2時(shí)鐘信號(hào)CK2相比較，供給至第1開關(guān)電路22的第1時(shí)鐘信號(hào)CK1的頻率較低，該第1時(shí)鐘信號(hào)CK1所造成的數(shù)字噪聲的影響并不會(huì)如此大。
因此，通過將第1開關(guān)電路22配置在模擬電路區(qū)域1中，雖然會(huì)使從時(shí)鐘發(fā)生電路6開始至第1開關(guān)電路22為止的第1時(shí)鐘線28的布線長(zhǎng)度稍微變長(zhǎng)，但是可以使在第1模擬電路21與第1開關(guān)電路22之間，以及在第1開關(guān)電路22與第2模擬電路24之間的信號(hào)線30的布線長(zhǎng)度變短。
本實(shí)施例的特征為，當(dāng)存在多個(gè)根據(jù)不同頻率的時(shí)鐘信號(hào)加以動(dòng)作的開關(guān)電路時(shí)，至少將時(shí)鐘信號(hào)的頻率較高且數(shù)字噪聲的影響較大的開關(guān)電路配置在數(shù)字電路區(qū)域2中。這樣，可以抑制具有較大能量的時(shí)鐘信號(hào)所造成的數(shù)字噪聲流入于模擬電路內(nèi)，并可以抑制模擬信號(hào)特性的惡化。
上述所示的各個(gè)實(shí)施例僅為實(shí)施本發(fā)明的具體例子，并不能由此來限定解釋本發(fā)明的技術(shù)性范圍。也就是說，本發(fā)明在不脫離其精神及主要特征之下，可以以各種形式來加以實(shí)施。
如以上的說明，根據(jù)本發(fā)明，不僅可以使從設(shè)置在半導(dǎo)體芯片的數(shù)字電路區(qū)域上的時(shí)鐘發(fā)生電路開始，至基于時(shí)鐘信號(hào)加以動(dòng)作的開關(guān)電路為止的時(shí)鐘線的布線長(zhǎng)度縮短，還可以使從時(shí)鐘線開始至模擬電路區(qū)域內(nèi)的模擬電路為止的距離盡可能拉長(zhǎng)。這樣，可以抑制使流動(dòng)于時(shí)鐘線中的時(shí)鐘信號(hào)所造成的數(shù)字噪聲流入于模擬電路內(nèi)，并可以降低模擬電路與數(shù)字電路之間的耦合噪聲。
本發(fā)明可以避免使流動(dòng)于時(shí)鐘線9中的時(shí)鐘信號(hào)所造成的數(shù)字噪聲被模擬電路吸收，以抑制模擬信號(hào)品質(zhì)的惡化。
權(quán)利要求
1.一種模擬·數(shù)字混裝集成電路，將模擬電路與數(shù)字電路混裝在同一半導(dǎo)體芯片上，其特征在于在所述半導(dǎo)體芯片中，具有模擬電路區(qū)域與數(shù)字電路區(qū)域，將產(chǎn)生時(shí)鐘信號(hào)的時(shí)鐘發(fā)生電路配置在所述數(shù)字電路區(qū)域內(nèi)，并將根據(jù)所述時(shí)鐘信號(hào)進(jìn)行開關(guān)動(dòng)作從而進(jìn)行模擬信號(hào)處理的開關(guān)電路配置在所述數(shù)字電路區(qū)域內(nèi)。
2.如權(quán)利要求1所述的模擬·數(shù)字混裝集成電路，其特征在于將所述開關(guān)電路配置在所述時(shí)鐘發(fā)生電路的附近。
3.一種模擬·數(shù)字混裝集成電路，將模擬電路與數(shù)字電路混裝在同一半導(dǎo)體芯片上，其特征在于所述半導(dǎo)體芯片包括根據(jù)第1頻率的時(shí)鐘信號(hào)進(jìn)行動(dòng)作從而進(jìn)行模擬信號(hào)處理的第1開關(guān)電路、根據(jù)頻率比第1頻率還高的第2頻率的時(shí)鐘信號(hào)進(jìn)行動(dòng)作從而進(jìn)行模擬信號(hào)處理的第2開關(guān)電路、以及產(chǎn)生所述第1及第2頻率的時(shí)鐘信號(hào)的時(shí)鐘發(fā)生電路，在所述半導(dǎo)體芯片中，具有模擬電路區(qū)域與數(shù)字電路區(qū)域，將所述第1開關(guān)電路配置在所述模擬電路區(qū)域內(nèi)，并將所述第2開關(guān)電路及所述時(shí)鐘發(fā)生電路配置在所述數(shù)字電路區(qū)域內(nèi)。
4.如權(quán)利要求3所述的模擬·數(shù)字混裝集成電路，其特征在于將所述第2開關(guān)電路配置在所述時(shí)鐘發(fā)生電路的附近。
全文摘要
一種模擬·數(shù)字混裝集成電路，將IC芯片(10)從布局上來分為模擬電路區(qū)域(1)與數(shù)字電路區(qū)域(2)，除了將產(chǎn)生時(shí)鐘信號(hào)(CK)的時(shí)鐘發(fā)生電路(6)配置在數(shù)字電路區(qū)域(2)之外，還將由時(shí)鐘信號(hào)(CK)來進(jìn)行開關(guān)動(dòng)作的開關(guān)電路(4)配置在數(shù)字電路區(qū)域(2)，使從時(shí)鐘發(fā)生電路(6)開始至開關(guān)電路(4)為止的時(shí)鐘線(9)的布線長(zhǎng)度縮短，還可以使從時(shí)鐘線(9)開始至模擬電路區(qū)域(1)內(nèi)的模擬電路為止的距離盡可能拉長(zhǎng)，從而可以使流動(dòng)在時(shí)鐘線(9)中的時(shí)鐘信號(hào)所造成的數(shù)字噪聲，避免流入于模擬電路內(nèi)。
文檔編號(hào)G11C27/00GK1465103SQ02802480
公開日2003年12月31日 申請(qǐng)日期2002年7月10日 優(yōu)先權(quán)日2001年7月23日
發(fā)明者烏谷宗宏 申請(qǐng)人:新瀉精密株式會(huì)社