用于電源集成電路的數(shù)字電壓補(bǔ)償?shù)闹谱鞣椒?br> 【專利摘要】本發(fā)明提供了用于電源集成電路中的數(shù)字電壓補(bǔ)償?shù)南到y(tǒng)和方法。在至少一個(gè)實(shí)施方案中，方法包括接收數(shù)字電壓碼，所述數(shù)字電壓碼對應(yīng)于輸出電壓值；在第一計(jì)數(shù)器上設(shè)置輸出計(jì)數(shù)使其從對應(yīng)于當(dāng)前電壓碼值的當(dāng)前第一數(shù)字計(jì)數(shù)向?qū)?yīng)于新電壓碼值的目標(biāo)第一數(shù)字計(jì)數(shù)改變；以及當(dāng)接收到所述新電壓碼值時(shí)在第二計(jì)數(shù)器上將第二計(jì)數(shù)設(shè)置成偏移計(jì)數(shù)值。所述方法還包括組合所述第二計(jì)數(shù)與所述輸出計(jì)數(shù)來形成組合計(jì)數(shù)值；以及當(dāng)所述第一計(jì)數(shù)器達(dá)到所述目標(biāo)第一數(shù)字計(jì)數(shù)時(shí)使所述第二計(jì)數(shù)值從所述偏移計(jì)數(shù)值遞減到零。
【專利說明】用于電源集成電路的數(shù)字電壓補(bǔ)償
[0001]相關(guān)申請案的交叉參考
[0002]本申請案要求2013年3月15日申請的美國臨時(shí)申請案第61/792，745號的優(yōu)先權(quán)的權(quán)利，所述申請案的公開內(nèi)容以引用方式并入本文中。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明大體上涉及用于處理單元的電源，且尤其涉及用于在不同電壓電平之間的轉(zhuǎn)變時(shí)減少遲滯的系統(tǒng)和方法，其中電壓由電源供應(yīng)。
[0004]發(fā)明背景
[0005]用于中央處理單元(CPU)的控制器通常用客戶指定的輸出阻抗運(yùn)作。例如，隨著電流升高，電源的輸出電壓(Vg)以受控方式從請求(VID)電壓降低。當(dāng)要求控制器改變其VID電壓時(shí)，額外負(fù)載電流被供出到輸出濾波電容器(VID上升)或從濾波電容器匯入額外負(fù)載電流(VID下降)。但是，控制器無法區(qū)分這個(gè)額外電流與正常負(fù)載電路，造成的遲滯和舍入。有時(shí)，轉(zhuǎn)變到新VID電壓的可容許時(shí)間由CPU的設(shè)計(jì)要求來指定，且發(fā)送信號到CPU表明不同電壓電平之間的轉(zhuǎn)變完成。如果Vg遲滯，那么CPU會施加高電流負(fù)載到未準(zhǔn)備好的，導(dǎo)致下降為低于所請求的電壓。
發(fā)明概要
[0006]提供了用于電源集成電路中的數(shù)字電壓補(bǔ)償?shù)南到y(tǒng)和方法。在至少一個(gè)實(shí)施方案中，方法包括接收數(shù)字電壓碼，所述數(shù)字電壓碼對應(yīng)于輸出電壓值；在第一計(jì)數(shù)器上設(shè)置輸出計(jì)數(shù)使其從對應(yīng)于當(dāng)前電壓碼值的當(dāng)前第一數(shù)字計(jì)數(shù)向?qū)?yīng)于新電壓碼值的目標(biāo)第一數(shù)字計(jì)數(shù)改變；以及當(dāng)接收到所述新電壓碼值時(shí)在第二計(jì)數(shù)器上將第二計(jì)數(shù)設(shè)置成偏移計(jì)數(shù)值。所述方法還包括組合所述第二計(jì)數(shù)與所述輸出計(jì)數(shù)來形成組合計(jì)數(shù)值；以及當(dāng)所述第一計(jì)數(shù)器達(dá)到所述目標(biāo)第一數(shù)字計(jì)數(shù)時(shí)使所述第二計(jì)數(shù)值從所述偏移計(jì)數(shù)值遞減到零。
[0007]附圖簡述
[0008]應(yīng)理解附圖僅描繪示例性實(shí)施方案且因此不應(yīng)被認(rèn)為限制范圍，將通過使用附圖以額外特征和細(xì)節(jié)描述示例性實(shí)施方案，其中:
[0009]圖1是本公開內(nèi)容中描述的一個(gè)實(shí)施方案中的用于管理提供到處理器的電壓的開關(guān)電壓調(diào)節(jié)器的方塊圖；
[0010]圖2是本公開內(nèi)容中描述的一個(gè)實(shí)施方案中的電源電路的示意圖；
[0011]圖3A和圖3B是圖示由現(xiàn)有技術(shù)電源電路響應(yīng)于處理器所請求的電壓而提供的不同電壓的圖；
[0012]圖4A和圖4B是圖示本公開內(nèi)容中描述的一個(gè)實(shí)施方案中的由電源電路響應(yīng)于處理器所請求的電壓而提供的補(bǔ)償電壓的圖；和
[0013]圖5是本公開內(nèi)容中描述的一個(gè)實(shí)施方案中的響應(yīng)于數(shù)字電壓碼提供電壓的方法的流程圖。
[0014]根據(jù)通常的做法，所描述的不同部件不按規(guī)定比例繪制而是繪制成強(qiáng)調(diào)與示例性實(shí)施方案有關(guān)的特定部件。
[0015]附圖中主要元件符號說明
[0016]100開關(guān)調(diào)節(jié)器
[0017]102處理器
[0018]104數(shù)字模擬轉(zhuǎn)換器(DAC)
[0019]106誤差放大器和補(bǔ)償電路
[0020]108下降電路
[0021]109偏移計(jì)數(shù)器
[0022]110調(diào)制器
[0023]111輸出濾波器
[0024]113控制電路
[0025]115正常計(jì)數(shù)器
[0026]117電力開關(guān)
[0027]200開關(guān)電壓調(diào)節(jié)器
[0028]206誤差放大器和補(bǔ)償電路
[0029]208下降電路
[0030]210調(diào)制器
[0031]212反饋電壓信號
[0032]214反饋電阻器
[0033]216電阻器
[0034]217電力開關(guān)
[0035]218電容器
[0036]220反饋節(jié)點(diǎn)
[0037]222電阻器
[0038]224電容器
[0039]226電容器
[0040]228誤差控制信號
[0041]230放大器
[0042]300A圖
[0043]300B圖
[0044]302請求的 VID
[0045]304A提供的電壓
[0046]304B提供的電壓
[0047]306高電壓電平
[0048]308低電壓電平
[0049]402請求的 VID
[0050]404A提供的電壓
[0051]404B提供的電壓
[0052]406電壓電平
[0053]408電壓電平
[0054]410偏移
[0055]412線性倒計(jì)數(shù)
[0056]414指數(shù)倒計(jì)數(shù)
[0057]500方法
[0058]502方法
[0059]504方法
[0060]506方法
[0061]508方法
[0062]510方法
[0063]514方法
[0064]516方法
[0065]518方法

【具體實(shí)施方式】
[0066]在下文詳細(xì)描述中，對形成本文一部分的附圖進(jìn)行參考，且其中通過圖示來示出特定說明性實(shí)施方案。然而，應(yīng)理解可使用其它實(shí)施方案且可做出邏輯、機(jī)械和電學(xué)變更。此外，附圖和詳述中呈現(xiàn)的方法不應(yīng)解釋為限制單獨(dú)步驟可實(shí)施的次序。因此，下文詳細(xì)描述不應(yīng)具限制意義。
[0067]為中央處理單元(CPU)提供核心供應(yīng)電壓的電源電路一般用指定的輸出阻抗運(yùn)作，即，隨著負(fù)載電流升高，輸出電壓以受控方式從請求的電壓降低。當(dāng)要求電源電路將提供的電壓改變成新值時(shí)，額外負(fù)載電流按需要而被供出到輸出濾波器中的電容器或從輸出濾波器中的電容器匯入，以對電容器充電或放電。電源電路可能無法區(qū)分這個(gè)額外電流與正常負(fù)載電路，造成輸出電壓在其移動到新電壓值時(shí)的遲滯和舍入。CPU制造商可指定可容許時(shí)間移動到新電壓，且可施以要求使得電源電路發(fā)送信號到CPU表明在可容許時(shí)間內(nèi)就好像無額外電流地供應(yīng)了新電壓。如果電壓已經(jīng)遲滯同時(shí)到電源的CPU的電流負(fù)載增加，相當(dāng)于較高目標(biāo)核心電壓，那么較低(遲滯)輸出電壓會造成輸出電壓下降為低于CPU適當(dāng)運(yùn)作所需的最小電壓。
[0068] 電源電路通常含有控制電路，所述控制電路包括寄存器，以保存對應(yīng)于請求的供應(yīng)電壓的數(shù)字碼；計(jì)數(shù)器，以饋送數(shù)字模擬轉(zhuǎn)換器(DAC)，其中DAC產(chǎn)生輸出電壓的參考；和數(shù)字構(gòu)件，以確定寄存器和計(jì)數(shù)器的相對值。當(dāng)接收到高于現(xiàn)有DAC計(jì)數(shù)器輸出的請求的電壓碼(VID)時(shí)，計(jì)數(shù)器開始計(jì)數(shù)(通過時(shí)鐘信號)直到其數(shù)字輸出等于寄存器的內(nèi)容(保存對應(yīng)于請求的供應(yīng)輸出電壓的碼)。如下文論述，根據(jù)本發(fā)明的實(shí)施方案，在向上轉(zhuǎn)變開始時(shí)將偏移量添加到計(jì)數(shù)，且偏移計(jì)數(shù)饋送驅(qū)動參考電壓的DAC。當(dāng)正常計(jì)數(shù)達(dá)到目標(biāo)值使得其等于寄存器時(shí)，偏移計(jì)數(shù)被倒計(jì)數(shù)到零。當(dāng)VID碼向上調(diào)整輸出電壓時(shí)，偏移量的添加不會造成電源輸出電壓的遲滯，從而當(dāng)VID碼向下調(diào)整電源輸出電壓時(shí)不會造成任何不期望的下沖。
[0069]圖1是用于管理供應(yīng)到處理器102的電力的開關(guān)電壓調(diào)節(jié)器100的方塊圖。處理器102可以是被構(gòu)造成執(zhí)行機(jī)械可讀指令的任何裝置。例如，處理器102可以用作為CPU并且上文和下文如此使用，術(shù)語CPU和處理器可互換。當(dāng)執(zhí)行指令時(shí)，處理器102消耗通過開關(guān)電壓調(diào)節(jié)器100提供給處理器102的電力。在某些實(shí)施項(xiàng)中，由處理器102消耗的電量取決于處理器102的計(jì)算負(fù)載(即，時(shí)鐘速度)。例如，當(dāng)在較短時(shí)段內(nèi)要求處理器102執(zhí)行許多指令時(shí)，與處理器102處于空閑狀態(tài)相比，處理器102會需要更高供應(yīng)電壓并且會消耗更多電力。在某些實(shí)施方案中，為了實(shí)施計(jì)算，處理器102請求在其增大其時(shí)鐘速度之前增大通過開關(guān)電壓調(diào)節(jié)器100提供的電壓。另外，電壓的增大會具有相關(guān)時(shí)限，在所述時(shí)限內(nèi)開關(guān)電壓調(diào)節(jié)器100將提供增大的電壓。如果增大的供應(yīng)電壓在時(shí)限內(nèi)未被提供給處理器102，那么會破壞由處理器102的指令執(zhí)行。
[0070]在至少一個(gè)實(shí)施項(xiàng)中，當(dāng)處理器請求電壓增大時(shí)，處理器102發(fā)送數(shù)字電壓(VID)請求到開關(guān)電壓調(diào)節(jié)器100，其將數(shù)字VID請求傳送到控制數(shù)字模擬轉(zhuǎn)換器(DAC) 104的控制電路113。數(shù)字VID請求要求來自電源電路100的特定電壓電平。響應(yīng)于數(shù)字VID請求，控制電路113指示DAC104來將數(shù)字VID請求的模擬表示作為參考電壓發(fā)送到誤差放大器和補(bǔ)償電路106。除了從DAC104接收的模擬參考電壓之外，誤差放大器和補(bǔ)償電路106還從方塊108接收下降電流，其中下降電流是與處理器102所使用的負(fù)載電流總和成比例的電流并且可包括在編程輸出電壓改變期間使輸出濾波器111中的濾波電容器充電或放電所需的電流。隨著誤差放大器和補(bǔ)償電路106從108接收下降電流，開關(guān)電壓調(diào)節(jié)器100的輸出電壓隨著下降電流增大而以受控方式降低。歸因于當(dāng)供應(yīng)電壓對應(yīng)于由處理器102發(fā)布的VID變化而改變時(shí)使輸出濾波器111的輸出電容器充電或放電所需的電流，額外下降電流由下降電路108供出到電路106或從電路106匯入。因?yàn)檎`差放大器和補(bǔ)償電路106由于編程從正常下降電流的改變因負(fù)載電流改變而改變而無法區(qū)分下降電流的改變，故當(dāng)根據(jù)來自處理器102的請求VID改變而改變時(shí)，開關(guān)電壓調(diào)節(jié)器100輸出Vf5a遲滯并舍入。在升高請求電壓的情況下，歸因于下降電流108的遲滯和舍入會造成開關(guān)電壓調(diào)節(jié)器100立即提供小于請求電壓的電壓并且會導(dǎo)致破壞執(zhí)行指令。在降低請求電壓的情況下，遲滯和舍入會造成處理器比所需暫時(shí)消耗更多的電力來執(zhí)行指令，但是在向下Vf5^周整期間的遲滯不會導(dǎo)致破壞處理器運(yùn)作。由誤差放大器和補(bǔ)償電路106提供的電壓被輸入到調(diào)制器110 (通常是脈沖寬度調(diào)制器PWM)中。調(diào)制器110控制電力開關(guān)117，其提供相電壓。相電壓由產(chǎn)生輸出電壓到處理器102的輸出濾波器111進(jìn)行濾波。另外，電力開關(guān)117和輸出濾波器111耦接到外部系統(tǒng)的電源Vf5入。
[0071]為了防止開關(guān)電壓調(diào)節(jié)器100在響應(yīng)于請求電壓的向上改變時(shí)發(fā)生遲滯和舍入，由控制電路113發(fā)送到DAC104的數(shù)據(jù)被偏移使得提供到誤差放大器和補(bǔ)償電路106的電壓參考在輸出電壓達(dá)到目標(biāo)電壓所需的時(shí)間之前達(dá)到并且超過請求的目標(biāo)電壓(即其過沖對應(yīng)于新VID碼的目標(biāo)參考電壓)。例如，當(dāng)處理器102請求高于先前VID的新VID時(shí)，開關(guān)電壓調(diào)節(jié)器100中的控制電路113接收請求的VID并且可初始化兩個(gè)計(jì)數(shù)器:正常(VID)計(jì)數(shù)器和偏移計(jì)數(shù)器109。偏移計(jì)數(shù)器109輸出被添加到正常計(jì)數(shù)器115，其被發(fā)送到DAC104來控制由DAC104提供的參考電壓。正常計(jì)數(shù)器115計(jì)數(shù)到請求的新目標(biāo)電壓，接著停止。當(dāng)正常計(jì)數(shù)器115正在計(jì)數(shù)時(shí)偏移計(jì)數(shù)器109可以是固定值，且當(dāng)正常計(jì)數(shù)器115達(dá)到目標(biāo)值時(shí)，偏移計(jì)數(shù)器109開始倒計(jì)數(shù)到零。因此，由控制電路113提供到DAC104的數(shù)字計(jì)數(shù)和由DAC104提供到誤差放大器和補(bǔ)償電路106的模擬參考是一種在VID開始改變時(shí)，在VID碼開始改變之前始于較高(偏移)值而不是參考電壓并且達(dá)到超過請求的最終目標(biāo)電壓的值，接著驟降回到請求的目標(biāo)電壓的電壓。由于適當(dāng)選擇了偏移，所以開關(guān)電壓調(diào)節(jié)器100的輸出電壓在請求時(shí)間內(nèi)達(dá)到請求的目標(biāo)電壓、略微過沖請求的目標(biāo)電壓并且轉(zhuǎn)變回到請求的目標(biāo)電壓。對于低于當(dāng)前電壓值的請求的VID值而言，可實(shí)施相同功能。當(dāng)處理器102請求低于當(dāng)前接收電壓的電壓時(shí)，控制電路113從正常計(jì)數(shù)器115減去偏移計(jì)數(shù)并且將新計(jì)數(shù)提供到DAC104，當(dāng)正常計(jì)數(shù)器115達(dá)到目標(biāo)值時(shí)，偏移計(jì)數(shù)向零遞減。由于偏移量，所以由DAC104提供的參考電壓變得低于最終目標(biāo)電壓并接著驟升回到目標(biāo)電壓。因?yàn)橐恍┫到y(tǒng)會對過低輸出電壓極其敏感，所以當(dāng)電壓從較高電壓轉(zhuǎn)變到較低電壓時(shí)，可使用較小偏移量(或不使用偏移量)。
[0072]圖2是示例性開關(guān)電壓調(diào)節(jié)器200的示意圖。如圖示，誤差放大器和補(bǔ)償電路206提供圖1中的誤差放大器和補(bǔ)償電路106的更詳細(xì)圖。其它電路對應(yīng)于圖1中與其相似命名的電路。即，202對應(yīng)于102、204對應(yīng)于104、208對應(yīng)于108、209對應(yīng)于109、210對應(yīng)于110,211對應(yīng)于111、213對應(yīng)于113,215對應(yīng)于115且217對應(yīng)于117。
[0073]在某些實(shí)施項(xiàng)中，誤差放大器和補(bǔ)償電路206接收三個(gè)輸入并且將控制信號228輸出到調(diào)制器210。三個(gè)輸入是來自DAC204的參考電壓、來自208的下降電流和來自開關(guān)電壓調(diào)節(jié)器200輸出端的反饋電壓信號212誤差放大器和補(bǔ)償電路206和調(diào)制器210使用三個(gè)輸入來調(diào)整電力開關(guān)217的開關(guān)頻率和/或脈沖寬度以維持大致對應(yīng)于由DAC204供應(yīng)的參考值的輸出電壓。誤差放大器和補(bǔ)償電路206可控制增益和相特性來滿足將電力提供到負(fù)載的期望精度和響應(yīng)時(shí)間。在某些實(shí)施方案中，誤差放大器230是集成控制器電路的一部分而誤差放大器和補(bǔ)償電路206的電阻器和電容器是外部組件。在其它實(shí)施方案中，誤差放大器和補(bǔ)償電路206的電阻器和電容器也是集成控制器電路的一部分。
[0074]在至少一個(gè)實(shí)施項(xiàng)中，誤差放大器230可以是差動放大器，其從DAC204接收參考電壓并且放大參考電壓與反饋節(jié)點(diǎn)220處的電壓之間的差值。誤差放大器和補(bǔ)償電路206組件可包括電阻器214、216和222以及電容器218、224和226。為了減小作為輸出電流的函數(shù)的輸出電壓，來自208的下降電流被傳送通過反饋電阻器214。來自208的較高下降電流(對應(yīng)于較高調(diào)節(jié)器輸出電流)增大了電阻器216上的電壓降，從而造成較低的輸出電壓
誤差放大器和補(bǔ)償電路206的補(bǔ)償電路是誤差放大器和補(bǔ)償電路206中的可能補(bǔ)償電路的單一實(shí)施。本領(lǐng)域技術(shù)人員將理解可能存在并且本文設(shè)想有補(bǔ)償電路的許多其它實(shí)施。
[0075]在某些現(xiàn)有技術(shù)實(shí)施項(xiàng)中，當(dāng)因來自處理器或請求電壓改變的其它裝置的請求VID碼改變而改變時(shí)，電源電路(諸如開關(guān)電壓調(diào)節(jié)器100)可不充分補(bǔ)償或過度補(bǔ)償過剩的下降電流。圖3A和圖3B是圖示由電源電路提供的輸出電壓與來自處理器的請求VID比較的圖。例如，圖3A是圖示由不充分補(bǔ)償?shù)碾娫措娐讽憫?yīng)于請求較高電壓電平308和較低電壓電平306兩者的請求VID302而提供的電壓304A的圖300A。如圖3A中所示，當(dāng)電源電路不充分補(bǔ)償(或完全不補(bǔ)償)改變所引起的下降電流改變，并且請求的VID302從低電壓電平308上升到高電壓電平306時(shí)，提供的輸出電壓304A滯后于請求的VID302，使得當(dāng)請求的VID302從低電壓電平308移動到高電壓電平306時(shí)，提供的電壓304A在一段時(shí)間內(nèi)小于請求的VID302。因?yàn)樘峁┑碾妷?04A小于請求的VID302，所以處理器的運(yùn)行會受到負(fù)面影響。相反，當(dāng)請求的VID從高電壓電平306移動到低電壓電平308時(shí)，提供的電壓304A仍滯后于請求的VID302，但是由于請求的VID從高電壓電平306移動到低電壓電平308，所以提供的電壓304A滯后于請求的VID302造成提供的電壓304A高于請求的VID302。當(dāng)提供的電壓304A高于請求的VID302時(shí)，處理器能夠正確發(fā)揮功能但會比所需或比期望暫時(shí)汲取更多的電力。
[0076]在替代現(xiàn)有技術(shù)實(shí)施方案中，在誤差放大器的倒相輸入與地面之間具有現(xiàn)有技術(shù)的基于R-C的補(bǔ)償，輸出電壓會被過度補(bǔ)償。圖3B是圖示由這種過度補(bǔ)償?shù)碾娫措娐讽憫?yīng)于請求較高電壓電平308和較低電壓電平306兩者的請求VID302而提供的電壓304B的圖300B。如圖3B中所示，在電源電路過度補(bǔ)償下降電流改變，引起V輸出因VID碼改變而改變的情況下，請求的VID302從低電壓電平308上升到高電壓電平306，提供的電壓304B與請求的VID302 —起上升但因上升到高于高電壓電平306的電壓電平并且接著向下轉(zhuǎn)變回到高電壓電平306而過沖高電壓電平306。與圖3A的不充分補(bǔ)償?shù)碾娫措娐沸纬蓪Ρ?，通過過沖高電壓電平306，當(dāng)請求的VID302從低電壓電平308轉(zhuǎn)變到高電壓電平306時(shí)提供的電壓304B等于或高于請求的VID302。因?yàn)樘峁┑碾妷?04B高于請求的VID302，所以接收提供的電壓304B的處理器的性能不會受到負(fù)面影響。相反，當(dāng)請求的VID302從高電壓電平306轉(zhuǎn)變到低電壓電平308時(shí)，過度補(bǔ)償?shù)碾娫措娐窌?fù)面影響處理器的性能。例如，因?yàn)樘峁┑碾妷?04B由過度補(bǔ)償?shù)碾娫措娐诽峁?，所以提供的電?04B將低電壓電平308下沖到低于低電壓電平308的電壓電平。因?yàn)樘峁┑碾妷?04B下沖低電壓電平308，所以當(dāng)請求的VID302從高電壓電平306轉(zhuǎn)變到低電壓電平308時(shí)處理器的性能會受損。
[0077]在某些現(xiàn)有技術(shù)實(shí)施項(xiàng)中，如圖2中的補(bǔ)償電路206中所示，將外部分立組件添加到不充分補(bǔ)償?shù)南到y(tǒng)中會將所述系統(tǒng)改變成過度補(bǔ)償?shù)南到y(tǒng)。例如，如果串聯(lián)電阻器/電容器組合從反饋節(jié)點(diǎn)220連接到地面，那么當(dāng)220移動到更高或更低來遵循DAC204電壓的增大或降低時(shí)，添加的電路在電壓轉(zhuǎn)變期間將從220匯入電流或?qū)㈦娏鞴┏龅?20中。但是，當(dāng)DAC204電壓增大或降低時(shí)，添加相同補(bǔ)償。例如,如果系統(tǒng)響應(yīng)如同圖3A中且添加恰當(dāng)?shù)拇?lián)電阻器/電容器組合來實(shí)現(xiàn)圖3B的向上方向的期望響應(yīng)，那么系統(tǒng)還將在圖3B的向下方向給出不期望的下沖響應(yīng)。
[0078]當(dāng)電源電路被不充分補(bǔ)償或未被補(bǔ)償時(shí)，因編程改變引起的下降電流的作用，上文關(guān)于圖1描述的本發(fā)明的DAC偏移方法可用來確保由電源電路提供的電壓等于或大于對應(yīng)于向上轉(zhuǎn)變期間來自處理器的VID碼的電壓，或者更緊密遵循期望的向下轉(zhuǎn)變。圖4A和圖4B是圖示當(dāng)電源電路從DAC (包括根據(jù)本發(fā)明的DAC偏移量)接收參考電壓時(shí)，由電源電路提供的電壓與對應(yīng)于來自處理器的VID碼的參考電壓比較的圖。
[0079]圖4A是圖示當(dāng)請求的VID402從低電壓電平408轉(zhuǎn)變到高電壓電平406時(shí)，具有由電源電路提供的電壓404A的DAC偏移量的實(shí)施的圖。如所示，當(dāng)請求的VID402開始從低電壓電平408轉(zhuǎn)變到高電壓電平406時(shí)，偏移量410由DAC添加到提供的電壓404A。在至少一個(gè)實(shí)施項(xiàng)中，偏移量410作為偏移計(jì)數(shù)存在，其被添加到開始從對應(yīng)于電壓電平408的低VID值計(jì)數(shù)到對應(yīng)于電壓電平406的高VID值的正常計(jì)數(shù)。當(dāng)正常計(jì)數(shù)達(dá)到對應(yīng)于電壓電平406的高電平時(shí)，DAC開始將偏移計(jì)數(shù)向零倒計(jì)數(shù)。通過施加偏移量410，提供的電壓404A過沖由處理器或其它裝置請求的電壓，使得提供的電壓404A高于請求的VID402。
[0080]在某些實(shí)施項(xiàng)中，偏移量隨著請求的VID碼改變的增加(Λ VID)而增大，使得偏移量410可被計(jì)算為等于KjK2AVID,其中K1是編程偏移量，K2是編程增益且Λ VID是對應(yīng)于高電壓電平406的VID碼與對應(yīng)于低電壓電平408的VID碼之間的差值。另外，當(dāng)偏移量410向零倒計(jì)數(shù)時(shí)，使用線性倒計(jì)數(shù)412或指數(shù)倒計(jì)數(shù)414可使偏移量趨于零。也設(shè)想本領(lǐng)域技術(shù)人員已知的替代其它倒計(jì)數(shù)方法(功能)來將偏移計(jì)數(shù)向零倒計(jì)數(shù)。在某些實(shí)施項(xiàng)中，當(dāng)偏移量被線性倒計(jì)數(shù)時(shí)，存在提供的電壓404A會變成小于請求的VID402的風(fēng)險(xiǎn)。通過將偏移計(jì)數(shù)指數(shù)地向零轉(zhuǎn)變，降低了提供的電壓404A變成小于請求的VID402的風(fēng)險(xiǎn)。另外，在某些實(shí)施方案中，偏移量410受限在某一值內(nèi)。
[0081]圖4B是圖示當(dāng)請求的VID402從對應(yīng)于高電壓電平406的高值轉(zhuǎn)變到對應(yīng)于電壓電平408的低值時(shí)，具有由電源電路提供的電壓404B的根據(jù)本發(fā)明的DAC偏移量的實(shí)施的圖。如所示，當(dāng)請求的VID402開始從高電壓電平406轉(zhuǎn)變到低電壓電平408時(shí)，負(fù)偏移量410由DAC添加到提供的電壓404b。在至少一個(gè)實(shí)施項(xiàng)中，偏移量410作為偏移計(jì)數(shù)存在，其從開始從高電平計(jì)數(shù)到低電平的正常計(jì)數(shù)中減去。當(dāng)正常計(jì)數(shù)達(dá)到對應(yīng)于電壓電平408的低電平時(shí)，DAC開始將偏移計(jì)數(shù)向零返回計(jì)數(shù)。通過施加偏移量410，提供的電壓404B能夠更快向低電壓電平408移動。同樣，當(dāng)請求的VID402從高電壓電平406轉(zhuǎn)變到低電壓電平408時(shí)，可以使用線性倒計(jì)數(shù)412、指數(shù)倒計(jì)數(shù)414和類似倒計(jì)數(shù)來將負(fù)偏移計(jì)數(shù)計(jì)數(shù)回到零。當(dāng)下沖是不期望的情況下，在向下VID碼調(diào)整中施加的負(fù)偏移量可被消除(S卩，僅在向上VID碼調(diào)整期間施加偏移量)或替代地，可在VID計(jì)數(shù)器達(dá)到對應(yīng)于目標(biāo)電平408的較低目標(biāo)值之前開始偏移計(jì)數(shù)器的倒計(jì)數(shù)。
[0082]圖5是用于偏移提供到誤差放大器的DAC參考電壓的方法500的流程圖。為了偏移DAC參考電壓，方法500開始于502，其中接收數(shù)字電壓改變請求。例如，處理器將新VID碼發(fā)送到控制電路。接著方法500進(jìn)行到504，其中基于新VID碼與對應(yīng)于現(xiàn)有DAC電壓的現(xiàn)有VID碼的比較來計(jì)算數(shù)字偏移量。接著方法500進(jìn)行到506，其中數(shù)字偏移量用來預(yù)設(shè)偏移計(jì)數(shù)器并且所述數(shù)字偏移量被添加到VID計(jì)數(shù)器的數(shù)值，VID計(jì)數(shù)器接著開始向其對應(yīng)于新VID碼的新目標(biāo)值計(jì)數(shù)。VID計(jì)數(shù)器和偏移計(jì)數(shù)器的總和的數(shù)值由DAC使用來提供模擬參考電壓。另外，VID (正常)計(jì)數(shù)器基于數(shù)字電壓請求(新VID碼)是否向較高或較低值(對應(yīng)于較高或較低新目標(biāo)輸出電壓)轉(zhuǎn)變而遞增或遞減。
[0083]在至少一個(gè)示例性實(shí)施項(xiàng)中，方法500進(jìn)行到508來確定VID計(jì)數(shù)器輸出值和新VID目標(biāo)值是否彼此相等。如果VID計(jì)數(shù)器輸出值和目標(biāo)值不彼此相等，那么方法500進(jìn)行到510，其中VID計(jì)數(shù)器向新目標(biāo)值計(jì)數(shù)。如果VID計(jì)數(shù)器的輸出值和新目標(biāo)值彼此相等，那么方法500進(jìn)行到512，其中VID計(jì)數(shù)器停止并且偏移計(jì)數(shù)器向零遞減。因此，方法500進(jìn)行到514來確定偏移計(jì)數(shù)器是否等于零。如果偏移計(jì)數(shù)不等于零，那么方法500進(jìn)行到516，其中偏移計(jì)數(shù)向零計(jì)數(shù)(遞減)。如果偏移計(jì)數(shù)等于零，那么方法500進(jìn)行到518，其中對應(yīng)于新VID碼的新目標(biāo)值被提供到DAC，其中電源電路接著將請求電壓提供到處理器?？山?jīng)由調(diào)制用于使偏移計(jì)數(shù)器遞減的計(jì)數(shù)器頻率而實(shí)施不同計(jì)數(shù)分布(例如線性、指數(shù)等)。
[0084]示例性實(shí)施方案
[0085]實(shí)例I包括一種提供輸出電壓的電源,所述電源包括:誤差放大器，其基于將參考電壓與表示輸出電壓的反饋電壓進(jìn)行比較來控制電源，誤差放大器的一個(gè)輸入端經(jīng)由至少一個(gè)電阻器被耦接到反饋電壓，其中誤差放大器接收通過反饋電壓的輸出電壓表示；下降電路，其產(chǎn)生下降電流，從而在所至少一個(gè)電阻器上降下下降電壓；第一計(jì)數(shù)器，其具有基于接收到的對應(yīng)于輸出電壓值的數(shù)字電壓碼而從對應(yīng)于當(dāng)前電壓碼值的當(dāng)前第一數(shù)字計(jì)數(shù)向?qū)?yīng)于新電壓碼值的目標(biāo)第一數(shù)字計(jì)數(shù)改變的輸出計(jì)數(shù)；第二計(jì)數(shù)器，其具有第二輸出計(jì)數(shù)且當(dāng)接收到新電壓碼值時(shí)被預(yù)設(shè)成偏移計(jì)數(shù)值，其中第一計(jì)數(shù)器的輸出計(jì)數(shù)與第二計(jì)數(shù)器的第二輸出計(jì)數(shù)組合來產(chǎn)生組合計(jì)數(shù)值；其中當(dāng)?shù)谝挥?jì)數(shù)器達(dá)到目標(biāo)第一數(shù)字計(jì)數(shù)時(shí)第二計(jì)數(shù)器使第二輸出計(jì)數(shù)從偏移計(jì)數(shù)值遞減到零；和數(shù)字模擬轉(zhuǎn)換器(DAC)，其被構(gòu)造成基于組合計(jì)數(shù)值提供參考電壓，其中DAC在對應(yīng)于從當(dāng)前電壓碼值轉(zhuǎn)變到新電壓碼值的輸出電壓轉(zhuǎn)變期間基于偏移計(jì)數(shù)值來偏移參考電壓。
[0086]實(shí)例2包括實(shí)例I的電源，其中當(dāng)輸出電壓從對應(yīng)于當(dāng)前電壓碼值的較低電壓值轉(zhuǎn)變到對應(yīng)于新電壓碼值的較高電壓值時(shí)，DAC對應(yīng)于偏移計(jì)數(shù)值來偏移參考電壓。
[0087]實(shí)例3包括實(shí)例2的電源，其中控制電路過度補(bǔ)償因從較低電壓值到較高電壓值的輸出電壓轉(zhuǎn)變引起的下降電流改變。
[0088]實(shí)例4包括實(shí)例I至3中任一實(shí)例的電源，其中第二計(jì)數(shù)器從偏移計(jì)數(shù)值線性地向零倒計(jì)數(shù)。
[0089]實(shí)例5包括實(shí)例I至4中任一實(shí)例的電源，其中第二計(jì)數(shù)器從偏移計(jì)數(shù)值指數(shù)地向零倒計(jì)數(shù)。
[0090]實(shí)例6包括實(shí)例I至5中任一實(shí)例的電源，其中偏移計(jì)數(shù)值是新電壓碼值與當(dāng)前電壓碼值之間的差值的函數(shù)。
[0091]實(shí)例7包括實(shí)例I至6中任一實(shí)例的電源，其中偏移計(jì)數(shù)值是預(yù)定編程偏移值的函數(shù)。
[0092]實(shí)例8包括實(shí)例I至7中任一實(shí)例的電源，其還包括耦接到誤差放大器的調(diào)制器，其中所述調(diào)制器調(diào)制輸入電壓用于為輸出電壓提供電力。
[0093]實(shí)例9包括實(shí)例8至9中任一實(shí)例的電源，其中輸出電壓為處理器提供供應(yīng)電壓，且其中數(shù)字電壓碼由處理器產(chǎn)生。
[0094]實(shí)例10包括實(shí)例9的開關(guān)電壓調(diào)節(jié)器，其中當(dāng)?shù)谝挥?jì)數(shù)器已經(jīng)達(dá)到目標(biāo)第一數(shù)字計(jì)數(shù)時(shí)通知處理器。
[0095]實(shí)例11包括一種用于提供電力的方法，所述方法包括:接收數(shù)字電壓碼，所述數(shù)字電壓碼對應(yīng)于輸出電壓值；在第一計(jì)數(shù)器上設(shè)置輸出計(jì)數(shù)使其從對應(yīng)于當(dāng)前電壓碼值的當(dāng)前第一數(shù)字計(jì)數(shù)向?qū)?yīng)于新電壓碼值的目標(biāo)第一數(shù)字計(jì)數(shù)改變；當(dāng)接收到新電壓碼值時(shí)在第二計(jì)數(shù)器上將第二計(jì)數(shù)設(shè)置成偏移計(jì)數(shù)值；組合第二計(jì)數(shù)與輸出計(jì)數(shù)來形成組合計(jì)數(shù)值；以及當(dāng)?shù)谝挥?jì)數(shù)器達(dá)到目標(biāo)第一數(shù)字計(jì)數(shù)時(shí)使第二計(jì)數(shù)值從偏移計(jì)數(shù)值遞減到零。
[0096]實(shí)例12包括實(shí)例11的方法，其中當(dāng)當(dāng)前電壓碼值對應(yīng)于較低電壓值且新電壓碼值對應(yīng)于較高電壓值時(shí)在第二計(jì)數(shù)器上設(shè)置偏移計(jì)數(shù)值。
[0097]實(shí)例13包括實(shí)例11至12中任一實(shí)例的方法,其還包括:基于組合計(jì)數(shù)值提供參考電壓；在誤差放大器上將參考電壓與表示輸出電壓的反饋電壓進(jìn)行比較，其中誤差放大器的一個(gè)輸入端經(jīng)由至少一個(gè)電阻器耦接到反饋電壓，其中誤差放大器接收通過反饋電壓的輸出電壓表示；通過在至少一個(gè)電阻器上降下下降電壓來產(chǎn)生下降電流。
[0098]實(shí)例14包括實(shí)例11至13中任一實(shí)例的方法，其中使第二計(jì)數(shù)遞減包括以下至少一個(gè):將第二計(jì)數(shù)線性地向零改變；和將第二計(jì)數(shù)指數(shù)地向零改變。
[0099]實(shí)例15包括實(shí)例11至14中任一實(shí)例的方法，其中偏移計(jì)數(shù)值是以下至少一個(gè)的函數(shù):新電壓碼值與當(dāng)前電壓碼值之間的差值；和預(yù)定編程偏移值。
[0100]實(shí)例16包括一種用于將電力提供到處理器的系統(tǒng)，所述系統(tǒng)包括:處理器，其被構(gòu)造成執(zhí)行機(jī)器可讀指令，其中處理器提供數(shù)字電壓碼；第一計(jì)數(shù)器，其具有基于數(shù)字電壓碼而從對應(yīng)于當(dāng)前電壓碼值的當(dāng)前第一數(shù)字計(jì)數(shù)向?qū)?yīng)于新電壓碼值的目標(biāo)第一數(shù)字計(jì)數(shù)改變的輸出計(jì)數(shù)；第二計(jì)數(shù)器，其具有第二輸出計(jì)數(shù)且當(dāng)接收到數(shù)字電壓碼時(shí)被預(yù)設(shè)成偏移計(jì)數(shù)值，其中第一計(jì)數(shù)器的輸出計(jì)數(shù)與第二計(jì)數(shù)器的第二計(jì)數(shù)組合來產(chǎn)生組合計(jì)數(shù)值，其中當(dāng)?shù)谝挥?jì)數(shù)器達(dá)到目標(biāo)第一數(shù)字計(jì)數(shù)時(shí)第二計(jì)數(shù)器使第二計(jì)數(shù)從偏移計(jì)數(shù)值遞減到零；數(shù)字模擬轉(zhuǎn)換器(DAC)，其被構(gòu)造成基于組合計(jì)數(shù)值提供參考電壓；誤差放大器，其被構(gòu)造成將參考電壓與表示輸出電壓的反饋電壓進(jìn)行比較，誤差放大器的一個(gè)輸入端經(jīng)由至少一個(gè)電阻器被耦接到反饋電壓；下降電路，其產(chǎn)生下降電流，從而在所述至少一個(gè)電阻器上降下下降電壓；和調(diào)制器，其耦接到誤差放大器，其中調(diào)制器調(diào)制輸入電壓用于將電力提供到處理器。
[0101]實(shí)例17包括實(shí)例16的系統(tǒng)，其中當(dāng)輸出電壓從對應(yīng)于當(dāng)前電壓碼值的較低電壓值轉(zhuǎn)變到對應(yīng)于新電壓碼值的較高電壓值時(shí)，DAC對應(yīng)于第二計(jì)數(shù)來偏移參考電壓。
[0102]實(shí)例18包括實(shí)例17的系統(tǒng)，其中控制電路過度補(bǔ)償因從較低電壓值到較高電壓值的輸出電壓轉(zhuǎn)變引起的下降電流改變。
[0103]實(shí)例19包括實(shí)例16至18中任一實(shí)例的系統(tǒng)，其中第二計(jì)數(shù)器通過以下至少一個(gè)來遞減第二計(jì)數(shù):將第二計(jì)數(shù)線性地向零改變；和將第二計(jì)數(shù)指數(shù)地向零改變。
[0104]實(shí)例20包括實(shí)例16至19中任一實(shí)例的系統(tǒng)，其中偏移計(jì)數(shù)值是以下至少一個(gè)的函數(shù):新電壓碼值與當(dāng)前電壓碼值之間的差值；和預(yù)定編程偏移值。
[0105]雖然本文已經(jīng)圖示和描述特定實(shí)施方案，但本領(lǐng)域一般技術(shù)人員將了解意欲實(shí)現(xiàn)相同目的的任何配置可代替示出的特定實(shí)施方案。因此，本發(fā)明明確地旨在僅受限于權(quán)利要求和其等效物。
【權(quán)利要求】
1.一種提供輸出電壓的電源，所述電源包括: 誤差放大器，其基于將參考電壓與表示所述輸出電壓的反饋電壓進(jìn)行比較來控制所述電源，所述誤差放大器的一個(gè)輸入端經(jīng)由至少一個(gè)電阻器耦接到反饋電壓，其中所述誤差放大器接收通過所述反饋電壓的所述輸出電壓表示； 下降電路，其產(chǎn)生下降電流，從而在所述至少一個(gè)電阻器上降下下降電壓； 第一計(jì)數(shù)器，其具有基于接收到的對應(yīng)于輸出電壓值的數(shù)字電壓碼而從對應(yīng)于當(dāng)前電壓碼值的當(dāng)前第一數(shù)字計(jì)數(shù)向?qū)?yīng)于新電壓碼值的目標(biāo)第一數(shù)字計(jì)數(shù)改變的輸出計(jì)數(shù)； 第二計(jì)數(shù)器，其具有第二輸出計(jì)數(shù)且當(dāng)接收到所述新電壓碼值時(shí)被預(yù)設(shè)成偏移計(jì)數(shù)值，其中所述第一計(jì)數(shù)器的所述輸出計(jì)數(shù)與所述第二計(jì)數(shù)器的所述第二輸出計(jì)數(shù)組合來產(chǎn)生組合計(jì)數(shù)值； 其中當(dāng)所述第一計(jì)數(shù)器達(dá)到所述目標(biāo)第一數(shù)字計(jì)數(shù)時(shí)所述第二計(jì)數(shù)器使所述第二輸出計(jì)數(shù)從所述偏移計(jì)數(shù)值遞減到零；和 數(shù)字模擬轉(zhuǎn)換器(DAC)，其被構(gòu)造成基于所述組合計(jì)數(shù)值提供所述參考電壓，其中所述DAC在對應(yīng)于從所述當(dāng)前電壓碼值轉(zhuǎn)變到所述新電壓碼值的輸出電壓轉(zhuǎn)變期間基于所述偏移計(jì)數(shù)值來偏移所述參考電壓。
2.根據(jù)權(quán)利要求1所述的電源，其中當(dāng)所述輸出電壓從對應(yīng)于所述當(dāng)前電壓碼值的較低電壓值轉(zhuǎn)變到對應(yīng)于所述新電壓碼值的較高電壓值時(shí)，所述DAC對應(yīng)于所述偏移計(jì)數(shù)值來偏移所述參考電壓 。
3.根據(jù)權(quán)利要求2所述的電源，其中所述控制電路過度補(bǔ)償因從所述較低電壓值到較高電壓值的輸出電壓轉(zhuǎn)變弓丨起的下降電流改變。
4.根據(jù)權(quán)利要求1所述的電源，其中所述第二計(jì)數(shù)器從所述偏移計(jì)數(shù)值線性地向零倒計(jì)數(shù)。
5.根據(jù)權(quán)利要求1所述的電源，其中所述第二計(jì)數(shù)器從所述偏移計(jì)數(shù)值指數(shù)地向零倒計(jì)數(shù)。
6.根據(jù)權(quán)利要求1所述的電源，其中所述偏移計(jì)數(shù)值是所述新電壓碼值與所述當(dāng)前電壓碼值之間的差值的函數(shù)。
7.根據(jù)權(quán)利要求1所述的電源，其中所述偏移計(jì)數(shù)值是預(yù)定編程偏移值的函數(shù)。
8.根據(jù)權(quán)利要求1所述的電源，其還包括耦接到所述誤差放大器的調(diào)制器，其中所述調(diào)制器調(diào)制輸入電壓用于為所述輸出電壓提供電力。
9.根據(jù)權(quán)利要求8所述的電源，其中所述輸出電壓為處理器提供供應(yīng)電壓，且其中所述數(shù)字電壓碼由所述處理器產(chǎn)生。
10.根據(jù)權(quán)利要求9所述的電源，其中當(dāng)所述第一計(jì)數(shù)器已經(jīng)達(dá)到所述目標(biāo)第一數(shù)字計(jì)數(shù)時(shí)通知所述處理器。
11.一種用于提供電力的方法，所述方法包括: 接收數(shù)字電壓碼，所述數(shù)字電壓碼對應(yīng)于輸出電壓值； 在第一計(jì)數(shù)器上設(shè)置輸出計(jì)數(shù)使其從對應(yīng)于當(dāng)前電壓碼值的當(dāng)前第一數(shù)字計(jì)數(shù)向?qū)?yīng)于新電壓碼值的目標(biāo)第一數(shù)字計(jì)數(shù)改變； 當(dāng)接收到所述新電壓碼值時(shí)在第二計(jì)數(shù)器上將第二計(jì)數(shù)設(shè)置成偏移計(jì)數(shù)值； 組合所述第二計(jì)數(shù)與所述輸出計(jì)數(shù)來形成組合計(jì)數(shù)值；以及當(dāng)所述第一計(jì)數(shù)器達(dá)到所述目標(biāo)第一數(shù)字計(jì)數(shù)時(shí)使所述第二計(jì)數(shù)值從所述偏移計(jì)數(shù)值遞減到零。
12.根據(jù)權(quán)利要求11所述的方法，其中當(dāng)所述當(dāng)前電壓碼值對應(yīng)于較低電壓值且所述新電壓碼值對應(yīng)于較高電壓值時(shí)在所述第二計(jì)數(shù)器上設(shè)置所述偏移計(jì)數(shù)值。
13.根據(jù)權(quán)利要求11所述的方法，其還包括: 基于所述組合計(jì)數(shù)值提供參考電壓； 在誤差放大器上將所述參考電壓與表示輸出電壓的反饋電壓進(jìn)行比較，其中所述誤差放大器的一個(gè)輸入端經(jīng)由至少一個(gè)電阻器耦接到反饋電壓，其中所述誤差放大器接收通過所述反饋電壓的所述輸出電壓表示； 通過在所述至少一個(gè)電阻器上降下下降電壓來產(chǎn)生下降電流。
14.根據(jù)權(quán)利要求11所述的方法，其中使所述第二計(jì)數(shù)遞減包括以下至少一個(gè): 將所述第二計(jì)數(shù)線性地向零改變；和 將所述第二計(jì)數(shù)指數(shù)地向零改變。
15.根據(jù)權(quán)利要求11所 述的方法，其中所述偏移計(jì)數(shù)值是以下至少一個(gè)的函數(shù): 所述新電壓碼值與所述當(dāng)前電壓碼值之間的差值；和 預(yù)定編程偏移值。
16.一種用于將電力提供到處理器的系統(tǒng)，所述系統(tǒng)包括: 處理器，其被構(gòu)造成執(zhí)行機(jī)器可讀指令，其中所述處理器提供數(shù)字電壓碼； 第一計(jì)數(shù)器，其具有基于所述數(shù)字電壓碼而從對應(yīng)于當(dāng)前電壓碼值的當(dāng)前第一數(shù)字計(jì)數(shù)向?qū)?yīng)于新電壓碼值的目標(biāo)第一數(shù)字計(jì)數(shù)改變的輸出計(jì)數(shù)；； 第二計(jì)數(shù)器，其具有第二輸出計(jì)數(shù)且當(dāng)接收到所述數(shù)字電壓碼時(shí)被預(yù)設(shè)成偏移計(jì)數(shù)值，其中所述第一計(jì)數(shù)器的所述輸出計(jì)數(shù)與所述第二計(jì)數(shù)器的所述第二計(jì)數(shù)組合來產(chǎn)生組合計(jì)數(shù)值，其中當(dāng)所述第一計(jì)數(shù)器達(dá)到所述目標(biāo)第一數(shù)字計(jì)數(shù)時(shí)所述第二計(jì)數(shù)器使所述第二計(jì)數(shù)從所述偏移計(jì)數(shù)值遞減到零； 數(shù)字模擬轉(zhuǎn)換器(DAC)，其被構(gòu)造成基于所述組合計(jì)數(shù)值提供所述參考電壓； 誤差放大器，其被構(gòu)造成將參考電壓與表示所述輸出電壓的反饋電壓進(jìn)行比較，所述誤差放大器的一個(gè)輸入端經(jīng)由至少一個(gè)電阻器耦接到所述反饋電壓； 下降電路，其產(chǎn)生下降電流，從而在所述至少一個(gè)電阻器上降下下降電壓；和調(diào)制器，其耦接到所述誤差放大器，其中所述調(diào)制器調(diào)制輸入電壓用于將電力提供到所述處理器。
17.根據(jù)權(quán)利要求16所述的系統(tǒng)，其中當(dāng)所述輸出電壓從對應(yīng)于所述當(dāng)前電壓碼值的較低電壓值轉(zhuǎn)變到對應(yīng)于所述新電壓碼值的較高電壓值時(shí)，所述DAC對應(yīng)于所述第二計(jì)數(shù)來偏移所述參考電壓。
18.根據(jù)權(quán)利要求17所述的系統(tǒng)，其中所述控制電路過度補(bǔ)償因從所述較低電壓值到較高電壓值的輸出電壓轉(zhuǎn)變弓丨起的下降電流改變。
19.根據(jù)權(quán)利要求16所述的系統(tǒng)，其中所述第二計(jì)數(shù)器通過以下至少一個(gè)來遞減所述第二計(jì)數(shù): 將所述第二計(jì)數(shù)線性地向零改變；和 將所述第二計(jì)數(shù)指數(shù)地向零改變。
20.根據(jù)權(quán)利要求16所述的系統(tǒng)，其中所述偏移計(jì)數(shù)值是以下至少一個(gè)的函數(shù):所述新電壓碼值與所述當(dāng)前電壓碼值之間的差值；和預(yù)定編程偏移 值。
【文檔編號】H02M3/06GK104052262SQ201310464431
【公開日】2014年9月17日 申請日期:2013年10月8日 優(yōu)先權(quán)日:2013年3月15日
【發(fā)明者】R·H·愛沙姆 申請人:英特賽爾美國有限公司