專利名稱：具有帶雙寄存器的頁緩存器的存儲器設(shè)備及其使用方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器設(shè)備領(lǐng)域，更明確指具有帶雙寄存器的頁(page)緩存器電路的閃速存儲器設(shè)備。
背景技術(shù)：
半導(dǎo)體存儲器設(shè)備最近的趨勢是高度集成、大容量和支持系統(tǒng)高速運行。這些趨勢同樣針對易失性存儲器(例如，動態(tài)隨機訪問存儲器(DRAM)和靜態(tài)隨機訪問存儲器(SRAM))和非易失性存儲器(例如，閃速存儲器)。
閃速存儲器通常分為或非(NOR)類型閃速存儲器以及與非(NAND)類型閃速存儲器。NOR類型閃速存儲器用于須高速無序閱讀少量信息的應(yīng)用，而NAND類型閃速存儲器用于須順序閱讀信息的應(yīng)用。
閃速存儲器設(shè)備用存儲元(cell)存儲數(shù)據(jù)。存儲元包括元晶體管。每個元晶體管有一個控制極和一個浮動門(floating gate)。由于閃速存儲器設(shè)備通過絕緣薄膜使用隧道效應(yīng)(tunneling)存儲信息，需要花費一些時間來存儲信息。
為了在短時間內(nèi)存儲大量信息，NAND類型閃速存儲器使用亦被稱作頁緩存器電路的寄存器。大量的數(shù)據(jù)從外部提供，快速存儲在存儲區(qū)。它們首先存儲在寄存器，并從那里存儲到存儲元中。
在傳統(tǒng)NAND類型閃速存儲器情況下，一頁數(shù)據(jù)的大小不超過512字節(jié)。如果假定NAND類型閃速存儲器的程序時間(或信息存儲時間)是大約200到500微秒，一個字節(jié)的數(shù)據(jù)在100納秒時間段內(nèi)從外部裝載到頁緩存器電路，裝載512字節(jié)信息到頁緩存器電路花費大約50微秒。
圖1顯示了現(xiàn)有技術(shù)的一個特定例子。圖1的直接文檔是來自美國專利號5,831,900(那個文檔的圖7)。對現(xiàn)在的討論已增加了附加標(biāo)記。
圖1的設(shè)備顯示在頁緩存器20-i被周圍電路復(fù)位后，數(shù)據(jù)從數(shù)據(jù)線IO裝載到鎖存器30。裝載到鎖存器的數(shù)據(jù)通過晶體管Q4被編程到存儲元2-1、2-2、2-3(通常通過接收一個適合的編程命令信號)。此編程過程通常用于編程NAND閃速存儲器。
然而此過程有限制。在此編程操作中，如果要將數(shù)據(jù)裝載到鎖存器30中，它將不得不進(jìn)行等待，直到先裝載的數(shù)據(jù)在前面的程序循環(huán)中完成編程。如上所述，向鎖存器30的數(shù)據(jù)裝載以字節(jié)為單位進(jìn)行(例如，8比特)。所以，將數(shù)據(jù)加載到2048字節(jié)大的一頁將花費很長時間。這是因為鎖存器30繼續(xù)存儲數(shù)據(jù)直到寄存器信息被存儲到合適的相應(yīng)存儲元中。
現(xiàn)有技術(shù)的另一個問題是向后復(fù)制(copy back)問題。有時，需要從第一頁向第二頁數(shù)據(jù)執(zhí)行復(fù)制操作。如果希望在第一頁存儲元的數(shù)據(jù)通過晶體管Q7被鎖存到鎖存器30后執(zhí)行復(fù)制操作，那么，鎖存的數(shù)據(jù)通過晶體管Q4被編程到第二頁。在這種情況下，復(fù)制到第二頁的編程數(shù)據(jù)因為鎖存電路被翻轉(zhuǎn)。換句話說，1變成0，0變成1。此問題在現(xiàn)有技術(shù)中通過向存儲元陣列提供標(biāo)記元并依據(jù)數(shù)據(jù)是否被翻轉(zhuǎn)更新它們的值來解決。
圖2顯示了現(xiàn)有技術(shù)中這個問題的一個特別例子。本文件的圖2是來自美國專利第5,996,041號(那個文檔的圖8和圖9)。對現(xiàn)在的討論已增加了附加標(biāo)記。
圖2中顯示了向后復(fù)制功能。存儲元陣列內(nèi)的第一頁數(shù)據(jù)被裝載到一個頁緩存器。然后，數(shù)據(jù)被復(fù)制到陣列中的另一處，但以相反的形式。右邊的比特是標(biāo)記元，指明數(shù)據(jù)是相反的形式。
現(xiàn)有技術(shù)對存儲器設(shè)備可變?yōu)槎啻笫鞘芟薜?。例如，如果假定頁緩存器電路可臨時存儲2048字節(jié)信息，當(dāng)1字節(jié)信息被裝載到頁緩存器電路要100納秒時，裝載2048字節(jié)信息要花費大約200微秒。因此，裝載時間基本與200到500微秒的信息存儲時間(或編程時間)相似。因此，裝載時間極大地影響了NAND類型閃速存儲器的信息存儲特性。
隨著NAND類型閃速存儲器的集成度增加，與傳統(tǒng)的閃速存儲器相比，須處理越來越大量的數(shù)據(jù)。且須在不有損信息存儲特性的情況下處理。

發(fā)明內(nèi)容
本發(fā)明克服了現(xiàn)有技術(shù)的這些問題和限制。
通常，本發(fā)明提供了含有存儲元陣列來存儲數(shù)據(jù)的存儲器設(shè)備以及一個Y門(Y-gating)電路來選通存儲于一組存儲元中的數(shù)據(jù)。一個頁緩存器連接在存儲元陣列與Y門電路之間。
頁緩存器包括相應(yīng)于組中每一存儲元的雙寄存器。此雙寄存器包括第一寄存器以及關(guān)聯(lián)的第二寄存器。第一和第二寄存器被用于彼此、與存儲元陣列的元、以及Y門電路交換數(shù)據(jù)，與現(xiàn)有技術(shù)相比，本發(fā)明充分允許更快的數(shù)據(jù)存儲以及更有利的向后復(fù)制。因此依據(jù)本發(fā)明的存儲器性能有所提高。


本發(fā)明通過如下參照附圖進(jìn)行的詳細(xì)描述，可變得更清晰，其中圖1是現(xiàn)有技術(shù)中含有頁緩存器的存儲器電路的示意圖。
圖2表示現(xiàn)有技術(shù)中向后復(fù)制操作，并且因為翻轉(zhuǎn)了數(shù)據(jù)需要標(biāo)記比特。
圖3是依據(jù)本發(fā)明實施例制造的半導(dǎo)體存儲器設(shè)備的方框圖。
圖4是圖3的存儲器的陣列方案的示意圖。
圖5是圖3的設(shè)備的頁寄存器以及Y門電路的詳細(xì)電路圖。
圖6是說明了依據(jù)本發(fā)明實施例的編程方法的流程圖。
圖7是完成圖6的方法的信號命令的時序圖。
圖8描述了當(dāng)應(yīng)用圖7的信號命令時圖5的電路中數(shù)據(jù)的流動。
圖9是用于在圖3的設(shè)備執(zhí)行讀取方法的信號命令的時序圖。
圖10描述了當(dāng)應(yīng)用圖9的信號命令時圖5的電路中數(shù)據(jù)的流動。
圖11是說明依據(jù)本發(fā)明實施例的向后復(fù)制方法的流程圖。
圖12是為了在圖3的設(shè)備中執(zhí)行依據(jù)本發(fā)明實施例的向后復(fù)制方法的信號命令的時序圖。
圖13描述了按照圖12的第一部分信號命令，數(shù)據(jù)被從存儲元傳輸?shù)巾摼彺嫫髦小?br> 圖14描述了按照圖12的第二部分信號命令，數(shù)據(jù)被從頁緩存器傳輸?shù)酱鎯υ小?br> 圖15是說明依據(jù)本發(fā)明實施例的刪除方法的流程圖。
圖16是用于在圖3的設(shè)備中執(zhí)行刪除方法的信號命令的時序圖。
圖17描述了當(dāng)應(yīng)用圖16的信號命令時圖5的電路中數(shù)據(jù)的流動。
圖18描述了對兩種替換的存儲器設(shè)備設(shè)計采用多大存儲量。
圖19是一個表，說明了對存儲器設(shè)備的各種設(shè)計選擇，包括圖18中的兩個。
圖20是說明1塊排列的方框圖。
圖21是一個時間順序圖，說明了依據(jù)本發(fā)明，數(shù)據(jù)如何被裝載以實現(xiàn)更高的容量。
具體實施例方式
如上所述，本發(fā)明提供了半導(dǎo)體存儲器設(shè)備及其使用方法。在此詳細(xì)描述本發(fā)明。
參照圖3，描述了依據(jù)本發(fā)明制造的存儲器設(shè)備100。存儲器設(shè)備100可為與非閃速存儲器。存儲器設(shè)備100有存儲元陣列110來存儲數(shù)據(jù)、頁寄存器和檢測放大器(sense amplifier，S/A)塊120、以及用于選通存儲在一組存儲元中的數(shù)據(jù)的Y門電路130。頁寄存器和S/A塊120連接在存儲元陣列110以及Y門電路130之間。
頁寄存器和S/A塊120包括頁緩存器122。頁緩存器包括依據(jù)本發(fā)明的雙寄存器，將在以下更詳細(xì)描述。
設(shè)備100還包括附加部分，像X-緩存鎖存器和解碼器，Y-緩存鎖存器和解碼器，命令寄存器，控制邏輯和高壓發(fā)生器，以及全局緩存器。它們?nèi)顼@示地那樣，如在以下將被理解地那樣交換數(shù)據(jù)、地址以及命令信號。
現(xiàn)在參照圖4，舉例顯示了存儲元的陣列110的排列狀況。顯示許多交替用BLe、Blo標(biāo)注的比特線(bit lines)?！癳”對應(yīng)“偶數(shù)”，“o”對應(yīng)“奇數(shù)”。每條比特線連接多個存儲元(M1，M2，…，Mm)。
一組存儲元(例如M1)被單獨一條字線(word line)(例如WL1)控制。在那個組中的元本文中稱作一頁單元。
現(xiàn)在參考圖5，更詳細(xì)描述頁寄存器和S/A塊120以及Y門電路130。
Y門電路130位于頁寄存器和S/A塊120與數(shù)據(jù)線131之間。數(shù)據(jù)線131用于比特D0-D7。
Y門電路130由兩個NMOS晶體管132和133組成。晶體管132和133被信號YA和YB控制。信號YA和YB從源自列地址的信息提取。
頁寄存器和S/A塊120包括含有包括檢測節(jié)點E的檢測線125的單獨頁緩存器122。一條或多條比特線可在節(jié)點E被連接到頁緩存器122。在圖5的例子中，兩條比特線Ble和Blo被連接到節(jié)點E。
晶體管141具有源極，接相應(yīng)的比特線Ble；漏極，接提供信號VIRPWR的節(jié)點；和柵極，接收門控制信號VBLe。
晶體管142具有源極，接相應(yīng)的比特線Blo；漏極，接提供信號VIRPWR的節(jié)點；和柵極，接收門控制信號VBLo。
提供信號VIRPWR的節(jié)點由第一或第二供應(yīng)電壓中任何一個充電。因此，晶體管141和142響應(yīng)于門控制信號VBLe和VBLo，向比特線Ble和Blo應(yīng)用第一或第二供應(yīng)電壓。
另外，NMOS晶體管143響應(yīng)于BLSHFe信號連接比特線Ble到節(jié)點E。另外的NMOS晶體管144響應(yīng)于BLSHFo信號連接比特線Blo到節(jié)點E。
頁緩存器122因此通過檢測線125的節(jié)點E與比特線Ble、Blo相連。PMOS晶體管148在讀取操作中通過檢測線125向比特線Ble、Blo提供電流。PMOS晶體管148連接在電源電壓與檢測線之間，依據(jù)控制信號PLOAD通或斷。
重要地，頁緩存器122有兩個寄存器150、170。現(xiàn)有技術(shù)只提供一個這樣的寄存器，都接到檢測線125。
第二寄存器150也被稱作主寄存器150。主寄存器150包括兩個NMOS晶體管151、152，兩個反相器153、154以及一個PMOS晶體管155。數(shù)據(jù)存儲于由反相器153、154組成的主鎖存器156中。PMOS晶體管155組成了對主鎖存器156的預(yù)充電電路。
第一寄存器170也被稱作輔助寄存器170。輔助寄存器170包括兩個NMOS晶體管171、172，兩個反相器173、174以及一個PMOS晶體管175。數(shù)據(jù)存儲于由反相器173、174組成的主鎖存器176中。PMOS晶體管175組成了對主鎖存器176的預(yù)充電電路。
本發(fā)明的頁緩存器122的雙寄存器(由兩個寄存器150、170制成)提供了許多優(yōu)點。比現(xiàn)有技術(shù)更好地執(zhí)行了功能，證實增加了頁緩存器電路的大小。
提供另外的結(jié)構(gòu)來促進(jìn)和控制兩個頁緩存器150、170，存儲元陣列110以及Y門電路130之間的數(shù)據(jù)交換。
接通控制信號PDUMP控制的NMOS晶體管181，以在主寄存器150和輔助寄存器170間傳輸數(shù)據(jù)。另外，它被斷開將輔助寄存器170與主寄存器150電隔離。這個傳輸通過檢測線125方便地執(zhí)行。NMOS晶體管181也被稱作隔離開關(guān)。
NMOS晶體管182、183用于在輔助寄存器170中存儲信息。這分別相應(yīng)于外部輸入信號DI和nDI執(zhí)行。
NMOS晶體管184連接主寄存器150到比特線Ble、Blo中選擇的一條，或中斷與比特線Ble、Blo中選擇的一條的主寄存器150的連接。這在當(dāng)要被編程的信息從主寄存器150傳輸?shù)竭x擇的一條比特線時執(zhí)行。
NMOS晶體管185被控制信號PBDO控制。晶體管185在選擇的時間段內(nèi)，通過選擇的一條比特線向頁緩存器122外部輸出讀出的信息。
晶體管186用于檢查程序狀態(tài)，在主寄存器150的節(jié)點B提供程序通過/失敗信息。
現(xiàn)在描述本發(fā)明的方法。
現(xiàn)在參考圖6、圖7、圖8以及圖4，描述依據(jù)本發(fā)明的編程方法。編程是數(shù)據(jù)從設(shè)備外部輸入到設(shè)備的存儲器元的過程。
在圖6中用流程圖600說明依據(jù)本發(fā)明實施例的編程方法。流程圖600的方法同樣可被圖3的電路100實現(xiàn)。
依據(jù)方框610，第一外部數(shù)據(jù)通過如電路130的Y門電路。第一外部數(shù)據(jù)通過送往頁緩存器，如頁緩存器122。數(shù)據(jù)可為單個數(shù)據(jù)或許多數(shù)據(jù)。甚至可以是一整頁數(shù)據(jù)。
依據(jù)下一個方框620，通過方框610的第一外部數(shù)據(jù)存儲于頁緩存器的第一寄存器。第一寄存器可為輔助寄存器170。
依據(jù)下一個可選方框630，開關(guān)被啟動以連接第一寄存器和第二寄存器。第二寄存器可為主寄存器150。開關(guān)可為被信號PDUMP控制的NMOS晶體管181。
依據(jù)下一個方框640，存儲于第一寄存器的數(shù)據(jù)被存儲于第二寄存器。
依據(jù)下一個可選方框650，開關(guān)被啟動以隔離第一寄存器和第二寄存器。
依據(jù)下一個方框660，存儲于第二寄存器的數(shù)據(jù)被存儲于存儲元陣列的元中，這也稱作編程。同時，第一寄存器接收第二外部數(shù)據(jù)并存儲其中。因此，可執(zhí)行信息存儲操作而不增加信息裝載時間。
在圖3的實施例中，方框660中的同時操作由于第一寄存器和第二寄存器的隔離成為可能。也可以采用其他方法。
參考圖7和圖8，詳細(xì)描述了本發(fā)明的編程方法。圖7顯示了可應(yīng)用于圖5電路的命令信號。水平軸被分為9個時間段，分別標(biāo)注為1、2、…9。
圖8顯示了應(yīng)用圖7的命令信號導(dǎo)致的圖5電路中數(shù)據(jù)怎樣傳輸。圖8使用與圖7相同的參考時間段，應(yīng)與圖7共同參照。
第一步(時間段1)，取數(shù)據(jù)線131為地電壓，晶體管175被PBSET信號打開。這也被稱作對第一頁的頁緩存器設(shè)置。
然后(時間段2)，輔助鎖存器176的節(jié)點D是處于高狀態(tài)，NMOS晶體管132和133被接通。因此，數(shù)據(jù)線上的數(shù)據(jù)0或1通過應(yīng)用信號DI和nDI的相位存儲于輔助鎖存器176。這也被稱作第一頁數(shù)據(jù)裝載，松散地對應(yīng)于上述的方框610。
然后(時間段3)，存儲的數(shù)據(jù)從輔助寄存器170傳送至檢測線125。這通過轉(zhuǎn)換控制信號PDUMP到邏輯高狀態(tài)完成。在向主寄存器150傳輸數(shù)據(jù)前，檢測線125和鎖存器156的節(jié)點A分別被晶體管148和155預(yù)充電。
然后(時間段4)，信號被歸零。此處理也稱作HV允許。
然后(時間段5)，通過預(yù)充電，比特線Ble、Blo合適的一個被設(shè)置。
然后(時間段6和時間段7)，相應(yīng)于上述方框660，兩個動作同時發(fā)生。要被編程的數(shù)據(jù)通過啟動BLSLT信號從主寄存器150傳輸至選擇的比特線Ble，并從那里至存儲元。另外，來自存儲器設(shè)備外部的下一個要編程的數(shù)據(jù)被存儲于(裝載于)輔助寄存器170。
一般，數(shù)據(jù)裝載操作以字節(jié)為單位進(jìn)行，編程操作以頁為單位進(jìn)行。數(shù)據(jù)裝載意味著數(shù)據(jù)從數(shù)據(jù)線傳輸至輔助寄存器170，編程操作意味著數(shù)據(jù)從主寄存器150傳輸至存儲元陣列110中的存儲元。如上所述，頁單元意味著多個存儲元被一個字線連接和控制。
由于兩個動作同時發(fā)生，甚至在大量數(shù)據(jù)情況下，數(shù)據(jù)存儲特性得到了保持。因此，為增加頁緩存器電路的大小以頁緩存器電路實現(xiàn)輔助緩存器170是非常值得的。
然后(時間段8)，核實讀取操作，以及(時間段9)，為下一個裝載/編程操作對比特線再一次預(yù)充電。
現(xiàn)在參考圖9和圖10，更詳細(xì)描述圖3設(shè)備的讀取操作。假定數(shù)據(jù)從陣列110的一個存儲元被讀出，要讀出的存儲元的門控制信號應(yīng)用合適的電壓到字線。
圖9顯示了可被用于圖5的電路的命令信號。水平軸被分為6個時間段，分別標(biāo)注為1、2、…6。
圖10顯示了應(yīng)用圖9的命令信號導(dǎo)致的圖5電路中數(shù)據(jù)怎樣傳輸。圖10使用與圖9相同的參考時間段，應(yīng)與圖9共同參照。
簡單地講，通過主寄存器150，旁路輔助寄存器170執(zhí)行讀出操作。這樣，輔助寄存器170當(dāng)以上述方式進(jìn)行數(shù)據(jù)裝載和數(shù)據(jù)編程時，不阻隔讀取數(shù)據(jù)。
為了執(zhí)行穩(wěn)定的讀取操作，比特線Ble和Blo首先通過使VIRPWR信號歸零經(jīng)NMOS晶體管141和142放電，并激勵控制信號VBLe和VBLo為高。(時間段1)同時，PBRST信號從邏輯高狀態(tài)轉(zhuǎn)換為邏輯低狀態(tài)，于是主寄存器150(或反相器153的一個輸入)的狀態(tài)被設(shè)置為預(yù)定狀態(tài)(例如，邏輯高狀態(tài))。
然后，PLOAD信號轉(zhuǎn)為低，因此PMOS裝載晶體管148被接通。NMOS晶體管143的控制信號BLSHFe的電壓變成為具有NMOS晶體管143門限電壓與比特線預(yù)充電電壓之和的電壓。用合適的電壓預(yù)充電比特線Ble后，BLSHFe信號轉(zhuǎn)為地電壓的邏輯低狀態(tài)。(時間段2)比特線的預(yù)充電電壓依據(jù)選擇的存儲元的狀態(tài)而變化。例如，在所選擇的存儲器元是關(guān)閉元(off cell)的情況下，比特線的預(yù)充電電壓繼續(xù)保持。在所選擇的存儲器元是開啟元(on cell)的情況下，比特線的預(yù)充電電壓被降低。(時間段3)如果BLSHFe信號的電壓變?yōu)榻橛陬A(yù)充電電壓和以前的BLSHFe信號電平間的中間電壓，那么當(dāng)選擇存儲元是開啟元時，檢測線125上的電壓通過關(guān)閉NMOS晶體管143被保持在電源電壓。但是，如果不是這樣，檢測線125上的電壓與比特線Ble電壓一同(或與比特線Ble同步)被降低。在BLSHFe信號變?yōu)榈仉妷旱倪壿嫷蜖顟B(tài)過程中，PLOAD信號變?yōu)殡娫措妷骸?br> 然后，NMOS晶體管152的門控制信號PBLCHM轉(zhuǎn)為電源電壓的邏輯高狀態(tài)，NMOS晶體管151依據(jù)檢測線狀態(tài)被接通或斷開。結(jié)果，檢測線125的狀態(tài)被存儲于主寄存器150中。(時間段4)然后存儲于主寄存器150中的數(shù)據(jù)通過被控制信號PBDO控制的NMOS晶體管185再通過Y門電路傳輸?shù)綌?shù)據(jù)線。(時間段6)現(xiàn)在描述依據(jù)本發(fā)明的向后復(fù)制方法。在執(zhí)行讀取操作期間，可能需要通過將在第一地址上從存儲元的第一頁讀取的數(shù)據(jù)復(fù)制到存儲元的第二頁，來執(zhí)行頁復(fù)制操作。
現(xiàn)在參考圖11，使用流程圖1100說明依據(jù)本發(fā)明實施例的一種向后復(fù)制方法。流程圖1100的方法也可被圖3的設(shè)備100實現(xiàn)。
依據(jù)方框1110，第一元的數(shù)據(jù)被存儲于頁緩存器的第一寄存器。這可通過讀取數(shù)據(jù)到輔助寄存器170執(zhí)行。讀取可經(jīng)上面方式執(zhí)行。
依據(jù)下個方框1120，第一寄存器存儲的數(shù)據(jù)被存儲到頁緩存器的第二寄存器。這通過在輔助寄存器170和主寄存器150間傳輸讀取的數(shù)據(jù)來執(zhí)行。此傳輸可選地包括啟動開關(guān)以連接第一寄存器與第二寄存器。
依據(jù)下個方框1130，第二寄存器的數(shù)據(jù)被存儲于存儲元陣列的第二元。這可經(jīng)上面方式以編程操作來執(zhí)行。
現(xiàn)在參考圖12、圖13、圖14，其更詳細(xì)描述了圖3的設(shè)備的向后復(fù)制操作。假定數(shù)據(jù)被從陣列110的原始存儲元中讀出到頁緩存器122，并在那里向后復(fù)制到不同的元。
圖12顯示了可被用于圖5電路的命令信號。水平軸被分為11個時間段，分別標(biāo)注為1、2、…11。
數(shù)據(jù)被從元讀出到頁緩存器。可看到在最初四個時間段1、2、3、4內(nèi)的信號命令與圖10中的基本上一樣，除了那些被讀到輔助寄存器170而不是主寄存器150的數(shù)據(jù)。
參考圖13，顯示了讀出到頁緩存器的數(shù)據(jù)。也顯示出空白部分，圖2的現(xiàn)有技術(shù)需要指示存儲數(shù)據(jù)極性(翻轉(zhuǎn)或不翻轉(zhuǎn))的附加指示比特。
參考圖12，數(shù)據(jù)于是被從輔助寄存器170傳輸至頁緩存器的主寄存器150。這發(fā)生在時間段5、6。
然后，數(shù)據(jù)在時間段7、8、9、10、11內(nèi)，被從主寄存器150編程到存儲器的其它元?？煽吹皆跁r間段5-11內(nèi)的信號命令與圖8中的基本一樣。
參考圖14，顯示了編程的數(shù)據(jù)?？梢钥闯?，依據(jù)本發(fā)明數(shù)據(jù)存儲于不同的元，而不翻轉(zhuǎn)它在原始元中的狀態(tài)。因此，不須包括圖2的指示比特，更節(jié)省了空間。
現(xiàn)在討論依據(jù)本發(fā)明的擦除方法。擦除一般轉(zhuǎn)儲(dump)數(shù)據(jù)。在閃速存儲器中，通過向存儲元供應(yīng)高電壓，門限電壓值介于-1伏至-3伏之間。寄存器中的數(shù)據(jù)被轉(zhuǎn)儲。
現(xiàn)在參考圖15使用流程圖1500說明依據(jù)本發(fā)明的另一實施例在擦除后的核實讀取操作。流程圖1500的方法也可被圖3的設(shè)備100實現(xiàn)。
依據(jù)方框1510，第一存儲元的數(shù)據(jù)通過頁緩存器的第一寄存器被轉(zhuǎn)儲。
依據(jù)另一個方框1520，頁緩存器電路的第一寄存器中存儲的數(shù)據(jù)通過第二寄存器被轉(zhuǎn)儲。
依據(jù)另一個可選方框1530，第一寄存器中存儲的數(shù)據(jù)被晶體管186檢測是處于還是不處于存儲元的狀態(tài)。
現(xiàn)在參考圖16和圖17，描述對圖3的設(shè)備的擦除方法。圖16顯示了可被用于圖5的電路的命令信號。水平軸被分為6個時間段，分別標(biāo)注為1、2、…7。
圖17顯示了應(yīng)用圖16的命令信號導(dǎo)致的在圖5的電路中數(shù)據(jù)怎樣被擦除。圖17使用與圖16相同的參考時間段，應(yīng)與圖16共同參照。
在時間段1和2中，收到擦除執(zhí)行命令。在時間段3內(nèi)，比特線Ble和Blo被接地放電。在時間段4內(nèi)，對第一元產(chǎn)生核實讀取操作。在時間段5內(nèi)，對第二元產(chǎn)生核實讀取操作。
在時間段6內(nèi)，數(shù)據(jù)通過第一寄存器被轉(zhuǎn)儲。數(shù)據(jù)包括存儲元的數(shù)據(jù)以及來自頁緩存器的輔助寄存器170以及主寄存器150的數(shù)據(jù)。在時間段7內(nèi)，發(fā)生有線或(OR)操作，數(shù)據(jù)從主寄存器150的節(jié)點E被轉(zhuǎn)儲。
本發(fā)明提供了這樣的優(yōu)點，即使頁的大小增加了，存儲器的程序時間(或信息存儲時間)少量增加或根本不增加。另外，在頁緩存器電路上裝載信息的時間與頁增加的大小成比例增加。
參考圖18、圖19、圖20、圖21，其討論了在存儲器中處理大量數(shù)據(jù)的例子。因此舉例說明了本發(fā)明的效率。
圖18敘述了對于A和B兩種情況，對存儲器設(shè)備的容量計算的存儲量有多大。
一個立體的方框敘述了設(shè)備的總的存儲容量。它可認(rèn)作塊棧，每塊是頁棧。每頁(同樣每塊)一個字節(jié)(B)寬。一個字節(jié)等于八個比特，即I/O0-I/O7。
在情況A中，一頁是(512+16)528字節(jié)長。假定32頁的塊，264M比特的設(shè)備將有2048個塊的容量。
本發(fā)明使能的情況B中，一頁是(2048+64)2112字節(jié)長。假定64頁的塊，1G比特的設(shè)備將有1024個塊的容量。
圖19顯示了對包括圖18的設(shè)備A和設(shè)備B的存儲器設(shè)備的不同設(shè)計選擇。
圖20舉例說明了塊怎樣通過指定數(shù)據(jù)的連續(xù)頁為“偶”和“奇”，被從32頁重新配置為64頁。
本發(fā)明獲得比現(xiàn)有技術(shù)更快的裝載時間。這被例子舉例說明。假定T1＝1字節(jié)裝載時間＝0.1μsF2＝1頁(對528字節(jié)和2112字節(jié)兩種情況)
T3＝編程時間＝200μsF4＝1塊(這里32頁)于是現(xiàn)有技術(shù)的設(shè)備對于數(shù)據(jù)裝載、編程、數(shù)據(jù)裝載、編程等所需的時間總時間(現(xiàn)有技術(shù))＝[(T1×F2)+T3]×F4公式(1)這樣算出對528字節(jié)的設(shè)備需8089.6μs，對2112字節(jié)的設(shè)備需13158.4μs。因此，不可能在短時間內(nèi)存儲大量的信息到頁緩存器(信息存儲特性惡化)。
參考圖21，依據(jù)本發(fā)明數(shù)據(jù)將被更有效地裝載及編程。需要的總的時間為總時間(本發(fā)明)＝(T1×F2)+(T3×F4)公式(2)這樣，對2112字節(jié)的設(shè)備需6611.2μs，是公式1相應(yīng)時間的將近一半。這意味著現(xiàn)在可使用大容量(例如，超過2048字節(jié))的頁緩存器電路了。
本技術(shù)領(lǐng)域的專業(yè)人員將能夠根據(jù)本文中的描述作為一個整體實現(xiàn)本發(fā)明。為了提供對本發(fā)明更徹底的理解，陳列了大量的細(xì)節(jié)。在其它例子中，為了給本發(fā)明不帶來不必要的模糊，沒有詳細(xì)描述廣為人知的特性。
本發(fā)明以它的優(yōu)選方式被公開，這里被公開的特別實施例以及舉例說明不被認(rèn)為受限。實際上，對于本技術(shù)領(lǐng)域的專業(yè)人員來說，依據(jù)此描述，明顯地本發(fā)明可被多種方式修改。發(fā)明者認(rèn)為本發(fā)明的主題包括所有這里公開的各種元件、特性、功能和/或特點的組合以及子組合。
所附權(quán)利要求限定了一定的被認(rèn)為新穎的和非顯而易見的組合以及子組合。對于其它元件、特性、功能和/或特點的組合以及子組合的其權(quán)利要求可存在于本文件中或相關(guān)文件中。
權(quán)利要求
1.一種非易失性的存儲元設(shè)備，包括存儲元陣列，用于存儲數(shù)據(jù)；Y門電路，用于選通存儲于一組存儲元中的數(shù)據(jù)；頁緩存器，用于通過檢測節(jié)點連接在存儲元陣列與Y門電路之間，頁緩存器包括一個相應(yīng)于組中每一存儲元的第一寄存器以及相關(guān)聯(lián)的第二寄存器，其中檢測節(jié)點共同連接到第一和第二寄存器，其中，第一寄存器被用于向存儲元寫數(shù)據(jù)，相關(guān)聯(lián)的第二寄存器被用于通過Y門電路同時存儲外部的數(shù)據(jù)。
2.如權(quán)利要求1所述的設(shè)備，還包括有選擇地隔離第一寄存器和第二寄存器的隔離開關(guān)。
3.如權(quán)利要求1所述的設(shè)備，其中，第一寄存器和第二寄存器的每個包括鎖存器，用于存儲數(shù)據(jù)；和預(yù)充電電路，用于預(yù)充電鎖存器。
4.如權(quán)利要求3所述的設(shè)備，還包括晶體管，連接鎖存器到Y(jié)門電路。
5.如權(quán)利要求1所述的設(shè)備，還包括多個比特線，用于在存儲元和頁緩存器之間傳輸數(shù)據(jù)，其中兩條比特線終止在頁緩存器的檢測節(jié)點。
6.如權(quán)利要求5所述的設(shè)備，其中第一寄存器適合通過檢測節(jié)點向第二寄存器傳輸數(shù)據(jù)。
7.如權(quán)利要求4所述的設(shè)備，還包括晶體管，連接檢測節(jié)點到鎖存器。
8.一種對非易失性存儲器設(shè)備的編程方法，包括讓第一外部數(shù)據(jù)通過Y門電路；然后，在頁緩存器的第一寄存器中存儲第一數(shù)據(jù)；然后，通過檢測節(jié)點在頁緩存器的第二寄存器中存儲第一數(shù)據(jù)；然后，通過檢測節(jié)點在存儲元陣列的第一元中存儲第一數(shù)據(jù)。
9.如權(quán)利要求8所述的方法，其中，第一外部數(shù)據(jù)是一整頁數(shù)據(jù)。
10.如權(quán)利要求8所述的方法，還包括啟動隔離開關(guān)，以在第二寄存器中存儲第一數(shù)據(jù)之前，連接第一寄存器和第二寄存器。
11.如權(quán)利要求8所述的方法，其中，Y門電路允許以字節(jié)為單位通過第一外部數(shù)據(jù)。
12.如權(quán)利要求11所述的方法，其中，字節(jié)單位是八比特。
13.如權(quán)利要求8所述的方法，其中，以頁為單位將第一數(shù)據(jù)從第一寄存器存儲到頁緩存器的第二寄存器。
14.如權(quán)利要求8所述的方法，其中以頁為單位將第一數(shù)據(jù)從第二寄存器存儲到存儲元陣列的第一元。
15.如權(quán)利要求8所述的方法，還包括在第一元存儲第一數(shù)據(jù)的同時，在第一寄存器中接收并存儲第二外部數(shù)據(jù)。
16.如權(quán)利要求15所述的方法，還包括啟動隔離開關(guān)，以隔離第一寄存器和第二寄存器。
17.如權(quán)利要求15所述的方法，還包括在陣列的第二元存儲第二數(shù)據(jù)；其中，第一元通過第一條比特線與第一寄存器相連，第二元通過第二條比特線與第一寄存器相連。
18.一種對非易失性存儲器設(shè)備的編程方法，包括將存儲元陣列中的第一元的數(shù)據(jù)存儲到頁緩存器的第一寄存器；然后，將數(shù)據(jù)存儲到頁緩存器的第二寄存器；然后，將數(shù)據(jù)存儲到存儲元陣列的第二元。
19.如權(quán)利要求18所述的方法，還包括啟動隔離開關(guān)，以連接第一寄存器和第二寄存器。
20.如權(quán)利要求18所述的方法，其中，數(shù)據(jù)存儲于第二存儲元，而不翻轉(zhuǎn)它在第一存儲元存儲時的狀態(tài)。
21.一種對非易失性存儲器設(shè)備的通過/失敗檢查方法，包括通過檢測節(jié)點，轉(zhuǎn)儲第一存儲元的數(shù)據(jù)到頁緩存器的第一寄存器；通過檢測節(jié)點，轉(zhuǎn)儲存儲于頁緩存器電路的第二寄存器的數(shù)據(jù)到第一寄存器，檢查第二寄存器中的數(shù)據(jù)。
22.如權(quán)利要求21所述的方法，還包括啟動隔離開關(guān)，以連接第一寄存器和第二寄存器。
全文摘要
一種存儲器設(shè)備，包括存儲元陣列，用于存儲數(shù)據(jù)；以及Y門電路，用于選通存儲于一組存儲元中的數(shù)據(jù)。頁緩存器連接在存儲元陣列與Y門電路之間。頁緩存器包括相應(yīng)于組中每一存儲元的雙寄存器。雙寄存器包括第一寄存器和相關(guān)聯(lián)的第二寄存器。第一寄存器和第二寄存器適合彼此間、與存儲元陣列的元、與Y門電路交換數(shù)據(jù)。
文檔編號G11C16/02GK1399279SQ0212023
公開日2003年2月26日 申請日期2002年5月21日 優(yōu)先權(quán)日2001年7月23日
發(fā)明者任興洙 申請人:三星電子株式會社