專利名稱：半導(dǎo)體存儲(chǔ)裝置和控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有用于檢測從外部提供的地址信號的變化的地址變化檢測電路(ATD電路)的半導(dǎo)體存儲(chǔ)裝置，具體地講，涉及一種為了以從ATD電路輸出的脈沖信號作為觸發(fā)，而進(jìn)行更新動(dòng)作和讀·寫動(dòng)作而構(gòu)成的半導(dǎo)體存儲(chǔ)裝置和控制方法。
圖7示出了具有ATD電路的準(zhǔn)SRAM的地址輸入系統(tǒng)的構(gòu)成例。地址信號ADD0～ADDn(n自然數(shù))是從外部加載的地址信號。對應(yīng)于該地址信號ADD0～ADDn，設(shè)有地址輸入電路800-0～800-n，上述各地址輸入電路由輸入緩沖器801和鎖存電路802構(gòu)成。此外，在各地址輸入電路的輸出端設(shè)有ATD電路810-0～810-n，這些ATD電路的各輸出信號被輸入脈沖發(fā)生器820。
其中，地址輸入電路800-0～800-n的輸入緩沖器801接受從外部提供的地址信號(ADD0～ADDn)，轉(zhuǎn)換為裝置內(nèi)部的地址信號。此外，鎖存電路802在外部的地址信號變化的情況下，根據(jù)未圖示的規(guī)定控制電路系統(tǒng)輸出的控制信號，對從輸入緩沖器801輸出的地址信號進(jìn)行鎖存，正常時(shí)使輸入緩沖器801的輸出信號作為內(nèi)部的地址信號(IA0～I(xiàn)An)而通過。
ATD電路810-0～810-n檢測出從地址輸入電路800-0～800-n的鎖存電路802輸出的內(nèi)部地址信號IA0～I(xiàn)An的變化(躍遷)，生成正的單觸發(fā)脈沖φ0～φn。脈沖發(fā)生器820接受從ATD電路810-0～810-n輸出的單觸發(fā)脈沖φ0～φn，生成具有規(guī)定的脈沖寬度的脈沖地址變化檢測信號φa。根據(jù)該脈沖地址變化檢測信號φa，派生出各部分動(dòng)作所必需的各種控制信號。
根據(jù)具有上述地址輸入系統(tǒng)的背景技術(shù)的半導(dǎo)體存儲(chǔ)裝置，當(dāng)從外部提供的地址信號ADD0～ADDn不產(chǎn)生變化，處于正常穩(wěn)定狀態(tài)時(shí)，在各個(gè)地址輸入電路800-0～800-n中，通過輸入緩沖器801從外部取入的地址信號，通過處于通過(through)狀態(tài)的鎖存電路802，作為內(nèi)部地址信號IA0～I(xiàn)An被提供給后一級的例如預(yù)解碼(pre-decode)電路等。在這種狀態(tài)下，由于地址信號中不產(chǎn)生變化，所以ATD電路810-0～810-n不生成單觸發(fā)脈沖φ0～φn，脈沖地址變化檢測信號φa保持L(低)電平。
在圖7中，從該狀態(tài)開始，當(dāng)例如從外部提供的地址信號ADD0產(chǎn)生變化時(shí)，從輸入緩沖器801通過處于通過狀態(tài)的鎖存電路802輸出的內(nèi)部地址信號IA0產(chǎn)生變化。ATD電路810-0檢測到該地址信號IA0的變化，生成單觸發(fā)脈沖φ0。脈沖發(fā)生器820接受由ATD電路810-0產(chǎn)生的單觸發(fā)脈沖φ0，輸出作為脈沖地址變化檢測信號φa的脈沖信號。
同樣地，當(dāng)從外部提供的其他地址信號ADD1～ADDn變化時(shí)，脈沖發(fā)生器820接受由各ATD電路生成的單觸發(fā)脈沖，輸出脈沖地址變化檢測信號φa。根據(jù)該脈沖地址變化檢測信號φa，在省略了圖示的控制信號生成電路系統(tǒng)中，生成存儲(chǔ)單元的更新動(dòng)作所必需的控制信號和讀·寫動(dòng)作所必需的控制信號，以適當(dāng)?shù)臅r(shí)序控制裝置內(nèi)部的各種動(dòng)作。
但是，上述準(zhǔn)SRAM在其規(guī)格上的構(gòu)成為，更新動(dòng)作和讀·寫動(dòng)作兩個(gè)動(dòng)作根據(jù)共用的脈沖地址變化檢測信號φa，在同一周期內(nèi)連續(xù)進(jìn)行。因此，當(dāng)從外部提供的地址信號ADD0～ADDn中含有噪聲時(shí)，該噪聲使ATD電路810-0～810-n誤動(dòng)作而產(chǎn)生單觸發(fā)脈沖φ0～φn。其結(jié)果是，更新動(dòng)作和讀·寫動(dòng)作連續(xù)地錯(cuò)誤進(jìn)行，構(gòu)成半導(dǎo)體存儲(chǔ)裝置的大部分電路動(dòng)作，從而存在產(chǎn)生大的工作電流，消耗功率增大的問題。
作為解決這種ATD電路誤動(dòng)作引起的問題的第一背景技術(shù)，有例如特開平3-12095號公報(bào)所公開的半導(dǎo)體存儲(chǔ)裝置。該半導(dǎo)體存儲(chǔ)裝置包括第一地址躍遷檢測電路，生成用于控制到輸出緩沖之前為止的讀出動(dòng)作的脈沖信號；第二地址躍遷檢測電路，生成用于控制輸出緩沖之后的動(dòng)作的脈沖信號，在該第二地址躍遷檢測電路的前一級，設(shè)有用于除去地址信號中包含的噪聲的濾波器。
根據(jù)該裝置，即使伴隨著輸出緩沖動(dòng)作的接地電位Vss振蕩引起的噪聲包含在地址信號中，該噪聲也可以被濾波器除去。因此，生成用于控制輸出緩沖器動(dòng)作的脈沖信號的第二地址躍遷檢測電路不會(huì)因?yàn)樵撛肼暥`動(dòng)作，輸出緩沖器也不會(huì)因?yàn)樽园l(fā)產(chǎn)生的接地電位噪聲而誤動(dòng)作。此外，在該裝置中，占讀出時(shí)間大半的輸出緩沖器之前的電路系統(tǒng)的動(dòng)作，由不通過濾波器的、輸入地址信號的第一地址躍遷檢測電路的脈沖信號控制，所以不損害其高速性。該第一背景技術(shù)的半導(dǎo)體存儲(chǔ)裝置可以防止伴隨輸出緩沖器開關(guān)的接地電位Wss的振蕩引起的誤動(dòng)作，但當(dāng)更新動(dòng)作和讀·寫動(dòng)作在同一周期內(nèi)進(jìn)行時(shí)，無法抑制地址信號中包含的噪聲引起的工作電流的產(chǎn)生。
此外，作為第背景技術(shù)：
的裝置，有例如特開平5-81888號公報(bào)所公開的半導(dǎo)體集成電路。該半導(dǎo)體集成電路具有ATD電路(以下稱為第一ATD電路)，用于檢測地址信號的變化；噪聲濾波器，用于從地址信號中除去噪聲；ATD電路(以下稱為第二ATD信號)，用于檢測被噪聲濾波器除去了噪聲的地址信號的變化。上述第一ATD電路用于控制輸出緩沖器前一級一側(cè)的內(nèi)部動(dòng)作(數(shù)據(jù)鎖存)，上述第二ATD電路用于在正常的輸出信號被輸出前的狀態(tài)下的輸出信號的控制(輸出的預(yù)置(preset))。
根據(jù)該第背景技術(shù)：
，當(dāng)進(jìn)行數(shù)據(jù)讀出時(shí)，在從第二ATD電路輸出的脈沖信號的控制下，輸出緩沖器的輸出電平從H(高電平)緩慢地變?yōu)長。由此，可以降低讀出L時(shí)的地噪聲(ground noise)。此外，在從第一ATD電路輸出的脈沖信號的控制下，通過將此時(shí)的數(shù)據(jù)鎖存在內(nèi)部，可以改善對電源噪聲的抵抗能力。此外，通過噪聲濾波器除去電源噪聲，可以防止電源噪聲引起的輸出的誤預(yù)置。該第背景技術(shù)：
也可以防止伴隨輸出緩沖器的開關(guān)的噪聲引起的誤動(dòng)作，但與上述第一背景技術(shù)相同，當(dāng)更新動(dòng)作和讀·寫動(dòng)作在同一周期內(nèi)進(jìn)行時(shí)，無法抑制地址信號中包含的噪聲引起的工作電流的發(fā)生。
為了解決上述問題，本發(fā)明的半導(dǎo)體存儲(chǔ)裝置具有存儲(chǔ)單元陣列，將包含數(shù)據(jù)存儲(chǔ)用的電容器的存儲(chǔ)單元排列成行列狀而構(gòu)成；濾波電路(相當(dāng)于例如后述的噪聲濾波電路102的構(gòu)成要素)，用于除去包含在從外部提供的地址信號中的噪聲；第一信號變化檢測電路系統(tǒng)(相當(dāng)于例如后述的由地址變化檢測電路311和脈沖合成電路312構(gòu)成的電路系統(tǒng)的構(gòu)成要素)，檢測出通過上述濾波電路之前的地址信號的變化，生成用于控制更新動(dòng)作的第一脈沖信號；第二信號變化檢測電路系統(tǒng)(相當(dāng)于例如后述的由地址變化檢測電路321和脈沖合成電路322構(gòu)成的電路系統(tǒng)的構(gòu)成要素)，檢測出通過上述濾波電路之后的地址信號的變化，生成用于控制讀·寫動(dòng)作的第二脈沖信號；以及控制系統(tǒng)，以上述第一和上述第二脈沖信號為觸發(fā)，使上述更新動(dòng)作和上述讀·寫動(dòng)作在同一周期內(nèi)順次進(jìn)行。
根據(jù)該構(gòu)成，在檢測出通過濾波電路之前的地址信號變化時(shí)，啟動(dòng)更新動(dòng)作，在檢測出通過濾波電路之后的地址信號變化時(shí)，啟動(dòng)正常的讀·寫動(dòng)作。當(dāng)在從外部提供的地址信號中包含噪聲時(shí)，由濾波電路除去噪聲，然后提供給第二信號變化檢測電路系統(tǒng)。因此，不會(huì)輸出由地址信號中包含的噪聲引起的第二脈沖信號，從而不會(huì)錯(cuò)誤地啟動(dòng)讀·寫動(dòng)作。此外，由于在通過濾波電路之前的地址信號中包含噪聲，所以輸入該地址信號的第一信號變化檢測電路系統(tǒng)輸出第一脈沖信號，從而啟動(dòng)更新動(dòng)作。即，當(dāng)從外部提供的地址信號中包含噪聲時(shí)，僅進(jìn)行更新動(dòng)作，而不進(jìn)行讀·寫動(dòng)作。
與此相對，當(dāng)從外部提供的地址信號中不包含噪聲時(shí)，外部的地址信號分別由第一和第二信號變化檢測電路系統(tǒng)檢測出，然后輸出第一和第二脈沖信號。然后，以該第一和第二脈沖信號為觸發(fā)，在同一周期內(nèi)順次進(jìn)行更新動(dòng)作和讀·寫動(dòng)作。此時(shí)，第二脈沖信號相對于第一脈沖信號被延遲濾波電路的延遲時(shí)間，然后輸出。但是，由于讀·寫動(dòng)作緊接著更新動(dòng)作之后進(jìn)行，所以作為讀·寫動(dòng)作的觸發(fā)的第二脈沖信號即使比作為更新動(dòng)作的觸發(fā)的第一脈沖信號延遲，也不會(huì)發(fā)生妨害讀·寫時(shí)的動(dòng)作速度的問題。
因此，根據(jù)該構(gòu)成，即使地址信號中包含噪聲，該噪聲使地址信號看起來產(chǎn)生了變化，也能抑制讀·寫動(dòng)作的工作電流的產(chǎn)生，而且不會(huì)妨害正常的讀·寫的動(dòng)作速度。
在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中，上述第二信號變化檢測電路系統(tǒng)例如可以檢測出通過上述濾波電路之后的地址信號的變化，控制上述第一信號變化檢測電路系統(tǒng)為非激活狀態(tài)。根據(jù)該構(gòu)成，在更新動(dòng)作之后的讀·寫動(dòng)作中，即使在地址信號中產(chǎn)生噪聲，也不會(huì)從第一信號變化檢測電路系統(tǒng)輸出第一脈沖信號。因此，在讀·寫動(dòng)作中不會(huì)錯(cuò)誤地啟動(dòng)更新動(dòng)作，從而可以防止數(shù)據(jù)被破壞。
在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中，上述控制系統(tǒng)(相當(dāng)于例如后述的包含地址多路復(fù)用器5的電路系統(tǒng)的構(gòu)成要素)，例如可以根據(jù)上述第一脈沖信號，控制上述更新動(dòng)作，同時(shí)根據(jù)上述第二脈沖信號，控制上述讀·寫動(dòng)作。根據(jù)該構(gòu)成，可以第一脈沖信號為觸發(fā)，啟動(dòng)更新動(dòng)作，以第二脈沖信號為觸發(fā)，啟動(dòng)讀·寫動(dòng)作。
此外，在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中，還具有行解碼電路，用于選擇上述存儲(chǔ)單元陣列的行，上述控制系統(tǒng)包含地址多路復(fù)用器(相當(dāng)于例如后述的地址多路復(fù)用器5的構(gòu)成要素)而構(gòu)成，上述地址多路復(fù)用器根據(jù)上述第一和上述第二脈沖信號，選擇基于通過上述濾波電路之后的地址信號生成的讀·寫用的地址信號或者在裝置內(nèi)部預(yù)先生成的更新用的地址信號其中之一，提供給上述行解碼電路。根據(jù)該構(gòu)成，當(dāng)檢測出從外部提供的地址信號變化時(shí)，可以根據(jù)第一脈沖信號，將更新用的地址信號提供給行解碼器，根據(jù)第二脈沖信號，將讀·寫用的地址信號提供給行解碼器。因此，在更新動(dòng)作和讀·寫動(dòng)作等各動(dòng)作中，可以得到所必需的地址信號。
此外，在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中，上述濾波電路可以包含例如延遲電路而構(gòu)成，上述延遲電路具有與作為除去對象的噪聲的脈沖寬度相應(yīng)的延遲量。根據(jù)該構(gòu)成，可以將濾波電路的延遲時(shí)間限定在除去包含在地址信號中的噪聲所必需的最低限內(nèi)。因此，可以將包含濾波電路的第二信號變化檢測電路系統(tǒng)的靈敏度限定在最低限。
此外，在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中，上述濾波電路可以由從外部直接輸入上述地址信號的觸發(fā)器構(gòu)成。根據(jù)該構(gòu)成，只要觸發(fā)器的穩(wěn)定狀態(tài)不反轉(zhuǎn)，噪聲實(shí)際上就不能侵入內(nèi)部。因此，可以使檢測通過濾波電路之后的信號變化的第二信號變化檢測電路系統(tǒng)的動(dòng)作更加穩(wěn)定。
此外，在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中，上述濾波電路例如可以具有當(dāng)從上述外部提供的地址信號為低電平時(shí)，除去使該地址信號變?yōu)楦唠娖降脑肼暤奶匦?。根?jù)該構(gòu)成，例如當(dāng)半導(dǎo)體存儲(chǔ)裝置內(nèi)部的接地電位變化時(shí)，可以除去地址信號中產(chǎn)生的噪聲。
此外，在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中，上述第二信號變化檢測電路系統(tǒng)可以檢測出通過上述濾波電路之后的地址信號的變化，然后禁止上述控制系統(tǒng)的讀·寫動(dòng)作。
圖2是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的特征部分構(gòu)成的方框圖。
圖3A是表示本發(fā)明第一實(shí)施方式的濾波電路的具體實(shí)施例的電路圖。
圖3B是表示本發(fā)明第一實(shí)施方式的濾波電路的另一個(gè)具體實(shí)施例的電路圖。
圖4是用于說明本發(fā)明第一實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的動(dòng)作(沒有噪聲時(shí))的時(shí)序圖。
圖5是用于說明本發(fā)明第一實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的動(dòng)作(有噪聲時(shí))的時(shí)序圖。
圖6是表示本發(fā)明第二實(shí)施方式的地址輸入系統(tǒng)的構(gòu)成例的圖。
圖7是表示背景技術(shù)的半導(dǎo)體存儲(chǔ)裝置具有的地址輸入系統(tǒng)的構(gòu)成例的方框圖。


圖1表示第一實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的整體構(gòu)成。
在圖1中，地址ADD是從外部提供給該半導(dǎo)體存儲(chǔ)裝置的信號，由地址信號ADD0～ADDn(n自然數(shù))的各位信號構(gòu)成，包含用于指定后述的存儲(chǔ)單元陣列的行的行地址和用于指定列的列地址。地址輸入系統(tǒng)1將地址ADD取入該半導(dǎo)體存儲(chǔ)裝置的內(nèi)部并鎖存，然后生成內(nèi)部地址LADD。該地址輸入系統(tǒng)1和后述的脈沖發(fā)生器3以及地址多路復(fù)用器5構(gòu)成本發(fā)明的特征部分。
脈沖發(fā)生器3在芯片選擇信號/CS處于激活狀態(tài)的情況下，檢測出內(nèi)部地址LADD的變化，輸出正的單觸發(fā)脈沖，作為地址變化檢測信號φATD。此外，該脈沖發(fā)生器3在芯片選擇信號/CS從非激活狀態(tài)(高電平)變?yōu)榧せ顮顟B(tài)(低電平)的情況下，也輸出正的單觸發(fā)脈沖。該芯片選擇信號/CS是用于控制半導(dǎo)體存儲(chǔ)裝置的動(dòng)作狀態(tài)的最上位控制信號，當(dāng)其為高電平時(shí)，半導(dǎo)體存儲(chǔ)裝置處于等待狀態(tài)，當(dāng)其為低電平時(shí)，半導(dǎo)體存儲(chǔ)裝置處于激活狀態(tài)。
更新控制電路4內(nèi)置有以下部分(其圖示均省略)地址計(jì)數(shù)器，在進(jìn)行更新動(dòng)作時(shí)，生成用于選擇存儲(chǔ)單元陣列的行的更新用地址(以下稱為“更新地址”)RADD；更新計(jì)時(shí)器，用于對更新的時(shí)間間隔進(jìn)行計(jì)時(shí)。該更新控制電路4根據(jù)從上述脈沖發(fā)生器3輸出的地址變化檢測信號φATD和作為從外部提供的一種控制信號的寫使能信號/WE，以規(guī)定的時(shí)序自動(dòng)生成更新地址RADD，實(shí)現(xiàn)與通用DRAM的自更新(self-refresh)同樣的更新動(dòng)作。
即，更新控制電路4對從來自外部的最后一次存取請求開始經(jīng)過的時(shí)間進(jìn)行計(jì)時(shí)，當(dāng)其超過規(guī)定的更新時(shí)間時(shí)，在其內(nèi)部啟動(dòng)自更新(self-reflesh)。因此，更新計(jì)時(shí)器在每次輸出作為地址變化檢測信號φATD的正脈沖時(shí)被復(fù)位，重新開始計(jì)時(shí)。此外，更新計(jì)時(shí)器生成用于控制更新時(shí)序的更新控制信號REFA、REFB。其中，更新控制信號REFA是隨著來自外部的存取請求，用于控制是否進(jìn)行更新的信號，當(dāng)該信號為高電平時(shí)進(jìn)行更新，當(dāng)為低電平時(shí)不進(jìn)行更新。另一方面，更新控制信號REFB是用于控制自更新動(dòng)作的信號。即，當(dāng)生成作為更新控制信號REFB的負(fù)脈沖時(shí)，啟動(dòng)自更新。
地址多路復(fù)用器(MUX)5根據(jù)地址變化檢測信號φATD和更新控制信號REFB的電平，適當(dāng)?shù)剡x擇內(nèi)部地址LADD或更新地址RADD，作為地址MADD，提供給行解碼器7。即，如果地址變化檢測信號φATD為低電平，且更新控制信號REFB為高電平，則從地址變化檢測信號φATD上升開始經(jīng)過預(yù)定時(shí)間之后，選擇內(nèi)部地址LADD中包含的行地址，將其作為地址MADD輸出。此外，當(dāng)?shù)刂纷兓瘷z測信號φATD為高電平，或者更新控制信號REFB為低電平時(shí)，從地址變化檢測信號φATD下降開始經(jīng)過預(yù)定時(shí)間之后，選擇更新地址RADD，將其作為地址MADD輸出。
存儲(chǔ)單元陣列6與通用DRAM同樣，使包含數(shù)據(jù)存儲(chǔ)用的電容器的存儲(chǔ)單元(一個(gè)電容器·一個(gè)晶體管型)排列成行列狀而構(gòu)成，在其行方向和列方向上分別配置字線和位線(或位線對)，在這些字線和位線的規(guī)定交叉部上配置存儲(chǔ)單元。行解碼器7當(dāng)從后述的行控制電路13輸出的行使能信號RE為高電平時(shí)，對地址MADD進(jìn)行解碼，驅(qū)動(dòng)屬于由該地址MADD指定的行上的字線為高電平。字線的高電平由后述的升壓(boost)電源15所提供的升壓電位規(guī)定。列解碼器8當(dāng)從后述的列控制電路14輸出的列使能信號CE為高電平時(shí)，對內(nèi)部地址LADD所包含的列地址進(jìn)行解碼，生成用于選擇屬于由該列地址指定的列的字線的列選擇信號(省略圖示)。
讀出放大器·復(fù)位電路9由省略了圖示的讀出放大器(senseamplifer)、列開關(guān)和預(yù)充電電路構(gòu)成。其中，列開關(guān)連接在由列解碼器8輸出的列選擇信號所指定的讀出放大器和總線WRB之間。讀出放大器在讀出放大器使能信號SE為高電平的情況下，在進(jìn)行讀動(dòng)作時(shí)，對位線的電位進(jìn)行讀出·放大，然后輸出到總線WRB，在進(jìn)行寫動(dòng)作時(shí)，將提供給總線WRB的寫入數(shù)據(jù)寫入存儲(chǔ)單元。預(yù)充電電路當(dāng)從行控制電路13輸出的預(yù)充電使能信號PE為高電平時(shí)，將位線的電位預(yù)充電至規(guī)定電位(例如電源電壓Vdd的1/2電位)。I/O緩沖器(輸入緩沖器)10根據(jù)從后述的R/W控制電路11輸出的控制信號CWO的電平，與外部之間進(jìn)行數(shù)據(jù)的輸入輸出。
R/W(Read/Write)控制電路11根據(jù)芯片選擇信號/CS、寫使能信號/WE和輸出使能信號OE，生成用于控制讀動(dòng)作和寫動(dòng)作的控制信號CWO，然后提供給I/O緩沖器10。鎖存控制電路12以地址變化檢測信號φATD的下降沿為觸發(fā)，生成鎖存控制信號LC(正的單觸發(fā)脈沖)。行控制電路13根據(jù)上述更新控制信號REFA、更新控制信號REFB、地址變化檢測信號φATD和寫使能信號/WE，生成行使能信號RE、讀出放大器使能信號SE、預(yù)充電使能信號PE和控制信號CC。
列控制電路14根據(jù)控制信號CC，生成列使能信號CE。升壓電源15是將施加在存儲(chǔ)單元陣列6內(nèi)的字線上的升壓電位提供給行解碼器7的電源。此外，基板電壓發(fā)生電路16生成施加在形成存儲(chǔ)單元的晶片或半導(dǎo)體基板上的電位。參考電壓發(fā)生電路17生成在存儲(chǔ)單元陣列6和讀出放大器·復(fù)位電路9內(nèi)使用的參考電壓。
以下參照圖2，對構(gòu)成本發(fā)明特征部分的地址輸入系統(tǒng)1、脈沖發(fā)生器3和地址多路復(fù)用器5進(jìn)行說明。
圖2僅示出在從外部提供的地址ADD中，與最低位的地址信號ADD0相關(guān)的電路系統(tǒng)。地址輸入系統(tǒng)1包含輸入緩沖器101、噪聲濾波電路102、鎖存器103而構(gòu)成。輸入緩沖器101接受從外部提供的地址信號ADD0，將其轉(zhuǎn)換為與裝置內(nèi)部適合的信號。
噪聲濾波電路102除去由輸入緩沖器101從外部取入的地址信號中所包含的高頻成分的噪聲。該噪聲濾波電路102的具體構(gòu)成在后面說明。鎖存器103在從圖1所示的鎖存控制電路12輸出的鎖存控制信號LC上升時(shí)，鎖存由噪聲濾波電路102除去了噪聲的地址信號，然后將其作為內(nèi)部地址LADD輸出。在地址輸入系統(tǒng)1中，對于其他的地址信號ADD1～ADDn，設(shè)置與對地址信號ADD0設(shè)置的電路要素相同的要素，但在圖2中省略。
脈沖發(fā)生器3包含地址變化檢測電路(ATD電路)311、321和脈沖合成電路312、322而構(gòu)成。其中，地址變化檢測電路311檢測出通過噪聲濾波電路102之前的地址信號ADD0的變化，輸出單觸發(fā)脈沖，地址變化檢測電路321檢測出通過噪聲濾波電路102之后的內(nèi)部地址信號LADD0的變化(躍遷)，輸出單觸發(fā)脈沖。在該實(shí)施例中，僅示出了對于地址信號ADD0設(shè)置的地址變化檢測電路311、321，但對于其他的地址信號ADD1～ADDn也同樣地設(shè)置地址變化檢測電路。
脈沖合成電路312將從對于地址信號ADD0設(shè)置的地址變化檢測電路311輸出的單觸發(fā)脈沖，與從相當(dāng)于上述地址變化檢測電路311、對于地址信號ADD1～ADDn設(shè)置的各地址變化檢測電路輸出的單觸發(fā)脈沖進(jìn)行合成。該脈沖合成電路312當(dāng)通過噪聲濾波電路之前的地址信號ADD0～ADDn任何一個(gè)變化時(shí)，輸出作為地址變化檢測信號φATD1的單觸發(fā)脈沖。此外，該脈沖合成電路312接受從后述的脈沖合成電路322輸出的地址變化檢測信號φATD2，在讀·寫動(dòng)作中的一定期間，強(qiáng)制地變?yōu)榉羌せ顮顟B(tài)。
脈沖合成電路322將從對于地址信號ADD0設(shè)置的地址變化檢測電路321輸出的單觸發(fā)脈沖，與從相當(dāng)于上述地址變化檢測電路321、對于地址信號ADD1～ADDn設(shè)置的各地址變化檢測電路輸出的單觸發(fā)脈沖進(jìn)行合成。該脈沖合成電路322當(dāng)通過噪聲濾波電路102之后的內(nèi)部地址信號LADD0～LADDn任何一個(gè)變化時(shí)，輸出作為地址變化檢測信號φATD2的單觸發(fā)脈沖。
從上述脈沖合成電路312、322分別輸出的地址變化檢測信號φATD1、φATD2，作為地址變化檢測信號φATD被提供給地址多路復(fù)用器5。
地址多路復(fù)用器5包含開關(guān)電路501而構(gòu)成，該開關(guān)電路501根據(jù)從脈沖發(fā)生器3提供的地址變化檢測信號φATD，選擇內(nèi)部地址信號LADD0或更新地址信號RADD0其中一個(gè)，作為地址MADD0而輸出。在該實(shí)施例中，僅示出了開關(guān)電路501，但對于其他的內(nèi)部地址信號LADD1～LADDn和更新地址信號RADD1～RADDn，在地址多路復(fù)用器5內(nèi)也設(shè)置與開關(guān)電路501相同的開關(guān)電路。
圖3A表示噪聲濾波電路102的構(gòu)成例。在圖3A中，示出了在圖1所示的構(gòu)成中，從輸入緩沖器101到鎖存器103之間的電路。如圖3A所示，噪聲濾波電路102由阻抗1021和電容器1022構(gòu)成。該噪聲濾波電路102通過阻抗1021和電容器1022，使信號延遲，所以也被作為延遲電路。因此，噪聲濾波電路102的濾波特性也可以表示為延遲電路的延遲時(shí)間。在第一實(shí)施方式中，設(shè)定與作為除去對象的地址信號ADD0～ADDn上的噪聲的脈沖寬度相應(yīng)的延遲量，作為噪聲濾波電路102的特性。
圖3B表示這種噪聲濾波電路的其他構(gòu)成例。該圖所示的噪聲濾波電路1020具有當(dāng)從外部提供的地址信號為低電平時(shí)，除去使該地址信號變?yōu)楦唠娖降脑肼暤奶匦裕缮鲜鲎杩?021和電容器1022構(gòu)成的延遲電路，以及n型MOS(金屬氧化物半導(dǎo)體)晶體管1023、p型MOS晶體管1024構(gòu)成。即，在阻抗1021的輸入端和接地端之間，分別連接n型MOS晶體管1023的漏極和源極。
此外，在阻抗1021的輸出端和電源之間，分別連接p型MOS晶體管1024的漏極和源極，其柵極和上述n型MOS晶體管1023的柵極一起與輸入緩沖器的輸出端連接。對于該噪聲濾波電路1020，與上述噪聲濾波電路102同樣地，設(shè)定由阻抗1021和電容器1022構(gòu)成的延遲電路的延遲量。
此外，如后述的圖6所示，可以使用使兩個(gè)反相器交叉耦合的觸發(fā)器，作為噪聲濾波電路。在這種情況下，利用觸發(fā)器的輸入和輸出之間的滯后現(xiàn)象(hysteresis)來實(shí)現(xiàn)濾波特性。
以下，對第一實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的動(dòng)作進(jìn)行說明。
首先，參照圖2和圖4，對從外部提供的地址信號中沒有噪聲的狀態(tài)下的讀動(dòng)作(正常讀動(dòng)作)進(jìn)行說明。
在以下的說明中，當(dāng)從外部有存取時(shí)，在同一周期內(nèi)，首先進(jìn)行更新動(dòng)作，然后進(jìn)行讀動(dòng)作或?qū)憚?dòng)作。此外，為了簡化說明，假設(shè)僅從外部提供的地址信號ADD0變化。
首先，在時(shí)刻t1，地址信號ADD0變化，地址ADD開始從此時(shí)的值“An-1”變?yōu)椤癆n”，同時(shí)未圖示的芯片選擇信號/CS被激活。當(dāng)多個(gè)地址信號變化時(shí)，地址ADD的值A(chǔ)n經(jīng)過時(shí)滯期間TSKEW而確定。在時(shí)刻t1變化的地址信號ADD0，經(jīng)由輸入緩沖器101被取入該半導(dǎo)體存儲(chǔ)裝置的內(nèi)部，然后經(jīng)過噪聲濾波電路102和處于通過狀態(tài)的鎖存器103，作為內(nèi)部地址信號LADD0從地址輸入系統(tǒng)1被輸出。同樣地，當(dāng)其他的地址信號ADD1～ADDn變化時(shí)，與其變化相應(yīng)的內(nèi)部地址信號LADD1～LADDn被輸出。當(dāng)?shù)刂沸盘枦]有變化時(shí)，繼續(xù)使用此時(shí)的內(nèi)部地址。
然后，當(dāng)作為輸入緩沖器101的輸出信號的地址信號ADD0變化時(shí)，構(gòu)成脈沖發(fā)生器3的地址變化檢測電路311檢測到該變化，輸出單觸發(fā)脈沖。當(dāng)內(nèi)部地址信號LADD0與外部的地址信號ADD0的變化相應(yīng)地變化時(shí)，另一個(gè)地址變化檢測電路321檢測到該變化，輸出單觸發(fā)脈沖。此時(shí)，內(nèi)部地址信號相對于作為輸入緩沖器101的輸出信號的地址信號ADD0，大致延遲噪聲濾波電路102的延遲量而變化，所以相對于地址變化檢測電路311輸出的單觸發(fā)脈沖，地址變化檢測電路321輸出的單觸發(fā)脈沖也同樣地延遲。
然后，脈沖合成電路312接受來自地址變化檢測電路311的單觸發(fā)脈沖，將該單觸發(fā)脈沖合成，然后作為地址變化檢測信號φATD1輸出。構(gòu)成地址多路復(fù)用器5的開關(guān)電路501接受該地址變化檢測信號φATD1，選擇從上述更新控制電路4提供的更新地址RADD0，作為地址MADD0，然后輸出地址MADD0。地址多路復(fù)用器5選擇該地址MADD0，以及從更新控制電路4提供的其他更新地址RADD1～RADDn，同樣作為地址MADD1～MADDn輸出。然后，在以地址變化檢測信號φATD1的上升沿為起點(diǎn)的規(guī)定時(shí)刻，在由地址MADD所確定的字線WL被選擇地驅(qū)動(dòng)為高電平，一行存儲(chǔ)單元被選擇之后，讀出放大器使能信號SE被激活，讀出放大器動(dòng)作，由此進(jìn)行數(shù)據(jù)的放大，進(jìn)行一系列更新動(dòng)作。
另一方面，脈沖合成電路322大致延遲噪聲濾波電路102的延遲量，接受從地址變化檢測電路321輸出的單觸發(fā)脈沖，將該單觸發(fā)脈沖合成，然后作為地址變化檢測信號φATD2輸出。構(gòu)成地址多路復(fù)用器5的開關(guān)電路501接受該地址變化檢測信號φATD2，選擇從地址輸入系統(tǒng)1輸出的內(nèi)部地址LADD0，作為地址MADD0，然后輸出地址MADD0。地址多路復(fù)用器5輸出該地址MADD0，并且將同樣地將從地址輸入系統(tǒng)1提供的其他內(nèi)部地址LADD1～LADDn作為地址MADD1～MADDn輸出。
然后，在以地址變化檢測信號φATD2的下降沿為起點(diǎn)的規(guī)定時(shí)刻(時(shí)刻t4)，鎖存控制信號LC被激活，變?yōu)楦唠娖?。鎖存器103鎖存此時(shí)的地址ADD的值A(chǔ)n。此后，在以鎖存控制信號LC的上升沿為起點(diǎn)的規(guī)定時(shí)刻，由包含在地址MADD中的行地址所確定的字線WL被選擇地驅(qū)動(dòng)為高電平，一行存儲(chǔ)單元的數(shù)據(jù)被輸出到字線。此后，讀出放大器使能信號SE被激活，讀出放大器動(dòng)作，進(jìn)行數(shù)據(jù)的放大，然后經(jīng)由I/O緩沖器10輸出到外部，作為數(shù)據(jù)DOUT。
其中，脈沖合成電路322當(dāng)從地址變化檢測電路321接受單觸發(fā)脈沖時(shí)，強(qiáng)制地將脈沖合成電路312控制為非激活狀態(tài)。由此，在不進(jìn)行讀動(dòng)作的期間，即使外部的地址ADD變化，脈沖合成電路312也不響應(yīng)該變化，不輸出地址變化檢測信號φATD1。因此，在讀動(dòng)作期間，不會(huì)錯(cuò)誤地啟動(dòng)更新動(dòng)作而妨害正常的讀動(dòng)作，從而可以防止數(shù)據(jù)被破壞。
對于寫動(dòng)作，除了將從外部提供的數(shù)據(jù)寫入存儲(chǔ)單元中這一點(diǎn)之外，與上述讀動(dòng)作相同。
這樣，在通常的讀·寫動(dòng)作中，以從脈沖合成電路312輸出的地址變化檢測信號φATD1為觸發(fā)，進(jìn)行更新動(dòng)作，然后以從脈沖合成電路322輸出的地址變化檢測信號φATD2為觸發(fā)，進(jìn)行讀·寫動(dòng)作。此時(shí)，作為讀·寫動(dòng)作的觸發(fā)的地址變化檢測信號φATD2比作為更新動(dòng)作的觸發(fā)的地址變化檢測信號φATD1延遲輸出，但是由于讀·寫動(dòng)作在進(jìn)行更新動(dòng)作之后立即進(jìn)行，所以即使地址變化檢測信號φATD2比地址變化檢測信號φATD1延遲輸出，也不會(huì)因此而妨害半導(dǎo)體存儲(chǔ)裝置的動(dòng)作速度。
如上所述，對于正常的地址變化，在同一周期內(nèi)，更新動(dòng)作和讀動(dòng)作順次連續(xù)進(jìn)行。
以下參照圖2和圖5，對從外部提供的地址ADD中包含噪聲時(shí)的動(dòng)作進(jìn)行說明。
在以下的說明中，為了簡化說明，假設(shè)在地址ADD的值A(chǔ)n被保持的狀態(tài)下，地址信號ADD0中產(chǎn)生噪聲。
在圖5中，當(dāng)在時(shí)刻t11地址信號ADD0中產(chǎn)生噪聲時(shí)，地址ADD會(huì)暫時(shí)發(fā)生變化。包含該噪聲的地址信號ADD0經(jīng)由輸入緩沖器101被取入裝置內(nèi)部，提供給噪聲濾波電路102和脈沖發(fā)生器3內(nèi)的地址變化檢測電路311。
噪聲濾波電路102從該地址信號ADD0中除去噪聲，然后提供給鎖存器103。被除去了噪聲的地址信號經(jīng)過處于通過狀態(tài)的鎖存器103，作為內(nèi)部地址信號LADD0被輸出。同樣地，對于其他的地址信號ADD1～ADDn，也通過噪聲濾波電路被除去噪聲，然后作為內(nèi)部地址信號LADD1～LADDn被輸出。因此，即使在外部的地址ADD中包含噪聲，內(nèi)部地址信號LADD0～LADDn也不會(huì)變化，而保持地址值A(chǔ)n。
然后，當(dāng)作為輸入緩沖器101的輸出信號的地址信號ADD0中產(chǎn)生噪聲時(shí)，脈沖發(fā)生器3的地址變化檢測電路311檢測出該地址信號ADD0的變化，輸出單觸發(fā)脈沖。脈沖合成電路312接受來自地址變化檢測電路311的單觸發(fā)脈沖，將該單觸發(fā)脈沖進(jìn)行合成，然后作為地址變化檢測信號φATD1輸出。另一方面，另一個(gè)地址變化檢測電路321，如上所述，由于內(nèi)部地址LADD0不發(fā)生變化，所以不輸出單觸發(fā)脈沖，保持其輸出為低電平。因此，脈沖合成電路322不輸出地址變化檢測信號φATD2。
然后，構(gòu)成地址多路復(fù)用器5的開關(guān)電路501接受地址變化檢測信號φATD1，輸出作為地址MADD0的更新地址RADD0。此時(shí)，地址多路復(fù)用器5輸出該地址MADD0，并且同樣地輸出作為地址MADD1～MADDn的其他更新地址RADD1～RADDn。然后，在以地址變化檢測信號φATD1的上升沿為起點(diǎn)的規(guī)定時(shí)刻，由地址MADD所確定的字線WL被驅(qū)動(dòng)為高電平，與上述同樣地進(jìn)行一系列更新動(dòng)作。
然后，如上所述，另一個(gè)脈沖合成電路322，由于地址變化檢測電路321的輸出不產(chǎn)生變化，所以不輸出作為讀·寫動(dòng)作的觸發(fā)的地址變化檢測信號φATD2，因此即使更新動(dòng)作結(jié)束，鎖存控制信號LC、讀出放大器使能信號SE和字線WL也分別保持非激活狀態(tài)(低電平)，從而保持產(chǎn)生噪聲以前的數(shù)據(jù)DOUT的輸出狀態(tài)。
對于寫動(dòng)作，除了將外部提供的數(shù)據(jù)寫入存儲(chǔ)單元中這一點(diǎn)之外，與上述讀動(dòng)作相同。
如上所述，根據(jù)第一實(shí)施方式，在伴隨著更新動(dòng)作的讀·寫動(dòng)作方式中，當(dāng)從外部提供的地址ADD中包含噪聲時(shí)，以從脈沖合成電路311輸出的地址變化檢測信號φATD1為觸發(fā)，僅進(jìn)行更新動(dòng)作，不進(jìn)行同一周期內(nèi)的讀·寫動(dòng)作。因此，不會(huì)產(chǎn)生由包含在地址信號中的噪聲引起的、伴隨著讀·寫動(dòng)作的工作電流，可以有效地降低消耗功率。此外，由于檢測通過噪聲濾波電路除去了噪聲的地址信號的變化，在更新動(dòng)作之后啟動(dòng)讀·寫動(dòng)作，所以噪聲濾波電路的延遲量不會(huì)妨害讀或?qū)懙膭?dòng)作速度。(第二實(shí)施方式)以下，對本發(fā)明的第二實(shí)施方式進(jìn)行說明。
在上述第一實(shí)施方式中，一旦由輸入緩沖器101從外部接受地址信號，就從該輸入緩沖器101的輸出信號中得到構(gòu)成脈沖發(fā)生器3的ATD電路311、321的各輸入信號，而在第二實(shí)施方式中，地址輸入系統(tǒng)的構(gòu)成為，直接從外部將地址信號輸入噪聲濾波電路。
圖6表示第二實(shí)施方式的地址輸入系統(tǒng)的構(gòu)成例。
該地址輸入系統(tǒng)相當(dāng)于上述圖2所示的地址輸入系統(tǒng)1，包含輸入緩沖器101A、噪聲濾波電路102A和鎖存器103A而構(gòu)成。其中輸入緩沖器101A從外部輸入地址信號ADD0，然后將其提供給脈沖發(fā)生器3的ATD電路311。噪聲濾波電路102A直接從外部輸入地址信號ADD0，然后除去該地址信號ADD0中包含的噪聲。在該實(shí)施例中，噪聲濾波電路102A由使兩個(gè)反相器交叉耦合的觸發(fā)器構(gòu)成。
鎖存器103A在鎖存控制信號LC上升時(shí)，對由噪聲濾波電路102A除去了噪聲的地址信號進(jìn)行鎖存，然后將其作為內(nèi)部地址LADD0輸出。該內(nèi)部地址用于選擇未圖示的存儲(chǔ)單元的行，同時(shí)提供給構(gòu)成脈沖發(fā)生器3的ATD電路321，用于生成控制讀·寫動(dòng)作的地址變化檢測信號。對于其他的地址信號ADD1～ADDn，也設(shè)置與對于地址信號ADD0設(shè)置的電路要素相同的要素，在圖6中省略。
以下，對第二實(shí)施方式的地址輸入系統(tǒng)的動(dòng)作進(jìn)行簡單說明。
從外部提供的地址信號不是通過輸入緩沖器，而是直接被輸入噪聲濾波電路102A。通過噪聲濾波電路102A的地址信號以規(guī)定的時(shí)序，被鎖存器103A鎖存，然后作為內(nèi)部地址被輸出。另一方面，從外部提供的地址信號也被輸入輸入緩沖器101A，然后被輸出到脈沖發(fā)生器3。脈沖發(fā)生器3分別從鎖存器103A和輸入緩沖器101A輸入地址信號，生成上述地址變化檢測信號φATD。
其中，噪聲濾波電路由觸發(fā)器構(gòu)成，以下對直接從外部將地址信號輸入該噪聲濾波電路的意義進(jìn)行說明。象上述圖2所示的實(shí)施例那樣，當(dāng)經(jīng)由輸入緩沖器，將地址信號輸入噪聲濾波電路時(shí)，如果輸入緩沖器拾取噪聲，則該輸入緩沖器對噪聲進(jìn)行放大，輸出具有電源電壓振幅的觸發(fā)脈沖。該觸發(fā)脈沖(噪聲)雖然可以用噪聲濾波電路除去，但該噪聲濾波電路動(dòng)作會(huì)產(chǎn)生消耗電流。
與此相對，根據(jù)第二實(shí)施方式的地址輸入系統(tǒng)，調(diào)整構(gòu)成噪聲濾波電路102A的觸發(fā)器的反相器閾值，使其對噪聲的靈敏度下降，由此可以改善對電源振蕩產(chǎn)生的模擬噪聲的抵抗能力。而且，只要構(gòu)成噪聲濾波電路102A的觸發(fā)器的狀態(tài)不反轉(zhuǎn)，噪聲實(shí)際上就不會(huì)通過噪聲濾波電路，所以能使該噪聲濾波電路102A輸出端的電路系統(tǒng)的動(dòng)作變得穩(wěn)定。
此外，在上述圖2所示的實(shí)施例中，從外部輸入地址信號的輸入緩沖器101的輸入閾值具有對電源電壓的依賴性，所以在外部地址信號電平和輸入緩沖器的輸入閾值之間易于產(chǎn)生偏移。因此，當(dāng)電源電壓變化時(shí)，外部的地址信號電平相對于輸入緩沖器101的輸入閾值變化，而成為誤動(dòng)作的原因。與此相對，根據(jù)第二實(shí)施方式的地址輸入系統(tǒng)的構(gòu)成，由于將噪聲濾波電路102A設(shè)置在第一級，所以通過該噪聲濾波電路102A的觸發(fā)器的滯后特性，能有效地防止噪聲的侵入。
以上對本發(fā)明的第一和第二實(shí)施方式進(jìn)行了說明，但本發(fā)明不限于這些實(shí)施方式，不脫離本發(fā)明主旨范圍的設(shè)計(jì)變更都包含在本發(fā)明中。例如，在上述實(shí)施方式中，脈沖合成電路322當(dāng)從地址變化檢測電路321接受單觸發(fā)脈沖時(shí)，強(qiáng)制地將脈沖合成電路312控制為非激活狀態(tài)，但本發(fā)明不限于此，例如可以直接控制地址多路復(fù)用器5等與讀·寫動(dòng)作相關(guān)的電路系統(tǒng)，來禁止讀·寫動(dòng)作。
此外，在上述實(shí)施方式中，使用由阻抗和電容器構(gòu)成的噪聲濾波電路，但本發(fā)明不限于此，例如只要是象觸發(fā)器等那樣，能利用輸入和輸出之間的滯后現(xiàn)象的元器件，或者象反相器鏈路(inverter chain)等那樣，能除去噪聲的元器件，可以是任意的。
此外，在上述實(shí)施方式中，對于構(gòu)成外部的地址ADD的所有位，檢測通過噪聲濾波電路前后的地址信號的變化，但本發(fā)明不限于此，例如可以僅對與在更新動(dòng)作和讀·寫動(dòng)作中共用的行地址相關(guān)的電路系統(tǒng)應(yīng)用本發(fā)明，并且只要是在事實(shí)上禁止讀·寫動(dòng)作，就可以應(yīng)用本發(fā)明。
此外，在上述實(shí)施方式中，將地址變化檢測電路設(shè)置在脈沖發(fā)生器一側(cè)，但本發(fā)明不限于此，可以將其設(shè)置在地址輸入系統(tǒng)一側(cè)。
此外，上述各實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置可以是將例如圖1所示的電路整體搭載在單一的芯片上的實(shí)施方式，也可以是將電路整體分割為幾個(gè)功能塊，將各功能塊分別搭載在不同的芯片上的實(shí)施方式。作為后者的實(shí)施例，可以考慮將生成各種控制信號和地址信號的控制部分以及存儲(chǔ)單元部分搭載在不同的芯片(控制芯片和存儲(chǔ)芯片)上的混裝IC(集成電路)。即，從設(shè)在存儲(chǔ)芯片外部的控制芯片向存儲(chǔ)芯片提供各種控制信號的構(gòu)成也屬于本發(fā)明的范圍。
本發(fā)明提供這樣一種技術(shù)，用于實(shí)現(xiàn)不會(huì)妨害讀·寫時(shí)的動(dòng)作速度，能有效地抑制發(fā)生從外部提供的地址信號的噪聲引起的工作電流的半導(dǎo)體存儲(chǔ)裝置。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，具有存儲(chǔ)單元陣列，將包含數(shù)據(jù)存儲(chǔ)用的電容器的存儲(chǔ)單元排列成行列狀而構(gòu)成；濾波電路，用于除去包含在從外部提供的地址信號中的噪聲；第一信號變化檢測電路系統(tǒng)，檢測出通過上述濾波電路之前的地址信號的變化，生成用于控制更新動(dòng)作的第一脈沖信號；第二信號變化檢測電路系統(tǒng)，檢測出通過上述濾波電路之后的地址信號的變化，生成用于控制讀·寫動(dòng)作的第二脈沖信號；以及控制系統(tǒng)，以上述第一和上述第二脈沖信號為觸發(fā)，使上述更新動(dòng)作和上述讀·寫動(dòng)作在同一周期內(nèi)順次進(jìn)行。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，上述第二信號變化檢測電路系統(tǒng)檢測出通過上述濾波電路之后的地址信號的變化，控制上述第一信號變化檢測電路系統(tǒng)為非激活狀態(tài)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，上述控制系統(tǒng)根據(jù)上述第一脈沖信號，控制上述更新動(dòng)作，同時(shí)根據(jù)上述第二脈沖信號，控制上述讀·寫動(dòng)作。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，還具有行解碼電路，用于選擇上述存儲(chǔ)單元陣列的行，上述控制系統(tǒng)包含地址多路復(fù)用器而構(gòu)成，上述地址多路復(fù)用器根據(jù)上述第一和上述第二脈沖信號，選擇基于通過上述濾波電路之后的地址信號生成的讀·寫用的地址信號或者在裝置內(nèi)部預(yù)先生成的更新用的地址信號其中之一，提供給上述行解碼電路。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，上述濾波電路包含延遲電路而構(gòu)成，上述延遲電路具有與作為除去對象的噪聲的脈沖寬度相應(yīng)的延遲量。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，上述濾波電路由從外部直接輸入上述地址信號的觸發(fā)器構(gòu)成。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，上述濾波電路具有當(dāng)從上述外部提供的地址信號為低電平時(shí)，除去使該地址信號變?yōu)楦唠娖降脑肼暤奶匦浴?br> 8.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，上述第二信號變化檢測電路系統(tǒng)檢測出通過上述濾波電路之后的地址信號的變化，然后禁止上述控制系統(tǒng)的讀·寫動(dòng)作。
9.一種半導(dǎo)體存儲(chǔ)裝置的控制方法，檢測出從半導(dǎo)體存儲(chǔ)裝置外部提供的地址信號的變化，生成第一脈沖信號，用于控制將包含數(shù)據(jù)存儲(chǔ)用的電容器的存儲(chǔ)單元排列成行列狀而構(gòu)成的存儲(chǔ)單元陣列的更新動(dòng)作，除去包含在從上述外部提供的地址信號中的噪聲，檢測出除去了上述噪聲的地址信號的變化，生成第二脈沖信號，用于控制上述存儲(chǔ)單元陣列的讀·寫動(dòng)作，以上述第一和上述第二脈沖信號為觸發(fā)，使上述更新動(dòng)作和上述讀·寫動(dòng)作在同一周期內(nèi)順次進(jìn)行。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置的控制方法，檢測出除去了上述噪聲的地址信號的變化，然后在規(guī)定的期間內(nèi)禁止生成上述第一脈沖信號。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置的控制方法，根據(jù)上述第一和上述第二脈沖信號，選擇基于除去了上述噪聲的地址信號而生成的讀·寫用的地址信號或者在半導(dǎo)體存儲(chǔ)裝置內(nèi)部預(yù)先生成的更新用的地址信號其中之一，進(jìn)行用于選擇上述存儲(chǔ)單元陣列的行的解碼動(dòng)作。
12.根據(jù)權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置的控制方法，在與作為除去對象的噪聲的脈沖寬度相應(yīng)的期間內(nèi)，進(jìn)行用于除去包含在從上述外部提供的地址信號中的噪聲的動(dòng)作。
13.根據(jù)權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置的控制方法，對于從半導(dǎo)體存儲(chǔ)裝置外部直接輸入的地址信號，除去包含在該地址信號中的噪聲。
全文摘要
本發(fā)明提供一種不會(huì)妨害讀·寫時(shí)的動(dòng)作速度、能有效地抑制由從外部提供的地址信號的噪聲引起的工作電流的產(chǎn)生的半導(dǎo)體存儲(chǔ)裝置和控制方法。該半導(dǎo)體存儲(chǔ)裝置具有濾波電路(102)，除去從外部提供的地址信號的噪聲；包含ATD電路(311)的電路系統(tǒng)，用于檢測出通過濾波電路(102)之前的地址信號的變化，生成第一地址變化檢測信號(φATD1)；包含ATD電路(321)的電路系統(tǒng)，用于檢測出通過濾波電路(102)之后的地址信號的變化，生成第二地址變化檢測信號(φATD2)。第一地址變化檢測信號(φATD1)控制更新動(dòng)作，第二地址變化檢測信號(φATD2)控制讀·寫動(dòng)作。由此，當(dāng)產(chǎn)生噪聲時(shí)，僅進(jìn)行更新動(dòng)作，可有效地抑制工作電流的產(chǎn)生。
文檔編號G11C11/406GK1441954SQ01812522
公開日2003年9月10日 申請日期2001年7月26日 優(yōu)先權(quán)日2000年7月26日
發(fā)明者高橋弘行, 園田正俊 申請人:日本電氣株式會(huì)社